CN102057361B - 可编程循环状态机接口 - Google Patents

Abstract

本发明涉及一种用以微控制器的可编程循环状态机接口，其包括：可编程循环状态机；第一及第二数据总线；第一及第二控制输出；及控制输入，其用于对所述状态机的循环进行编程。所述状态机的可编程性质允许在不需要重新设计所述微控制器上的定制状态机逻辑的情况下改变设计及实施方案。

Description

可编程循环状态机接口

技术领域

本申请案的技术领域涉及用以外围装置的微控制器接口。

背景技术

微控制器广泛地用于消费型及工业产品中以便以小的增量成本提供复杂的用户交互作用及数字控制。举例来说，不是具有开关及简单的定时器来控制咖啡机，而是具有小触摸屏液晶显示器(LCD)的微控制器可提供优越的用户体验且允许调制循环的增加的定制、过程的实时状态及与其它家用装置的可能交互作用。冰箱可并入有具有图形显示器的微控制器以不仅追踪冰箱的性能且还追踪冰箱的内含物。此将实现食品保质期满的报警、购物单的自动产生及从递送服务自动订购食品杂货。工业应用可指示备用发电机的操作状态以及与所执行的维护及修理的记录组合的维护计划表。

在需要图形显示器的情况下，微控制器使用一类型显示器特有的且可能地限制于特定几何结构及色彩深度的定制状态机与图形显示器介接。如果显示器的特性改变，那么必须重新设计定制状态机。举例来说，用户要求可随时间改变，使得可将单色显示器升级到新的或现有机器上的彩色显示器。或者，如果组件定价显著波动或在新环境条件的情况下，可用不同的显示器技术来替代。在本发明之前，从单色LCD到有源矩阵薄膜晶体管(TFT)显示器的改变可需要重新设计其中嵌入有微控制器及状态机的专用集成电路(ASIC)。另一已知的方法是使用增加系统的成本及复杂性的芯片外LCD控制器(例如，产品号为S1D13505F00A的爱普生(EPSON)嵌入式RAMDACLCD/CRT控制器)。

微控制器也可与其它并行数据源或输入/输出装置一起使用以丰富现有产品及系统的功能性或创建仅可能具有计算机处理能力的新产品及系统。此类外围装置包含传感器阵列、网络接口以及多点和压敏触摸屏。可使用并行数据接口及一个或一个以上控制信号来并入大量的可能输入或输出装置。与图形显示器一样，将微控制器与这些输入/输出装置介接已需要定制的逻辑或外部控制器。

发明内容

根据一实施例，一种位于集成电路上的可编程循环状态机可包括：第一中央处理单元(CPU)；存储器，其与所述CPU介接；状态机；第一数据总线，其将所述存储器连接到所述状态机；第二数据总线；时钟输入；第一控制输出；第二控制输出；及控制输入，其中所述第一控制输出的值随所述时钟输入、所述状态机的当前状态及所述控制输入而变；其中所述第一数据总线的值可依据所述时钟输入、所述状态机的所述当前状态及所述控制输入而在所述第二数据总线上输出；其中所述第二控制输出请求输入数据总线的下一值；且其中所述状态机可通过所述控制输入编程。

根据另一实施例，一种位于集成电路上的可编程循环状态机可包括：帧计数器与逻辑，其用于在第一控制输出上产生帧信号；线计数器与逻辑，其用于在所述第一控制输出上产生线信号；存储器，其用以存储来自连接到微控制器的数据输入的值并将所述值转发到连接到图形显示器的数据输出；逻辑，其用于在第二控制输出上产生数据移位信号并在所述第一控制输出上产生控制信号；及控制输入，其用于对所述状态机的循环进行编程以控制所述帧信号、所述线信号、所述控制信号及所述数据移位信号的时序及持续时间。

根据又一实施例，一种用于使用位于集成电路上的可编程循环状态机将数字图形数据及控制信号提供到图形显示器的方法可包括以下步骤：在第一控制输入上接受描述图形显示器的输入时序要求、所述图形显示器的几何结构规范及所述图形显示器的色彩深度信息的指令；在第一控制输出上提供能够控制所述图形显示器的信号；在第二控制输出上提供能够从存储器或CPU请求下一数字图形数据单元的信号；及按照连接到数据输出的所述图形显示器的所述输入时序要求将数字图形数据从连接到所述存储器或CPU的数据输入发射到所述数据输出。

依据以下特征、说明及以上权利要求书，所属领域的技术人员将容易地明了本发明的其它技术优点。本申请案的各个实施例可仅获得所阐述的优点的子集。任何优点对所述实施例来说并非关键的。

附图说明

通过参考结合附图进行的以下说明可获取对本发明及其优点的更全面及透彻理解，在附图中相同的参考编号指示相同的特征。通过参考图1到图12来最佳地理解本发明的优选实施例及其优点。

图1是显示微控制器及连接到输入/输出装置的可编程循环状态机接口的一个实施例的核心组件的框图；

图2是显示可编程循环状态机的一个实施例的内部组件的框图；

图3是显示可编程循环状态机的一个实施例的输入及输出信号的框图；

图4是显示用于将数据移位信号从显示器时钟域变换到CPU时钟域的一个实施例中所需的电路的框图；

图5是可编程循环状态机的一个实施例的内部组件的框图；

图6是显示经编程以驱动其中已停用移位旁路选项的单色或格式2超扭曲向列型(STN)显示器的实施例中的可编程循环状态机的输出信号的时序图；

图7是显示经编程以驱动其中已启用移位旁路选项的单色或格式2STN显示器的实施例中的可编程循环状态机的输出信号的时序图；

图8是显示经编程以驱动其中已停用移位旁路选项的格式1STN显示器的实施例中的可编程循环状态机的输出信号的时序图；

图9是显示经编程以驱动其中已启用移位旁路选项的格式1STN显示器的实施例中的可编程循环状态机的输出信号的时序图；

图10是显示经编程以驱动薄膜晶体管显示器的实施例中的可编程循环状态机的输出信号的时序图；

图11是根据可编程循环状态机的一个实施例驱动图形显示器所需的步骤的框图；且

图12是指示像素布局的典型彩色液晶显示器面板的描绘。

具体实施方式

在本发明的一个实施例中，制作一种并入有位于具有中央处理单元(CPU)及处理器的相同芯片上的可编程循环状态机的微控制器。此微控制器适合于直接连接到各种各样的外部显示器模块，包含具有并行数据接口的大多数类型的液晶显示器(LCD)模块。此LCD模块通常包含计数及寻址逻辑以将数据从并行接口发射到个别像素。然而，LCD模块不需要并入有将允许其直接与例如直接存储器存取(DMA)逻辑的视频存储器介接的任一额外时序或寻址逻辑。在此实施例中，在微控制器上运行的软件创建图像的数字表示。此图像可以是静止图像或单一视频帧。此可仅通过将现有图像文件加载到存储器中或可通过使用用于使用软件建造图像的任何数目的熟知技术中的一者创建图像来实现。如果应用程序实现用户交互作用，那么图像可包含经组合以创建图形用户接口(GUI)的用于数据显示、文本或编号的可辨识元素及系统控制功能。如果软件需要改变一个像素，那么其仅需要改变存储器中的表示所述像素的数据值。

与CPU独立地(且通常与其异步地)操作，可编程循环状态机正执行从存储器读取表示所述图像的每一值并经由并行接口将所述值发射到LCD模块的连续循环。在所述连续循环的某些点处，可编程循环状态机根据所述特定类型或型式的LCD模块的需要而启动或解除启动一个或一个以上控制信号。由于许多图形显示器技术的性质，即使图像数据尚未改变，此循环也继续；显示器的个别光阻元件或光生元件在小的时间窗口内维持其当前状态且必须周期性地刷新。

在另一实施例中，控制输入从常见LCD显示器技术的预定子集中进行选择以便确定必需的控制输出信号波形及时序规范。控制输入也规定图形显示器的物理几何结构—像素的宽度及高度—以及在彩色显示器的灰度级或色彩深度方面所述图形显示器所支持的像素深度。此实施例中的可编程循环状态机的第一控制输出必须支持指示像素信息的帧的边界、像素信息的线的边界、跨越总线的单一数据传送的完全呈现的信号及多用途信号。所述多用途信号可连接到LSHIFT2输入、MOD输入或DRDY输入。第二控制输出必须支持指示状态机准备好用于从存储器的下一数据传送的数据移位信号。在此实施例中，状态机必须包括帧计数器、线计数器及数据寄存器。最后，状态机必须包括用于维持计数器的适当值、启用或停用输出并产生各种控制信号的逻辑。

在另一实施例中，可编程循环状态机并入于与微控制器及图形处理电路相同的集成电路内。在此实施例中，微控制器可包含16位CPU，但仍具有在外部显示器上显示彩色图形、图像或视频的能力。所述显示器可至少小到64x64像素且至少大到852x480像素。对更大显示器的支持也是可能的。像素深度通常可介于每像素1个位到每像素24个位的范围内，其中每像素24个位表示三原色中的每一者的8个位。三原色可以是红色、绿色及蓝色，或者可以其它形式表示。特定来说，如果显示器技术使用减性色彩技术，那么三原色可以是红色、黄色及蓝色。

在另一实施例中，可采用双稳态(或多稳态)显示器，其将消除对连续刷新像素信息的需要。在此实现中，可编程循环状态机可针对改变轮询存储器或可在进行改变时由CPU触发。一旦检测到或宣告改变，可编程循环状态机接着将在与上文所描述的相同的一般过程中把整个图像数据块输出到显示器。进一步的优化也是可能的，其中显示器允许图像数据块或甚至个别像素的寻址。这些优化将需要用于检测在块级或甚至像素级的改变的逻辑及额外存储器。此改变检测可通过维持图像数据的重复副本以允许在任何时间在应显示的内容与当前显示的内容之间进行比较来处置。或者，可采用各种散列算法来确定已修改图像数据的哪一部分(如果有的话)。在任一实施例中，仅所改变的块或所改变的像素将由可编程循环状态机结合经适当定时的控制信号来读取及发射。

所属领域的技术人员将理解，此可编程循环状态机将与其它输出装置一起使用。举例来说，音频编译码器需要从存储器读取的稳定数字音频数据串流且可由可编程循环状态机控制。具有需要借助经调节的时序或控制信号对数字数据进行串流化的并行数据接口的任一输出装置可不借助定制逻辑或借助最小芯片外定制逻辑连接到此实施例中的可编程循环状态机。

在另一实施例中，所述可编程循环状态机可包括允许来自外部数据源的输入的额外控制逻辑。此数据源可以是用于音频或其它信号捕获目的的模/数转换器或者可以是例如图像捕获装置的传感器阵列。在此实施例中，所述可编程循环状态机可接受来自CPU或外部输入装置的触发信号且将开始从所述外部输入装置的一个或一个以上读取循环。如在驱动标准图形显示器的实施例的情况中一样，此实施例可经配置以连续地读取所捕获的数据而不涉及所述数据的改变或者其可经配置以在数据改变所触发的按需基础上操作。

本文中的具体描述不应认为是限制性，因为所属领域的技术人员将理解基于特定应用或市场计划作出具体设计折衷的需要。本文中所描述的数据路径通常为并行数据路径且可以是总线或直接连接，但所属领域的技术人员将认识到所述数据路径可使用串行连接或串行总线来实施。此外，状态机可将串行数据源转换为并行数据源或将并行数据源转换为串行数据源。经由数据输入传递到数据输出的数据可以是数字音频及/或图形数据。第二控制输出向数据源指示状态机准备好用于额外数据。所述数据源可以是寄存器、直接存储器存取(DMA)装置或先进先出(FIFO)存储器。所述数据源的具体实施方案对于本发明并不重要且所属领域的技术人员将理解此处替代是适当的。控制输入可由寄存器、只读存储器(ROM)、快闪存储器、例如双直插式引脚(DIP)开关的机械开关或任一其它源提供。

在另一实施例中，所述CPU与专用图形处理单元(GPU)成对，所述专用图形处理单元能够实施在实施于通用CPU上的软件中的情况下将需要显著处理功率的图形特定例程。此实施例将允许普通CPU(比如说，16位低MIPS设计)在外部显示器上产生图形同时仍具有备用处理能力来处置其它应用逻辑。此实施例的GPU可执行位块传输操作或硬件子画面绘制，从而允许处理器发送高级光栅操作以组合位图模式或再现简单计算机图形。或者，所述GPU可实施多个复杂例程，其实施用以绘制图形用户接口元素(包含线、窗口及菜单以及处置图像或视频解码功能)的宏指令。在此实施例中，所述CPU向所述GPU发送对显示输出作出改变的命令。此命令将由所述GPU实施以修改存储器中的视频数据。在典型的实施例中，所述可编程循环状态机正从所述存储器异步地且连续地读取此视频数据以输出到视频显示器。由在已完成修改之前显示视频数据产生的任何视觉“假象”将通过可编程循环状态机对视频数据的后续刷新来盖写。

在另一实施例中，所述CPU与可实施浮点算术及阵列操作的数字信号处理(DSP)单元成对。在此实施例中，所述CPU可分担对所述DSP的专门及密集数据处理请求使得CPU利用保持低到足以响应于用户请求及实时任务。

转到图式，现在将描述本申请案的实例性实施例。图1描绘微控制器113及连接到输入/输出装置103的可编程循环状态机接口102的一个实施例的核心组件。显示连接到存储器111及第一数据总线104的CPU101，然而，所属领域的技术人员将了解这些组件的特定互连可变化而不影响本发明的功能或效用。此外，应了解，可提供适当选择信号或寻址信号120。同样地，所属领域的技术人员将理解如何添加额外的CPU101或存储器111组件以通过增加所述微控制器的性能特性而推进本发明的目标。显示连接到可编程循环状态机102、存储器111及CPU101的第一数据总线104。还涵盖到存储器111或直接存储器存取(DMA)装置的直接连接。存储器111可以是寄存器、FIFO存储器装置或任一其它常见存储器类型。在图中，存储器111为控制输入106提供值，但涵盖用于向控制输入106提供所述值中的一些或全部的其它布置，包含(但不限于)物理开关或可编程只读存储器(PROM)。出于在控制输入106上提供值的目的，例如寄存器的单层存储器可为优选的。

显示将状态机102连接到存储器111的第二控制输出107，其呈允许从所述存储器的顺序读取或到所述存储器的顺序写入的配置。所属领域的技术人员将了解将107第二控制输出连接到CPU101上的中断端口的可能性，其中输入是从输入/输出装置103检索的且状态输入112以一个或一个以上状态或时序信号指示输入/输出装置103的状态。CPU时钟114显示为到状态机102的输入，然而，所属领域的技术人员将认识到此时钟信号将可用于任一微控制器组件。装置时钟115允许所述可编程循环状态机产生与装置时序域同步的信号。第二数据总线108提供状态机102与输入/输出装置103之间的数据路径。此数据路径可能为总线且可能为并行总线，但其可以是直接连接且可以是串行数据路径。第一控制输出110向输入/输出装置103提供控制信号且许多应用将提供若干个提供控制/及或时序信息的控制信号。

尽管图1显示输入/输出装置103是在微控制器113外部，但所属领域的技术人员将理解所述输入/输出装置可并入到相同集成电路中。举例来说，图像捕获传感器可并入到与所述微控制器相同的集成电路中以减小成本及应用大小以及功率要求。此外，所属领域的技术人员将认识到将一个以上可编程循环状态机102并入到其中将连接一个以上输入/输出装置103的微控制器中的价值。

以下图及说明与用于将微控制器与多种显示器类型介接的可编程循环状态机的应用相关。在一个应用中，可编程循环状态机既定与LCD模块的并行数据接口介接。到LCD模块的数字输入接受呈“帧”形式的数据，其中将一个帧定义为一个全屏的显示信息。在每一帧内是一连串“线”，每一行有一个线。在每一线内是多个数据传送，因为LCD显示器的宽度大致宽于到LCD模块中的数据路径。因此，帧、线及移位周期用作此实施例中的状态机设计的基础。此允许构造覆盖所有所支持LCD类型的所需时序的超集的状态机。当将介接特定LCD类型时，在状态机行为上改变的是输出的极性及时序。每一信号的这些改变及相对时间布局以及持续时间是使用外部输入进行的。

图2描绘经启用以驱动视频显示器装置的可编程循环状态机102。帧计数器204对所传送的数据值进行计数且在已传送全视频数据帧时进行复位。帧产生器205基于帧计数器204的值及控制输入106的值而在帧212输出上产生信号。线计数器206对所传送的数据值进行计数且在已传送全视频数据线时进行复位。线产生器210基于线计数器206及控制输入106的值而在线214上产生信号。移位产生器202基于线计数器206及控制输入106的值而在线移位201上产生信号。移位产生器202还基于线计数器206及控制输入106的值而在数据移位218上产生信号，此信号用于请求第一数据总线104上的数据。第一数据总线104提供存储于存储器220中且转发到第二数据总线108的图形数据源。多用途产生器222在多用途输出224上产生信号，所述信号可用于产生各种LCD类型所需的DRDY、MOD或DSHIFT2输入。寄存器226存储用于所述可编程循环状态机的程序且提供控制输入106。时序同步器200为所述可编程循环状态机的组件部分的子集。装置时钟115控制可编程循环状态机102的大部分时序。

图3描绘经启用以与LCD显示器驱动器介接的可编程循环状态机102的实施例。以下表描述每一输入及输出。尽管此图及表中的输入及输出中的一些输入及输出具有固定的数据宽度及硬编码的值，但所述数据宽度及硬编码的值可经调整以满足不同的应用要求。

表：输入/输出描述

输入/输出名称描述

复位状态机复位

lcd_clkLCD时序域中的时钟输入

cfg_per_en状态机启用

lcdif_en_sync起动LCD时序引擎及相关联计数器

freeze_en调试模式

dtype[1:0]显示器类型：

00＝单色

01＝STN格式1

10＝STN格式2

11＝TFT

line_width[9:0]玻璃中的列的数目

frame_per[15:0]一个帧中的lcd_clk循环的数目

line_per[7:0]一个线中的lcd_clk循环的数目

mod_rate[7:0]双态切换频率

fm_start[7:0]使帧输出有效的帧计数器值

fm_per[7:0]使帧输出无效的帧计数器值

ln_start[7:0]使线输出有效的线计数器值

ln_per[7:0]使线输出无效的线计数器值

shift_start[7:0]开始在data_out[15:0]上计时输出有效数据的线计

数器值

shift_bypass_en每当lcdif_en＝0时，在lshift输出上输出lcd_clk

data_in[15:0]LCD数据输入

lcd_dwidth[1:0]LCD玻璃数据宽度指示符：

00＝1到4个位宽

01＝5到8个位宽

1X＝9到16个位宽

帧LCD帧同步输出

线LCD线同步输出

lshiftLCD线移位时钟

M当dtype[1:0]＝01时，LSHIFT2

当dtype[1:0]＝11时，DRDY

输入/输出名称描述

当dtype[1:0]＝10或00时，MOD

dshift_sync接受的输入数据

data_out[15:0]LCD数据输出

模块在lcd_clk域中起作用，其为控制流动到LCD显示器的信号的时钟。在此实施例中，到所述模块的所有输入在CPU时钟域中。为最小化同步逻辑，需要所有输入在将lcdif_en_sync信号取为高之前为稳定的。信号lcdif_en_sync传递穿过同步器且可在任何时间改变。

图3中未显示的数据源将数据提供到状态机。所述数据源可以是DMA、FIFO、寄存器或这些的任一组合。此数据源的确切实施方案对于此实施例的目的并不重要。通过data_in[15:0]输入提供数据。dshift_sync输出用信号通知所述数据源已移位当前数据字且可呈现下一字。lcd_dwidth[1:0]输入指示到LCD模块的数据总线输入的宽度：‘00’指示4个位，‘01’指示8个位，‘11’指示16个位。如果到LCD模块的并行数据总线输入的宽度并不确切地为4、8或16个位，那么应将lcd_dwidth[1:0]设定为下一最高值。举例来说，12位输入将具有设定为‘11’(16个位)的数据宽度且将不使用四个最高有效位。

通常，寄存器接口将所有控制输入提供到状态机。此寄存器优选地连接到CPU以允许使用软件指令对控制输入的改变。然而，涵盖其它配置。在一些应用中，可直接地或间接地通过使用例如双直插式引脚开关或旋转开关的机电开关来设定值。在其它应用中，可直接地或间接地通过使用例如EPROM、EEPROM或快闪存储器的非易失性存储器来设定值。

可将各种显示器技术与可编程循环状态机介接。下文详细地描述可用显示器技术的子集，但此子集不应视为限制性。与本发明相关的其它技术包含(但不限于)：零功率双稳态显示器、等离子显示器、硅上液晶装置、数字微镜装置、发光二极管面板及有机发光二极管(OLED)显示器。本发明的本质适合于改编成新的显示器技术或先前应用设计者及营销商感不兴趣或不可用的现有技术。

单色LCD显示器通常具有4位或8位接口。由于不需要色彩信息，因此每一数据位表示一个像素的状态。图13显示具有面板1300及像素1302的122×32单色LCD显示器的像素布局。一次n个位地输入数据(其中n为面板的数据总线宽度)，其中lshift脉冲用信号通知每一有效数据传送。扫描模式通常在玻璃的左上部处于行₁中的像素₁处开始且继续进行到右边直到其到达行₁中的像素_{[最后一个]}，接着以行₂中的像素开始，等等。线输出上的脉冲用信号通知新行的开始。在每一行的结束之前，大多数显示器将需要‘垂直非显示周期’。帧输出上的脉冲用信号通知全显示帧的结束及到行₁的复位。在每一帧的结束之前，大多数显示器将需要‘垂直非显示周期’。这些非显示周期可建造到线及帧信号的脉冲宽度中。

尽管在各种实施例中提及特定显示器几何结构，但这些并不打算为限制性。可获得呈各种各样的几何结构的图形显示器，包含各种LCD技术。对于低成本嵌入式应用，小于VGA(640×480像素)或甚至QVGA(320×240像素)的显示器是主要令人感兴趣的。这些模块可小到122×32像素。然而，取决于应用，可使用本文中所描述的一个或一个以上实施例来驱动具有类似WVGA(854×480像素)或更大的几何结构的LCD模块。在一个实施例中，可编程循环状态机支持单色、STN及TFT显示器技术、可变纵横比、高达VGA(640×480像素)的分辨率、高达每线1024个lcd_clk脉冲、高达每帧65,536个lcd_clk脉冲及高达24个位的数据宽度。

超扭曲向列型(STN)显示器通常具有4位、8位或16位接口。屏幕上的每一色彩点由并排放置的三个单独像素构成：一个红色、一个绿色及一个蓝色。举例来说，图12中描绘彩色QVGA(320×240像素)面板，其具有面板1200及像素1202。因此，320×240像素的面板可显现为具有960×240像素的面板，其中每一像素为一种色彩。一次n个位地将数据输出到面板(其中n＝面板的数据总线宽度)，其中lshift脉冲用信号通知每一有效数据传送。数据中的每一位表示色彩中的一者的‘接通’或‘关断’值。

扫描模式通常在玻璃的左上部处于行₁中的像素₁处开始且继续进行到右边直到其到达行₁中的像素_{[最后一个]}，接着以行₂中的像素₁开始，等等。线输出上的脉冲用信号通知新行的开始。在每一行的结束之前，大多数显示器将需要水平非显示周期。帧输出上的脉冲用信号通知全显示帧的结束及到行₁的复位。在每一帧的结束之前，大多数显示器将需要垂直非显示周期。举例来说，假设玻璃具有布置为R₁G₁B₁R₁G₂B₂...等的色彩。全红色像素、之后是全白色像素将在8位数据总线上显示为100111xx。由xx表示的最后两个位将为像素R₃B₃，等等。

存在STN接口的三个常见变体。格式1是STN接口的使用称为LSHIFT2的第二时钟(其与lshift时钟相位相差180°)的变体。当将可编程循环状态机置于STN格式1中时，M输出变为LSHIFT2时钟。格式2是STN接口的使用连接到状态机的M输出的称为MOD的信号(在LCD模块上)的变体。此信号的时序取决于LCD模块，且可针对帧输出的每一双态切换而双态切换一次或一次以上，此视mod_rate[7:0]输入而定。最后，双扫描STN显示器具有允许同时更新显示器的上半部与下半部的较宽数据总线接口(例如，具有240个行及8位接口的显示器将具有发射R₁G₁B₁R₂R₁₂₁G₁₂₁B₁₂₁R₁₂₂的data_out[7:0])。状态机不需要具有支持双扫描显示器的特定设定，因为这些显示器可视为具有数据宽度的两倍及行数目的一半的STN显示器。因此，将仅必须记录由存储器呈现给data_in[7:0]的值。DSTN显示器通常具有格式2数据接口。

薄膜晶体管(TFT)面板提供三种技术中的最佳色彩及对比质量。此技术具有针对每一像素制作于玻璃上的一个晶体管。数据接口具有针对每一色彩的单独位。举例来说，24位彩色TFT将具有针对红色、绿色及蓝色色彩中的每一者的8位输入。因此，按照一次24个位或一个像素地将数据输入到显示器。lshift输入上的脉冲在M输出为高时用信号通知有效数据传送。扫描模式通常在玻璃的左上部处于行₁中的像素₁处开始且继续进行到右边直到其到达行₁中的像素_{[最后一个]}，接着以行₂中的像素₁开始，等等。线输出上的脉冲用信号通知新行的开始。在每一行的结束之前，大多数显示器将需要水平非显示周期。帧输出上的脉冲用信号通知全显示帧的结束及到行₁的复位。在每一帧的结束之前，大多数显示器将需要垂直非显示周期。状态机的M输出连接到显示器的称为DRDY的输入。此信号变为高，从而显示输出数据有效(即，状态机当前不处于垂直或水平非显示周期中)。

更一般来说，操作特性如下。当lcdif_en＝1时，启用状态机。当lcdif_en＝0时，将所有输出取为低。时序同步器模块200为状态机的主时间保持器。所述模块由两个计数器组成。一个是从零计数到高达frame_per[15:0]的帧计数器204。第二个是从零计数到高达line_per[7:0]的线计数器206。两个计数器在lcd_clk的相同沿开始。当帧计数器204复位到零时，线计数器206始终复位到零。来自所述可编程循环状态机的所有其它输出使用这些计数器来计数其输出的时序。

到所述模块的所有输入均处于CPU时钟域中。然而，lcdif_en_sync及data_in[15:0]为在状态机作用时改变的仅两个输入。这些输入中的第一者lcdif_en_sync通过同步器传递到lcd_clk域中，以产生信号lcdif_en(未显示)。出于以下原因不需要使这些输入中的第二者data_in[15:0]同步：

·当计时输入第一data_in[15:0]时(参见图5)，预期data_in[15:0]在数个lcd_clk周期内为稳定的。

·此后，data_in[15:0]在dshift_sync输出变为高以前将不改变。dshift_sync是从信号dshift产生的，而信号dshift又是通过lcd_clk产生的，借此提供所需的同步。

当lcdif_en_sync变为高时，需要所有其它输入均为稳定的。来自此模块的返回到CPU时钟域中的唯一输出是dshift_sync。在数据同步器块400(下文所描述)内部使此信号同步。

图4描绘数据同步器块400(经设计以使dshift同步到CPU时序域中且计及LCD面板的变化的输入数据宽度的电路)的一个实施例。所述同步器包括两个D触发器402、计数器404及比较器406。所得信号为dshift_sync。所述数据同步器使处于lcd_clk域中的内部dshift信号同步到处于CPU时钟域中的dshift_sync输出信号中。此外，dshift_sync信号将玻璃的数据宽度综合到所述输入。其产生：

·当lcd_dwidth[1:0]＝‘00’时，针对每4个dshift脉冲的一个脉冲

·当lcd_dwidth[1:0]＝‘01’时，针对每2个dshift脉冲的一个脉冲

·在所有其它情况下，针对每个dshift脉冲的一个脉冲

图5描绘包含上文所论述的详细逻辑及电路中的一些的可编程循环状态机102的另一实施例。帧产生器208产生帧输出。其包括将frame_counter204与fm_start输入进行比较的比较器。当两者相等时，在fm_per数目个时钟循环内启动帧输出。当dtype[1:0]＝‘11’时，认为低是有效的。否则，认为高是有效的。线产生器210产生线输出。此包括将line_counter206与ln_start[7:0]输入进行比较的比较器。当两者相等时，在ln_per[7:0]数目个时钟循环内将线输出取为有效。当dtype[1:0]＝‘11’时，认为低是有效的。否则，认为高是有效的。

移位产生器202产生lshift、dshift及data_out[15:0]输出。其包括将线计数器206与shift_start[7:0]进行比较的比较器。当线计数器206达到值shift_start[7:0]时，在lcd_clk的上升沿上将输入data_in[15:0]计时到存储器中。data_out[15:0]端口直接连接到此存储器的输出。同时，在一个lcd_clk循环内，将dshift输出取为高。此过程重复达line_width[9:0]的次数，以移位出整个行中的数据。当移位出整个行时，将data_out[15:0]取为低。lshift输出不同地起作用，此视是否连接到TFT接口而定。此是使用dtype[1:0]输入设定的。当dtype[1:0]＝‘11’时，假定接口连接到TFT接口。在TFT模式中，lshift输出为lcd_clk的直接输出。否则，假定接口连接到非TFT面板。在TFT模式中，当正移位出有效data_out[15:0]时，lshift输出为lcd_clk的直接输出。在line_counter的值小于shift_start[7:0]时的周期期间，lshift输出为低。此外，当已移位出最后一个数据字时，lshift输出为低。如果存在需要连续lshift输出的非TFT面板，那么可将shift_bypass_en输入取为高。此将把lcd_clk直接输出到lshift输出。

M产生器506描绘经设计以产生多用途信号M的逻辑。此描绘仅为一个可能的实施方案且不应视为在功能或实施方案上为限制性。时序接口的M输出如dtype[1:0]及mod_rate输入所设定的那样起作用。当dtype[1:0]＝‘11’时，忽略mod_rate输入。在此模式中，M输出充当数据就绪输出(DRDY)。当线计数器206达到值shift_start[7:0]时，M输出变为高。其保持直到移位出最后一个data_out[15:0]字为止。当dtype[1:0]＝‘11’时，mod_rate[7:0]输入确定M输出的双态切换速率。当mod_rate[7:0]为零时，M输出在与帧输出相同的时间进行双态切换。当mod_rate大于零时，其表示在M输出的双态切换之间的线输出双态切换的数目。

通过指示在某些条件线下的输入及输出信号的时序图(图6到图10)来解释本发明的另一实施例。由于预期装置会介接到来自不同制造商的宽广范围的LCD，因此输出信号时序并须经受修改。时序引擎允许通过使用每一信号的两个输入(xx_start及xx_per输入)在帧内的任一正时钟沿将输出控制信号调整为变为高及低。还存在称为frame_counter及line_counter的两个计数器。

frame_counter确定一个帧中有多少个lcd_clks。其计数到高达值frame_per[15:0]、复位到零且接着重复。当将lcdif_en取样为高时，这些计数器在第一lcd_clk沿上开始。

line_counter确定LCD模块的一个线(行)中存在多少个lcd_clk。此计数为水平显示周期与水平非显示周期的和。其计数到高达值line_per、复位到零，且接着重复。line_counter还将在与frame_counter复位的相同时刻复位。注意，水平显示周期中的lcd_clk的数目未必等于显示器的一个行中的像素的数目。对于TFT显示器，一个lcd_clk通常对应于一个像素。但对于其它显示器技术，其取决于总线宽度及色彩深度而变化。因此，用户可对帧及线的长度进行编程。

设置帧所需要的最后一个输入为line_width[9:0]输入。此输入确定完成一个行花费data_out[15:0]总线上的多少个输出。假定每一data_out[15:0]输出花费一个lcd_clk周期。因此，此输入(在乘以lcd_clk周期时)给出水平显示周期中的总时间。

对于图6到图10，假定以下设定：

·frame_per[15:0]＝644：规定每一帧中644个lcd_clk循环。注意，此不表示基于标准显示器几何结构的实际值。而是，其打算显示此机器可起作用的一般方式。

·line_per＝244：规定每一线中244个lcd_clk循环

·fm_start＝4：规定当frame_counter达到值‘4’时，帧输出应变为高。

·fm_per＝6：规定当frame_counter达到值‘6’时，帧输出应变为低。

·ln_start＝1：规定当line_counter达到值‘1’时，线输出应变为高。

·ln_per＝4：规定当line_counter达到值‘4’时，线输出应变为低。

·shift_start＝4：规定当帧计数器达到值‘4’时，存储器220应锁存于来自data_in[15:0]的新值中。存储器220的输出直接连接到data_out[15:0]。

·line_width＝n：规定一旦达到shift_start，就继续每一lcd_clk计时输入一个值直到line_counter达到‘n’为止。

·注意，在将输入lcdif_en输入取为高之前应设置所有输入设定。

图6描绘针对其中shift_bypass_en＝0的单色或STN格式2显示器编程的信号时序。在此实施例中，shift_bypass_en＝0且输入mod_rate＝1，此意味着M输出以与线输出相同的速率进行双态切换。时序图呈现稍多于相当于所传送数据的一个帧，如帧信号的两个脉冲所指示。可编程循环状态机的输出与lcd_clk同步。两个计数器在复位输入已下降之后且在将lcdif_en设定为1之后(此指示所述输入为稳定的)开始计数。在此实例中，Line_counter从0计数到244，即每一线中的像素的数目(240个像素)与所需的水平非显示周期的长度(4个时钟循环)的和。在此实例中，Frame_counter从0计数到644。一旦frame_counter达到总帧计数，frame_counter及line_counter两者复位且过程重复。基于line_start及line_per值(其分别为1及4)在三个时钟循环内将线信号取为高，在其中line_counter等于line_start的时钟循环之后的时钟循环上开始且在其中line_counter等于line_per的时钟循环期间结束。同样地，基于fm_start及fm_per值(其分别为4及6)针对两个时钟信号将帧信号取为高。在此实施例中，M输出与线输出大致相同。lshift输出与lcd_clk输入大致相同，但仅在水平显示周期期间。data_out输出在水平显示周期期间表示有效数据且在非显示周期期间为零或无效。仅在水平显示周期期间将dshift输出取为高。

图7描绘针对其中shift_bypass_en＝1的单色或STN格式2显示器编程的信号时序。除了一个例外，输出与图6相同。由于shift_bypass_en＝1，因此当lcdif_en＝1时lshift信号是lcd_clk输入的穿越。

图8描绘针对其中shift_bypass_en＝0的STN格式1显示器编程的信号时序。在此显示器类型中，不予处理输入mod_rate。此处，lshift输出仅在水平显示周期开始之前有效且在所述周期期间的每一lcd_clk信号上进行双态切换。在功能上称为LSHIFT2的M输出上的波形与lshift大致相同，除了其相位相差180度以外。

图9描绘针对其中shift_bypass_en＝1的STN格式1显示器编程的信号时序。此处，表示LSHIFT2的M输出随lcdif_en变为高且每一lcd_clk循环进行双态切换。lshift输出为相同波形，但经相移180°。

图10描绘针对TFT显示器编程的信号时序。在此显示器类型中，不予处理输入shift_bypass_en及mod_rate。在功能上称为DRDY的M输出仅在有效数据传送循环期间或仅在水平显示周期期间变为高。此处，帧输出也已反转极性，因为dtype[1:0]＝11。

图11描绘在使用可编程循环状态机来驱动视频显示器的方法中所执行的步骤。步骤1100是用于在控制输入上接收编程指令的步骤。步骤1102是用于在第一控制输出上产生信号的步骤。步骤1104是用于在第二控制输出上产生信号的步骤。步骤1106是用于存储并转发视频数据的步骤。

虽然已详细地描述本发明及其优点，但应理解可在本文中作出各种改变、替代及更改，此并不背离以上权利要求书所定义的本发明的精神及范围。

Claims (15)

1.一种位于单一集成电路上的可编程循环状态装置，其包括：

微控制器，其包括第一中央处理单元(CPU)(101)，及

存储器(111)，其与所述CPU(101)介接；及

状态机(102)，其包括：

时钟输入，其可通过所述CPU(101)编程；

第一控制输出(110)，其耦合到输入/输出装置(103)；及

第二控制输出(107)，其耦合到所述存储器(111)；

所述可编程循环状态装置的特征进一步在于

第一并行数据总线(104)，其将所述存储器(111)直接连接到所述状态机(102)；

第二并行数据总线(108)；及

控制输入(106)，其从所述存储器到所述状态机，

其中所述第一控制输出(110)的值随所述时钟输入、所述状态机(102)的当前状态及所述控制输入(106)而变；

其中所述第一并行数据总线(104)的值依据所述时钟输入、所述状态机(102)的所述当前状态及所述控制输入(106)而在所述第二并行数据总线(108)上输出；

其中所述第二控制输出(107)请求所述第一并行数据总线(104)的下一值；且

其中所述状态机(102)可通过所述控制输入(106)编程。

2.根据权利要求1所述的可编程循环状态装置，

其中所述第二并行数据总线(108)及所述第一控制输出(110)连接到图形显示器装置(103)，

其中所述状态机(102)可操作以在所述第一控制输出上产生帧信号、线信号、第一移位信号及多用途信号，且

其中所述帧信号、所述线信号、所述第一移位信号及所述多用途信号的时序及持续时间可通过所述控制输入(106)在时序及持续时间上进行软件编程。

3.根据权利要求2所述的可编程循环状态装置，其中所述多用途信号可经编程以指示以下各项中的任一者：

显示器启用输出(DRDY)，其可操作以控制薄膜晶体管(TFT)显示器，

第二移位信号，其可操作以控制格式1超扭曲向列型显示器，或

底板偏置信号(MOD)，其可操作以控制单色或格式2超扭曲向列型显示器。

4.根据权利要求2所述的可编程循环状态装置，其中所述状态机(102)支持来自由以下各项组成的集合的至少四种不同图形显示器技术所需的控制信号时序：

单色液晶显示器(LCD)，

彩色超扭曲向列型(STN)液晶显示器，

双层超扭曲向列型(DSTN)液晶显示器，

彩色薄膜晶体管(TFT)液晶显示器，

零功率双稳态显示器，

等离子显示器，

硅上液晶装置，

数字微镜装置，

发光二极管面板，

有机发光二极管(OLED)显示器。

5.根据权利要求2所述的可编程循环状态装置，

其中所述控制输入(106)含有用于对所述状态机(102)进行编程的指令，所述指令包括：

从数据输入传递到数据输出的值的位深度，

表示每一视频像素的值的数目，及

视频显示器的几何结构。

6.根据权利要求5所述的可编程循环状态装置，

其中所述位深度介于1个位与16个位之间的范围内，

其中每一像素由一个值或三个值表示，且

其中所述视频显示器的所述几何结构介于64×64像素与854×480像素之间的范围内。

7.根据权利要求1所述的可编程循环状态装置，其中所述第二并行数据总线(108)的值依据所述时钟输入、所述状态机(102)的所述当前状态及所述控制输入(106)而在所述第一并行数据总线(104)上输出。

8.根据权利要求7所述的可编程循环状态装置，其进一步包括状态输入(112)，其中数据是部分地通过所述状态输入(112)的值控制而在所述第二并行数据总线(108)上从输入装置(103)接收且在所述第一并行数据总线(104)上发射。

9.根据权利要求8所述的可编程循环状态装置，其中所述状态机(102)可操作以从外部传感器阵列检索图像或视频数据。

10.根据权利要求1所述的可编程循环状态装置，其中所述第一控制输出(110)的信号包括可操作以用于将数字音频数据供应到数/模转换器的位时钟信号及取样频率信号。

11.根据权利要求4所述的可编程循环状态装置，其中所述状态机(102)支持介于64×64像素与854×480像素之间的显示器几何结构。

12.一种用于操作集成电路芯片的方法，所述集成电路芯片包括微控制器，所述微控制器具有存储器(111)以及与所述存储器(111)耦合的中央处理单元(CPU)(101)；且其中所述集成电路芯片进一步包括状态机(102)，所述状态机(102)具有时钟输入且可通过所述CPU(101)编程；所述方法包括：

通过第一并行数据总线(104)及控制输入(106)直接在所述芯片上连接所述存储器(111)与所述状态机(102)；

由所述状态机(102)依据时钟输入、所述状态机(102)的当前状态及控制输入(106)针对外部装置提供第一控制输出(110)的值；

依据所述时钟输入、所述状态机(102)的所述当前状态及所述控制输入(106)而在第二并行数据总线(108)上针对所述外部装置输出所述第一并行数据总线(104)的值；及

由所述状态机(102)向所述存储器请求所述第一并行数据总线(104)的下一值。

13.根据权利要求12所述的方法，

其中所述状态机(102)连接到图形显示器装置(103)，所述方法包括以下步骤：

在所述第一控制输出上产生帧信号、线信号、第一移位信号及多用途信号，其中所述帧信号、所述线信号、所述第一移位信号及所述多用途信号的时序及持续时间可通过所述控制输入(106)在时序及持续时间上进行软件编程。

14.根据权利要求12所述的方法，其中所述CPU进一步可操作以将所述状态机编程为支持来自由以下各项组成的集合的至少两种不同显示器技术：

单色液晶显示器(LCD)，

彩色超扭曲向列型(STN)液晶显示器，

双层超扭曲向列型液晶显示器，

彩色薄膜晶体管(TFT)液晶显示器，

零功率双稳态显示器，

等离子显示器，

硅上液晶装置，

数字微镜装置，

发光二极管(LED)面板，

有机发光二极管显示器(OLED)。

15.根据权利要求13或14所述的方法，其中所述状态机可编程以在所述显示器上于64×64像素与852×480像素之间提供支持；且

支持介于1位单色与16位色彩之间的色彩深度。