EP4505505A1 - Substrat pour dispositif électronique - Google Patents

Substrat pour dispositif électronique

Info

Publication number
EP4505505A1
EP4505505A1 EP23725266.3A EP23725266A EP4505505A1 EP 4505505 A1 EP4505505 A1 EP 4505505A1 EP 23725266 A EP23725266 A EP 23725266A EP 4505505 A1 EP4505505 A1 EP 4505505A1
Authority
EP
European Patent Office
Prior art keywords
substrate
support substrate
silicon carbide
porous portion
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP23725266.3A
Other languages
German (de)
English (en)
Inventor
Hugo BIARD
Damien RADISSON
Eric Guiot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of EP4505505A1 publication Critical patent/EP4505505A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/698—Semiconductor materials that are electrically insulating, e.g. undoped silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2924—Structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12—Preparing bulk and homogeneous wafers
    • H10P90/15—Preparing bulk and homogeneous wafers by making porous regions on the surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/257—Arrangements for cooling characterised by their materials having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh or porous structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present invention relates to a substrate for an electronic device, in particular for application to power or radio frequency electronics.
  • the invention also relates to an electronic device comprising such a substrate, and to a method of manufacturing such a substrate.
  • Silicon carbide (SiC) is widely used for the manufacture of power or radio frequency electronic components.
  • a substrate for producing such components typically comprises a support substrate which may be made of polycrystalline SiC (p-SiC), and a surface layer of monocrystalline SiC (m-SiC) extending over the support substrate.
  • Electronic components are manufactured in or on the monocrystalline SiC layer.
  • the structure is cut into the form of chips, each comprising one or more electronic components.
  • Each die is soldered to a heat dissipation stack, including metal layers, a heat-conducting ceramic, and a heat sink.
  • the heat is thus evacuated mainly by the heat dissipation stack, implying significant thermal stresses on the filler material brazing the electronic component and the upper metal layer of the heat dissipation stack.
  • the filler material is highly stressed, which leads to cracks, delamination, or crumbling at the solder interface, resulting in a shortened lifespan of the device.
  • An aim of the invention is to propose a composite structure for the production of electronic devices, presenting better resistance to temperature cycles, avoiding cracks, delamination and spalling at the level of the soldering interface.
  • the invention proposes a substrate for a power or radio frequency electronic device, comprising
  • a support substrate made of polycrystalline silicon carbide having a front face and a rear face, said support substrate being self-supporting
  • a surface layer of monocrystalline silicon carbide extending on the front face of said support substrate, said substrate being characterized in that the support substrate has at least one porous portion extending from the rear face, said porous portion having a porosity rate greater than 5%.
  • the support substrate has a thickness greater than 50 pm, advantageously greater than 80 pm, more advantageously greater than 100 pm and even more advantageously greater than 150 pm.
  • the porous portion comprises a layer of porosified SiC.
  • the support substrate comprises a non-porous portion between the surface layer of monocrystalline SiC and the porous portion.
  • the porous portion has a rear portion having a first porosity rate and a front portion having a second porosity rate lower than the first rate.
  • the porous portion may have a decreasing porosity gradient from the rear face to the front face.
  • the porous portion may have pores filled with a material having a Young's modulus lower than the Young's modulus of silicon carbide.
  • the average distance between the pores is greater than 10nm, preferably greater than 50nm.
  • the invention also relates to an electronic device comprising a substrate as described above and at least one power or radio frequency electronic component formed in or on the surface layer of monocrystalline silicon carbide.
  • the electronic device further comprises a heat evacuation device, the substrate being brazed onto the heat evacuation device via a filler material so that the filler material is in integral contact of at least part of the porous portion on the rear face of the support substrate.
  • a method of manufacturing a power or radio frequency electronic device comprising:
  • a self-supporting support substrate made of polycrystalline silicon carbide having a front face and a rear face
  • a surface layer of monocrystalline silicon carbide extending on the front face of said support substrate, the method being characterized in that it comprises a step of forming, in the support substrate, at least one porous portion extending from the rear face, said porous portion having a porosity rate greater than 5% and a thickness greater than 100 nm, advantageously greater than 1 pm, and more advantageously greater than 3 pm.
  • the method may further comprise a step of assembling the surface layer and the support substrate.
  • the support substrate has a thickness greater than 50 ⁇ m, advantageously greater than 80 ⁇ m, more advantageously greater than 100 ⁇ m and even more advantageously greater than 150 ⁇ m.
  • the formation of the support substrate comprises a step of porosification of at least part of a non-porous silicon carbide base substrate to form the porous portion.
  • porosification is performed over the entire base substrate to form a fully porous support substrate.
  • Porosification can be carried out so as to form a decreasing porosity gradient in the porous portion from the rear face towards the front face.
  • Porosification can be carried out so as to form a bonding zone having a porosity rate of less than 40% on the front face of the support substrate.
  • the method comprises a step of filling at least part of the pores of the porous portion with a material having a Young's modulus lower than the Young's modulus of silicon carbide.
  • the method may further comprise a step of thinning the support substrate from the rear face, so that the thickness of the porous portion remains greater than or equal to 100 nm.
  • Figure 1 illustrates a device comprising two electronic components made from a substrate according to the invention and a heat dissipation stack.
  • Figure 2 illustrates a substrate according to the invention comprising a surface layer of monocrystalline silicon carbide and a support substrate comprising a porous portion.
  • Figure 3 illustrates a substrate according to the invention comprising a surface layer of monocrystalline silicon carbide and a support substrate comprising a porous portion of porosified polycrystalline SiC and a non-porous portion.
  • Figure 4 illustrates a substrate according to one embodiment comprising a surface layer of monocrystalline silicon carbide and a support substrate comprising a porous portion of sintered SiC and a non-porous portion.
  • Figure 5 illustrates a substrate according to another embodiment comprising a surface layer of monocrystalline silicon carbide and a support substrate comprising a non-porous portion and a porous portion comprising two zones having different porosity rates.
  • Figure 6 is a graph measuring the fracture resistance of a porous silicon carbide substrate as a function of the porosity of said substrate.
  • Figures 7A to 7D illustrate the steps of one embodiment of a process for manufacturing a substrate according to the invention.
  • Figures 8A to 8C illustrate the steps of another embodiment of a process for manufacturing a substrate according to the invention.
  • Figures 8D to 81 illustrate the steps of a variant of the embodiment of the method illustrated in Figures 8A to 8C.
  • Figures 9A and 9B illustrate the steps of a third embodiment of a process for manufacturing a substrate according to the invention.
  • Figures 10A to 10F illustrate the steps of a fourth embodiment of a method of manufacturing a substrate according to the invention.
  • Figures 11 A to 11 E illustrate the steps of a fifth embodiment of a process for manufacturing a substrate according to the invention.
  • Figure 12 is a graph of the Young's modulus of different porous silicon carbide samples as a function of the porosity rate of the samples.
  • Figure 13 is a graph of the Young’s modulus of different silicon carbide samples.
  • Figure 1 illustrates a power or radio frequency electronic device comprising one or more electronic chips 11, 12 made from a substrate according to the invention. Chips can be linked by interconnections. In the case of a radio frequency device, the electronic chip can carry a lateral device made of gallium nitride.
  • the electronic chips 11, 12 are mounted on a heat dissipating structure by solders 21, 22.
  • This dissipating structure (DBC, acronym for the Anglo-Saxon term Direct Bonded Copper) comprises two copper metallizations 17, 19 and a substrate 18 in a heat-conducting and electrically insulating ceramic, for example made of aluminum nitride. Electrical connections 27, 28 are fixed to the copper metallization 17 via solders 25, 26.
  • a solder 29 fixes the device on a heat sink 34 and a base plate 32.
  • a layer of thermal grease 31 ensures thermal contact between the heat sink 34 and the base plate 32.
  • the power or radio frequency electronic device is encapsulated in a housing 39 which is typically made of plastic.
  • Each chip is formed from a substrate comprising a silicon carbide support substrate and a surface layer of monocrystalline silicon carbide in or on which is formed at least one power electronic component or a radio frequency electronic component.
  • the surface layer of monocrystalline silicon carbide typically has a thickness of between 100 nm and 1500 nm.
  • a single crystal layer of silicon carbide with a thickness of between 1 pm and 150 pm can be deposited by epitaxy, in which at least part of the electronic component is formed.
  • the support substrate has a front face, on which the surface layer extends, and a rear face opposite the front face.
  • the surface layer may have been assembled on the support substrate, which may then be polycrystalline, according to embodiments which will be described below.
  • the support substrate can itself be in one piece or consist of a stack of at least two layers.
  • the thickness of the support substrate is preferably chosen so that the support substrate is self-supporting without the surface layer, that is to say that it is mechanically stable to be handled on its own, without adding support or additional handling substrate.
  • the support substrate typically has a thickness greater than 150 ⁇ m, advantageously greater than 100 ⁇ m, more advantageously greater than 80 ⁇ m and even more advantageously greater than 50 ⁇ m.
  • the use of a self-supporting support substrate facilitates the substrate manufacturing steps.
  • the electronic device can be manufactured from a support substrate with no thickness limit which is not necessarily self-supporting.
  • the heat evacuation device makes it possible to mechanically stabilize the electronic component.
  • the manufacture of such a substrate may require a handling support.
  • the support substrate can be produced according to the same embodiments as a self-supporting support substrate.
  • the support substrate has for example an electrical resistivity of 50 mfi.cm or less, in particular 20 mfi.cm or less.
  • the support substrate advantageously has a high electrical resistivity, for example an electrical resistivity greater than 500 Q.cm.
  • the support substrate has at least one porous portion which extends from the rear face.
  • the surface layer on the other hand, is non-porous, that is to say it has a porosity rate of less than 5% or zero.
  • the porosity of silicon carbide is defined as the fraction of unoccupied volume within the silicon carbide, said volume being able to be filled with air or another gas or with solid inclusions of another material.
  • pores in a layer of porous silicon carbide can be filled with carbon inclusions.
  • the pores can be interconnected or separated from each other, depending in particular on the method of formation of the porous portion.
  • pores resulting from electrochemical porosification of silicon carbide are interconnected at least partially and are generally filled with air.
  • the pores are typically separated from each other, and can be filled at least partially by carbon inclusions.
  • porosity can be measured gravimetrically. In other cases, porosity can be measured by reflectivity of a porous surface of silicon carbide. It is also possible to measure porosity by observing a section of porous silicon carbide under an optical microscope or scanning an electron beam and by estimating the quotient between the surface occupied by pores and/or inclusions and the surface occupied by silicon carbide.
  • the porosity rate of the porous portion of the support substrate is advantageously between 5% and 30%, and, in the case of a porosified silicon carbide substrate, more advantageously between 5% and 20%.
  • the porosity rate can be constant over the entire thickness of the porous portion, or else be variable in stages or continuously according to a gradient, according to embodiments described below.
  • Figure 12 illustrates the Young's modulus (modulus of elasticity, E) of silicon carbide as a function of the porosity rate d> according to LL Snead et al.
  • E Young's modulus
  • the reduction in Young's modulus is visible even for low porosity rates, and particularly marked from a porosity rate of around 5%.
  • said solid material advantageously has a Young's modulus lower than that of silicon carbide, so as not to counterbalance the reduction in the Young's modulus provided by the porosity of silicon carbide.
  • the solid material is advantageously electrically conductive.
  • the inclusions may include carbon, silicon, a metal or a metal alloy.
  • a porosity rate less than or equal to 30% makes it possible to maintain an acceptable breaking strength with regard to the mechanical stresses likely to be applied to the chip, in particular when the entire support substrate is porous.
  • Figure 6 shows measurements of breaking strength in MPa ⁇ m 1/2 as a function of porosity of a porous silicon carbide sample. For a porosity rate of up to approximately 25%, the modification of the breaking strength is negligible for the behavior of the electronic chip.
  • the porous portion extends over the entire thickness of the support substrate.
  • the porous portion only extends over part of the thickness of the support substrate.
  • a non-porous intermediate portion extends between the porous portion and the surface layer.
  • the porous portion has a total thickness greater than 100 nm, preferably greater than 1 pm, or even greater than 3 pm.
  • the porous portion of the support substrate has a Young's modulus significantly lower than that of non-porous silicon carbide and thus presents a behavior more favorable to the reduction of the mechanical stresses exerted on the solder filler material during the temperature variations experienced by the device.
  • Figure 13 is a graph (obtained by a computer simulation) of the stress relative to the fatigue point in the solder as a function of the Young modulus E of different silicon carbide substrates, presenting a porous portion of different thicknesses.
  • the total thickness of each substrate is 350 ⁇ m.
  • Curve 1 corresponds to a substrate having no porous portion
  • curve 2 corresponds to a thickness of the porous portion of 1 pm
  • curve 3 to 5 pm curve 4 to 10 pm
  • curve 7 corresponds to a thickness of the porous portion of 100 pm.
  • Each curve shows the stress in the solder at the outermost point of contact between the solder and the porous SiC, divided by the stress in the case where no porous layer is present.
  • the stress at the fatigue point of the solder decreases with increasing thickness of the porous portion.
  • the Young's modulus of porous SiC depends on the porosity as shown in Figure 12. For example, in the case of a porosification rate of 5%, the Young's modulus is 400 GPa. In the case of a layer 10 ⁇ m thick (curve 4), we obtain a stress relative to the fatigue point of 0.93, that is to say that the stress is reduced by 7% compared to a substrate without a porous portion.
  • the stress relative to the fatigue point is 0.8 and therefore reduced by 20% compared to a substrate without a porous portion.
  • the Young's modulus of the porous portion of the support substrate which is located at the soldering interface, is closer to the Young's modulus of the DBG structure than the Young's modulus of the surface layer. This implies that the deformations caused by temperature variations are less significant and closer to those of the DBC structure and the solder. Consequently, the mechanical stresses exerted on the solder due to these deformations are less significant than in known chips. Reducing these constraints increases the lifespan of the solder and the power or radio frequency electronic device.
  • Figure 2 illustrates a first substrate according to the invention, comprising a support substrate 30 and a surface layer 1.
  • the support substrate 30 consists of a single porous portion 3 of porous silicon carbide, having homogeneous porosity.
  • This porous portion is made of sintered silicon carbide, porosified polycrystalline silicon carbide or porosified monocrystalline silicon carbide.
  • the porous portion extends from the rear face 20 to the front face 10 of the support substrate 30.
  • the surface layer 1 is made of non-porous monocrystalline silicon carbide. This layer is arranged on the front face of the support substrate 30.
  • the porous portion and the surface layer are formed in one piece from a single monocrystalline silicon carbide substrate.
  • Figure 3 illustrates a second embodiment, in which the support substrate 30 comprises a portion 3A of porosified silicon carbide extending from the rear face 20 of the substrate.
  • the porosity of this portion 3A is homogeneous.
  • the pores are interconnected and filled with air.
  • the support substrate 30 further comprises a non-porous portion 2A of polycrystalline silicon carbide arranged between the porous portion and the front face 10 of the support substrate 30.
  • a surface layer 1 of non-porous monocrystalline silicon carbide is arranged on the face front 10 of the support substrate 30.
  • Figure 4 illustrates a third embodiment, in which the support substrate 30 comprises a portion 3B of sintered silicon carbide extending from the rear face 20 of the substrate. Sintered silicon carbide includes carbon inclusions that can be separated from each other.
  • the support substrate 30 further comprises a non-porous portion 2B of polycrystalline silicon carbide arranged between the porous portion 3B and the front face 10 of the support substrate 30.
  • a surface layer 1 of non-porous monocrystalline silicon carbide is arranged on the front face 10 of the support substrate 30.
  • Figure 5 illustrates a fourth embodiment, in which the support substrate 30 successively comprises, from its rear face 20 towards its front face, a first porous portion 3C of porosified silicon carbide, a second porous portion 2D of sintered silicon carbide and a non-porous portion 2C.
  • the pores of the first porous portion 3C are interconnected and filled with air.
  • the pores of the second 2D porous portion are filled with carbon inclusions and separated from each other.
  • the porosity rate of the 3C layer in porosified silicon carbide is greater than the porosity rate of the 2D portion in sintered silicon carbide.
  • a surface layer 1 of non-porous monocrystalline silicon carbide is arranged on the front face 10 of the support substrate 30.
  • the porous portion of porosified silicon carbide has a porosity gradient, so that the porosity decreases from the rear face towards the front face of the support substrate.
  • the size and shape of the pores may be similar or different in the different porous portions.
  • the average distance between the pores is greater than 10nm, preferably greater than 50nm, in each porous portion present in the substrate in order to avoid the formation of a possible depletion zone in the SiC.
  • a support substrate which may be non-self-supporting is used to form a power or radio frequency electronics device.
  • Said substrate comprises a support substrate of polycrystalline silicon carbide having a front face and a rear face, and a surface layer of monocrystalline silicon carbide extending on the front face of said support substrate, said substrate being characterized in that the support substrate has at least one porous portion extending from the rear face, said porous portion having a porosity rate greater than 5%.
  • At least one power or radio frequency electronic component is formed in or on the monocrystalline silicon carbide layer.
  • the device may further comprise a heat evacuation device, the substrate being brazed onto the heat evacuation device via a filler material so that the filler material is in integral contact with at least part of the porous portion on the rear face of the support substrate.
  • the formation of a substrate according to the invention comprises the formation of at least one porous portion.
  • a porous portion can be formed by porosification of a silicon carbide substrate.
  • Known methods for porosifying silicon carbide some of which are described or referenced in the publications of Y. Shishkin et al. and Gautier et al. can be applied to form the porous portion. Porosification can be carried out from the front face or the rear face of the substrate.
  • a porosification step can for example be carried out by immersion in an acid bath or by electrochemical or photo-electrochemical means.
  • Electrochemical porosification may be electrochemical anodization in which the portion to be porosified is placed in an electrolyte such as a solution comprising hydrofluoric acid and/or ethanol.
  • An anode and a cathode immersed in the electrolyte are connected to an electrical source in order to apply an electric current between said electrodes.
  • electrochemical decomposition can locally remove silicon atoms from the silicon carbide crystal lattice, thereby forming small holes or pores in the silicon carbide crystal.
  • the porosified portion is rinsed to remove electrolyte residue.
  • a porosification step it is possible to preserve the non-porous structure of a portion of a substrate.
  • the portion concerned is kept outside the electrolyte bath.
  • the porosity thus formed is homogeneous over the entire support substrate, with the exception of the surface layer.
  • a decreasing porosity gradient is produced from the rear face towards the front face, so that the porosity rate is lower on the side of the surface layer and greater on the side of the rear face.
  • the porosity can also be increased in stages, by adjusting the porosification parameters first for a substrate of a certain thickness, and by continuing this porosification in portions of decreasing thickness extending from the rear face of the substrate. For each successive portion, the porosification parameters can be modified so as to create a greater porosity rate than in the previous step.
  • a porous portion can be formed by sintering silicon carbide before assembling the substrate.
  • Sintering is a heat treatment of a silicon carbide structure at a temperature between 1600°C and 2400°C in an atmosphere which can be, for example, argon, nitrogen or an inert gas. Such heat treatment can modify the distribution of carbon and silicon present in the substrate, thus forming carbon inclusions in the silicon carbide.
  • the porous zone can be formed directly in a monocrystalline silicon carbide substrate comprising the surface layer, by porosification of said substrate over part of its thickness. In this case, porosification is carried out from the rear face.
  • the formation of the substrate may include assembling the support substrate and the surface layer.
  • the formation of the porous zone of the support substrate can be carried out before or after said assembly.
  • the formation of the support substrate may comprise one or more step(s) of assembling two or more porous portions, and/or a porous portion with a non-porous portion.
  • the assembly of said layers or portions of substrates can be carried out by bonding, for example from a donor substrate in which a weakening zone is created in order to delimit the layer to be assembled.
  • a process of the Smart CutTM type A weakening zone is formed in a donor substrate made of monocrystalline silicon carbide to delimit the layer to be assembled on the support substrate.
  • the weakened zone is typically created by irradiation with ions, for example hydrogen and/or helium ions.
  • the donor substrate is then glued to the front face of the support substrate, the layer delimited by the weakened zone being arranged in direct contact with the front face of the support substrate.
  • the donor substrate is then detached along the weakened zone, in order to transfer the layer of monocrystalline silicon carbide to the support substrate, for example using heat treatment.
  • Another technique for weakening a donor substrate is to create a weakening zone having a higher porosity than that of the material located in the vicinity of this zone.
  • a mechanical constraint is for example the insertion of a blade or another beveled tool, or the application of a jet of air or a jet of water. This technique can be used when transferring a porous layer or for thinning as described below.
  • Another embodiment of the assembly is a deposition on a portion of the substrate provided, for example a chemical vapor deposition (CVD, acronym for the Anglo-Saxon term “Chemical Vapor Deposition”) or a physical vapor deposition ( PVD, acronym for the Anglo-Saxon term “Physical Vapor Deposition”).
  • CVD chemical vapor deposition
  • PVD physical vapor deposition
  • a layer of polycrystalline silicon carbide can be deposited by CVD or PVD on the surface layer of monocrystalline silicon carbide or on another layer of polycrystalline silicon carbide (porous or not), and porosify all or part of the layer. filed.
  • the step of assembling the support substrate and the surface layer of monocrystalline silicon carbide can be carried out on a base substrate intended to form a support substrate, on a finalized support substrate, or after one or more stages of formation of the support substrate.
  • the porosity rate of the bonding interfaces is preferably less than 40%, preferably less than 15% and more preferably less at 5% to ensure good adhesion between the two portions.
  • One or more optional thinning steps can be carried out in order to adjust the thickness of the support substrate or a portion of the support substrate, and the porosity on its rear face.
  • this thinning step it is possible to create, on the rear side of the porous zone to be formed, a weakening zone having a porosity rate greater than 10%, advantageously greater than 15%, particularly advantageously greater than 30%. % relative to the porosity of the porous zone to be formed, at a determined depth which corresponds to the thickness of the porous portion to be formed. It is then possible, or after an assembly step with one or more layers on the front face of the substrate, to cut the substrate along the weakened zone created.
  • the cutting can be carried out by applying a mechanical constraint, for example by inserting a blade or by applying a jet of air or a jet of water.
  • the stress must be adapted to propagate a fracture wave along the weakening zone, which has a lower mechanical strength than the zones surrounding the weakening zone.
  • a weakened zone is surrounded by a polycrystalline silicon carbide portion having a lower porosity rate than the weakened zone, for example 1% or 5% less porosity, advantageously 10% less porosity. porosity.
  • a thinning of the substrate is caused by breaking a porous portion which leaves on the surface the porous zone which will be fixed to the solder of the electronic component. Such thinning avoids a polishing step which can be long and costly.
  • the thinning step can also be carried out by chemical etching or a mechanical abrasion technique.
  • a porous portion having a thickness greater than 100 nm, advantageously greater than 1 pm, and particularly advantageously greater than 3 pm is retained.
  • the thickness of the layer has an influence on the deformations caused by temperature variations. The mechanical stresses applied to the solder of the electronic chip thus decrease further with a greater thickness of the porous portion.
  • One or more thinning steps can also be applied after the creation of a porous portion, in order to adjust the thickness of said porous portion before assembly with another portion, porous or not.
  • An optional step of passivation or other treatment of the rear face can be carried out, for example by depositing a dielectric layer, such as silicon oxide, which forms a barrier layer in order to avoid direct contact. between the silicon carbide and the air in the environment and, consequently, to avoid the creation of a depletion zone implying a drop in the electrical conductivity of the rear face.
  • a dielectric layer such as silicon oxide
  • Figures 7A to 7D illustrate a method of manufacturing a substrate according to the invention, in which the surface layer and the support substrate are made from a single starting substrate 40 of monocrystalline silicon carbide.
  • a front face 410 preferably a silicon face.
  • a treatment can be applied to the front face 410, for example polishing.
  • the portion extending from this front face 410 is intended to form the surface layer 41.
  • a porosity is formed from the rear face 420 of the portion intended to form the support substrate 43, so that no porosity is formed in the portion intended to form the surface layer 41.
  • first layer 43B has a higher porosity rate than the portion 43 extending from the rear face 420 of the single porosified substrate.
  • a layer is, for example, a layer of sintered silicon carbide or a layer of porosified silicon carbide, or a combination of two or more porous layers.
  • a layer of sintered silicon carbide can, for example, be obtained by reaction sintering at a temperature of approximately 2000°C. A new rear face 421 of the support substrate 430 to be formed is thus formed.
  • FIG. 7D The optional assembly of a second layer 43C is illustrated in Figure 7D.
  • a new rear face 422 of the substrate to be formed is formed.
  • the second layer 43C has a higher porosity rate than the rear face of the first layer 43B.
  • a new support substrate 431 is formed, the porosity of which increases successively from the front face 410 to the rear face 422 of the support substrate 431 formed.
  • one or more layers 43B, 43C on the rear face of the substrate 420 and/or carry out additional porosification after assembly (not illustrated).
  • additional porosification after assembly it is possible to first stick a layer of sintered silicon carbide on the rear face of the starting substrate, then deposit a layer of polycrystalline silicon carbide on the rear face of the layer of sintered silicon carbide, and make a step of porosification of the polycrystalline silicon layer deposited on the sintered silicon carbide layer.
  • FIG. 8A to 8C A preferred embodiment is illustrated in Figures 8A to 8C.
  • a support substrate is formed from a substrate 50 of polycrystalline silicon carbide.
  • porosification is carried out of a portion 53 intended to form the porous portion extending from the rear face 520 of the substrate to be formed.
  • the support substrate is assembled on its front face 510 with a surface layer 51 of monocrystalline silicon carbide, typically by a Smart CutTM type process as described above.
  • FIG. 8D to 8I a more complex process is illustrated in Figures 8D to 8I.
  • a support substrate is first formed and an assembly is subsequently carried out with a surface layer 51 of monocrystalline silicon carbide.
  • the support substrate we can, with reference to Figure 8D, start from a substrate 50 of polycrystalline silicon carbide. It is then possible to porosify said substrate as described above in order to form a porous zone 53 extending from the rear face 520 of the substrate 50.
  • the porosification can be carried out in such a way that only a portion 53 extending from the rear face 520 of the substrate has porosity, retaining a portion 52 extending from the front face 510 in its original state without porosity.
  • a porosity gradient can be created, so that the porosity rate increases successively or in stages from the front face 510 towards the rear face 520 of the substrate 50.
  • porosification is carried out homogeneously over the entire thickness of the substrate as illustrated in Figure 8B.
  • a layer 53B having a higher porosity rate on the rear face 520 of the substrate and thus create a new support substrate 531 comprising a new rear face 521.
  • Layer 53B has a higher porosity rate than portion 53 extending from the rear face 520 of the single porosified substrate.
  • Such a layer is, for example, a layer of sintered silicon carbide or a layer of porosified silicon carbide with a porosity rate greater than that of the previously porosified portion 53, or a combination of two or more porous layers.
  • a new rear face 521 of the support substrate 531 to be formed is thus formed.
  • the support substrate is assembled on its front face 510 with a surface layer 51 of monocrystalline silicon carbide.
  • the surface layer 51 of monocrystalline silicon carbide can be assembled to the support substrate 532 between any two stages of the process of forming the support substrate 532.
  • a part of the support substrate and the surface layer of monocrystalline silicon carbide are assembled during the formation of the support substrate, before the finalization of all the stages of the formation of said support substrate.
  • the support substrate can be formed from a sintered silicon carbide substrate 60.
  • Sintered silicon carbide generally includes carbon inclusions, so it is a porous material whose pores are filled with these inclusions.
  • the support substrate 60 of sintered silicon carbide with a surface layer 61 of monocrystalline silicon carbide on its front face 610.
  • the sintered silicon carbide substrate forms a single porous zone 60 extending from its rear face 620.
  • a layer 62 of polycrystalline silicon carbide can be deposited on the front face 610 of the substrate 60 of sintered silicon carbide.
  • Such a deposition can for example be carried out by chemical vapor deposition (PVD).
  • PVD chemical vapor deposition
  • the sintered silicon carbide substrate 60 is used as a support and as a crystallization seed for polycrystalline silicon carbide. It is possible, optionally, to create porosity in the layer 62 of silicon carbide thus deposited, as illustrated in Figure 10C.
  • the porosity rate created in the portion 62 deposited on the front face 610 is lower than the porosity rate in the initial substrate 60 made of sintered silicon carbide. In certain cases, said layer 62 is maintained in its initial non-porous state.
  • a second layer 63 of polycrystalline silicon carbide can be deposited on the rear face 620 of the sintered silicon carbide substrate, forming a new support substrate 630 comprising a new rear face 621.
  • a step of porosification of the layer 63 of polycrystalline silicon carbide on the rear face 620 so that the layer 63 on the rear face has a greater porosity rate than the substrate 60 in sintered silicon carbide.
  • a donor substrate 70 made of monocrystalline silicon carbide a portion 71 of which on the front face 710 is intended to form the surface layer.
  • a weakening zone 77 to delimit the portion 71 intended to form the front face of the substrate to be formed.
  • the weakening zone is created by implantation of hydrogen atoms and /or helium in the donor substrate.
  • a portion 73 of porous polycrystalline silicon carbide is assembled on the front face 710.
  • the porosity of the portion 73 can be formed before or after the assembly of the portion 73 on the front face 71 of the donor substrate 70.
  • portion 73 can be made of porosified or sintered silicon carbide before bonding.
  • the portion 73 made of polycrystalline silicon carbide can be deposited, for example by CVD or by PVD, on a donor substrate 70 made of monocrystalline silicon carbide, and a porosification step is carried out on the portion 73 after the deposition step.
  • the porosity rate of portion 73 can be homogeneous, in the form of a gradient or several levels, or only concern a certain thickness of the substrate.
  • the donor substrate 70 is caused to detach from the portion 71, for example by heat treatment.
  • portion 73 forms the support substrate made of porous silicon carbide
  • portion 71 forms the surface layer of monocrystalline silicon carbide of the finalized substrate.
  • the support substrate is then formed on the monocrystalline silicon carbide substrate, so that the front face of the substrate is in contact with the monocrystalline silicon carbide substrate.
  • the formation of the support substrate may include one or more stages of deposition, porosification, sintering and assembly of several portions forming the support substrate. We can then proceed to thinning the monocrystalline silicon carbide substrate as described above.
  • the electronic chips can be formed in a layer of silicon carbide or a group III-N nitride, for example a stack of GaN/AIGaN/AIGanlnN layers delimiting a gas of two-dimensional electrons. Such a layer or such a stack is carried by the surface layer of monocrystalline silicon carbide.
  • Gautier et al Electrochemical formation of porous silicon carbide for micro-device applications, Materials science forum, ISSN: 1662-9752, Vol 924, pages 943-946, 2018 L.L. Snead et al, Journal of Nuclear Materials 371 (2007) 329- 377

Landscapes

  • Ceramic Products (AREA)
  • Porous Artificial Stone Or Porous Ceramic Products (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

L'invention concerne un substrat pour dispositif électronique de puissance ou radiofréquence, comprenant • un substrat support (30) en carbure de silicium polycristallin présentant une face avant (10) et une face arrière (20), ledit substrat support (30) étant autosupporté, et • une couche superficielle (1) de carbure de silicium monocristallin s'étendant sur la face avant (10) dudit substrat support (30), ledit substrat étant caractérisé en ce que le substrat support (30) présente au moins une portion poreuse (3) s'étendant à partir de la face arrière (20), ladite portion poreuse (3) présentant un taux de porosité supérieur à 5 %.

Description

SUBSTRAT POUR DISPOSITIF ELECTRONIQUE
DOMAINE DE L'INVENTION
La présente invention concerne un substrat pour un dispositif électronique, notamment pour application à l’électronique de puissance ou radiofréquence. L’invention se rapporte également à un dispositif électronique comprenant un tel substrat, et à un procédé de fabrication d’un tel substrat.
ETAT DE LA TECHNIQUE
Le carbure de silicium (SiC) est largement utilisé pour la fabrication de composants électroniques de puissance ou radiofréquence.
Un substrat pour réaliser de tels composants comprend typiquement un substrat support pouvant être en SiC polycristallin (p-SiC), et une couche superficielle de SiC monocristallin (m-SiC) s’étendant sur le substrat support. Des composants électroniques sont fabriqués dans ou sur la couche de SiC monocristallin. La structure est découpée sous forme de puces comprenant chacune un ou plusieurs composants électroniques. Chaque puce est brasée sur un empilement de dissipation thermique, comprenant des couches métalliques, une céramique conductrice de chaleur et un dissipateur thermique.
La chaleur est ainsi évacuée principalement par l’empilement de dissipation thermique, impliquant des contraintes thermiques importantes sur le matériau d’apport liant par brasage le composant électronique et la couche métallique supérieure de l’empilement de dissipation thermique.
Cependant, le coefficient de dilatation thermique (CTE) et le module de Young du SiC et de l’empilement thermique, notamment le cuivre, sont très différents. Des variations en température engendrent donc des déformations d’ampleur inégale dans les différentes couches au-dessus et en-dessous de la brasure.
Ainsi, le matériau d’apport est très sollicité, ce qui entraine des fissures, délaminations, ou un effritement au niveau de l’interface de la brasure, résultant en une durée de vie du dispositif raccourcie.
Pour diminuer ces contraintes mécaniques, il est connu d’amincir les couches de la structure composite, notamment du substrat de base en SiC polycristallin. Cependant, l’abrasion d’un tel substrat de base est longue et laborieuse, résultant en un coût élevé du composant électronique. En outre, l’amincissement implique un risque de casse, rendant la structure composite inutilisable.
Une autre solution est de modifier les matériaux utilisés pour réaliser le brasage, ce qui est difficile à mettre en oeuvre, en particulier en préservant la solidité mécanique et la conductivité électrique et thermique du brasage. EXPOSE DE L'INVENTION
Un but de l’invention est de proposer une structure composite pour la réalisation des dispositifs d’électronique, présentant une meilleure tenue aux cycles en température, en évitant des fissures, délaminations et effritements au niveau de l’interface de brasage.
A cette fin, l’invention propose un substrat pour dispositif électronique de puissance ou radiofréquence, comprenant
• un substrat support en carbure de silicium polycristallin présentant une face avant et une face arrière, ledit substrat support étant autosupporté, et
• une couche superficielle de carbure de silicium monocristallin s’étendant sur la face avant dudit substrat support, ledit substrat étant caractérisé en ce que le substrat support présente au moins une portion poreuse s’étendant à partir de la face arrière, ladite portion poreuse présentant un taux de porosité supérieur à 5 %.
Le substrat support présente une épaisseur supérieure à 50 pm, avantageusement supérieure à 80 pm, plus avantageusement supérieure à 100 pm et encore plus avantageusement supérieure à 150pm.
De préférence, la portion poreuse comprend une couche de SiC porosifié.
Dans certains modes de réalisation, le substrat support comprend une portion non poreuse entre la couche superficielle de SiC monocristallin et la portion poreuse.
Dans certains modes de réalisation, la portion poreuse présente une partie arrière présentant un premier taux de porosité et une partie avant présentant un second taux de porosité inférieur au premier taux.
La portion poreuse peut présenter un gradient de porosité décroissant de la face arrière vers la face avant.
La portion poreuse peut présenter des pores remplis d’un matériau présentant un module d’Young inférieur au module d’Young du carbure de silicium.
De manière avantageuse, la distance moyenne entre les pores est supérieure à 10nm, de préférence supérieure à 50nm.
L’invention se rapporte aussi à un dispositif électronique comprenant un substrat tel que décrit ci-dessus et au moins un composant électronique de puissance ou radiofréquence formé dans ou sur la couche superficielle de carbure de silicium monocristallin.
De préférence, le dispositif électronique comprend en outre un dispositif d’évacuation de chaleur, le substrat étant brasé sur le dispositif d’évacuation de chaleur par l’intermédiaire d’un matériau d’apport de sorte que le matériau d’apport est en contact solidaire d’au moins une partie de la portion poreuse sur la face arrière du substrat support. Un autre objet de l'invention concerne un procédé de fabrication d’un dispositif électronique de puissance ou radiofréquence comprenant :
• un substrat support autosupporté en carbure de silicium polycristallin présentant une face avant et une face arrière, et
• une couche superficielle de carbure de silicium monocristallin s’étendant sur la face avant dudit substrat support, le procédé étant caractérisé en ce qu’il comprend une étape de formation, dans le substrat support, d’au moins une portion poreuse s’étendant à partir de la face arrière, ladite portion poreuse présentant un taux de porosité supérieur à 5 % et une épaisseur supérieure à 100 nm, avantageusement supérieure à 1 pm, et plus avantageusement supérieure à 3 pm.
Le procédé peut comprendre en outre une étape d’assemblage de la couche superficielle et du substrat support.
De préférence, le substrat support présente une épaisseur supérieure à 50 pm, avantageusement supérieure à 80 pm, plus avantageusement supérieure à 100 pm et encore plus avantageusement supérieure à 150pm.
Avantageusement, la formation du substrat support comprend une étape de porosification d’au moins une partie d’un substrat de base de carbure de silicium non poreux pour former la portion poreuse.
Dans certains modes de réalisation, la porosification est effectuée sur l’ensemble du substrat de base pour former un substrat support entièrement poreux.
La porosification peut être réalisée de sorte à former un gradient de porosité décroissant dans la portion poreuse de la face arrière vers la face avant.
La porosification peut être réalisée de sorte à former une zone de collage présentant un taux de porosité inférieur à 40% sur la face avant du substrat support.
Dans certains modes de réalisation, le procédé comprend une étape de comblement d’au moins une partie des pores de la portion poreuse par un matériau présentant un module d’Young inférieur au module d’Young du carbure de silicium.
Le procédé peut comprendre en outre une étape d’amincissement du substrat support par la face arrière, de sorte que l’épaisseur de la portion poreuse reste supérieure ou égale à 100 nm.
BREVE DESCRIPTION DES FIGURES
D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée qui va suivre, en référence aux dessins annexés, sur lesquels :
La figure 1 illustre un dispositif comprenant deux composants électroniques réalisés à partir d’un substrat selon l’invention et un empilement de dissipation de chaleur. La figure 2 illustre un substrat selon l’invention comprenant une couche superficielle en carbure de silicium monocristallin et un substrat support comprenant une portion poreuse.
La figure 3 illustre un substrat selon l’invention comprenant une couche superficielle en carbure de silicium monocristallin et un substrat support comprenant une portion poreuse en SiC polycristallin porosifié et une portion non poreuse.
La figure 4 illustre un substrat selon un mode de réalisation comprenant une couche superficielle en carbure de silicium monocristallin et un substrat support comprenant une portion poreuse en SiC fritté et une portion non poreuse.
La figure 5 illustre un substrat selon un autre mode de réalisation comprenant une couche superficielle en carbure de silicium monocristallin et un substrat support comprenant une portion non poreuse et une portion poreuse comprenant deux zones présentant des taux de porosité différents.
La figure 6 est un graphe de mesure de résistance à la fracture d’un substrat en carbure de silicium poreux en fonction de la porosité dudit substrat.
Les figures 7A à 7D illustrent les étapes d’un mode de réalisation d’un procédé de fabrication d’un substrat selon l’invention.
Les figures 8A à 8C illustrent les étapes d’un autre mode de réalisation d’un procédé de fabrication d’un substrat selon l’invention.
Les figures 8D à 81 illustrent les étapes d’une variante du mode de réalisation du procédé illustré sur les figures 8A à 8C.
Les figures 9A et 9B illustrent les étapes d’un troisième mode de réalisation d’un procédé de fabrication d’un substrat selon l’invention.
Les figures 10A à 10F illustrent les étapes d’un quatrième mode de réalisation d’un procédé de fabrication d’un substrat selon l’invention.
Les figures 11 A à 11 E illustrent les étapes d’un cinquième mode de réalisation d’un procédé de fabrication d’un substrat selon l’invention.
La figure 12 est un graphe du module d’Young de différents échantillons en carbure de silicium poreux en fonction du taux de porosité des échantillons.
La figure 13 est un graphe du module d’Young de différents échantillons en carbure de silicium.
Pour des raisons de lisibilité des figures, les structures illustrées n’ont pas nécessairement été représentées à l’échelle.
DESCRIPTION DETAILLEE DE MODES DE REALISATION
La figure 1 illustre un dispositif électronique de puissance ou radiofréquence comprenant une ou plusieurs puces électroniques 11 , 12 réalisées à partir d’un substrat selon l’invention. Les puces peuvent être liées par des interconnexions. Dans le cas d’un dispositif radiofréquence la puce électronique peut porter un dispositif latéral en nitrure de gallium.
Les puces électroniques 11 , 12 sont montées sur une structure dissipatrice de chaleur par des brasures 21 , 22. Cette structure dissipatrice (DBC, acronyme du terme anglo-saxon Direct Bonded Copper) comprend deux métallisations en cuivre 17, 19 et un substrat 18 en une céramique conductrice de chaleur et électriquement isolante, par exemple en nitrure d’aluminium. Des connexions électriques 27, 28 sont fixées sur la métallisation en cuivre 17 par l’intermédiaire de brasures 25, 26.
Une brasure 29 fixe le dispositif sur un dissipateur thermique 34 et une plaque de base 32. Une couche de graisse thermique 31 assure le contact thermique entre le dissipateur 34 et la plaque de base 32. Le dispositif électronique de puissance ou radiofréquence est encapsulé dans un boitier 39 qui est typiquement en plastique.
Chaque puce est formée à partir d’un substrat comprenant un substrat support en carbure de silicium et une couche superficielle de carbure de silicium monocristallin dans ou sur laquelle est formé au moins un composant électronique de puissance ou un composant électronique radiofréquence.
La couche superficielle en carbure de silicium monocristallin présente typiquement une épaisseur comprise entre 100 nm et 1500 nm. Sur cette couche superficielle, on peut déposer par épitaxie une couche monocristalline en carbure de silicium d’une épaisseur comprise entre 1 pm et 150 pm, dans laquelle au moins une partie du composant électronique est formé.
Le substrat support présente une face avant, sur laquelle s’étend la couche superficielle, et une face arrière opposée à la face avant.
La couche superficielle peut avoir été assemblée sur le substrat support, qui peut alors être polycristallin, selon des modes de réalisation qui seront décrits plus bas.
Le substrat support peut être lui-même monobloc ou être constitué d’un empilement d’au moins deux couches. L’épaisseur du substrat support est de préférence choisie de sorte que le substrat support est autosupporté sans la couche superficielle, c’est à dire qu’il est mécaniquement stable pour être manipulé tout seul, sans ajout de support ou substrat de manipulation supplémentaire. A cette fin, le substrat support présente typiquement une épaisseur supérieure à 150 pm, avantageusement supérieure à 100 pm, plus avantageusement supérieure à 80 pm et encore plus avantageusement supérieure à 50pm. L’utilisation d’un substrat support autosupporté facilite les étapes de fabrication du substrat.
Dans certains cas, le dispositif électronique peut être fabriqué à partir d’un substrat support sans limite d’épaisseur qui n’est pas nécessairement autosupporté. Dans ce cas, le dispositif d’évacuation de chaleur permet de stabiliser mécaniquement le composant électronique. La fabrication d’un tel substrat peut nécessiter un support de manipulation. Cependant, le substrat support peut être réalisé selon les mêmes modes de réalisation qu’un substrat support autosupporté.
Dans le cas d’un dispositif électronique de puissance, une bonne conductivité électrique entre la couche mince et le substrat support est nécessaire. Pour un tel dispositif, le substrat support présente par exemple une résistivité électrique de 50 mfi.cm ou moins, notamment 20 mfi.cm ou moins.
Dans le cas d’un dispositif radiofréquence, le substrat support présente avantageusement une haute résistivité électrique, par exemple une résistivité électrique supérieure à 500 Q.cm.
Le substrat support présente au moins une portion poreuse qui s’étend à partir de la face arrière. La couche superficielle est en revanche non poreuse, c’est-à-dire qu’elle présente un taux de porosité inférieur à 5% ou nul.
La porosité du carbure de silicium est définie comme la fraction de volume inoccupé au sein du carbure de silicium, ledit volume pouvant être rempli d’air ou d’un autre gaz ou d’inclusions solides d’un autre matériau. Par exemple, des pores d’une couche de carbure de silicium poreux peuvent être remplis par des inclusions de carbone.
Les pores peuvent être interconnectés ou séparés les uns des autres, selon notamment la méthode de formation de la portion poreuse. Typiquement, des pores issus d’une porosification par voie électrochimique du carbure de silicium sont interconnectés au moins partiellement et sont généralement remplis d’air. Dans le cas du carbure de silicium poreux obtenu par frittage, les pores typiquement séparés les unes des autres, et peuvent être remplis au moins partiellement par des inclusions de carbone.
Dans le cas de pores interconnectés et remplis d’air, on peut mesurer la porosité par gravimétrie. Dans d’autres cas, la porosité peut être mesurée par réflectivité d’une surface poreuse du carbure de silicium. Il est également possible de mesurer la porosité en observant une coupe du carbure de silicium poreux au microscope optique ou à balayage d’un faisceau d’électrons et en estimant le quotient entre la surface occupée par des pores et/ou inclusions et la surface occupée par le carbure de silicium.
Le taux de porosité de la portion poreuse du substrat support est avantageusement compris entre 5% et 30%, et, dans le cas d’un substrat en carbure de silicium porosifié, plus avantageusement entre 5% et 20%. Le taux de porosité peut être constant sur toute l’épaisseur de la portion poreuse, ou bien être variable par paliers ou de manière continue selon un gradient, selon des modes de réalisation décrits plus bas.
La présence d’une telle porosité permet de réduire le module d’Young du carbure de silicium. La figure 12 illustre le module d’Young (module d’élasticité, E) du carbure de silicium en fonction du taux de porosité d> selon L.L. Snead ét al. Malgré la large dispersion, on constate que la diminution du module d’Young est visible même pour les faibles taux de porosité, et particulièrement marqué à partir d’un taux de porosité d’environ 5%. Dans le cas où les pores sont remplis par des inclusions d’un matériau solide, ledit matériau solide présente avantageusement un module d’Young inférieur à celui du carbure de silicium, afin de ne pas contrebalancer la réduction du module d’Young procurée par la porosité du carbure de silicium. Par ailleurs, pour ne pas dégrader la conductivité électrique du substrat support, le matériau solide est avantageusement électriquement conducteur. Par exemple, les inclusions peuvent comprendre du carbone, du silicium, un métal ou un alliage métallique.
Un taux de porosité inférieur ou égal à 30% permet de conserver une résistance à la rupture acceptable au regard des contraintes mécaniques susceptibles d’être appliquées à la puce, notamment lorsque l’ensemble du substrat support est poreux. La figure 6 montre des mesures de la résistance à la rupture en MPa ■ m1/2 en fonction de la porosité d’un échantillon de carbure de silicium poreux. Pour un taux de porosité jusqu’à environ 25%, la modification de la résistance à la rupture est négligeable pour le comportement de la puce électronique.
Dans certains modes de réalisation, la portion poreuse s’étend sur toute l’épaisseur du substrat support.
Dans d’autres modes de réalisation, la portion poreuse ne s’étend que sur une partie de l’épaisseur du substrat support. Dans ce cas, une portion intermédiaire non poreuse s’étend entre la portion poreuse et la couche superficielle. Une telle configuration présente typiquement une meilleure résistance à la fracture du substrat.
Dans tous les cas, la portion poreuse présente une épaisseur totale supérieure à 100 nm, de préférence supérieure à 1 pm, voire supérieure à 3 pm.
Grâce à une telle épaisseur, combinée à la porosité susmentionnée, la portion poreuse du substrat support présente un module d’Young sensiblement inférieur à celui du carbure de silicium non poreux et présente ainsi un comportement plus favorable à la réduction des contraintes mécaniques exercées sur le matériau d’apport de la brasure lors des variations de températures subies par le dispositif.
La figure 13 est un graphe (obtenu par une simulation informatique) de la contrainte relative au point de fatigue dans la brasure en fonction du module d’Young E de différents substrats en carbure de silicium, présentant une portion poreuse de différentes épaisseurs. L’épaisseur totale de chaque substrat est de 350 pm. La courbe 1 correspond à un substrat ne présentant pas de portion poreuse, la courbe 2 correspond à une épaisseur de la portion poreuse de 1 pm, la courbe 3 à 5 pm, la courbe 4 à 10 pm, la courbe 5 à 25 pm, la courbe 6 à 50 pm, et la courbe 7 correspond à une épaisseur de la portion poreuse de 100 pm. Chaque courbe présente la contrainte dans la brasure au point le plus externe de contact entre la brasure et le SiC poreux, divisée par la contrainte dans le cas où aucune couche poreuse n’est présente. La contrainte au point de fatigue de la brasure diminue avec l’épaisseur croissante de la portion poreuse. Dans les simulations, on suppose que le module d’Young du SiC poreux dépend de la porosité comme représenté dans la figure 12. Par exemple, dans le cas d’un taux de porosification de 5%, le module d’Young est de 400 GPa. Dans le cas d’une couche de 10 pm d’épaisseur (courbe 4), on obtient une contrainte relative au point de fatigue de 0,93, c’est-à-dire que la contrainte est diminuée de 7% par rapport à un substrat sans portion poreuse. Pour un taux de porosification de 15%, correspondant à un module d’Young de 300 GPa, et une couche poreuse d’une épaisseur de 20 pm, la contrainte relative au point de fatigue est de 0,8 et donc diminuée de 20% par rapport à un substrat sans portion poreuse.
Le module d’Young de la portion poreuse du substrat support, qui est située à l’interface de brasage, est plus proche du module d’Young de la structure DBG que le module d’Young de la couche superficielle. Cela implique que les déformations engendrées par des variations en température sont moins importantes et plus proches de celles de la structure DBC et de la brasure. Par conséquent, les contraintes mécaniques exercées sur la brasure en raison de ces déformations sont moins importantes que dans les puces connues. La diminution de ces contraintes augmente la durée de vie de la brasure et du dispositif électronique de puissance ou radiofréquence.
Enfin, la présence d’une telle portion poreuse sur la face arrière du substrat ne pénalise pas la conductivité électrique du substrat dans les applications de puissance.
Exemples de modes de réalisation
La figure 2 illustre un premier substrat selon l’invention, comprenant un substrat support 30 et une couche superficielle 1. Le substrat support 30 est constitué d’une seule portion poreuse 3 en carbure de silicium poreux, présentant une porosité homogène. Cette portion poreuse est en carbure de silicium fritté, en carbure de silicium polycristallin porosifié ou en carbure de silicium monocristallin porosifié. La portion poreuse s’étend de la face arrière 20 jusqu’à la face avant 10 du substrat support 30. La couche superficielle 1 est en carbure de silicium monocristallin non-poreux. Cette couche est agencée sur la face avant du substrat support 30. Dans certains modes de réalisation, la portion poreuse et la couche superficielle sont formées d’un seul tenant à partir d’un unique substrat de carbure de silicium monocristallin.
La figure 3 illustre un deuxième mode de réalisation, dans lequel le substrat support 30 comprend une portion 3A en carbure de silicium porosifié s’étendant à partir de la face arrière 20 du substrat. La porosité de cette portion 3A est homogène. Les pores sont interconnectés et remplis d’air. Le substrat support 30 comprend en outre une portion non- poreuse 2A en carbure de silicium polycristallin agencée entre la portion poreuse et la face avant 10 du substrat support 30. Une couche superficielle 1 en carbure de silicium monocristallin non-poreux est agencée sur la face avant 10 du substrat support 30. La figure 4 illustre un troisième mode de réalisation, dans lequel le substrat support 30 comprend une portion 3B en carbure de silicium fritté s’étendant à partir de la face arrière 20 du substrat. Le carbure de silicium fritté comprend des inclusions de carbone qui peuvent être séparées les unes des autres. Les pores sont ainsi remplis de carbone, et typiquement non interconnectés. La porosité de cette portion est homogène. Le substrat support 30 comprend en outre une portion non-poreuse 2B en carbure de silicium polycristallin agencée entre la portion poreuse 3B et la face avant 10 du substrat support 30. Une couche superficielle 1 en carbure de silicium monocristallin non-poreux est agencée sur la face avant 10 du substrat support 30.
La figure 5 illustre un quatrième mode de réalisation, dans lequel le substrat support 30 comprend successivement, de sa face arrière 20 vers sa face avant, une première portion poreuse 3C en carbure de silicium porosifié, une deuxième portion poreuse 2D en carbure de silicium fritté et une portion non poreuse 2C. Les pores de la première portion poreuse 3C sont interconnectés et remplis d’air. Les pores de la deuxième portion poreuse 2D sont remplis d’inclusions de carbone et séparés les uns des autres. Le taux de porosité de la couche 3C en carbure de silicium porosifié est supérieur au taux de porosité de la portion 2D en carbure de silicium fritté. Une couche superficielle 1 en carbure de silicium monocristallin non-poreux est agencée sur la face avant 10 du substrat support 30.
Dans d’autres modes de réalisation non illustrés, la portion poreuse en carbure de silicium porosifié présente un gradient de porosité, de sorte que la porosité diminue de la face arrière en direction de la face avant du substrat support.
Dans d’autres modes de réalisation non-illustrés, plusieurs portions en carbure de silicium fritté ou en carbure de silicium porosifié peuvent être superposées pour former un substrat support 30 ou une partie d’un substrat support 30. La taille et la forme des pores peuvent être similaires ou différentes dans les différentes portions poreuses. Avantageusement, la distance moyenne entre les pores est supérieure à 10nm, de préférence supérieure à 50nm, dans chaque portion poreuse présente dans le substrat afin d’éviter la formation d’une possible zone de déplétion dans le SiC.
Dans certains modes de réalisation, on utilise un substrat support pouvant être non- autosupporté pour former un dispositif d’électronique de puissance ou radiofréquence. Ledit substrat comprend un substrat support en carbure de silicium polycristallin présentant une face avant et une face arrière, et une couche superficielle de carbure de silicium monocristallin s’étendant sur la face avant dudit substrat support, ledit substrat étant caractérisé en ce que le substrat support présente au moins une portion poreuse s’étendant à partir de la face arrière, ladite portion poreuse présentant un taux de porosité supérieur à 5 %. Au moins un composant électronique de puissance ou radiofréquence est formé dans ou sur la couche de carbure de silicium monocristallin. Le dispositif peut en outre comprendre un dispositif d’évacuation de chaleur, le substrat étant brasé sur le dispositif d’évacuation de chaleur par l’intermédiaire d’un matériau d’apport de sorte que le matériau d’apport est en contact solidaire d’au moins une partie de la portion poreuse sur la face arrière du substrat support.
Fabrication du substrat
On va maintenant décrire les étapes de fabrication d’un substrat selon différents modes de réalisation.
La formation d’un substrat selon l’invention comprend la formation d’au moins une portion poreuse.
Une portion poreuse peut être formé par porosification d’un substrat de carbure de silicium. Les méthodes connues de porosification de carbure de silicium, dont certaines sont décrites ou référencées dans les publications de Y. Shishkin et al. et de Gautier et al. peuvent être appliquées pour former la portion poreuse. La porosification peut être réalisée à partir de la face avant ou de la face arrière du substrat.
Une étape de porosification peut par exemple être réalisée par immersion dans un bain d’acide ou par voie électrochimique ou photo-électrochimique. Une porosification par voie électrochimique peut être une anodisation électrochimique dans laquelle la portion à porosifier est placée dans un électrolyte tel qu’une solution comprenant de l’acide hydrofluorique et/ou de l’éthanol. Une anode et une cathode immergées dans l’électrolyte sont connectées à une source électrique afin d’appliquer un courant électrique entre lesdites électrodes. L'anodisation décompose électrochimiquement, dans une certaine mesure, le cristal de carbure de silicium dans la région de la couche poreuse de carbure de silicium. Au lieu de décomposer uniformément le cristal de silicium, la décomposition électrochimique peut retirer localement des atomes de silicium du réseau cristallin du carbure de silicium, formant ainsi de petits trous ou pores dans le cristal de carbure de silicium. A la fin du traitement, la portion porosifiée est rincée afin d’enlever les résidus de l’électrolyte.
Dans une étape de porosification, il est possible de conserver la structure non- poreuse d’une portion d’un substrat. Dans ce cas, on maintient la portion concernée à l’extérieur du bain d’électrolyte.
Dans certains cas, la porosité ainsi formée est homogène sur la totalité du substrat support, à l’exception de la couche superficielle. Dans d’autres modes de réalisation, on réalise un gradient de porosité décroissant de la face arrière vers la face avant, de sorte que le taux de porosité est plus faible du côté de la couche superficielle et plus importante du côté de la face arrière. La porosité peut également être augmentée par paliers, en ajustant les paramètres de porosification d’abord pour un substrat d’une certaine épaisseur, et en poursuivant cette porosification par portions d’épaisseur décroissante s’étendant de la face arrière du substrat. Pour chaque portion successive, on peut modifier les paramètres de porosification de sorte à créer un taux de porosité plus important que dans l’étape précédente.
On peut modifier le taux de porosité et créer un gradient en variant les différents paramètres du substrat tel que le dopage, et du procédé de porosification tels que le courant et la tension appliqués, la température, la composition de l’électrolyte et, dans certains cas, l’intensité et la longueur d’onde d’une lumière appliquée.
De manière alternative, une portion poreuse peut être formée par frittage de carbure de silicium avant l’assemblage du substrat. Un frittage est un traitement thermique d’une structure en carbure de silicium à une température comprise entre 1600 °C et 2400 °C dans une atmosphère qui peut être par exemple de l’argon, du nitrogène ou d’un gaz inerte. Un tel traitement thermique peut modifier la distribution du carbone et du silicium présentes dans le substrat, formant ainsi des inclusions en carbone dans le carbure de silicium.
Dans certains modes de réalisation, la zone poreuse peut être formée directement dans un substrat de carbure de silicium monocristallin comprenant la couche superficielle, par porosification dudit substrat sur une partie de son épaisseur. Dans ce cas, la porosification est réalisée à partir de la face arrière.
Dans d’autres modes de réalisation, la formation du substrat peut comprendre l’assemblage du substrat support et de la couche superficielle. La formation de la zone poreuse du substrat support peut être réalisée avant ou après ledit assemblage.
Dans certains modes de réalisation, la formation du substrat support peut comprendre une ou plusieurs étape(s) d’assemblage de deux ou plusieurs portions poreuses, et/ou d’une portion poreuse avec une portion non-poreuse.
L’assemblage desdites couches ou portions de substrats peut être réalisé par collage, par exemple à partir d’un substrat donneur dans lequel on crée une zone de fragilisation afin de délimiter la couche à assembler, Dans ce cas, on utilise typiquement un procédé du type Smart Cut™. On forme, dans un substrat donneur en carbure de silicium monocristallin, une zone de fragilisation pour délimiter la couche à assembler sur le substrat support. La zone de fragilisation est typiquement créée par irradiation avec des ions, par exemple des ions d’hydrogène et/ou d’hélium. On colle ensuite le substrat donneur sur la face avant du substrat support, la couche délimitée par la zone de fragilisation étant agencée en contact direct avec la face avant du substrat support. On détache ensuite le substrat donneur le long de la zone de fragilisation, afin de transférer la couche de carbure de silicium monocristallin sur le substrat support, par exemple en utilisant un traitement thermique.
Une autre technique pour fragiliser un substrat donneur est de créer une zone de fragilisation présentant une porosité plus élevée que celle du matériau situé au voisinage de cette zone. Dans un tel cas, après collage sur le substrat support, on peut détacher le substrat donneur en appliquant une contrainte mécanique. Une telle contrainte mécanique est par exemple l’insertion d’une lame ou d’un autre outil biseauté, ou l’application d’un jet d’air ou d’un jet d’eau. Cette technique peut être utilisée lors du transfert d’une couche poreuse ou pour un amincissement tel que décrit ci-dessous.
Un autre mode de réalisation de l’assemblage est un dépôt sur une portion du substrat fournie, par exemple un dépôt chimique en phase vapeur (CVD, acronyme du terme anglo-saxon « Chemical Vapour Déposition ») ou un dépôt physique en phase vapeur (PVD, acronyme du terme anglo-saxon « Physical Vapour Déposition »). Par exemple, on peut déposer une couche de carbure de silicium polycristallin par CVD ou PVD sur la couche superficielle de carbure de silicium monocristallin ou sur une autre couche de carbure de silicium polycristallin (poreuse ou non), et porosifier tout ou partie de la couche déposée.
L’étape d’assemblage du substrat support et de la couche superficielle de carbure de silicium monocristallin peut être réalisée sur un substrat de base destiné à former un substrat support, sur un substrat support finalisé, ou à l’issue d’une ou plusieurs étapes de formation du substrat support.
Dans le cas d’un collage de deux portions poreuses ou d’une portion poreuse et d’une portion non poreuse, le taux de porosité des interfaces de collage est de préférence inférieur à 40 %, préférablement inférieur à 15 % et plus préférablement inférieur à 5% afin d’assurer une bonne adhésion entre les deux portions.
On peut réaliser une ou plusieurs étapes d’amincissement facultatives afin d’ajuster l’épaisseur du substrat support ou d’une portion du substrat support, et la porosité sur sa face arrière. Afin de réaliser cette étape d’amincissement, on peut créer, du côté arrière de la zone poreuse à former, une zone de fragilisation présentant un taux de porosité supérieur à 10%, avantageusement supérieur à 15%, de manière particulièrement avantageuse supérieur à 30% par rapport à la porosité de la zone poreuse à former, à une profondeur déterminée qui correspond à l’épaisseur de la portion poreuse à former. On peut ensuite, ou après une étape d’assemblage avec une ou plusieurs couches sur la face avant du substrat, découper le substrat le long de la zone de fragilisation créée. La découpe peut être réalisée par application d’une contrainte mécanique, par exemple par insertion d’une lame ou par application d’un jet d’air ou d’un jet d’eau. La contrainte doit être adaptée pour propager une onde de fracture le long de la zone de fragilisation, qui présente une résistance mécanique inférieure à celle des zones entourant la zone de fragilisation. Avantageusement, une telle zone de fragilisation est entourée par une portion en carbure de silicium polycristallin présentant un taux de porosité moins important que la zone de fragilisation, par exemple de 1 % ou de 5% de porosité en moins, avantageusement de 10% moins de porosité. Dans certains modes de réalisation, on provoque un amincissement du substrat par rupture d’une portion poreuse qui laisse en surface la zone poreuse qui sera fixée à la brasure du composant électronique. Un tel amincissement évite une étape de polissage qui peut être longue et coûteuse.
L’étape d’amincissement peut également être réalisée par gravure chimique ou une technique d’abrasion mécanique.
De préférence, on conserve une portion poreuse présentant une épaisseur supérieure à 100 nm, de manière avantageuse supérieure à 1 pm, et de manière particulièrement avantageuse supérieure à 3 pm. L’épaisseur de la couche a une influence sur les déformations engendrées par des variations de température. Les contraintes mécaniques appliquées sur la brasure de la puce électronique diminuent ainsi davantage avec une épaisseur plus importante de la portion poreuse.
On peut également appliquer une ou plusieurs étapes d’amincissement à l’issue de la création d’une portion poreuse, afin d’ajuster l’épaisseur de ladite portion poreuse avant l’assemblage avec une autre portion, poreuse ou non.
On peut réaliser une étape facultative de passivation ou d’un autre traitement de la face arrière, par exemple par dépôt d’une couche diélectrique, tel que de l’oxyde de silicium, qui forme une couche barrière afin d’éviter un contact direct entre le carbure de silicium et l’air de l’environnement et, par conséquent, d’éviter la création d’une zone de déplétion impliquant une baisse de la conductivité électrique de la face arrière.
Exemples de modes de réalisation
Les figures 7A à 7D illustrent un procédé de fabrication d’un substrat selon l’invention, dans lequel la couche superficielle et le substrat support sont réalisés à partir d’un substrat de départ 40 unique en carbure de silicium monocristallin.
En référence à la figure 7A, on choisit une face avant 410, préférablement une face silicium. On peut appliquer un traitement à la face avant 410, par exemple un polissage. La portion s’étendant à partir de cette face avant 410 est destinée à former la couche superficielle 41.
Ensuite, en référence à la figure 7B, une porosité est formée à partir de la face arrière 420 de la portion destinée à former le substrat support 43, de sorte qu’aucune porosité n’est formée dans la portion destinée à former la couche superficielle 41 .
On peut ensuite, de manière facultative, assembler une ou plusieurs couches supplémentaires 43B, 43C sur la face arrière du substrat support 43. L’assemblage d’une première couche 43B est illustré dans la figure 7C. La première couche 43B présente un taux de porosité plus élevé que la portion 43 s’étendant de la face arrière 420 du substrat unique porosifié. Une telle couche est, par exemple, une couche en carbure de silicium fritté ou une couche en carbure de silicium porosifié, ou une combinaison de deux ou plusieurs couches poreuses. Une couche en carbure de silicium fritté peut, par exemple, être obtenue par un frittage réactionnel à une température d’environ 2000°C. On forme ainsi une nouvelle face arrière 421 du substrat support 430 à former.
L'assemblage optionnel d’une deuxième couche 43C est illustré dans la figure 7D. On forme, par cet assemblage, une nouvelle face arrière 422 du substrat à former. La deuxième couche 43C présente un taux de porosité plus élevé que la face arrière de la première couche 43B. Ainsi, on forme un nouveau substrat support 431 dont la porosité augmente successivement de la face avant 410 jusqu’à la face arrière 422 du substrat support 431 formé.
On peut également réaliser un assemblage d’une ou plusieurs couches 43B, 43C sur la face arrière du substrat 420 et/ou réaliser une porosification supplémentaire après l’assemblage (non illustré). Par exemple, on peut d’abord coller une couche en carbure de silicium fritté sur la face arrière du substrat de départ, déposer ensuite une couche de carbure de silicium polycristallin sur la face arrière de la couche en carbure de silicium fritté, et réaliser une étape de porosification de la couche en silicium polycristallin déposé sur la couche en carbure de silicium fritté.
Un mode de réalisation préféré est illustré dans les figures 8A à 8C. On forme d’abord un substrat support 530 et réalise par la suite un assemblage avec une couche superficielle 51 en carbure de silicium monocristallin.
En référence à la figure 8A, on forme un substrat support à partir d’un substrat 50 en carbure de silicium polycristallin. En référence à la figure 8B, on réalise une porosification d’une portion 53 destinée à former la portion poreuse s’étendant de la face arrière 520 du substrat à former. En référence à la figure 8C, on assemble le substrat support sur sa face avant 510 avec une couche superficielle 51 de carbure de silicium monocristallin, typiquement par un procédé du type Smart Cut™ tel que décrit plus haut.
Afin d’illustrer les variantes d’un tel mode de réalisation, un procédé plus complexe est illustré dans les figures 8D à 8I. Dans ce mode de réalisation, on forme d’abord un substrat support et on réalise par la suite un assemblage avec une couche superficielle 51 en carbure de silicium monocristallin.
Pour former le substrat support, on peut, en référence à la figure 8D, partir d’un substrat 50 de carbure de silicium polycristallin. On peut ensuite réaliser une porosification dudit substrat tel que décrite ci-dessus afin de former une zone poreuse 53 s’étendant à partir de la face arrière 520 du substrat 50. En référence à la figure 8E, la porosification peut être réalisée de telle sorte qu’uniquement une portion 53 s’étendant à partir de la face arrière 520 du substrat présente une porosité, en conservant une portion 52 s’étendant à partir de la face avant 510 dans son état d’origine sans porosité. De manière alternative, on peut créer un gradient de porosité, de sorte que le taux de porosité augmente successivement ou par paliers de la face avant 510 vers la face arrière 520 du substrat 50. Dans d’autres cas, en référence à la figure 8F, on réalise la porosification de manière homogène sur toute l’épaisseur du substrat comme illustré dans la figure 8B.
On peut ensuite, en référence à la figure 8G, réaliser une étape facultative de collage d’une couche 53B présentant un taux de porosité supérieur sur la face arrière 520 du substrat et créer ainsi un nouveau substrat support 531 comportant une nouvelle face arrière 521. La couche 53B présente un taux de porosité plus élevé que la portion 53 s’étendant de la face arrière 520 du substrat unique porosifié. Une telle couche est, par exemple, une couche en carbure de silicium fritté ou une couche en carbure de silicium porosifié avec un taux de porosité supérieur à celui de la portion 53 précédemment porosifiée, ou une combinaison de deux ou plusieurs couches poreuses. On forme ainsi une nouvelle face arrière 521 du substrat support 531 à former. En référence à la figure 8H, on peut, de manière facultative, réaliser une étape de porosification supplémentaire dans une portion 53C s’étendant à partir de la nouvelle face arrière 521 du substrat à former. Pour cette étape de porosification supplémentaire, on va choisir les paramètres de sorte que la portion 53C présente un taux de porosité plus élevé que la couche poreuse 53B dans son état de départ. Ainsi, la porosité du substrat support 532 augmente progressivement de sa face avant 510 jusqu’à sa face arrière 522.
On peut, de manière facultative, réaliser un ou plusieurs collages d’autres couches présentant des taux de porosité supérieurs sur la face arrière du substrat (non illustré).
On peut, de manière facultative, assembler une ou plusieurs couches présentant un taux de porosité inférieur sur la face avant du substrat (non illustré).
En référence à la figure 8I, on assemble le substrat support sur sa face avant 510 avec une couche superficielle 51 de carbure de silicium monocristallin.
Si aucune couche n’est assemblée sur la face avant du substrat 532, la couche superficielle 51 en carbure de silicium monocristallin peut être assemblée au substrat support 532 entre deux étapes quelconques du processus de formation du substrat support 532.
Dans certains modes de réalisation non illustrés, on réalise l’assemblage d’une partie du substrat support et de la couche superficielle en carbure de silicium monocristallin au cours de la formation du substrat support, avant la finalisation de toutes les étapes de la formation dudit substrat support.
D’autres modes de réalisation sont illustrées dans les figures 9A à 9B. En référence à la figure 9A, on peut former le substrat support à partir d’un substrat 60 en carbure de silicium fritté. Le carbure de silicium fritté comprend généralement des inclusions de carbone, il s’agit donc d’un matériau poreux dont les pores sont remplis de ces inclusions.
On peut, en référence à la figure 9B, assembler le substrat support 60 de carbure de silicium fritté avec une couche superficielle 61 de carbure de silicium monocristallin sur sa face avant 610. Ainsi, le substrat en carbure de silicium fritté forme une seule zone poreuse 60 s’étendant à partir de sa face arrière 620.
De manière alternative, en référence à la figure 10A, on part du même substrat de départ 60 en carbure de silicium fritté. En référence à la figure 10B, on peut déposer une couche 62 de carbure de silicium polycristallin sur la face avant 610 du substrat 60 en carbure de silicium fritté. Un tel dépôt peut par exemple être réalisé par un dépôt chimique en phase vapeur (PVD). Ainsi, le substrat 60 en carbure de silicium fritté est utilisé en tant que support et en tant que germe de cristallisation pour le carbure de silicium polycristallin. On peut, de manière optionnelle, créer une porosité dans la couche 62 de carbure de silicium ainsi déposée, comme illustré dans la figure 10C. Dans ce cas, le taux de porosité créé dans la portion 62 déposée sur la face avant 610 est inférieur au taux de porosité dans le substrat initial 60 en carbure de silicium fritté. Dans certains cas, on maintient ladite couche 62 dans son état initial non-poreux.
De manière facultative, en référence à la figure 10D, on peut déposer une deuxième couche 63 de carbure de silicium polycristallin sur la face arrière 620 du substrat en carbure de silicium fritté, formant un nouveau substrat support 630 comportant une nouvelle face arrière 621 . On procède ensuite, en référence à la figure 10E, à une étape de porosification de la couche 63 en carbure de silicium polycristallin sur la face arrière 620, de sorte que la couche 63 sur la face arrière présente un taux de porosité plus important que le substrat 60 en carbure de silicium fritté.
On peut ensuite réaliser des étapes facultatives (non illustrées) de collage et/ou d’assemblage d’une ou plusieurs couches présentant un taux de porosité supérieur sur la face arrière du substrat, ou/ou d’une ou plusieurs couches présentant un taux de porosité inférieur sur la face avant du substrat.
On assemble, en référence à la figure 10F, le substrat support ainsi créé avec une couche superficielle 61 en carbure de silicium monocristallin sur la face avant 611 du substrat support.
Dans un autre mode de réalisation, en référence à la figure 11 A, on part d’un substrat donneur 70 en carbure de silicium monocristallin dont une portion 71 sur la face avant 710 est destinée à former la couche superficielle. On forme, en référence à la figure 11 B, une zone de fragilisation 77 pour délimiter la portion 71 destinée à former la face avant du substrat à former, De préférence, la zone de fragilisation est créée par implantation d'atomes d'hydrogène et/ou d'hélium dans le substrat donneur.
En référence à la figure 11 C, on assemble une portion 73 en carbure de silicium polycristallin poreux sur la face avant 710. La porosité de la portion 73 peut être formée avant ou après l’assemblage de la portion 73 sur la face avant 71 du substrat donneur 70. Par exemple, la portion 73 peut être en carbure de silicium porosifié ou fritté avant le collage. De manière alternative, la portion 73 en carbure de silicium polycristallin peut être déposée, par exemple par CVD ou par PVD, sur un substrat donneur 70 en carbure de silicium monocristallin, et une étape de porosification est réalisée sur la portion 73 après l’étape de dépôt.
Le taux de porosité de la portion 73 peut être homogène, sous forme d’un gradient ou plusieurs paliers, ou concerner uniquement une certaine épaisseur du substrat.
On provoque, en référence à la figure 11 D, le détachement du substrat donneur 70 de la portion 71 , par exemple par un traitement thermique. En référence à la figure 11 E, la portion 73 forme le substrat support en carbure de silicium poreux, et la portion 71 forme la couche superficielle en carbure de silicium monocristallin du substrat finalisé.
Dans certains modes de réalisation, on part d’un substrat en carbure de silicium monocristallin destiné à former la couche superficielle. On forme ensuite le substrat support sur le substrat en carbure de silicium monocristallin, de sorte que la face avant du substrat est en contact avec le substrat en carbure de silicium monocristallin. La formation du substrat support peut comprendre une ou plusieurs étapes de dépôt, de porosification, de frittage et d’assemblage de plusieurs portions formant le substrat support. On peut ensuite procéder à un amincissement du substrat en carbure de silicium monocristallin tel que décrit ci-dessus.
On peut ensuite, à partir d’un tel substrat, former des puces pour des applications électronique de puissance et/ou radiofréquences. Quand le dispositif est conçu pour une application radiofréquence, les puces électroniques peuvent être formées dans une couche de carbure de silicium ou d’un nitrure du groupe lll-N, par exemple un empilement de couches GaN/AIGaN/AIGanlnN délimitant un gaz d’électrons bidimensionnel. Une telle couche ou un tel empilement est porté par la couche superficielle en carbure de silicium monocristallin.
REFERENCES
Y. Shishkin et al : Phoroelectrochemical etching of n-type 4H silicon carbide, Journal of Applied Physics 96, 2311 , 2004
Gautier et al : Electrochemical formation of porous silicon carbide for micro-device applications, Materials science forum, ISSN : 1662-9752, Vol 924, pages 943-946, 2018 L.L. Snead et al, Journal of Nuclear Materials 371 (2007) 329-377

Claims

REVENDICATIONS
1. Substrat pour dispositif électronique de puissance ou radiofréquence, comprenant o un substrat support (30) en carbure de silicium polycristallin présentant une face avant (10) et une face arrière (20), ledit substrat support (30) étant autosupporté, et o une couche superficielle (1 ) de carbure de silicium monocristallin s’étendant sur la face avant (10) dudit substrat support (30), ledit substrat étant caractérisé en ce que le substrat support (30) présente au moins une portion poreuse (3) s’étendant à partir de la face arrière (20), ladite portion poreuse (3) présentant un taux de porosité supérieur à 5 %.
2. Substrat selon la revendication 1 , dans lequel le substrat support (30) présente une épaisseur supérieure à 50 pm, avantageusement supérieure à 80 pm, plus avantageusement supérieure à 100 pm et encore plus avantageusement supérieure à 150pm.
3. Substrat selon l’une des revendications 1 ou 2, dans lequel la portion poreuse (3) comprend une couche (3, 3A, 3C) de SiC porosifié.
4. Substrat selon l’une des revendications 1 à 3, dans lequel le substrat support (30) comprend une portion non poreuse (2A, 2B, 2C) entre la couche superficielle (1 ) de SiC monocristallin et la portion poreuse (3).
5. Substrat selon l’une des revendications précédentes, dans lequel la portion poreuse (3) présente une partie arrière (3A, 3B, 3C) présentant un premier taux de porosité et une partie avant (2A, 2B, 2C) présentant un second taux de porosité inférieur au premier taux.
6. Substrat selon l’une des revendications précédentes, dans lequel la portion poreuse (3) présente un gradient de porosité décroissant de la face arrière (20) vers la face avant (10).
7. Substrat selon l’une des revendications précédentes, dans lequel la portion poreuse (3) présente des pores remplis d’un matériau présentant un module d’Young inférieur au module d’Young du carbure de silicium.
8. Substrat selon l’une des revendications précédentes, dans lequel la portion poreuse (3) présente des pores, la distance moyenne entre lesdits pores étant supérieure à 10nm, de préférence supérieure à 50nm.
9. Dispositif électronique comprenant un substrat selon l’une quelconque des revendications précédentes et au moins un composant électronique de puissance ou radiofréquence formé dans ou sur la couche (1) superficielle de carbure de silicium monocristallin.
10. Dispositif électronique selon la revendication 9, comprenant en outre un dispositif d’évacuation de chaleur, le substrat étant brasé sur le dispositif d’évacuation de chaleur par l’intermédiaire d’un matériau d’apport de sorte que le matériau d’apport est en contact solidaire d’au moins une partie de la portion poreuse (3) sur la face arrière (20) du substrat support (30).
11. Procédé de fabrication d’un dispositif électronique de puissance ou radiofréquence comprenant : o un substrat support (30) autosupporté en carbure de silicium polycristallin présentant une face avant (10) et une face arrière (20), et o une couche superficielle (1 ) de carbure de silicium monocristallin s’étendant sur la face avant (10) dudit substrat support (30), le procédé étant caractérisé en ce qu’il comprend une étape de formation, dans le substrat support (30), d’au moins une portion poreuse (3) s’étendant à partir de la face arrière (20), ladite portion poreuse (3) présentant un taux de porosité supérieur à 5 %.
12. Procédé selon la revendication 11 , comprenant en outre une étape d’assemblage de la couche superficielle (1 ) et du substrat support (30).
13. Procédé selon la revendication 11 ou la revendication 12, dans lequel le substrat support (30) présente une épaisseur supérieure à 50 pm, avantageusement supérieure à 80 pm, plus avantageusement supérieure à 100 pm et encore plus avantageusement supérieure à 150pm.
14. Procédé selon l’une quelconque des revendications 11 à 13, dans lequel la formation du substrat support (30) comprend une étape de porosification d’au moins une partie d’un substrat de base de carbure de silicium non poreux pour former la portion poreuse (3).
15. Procédé selon la revendication 14, dans lequel la porosification est effectuée sur l’ensemble du substrat de base pour former un substrat support (30) entièrement poreux.
16. Procédé selon l’une des revendications 14 ou 15, dans lequel la porosification est réalisée de sorte à former un gradient de porosité décroissant dans la portion poreuse (3) de la face arrière (20) vers la face avant (10).
17. Procédé selon l’une des revendications 14 à 16, dans lequel la porosification est réalisée de sorte à former une zone de collage présentant un taux de porosité inférieur à 40% sur la face avant (10) du substrat support (30).
18. Procédé selon l’une des revendications 11 à 17, comprenant une étape de comblement d’au moins une partie des pores de la portion poreuse (3) par un matériau présentant un module d’Young inférieur au module d’Young du carbure de silicium.
19. Procédé selon l’une des revendications 11 à 18, comprenant en outre une étape d’amincissement du substrat support (30) par la face arrière (20), de sorte que l’épaisseur de la portion poreuse (3) reste supérieure ou égale à 100 nm.
EP23725266.3A 2022-04-04 2023-04-04 Substrat pour dispositif électronique Pending EP4505505A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2203050A FR3134231A1 (fr) 2022-04-04 2022-04-04 Substrat pour un dispositif électronique
PCT/FR2023/050479 WO2023194682A1 (fr) 2022-04-04 2023-04-04 Substrat pour dispositif électronique

Publications (1)

Publication Number Publication Date
EP4505505A1 true EP4505505A1 (fr) 2025-02-12

Family

ID=82482989

Family Applications (1)

Application Number Title Priority Date Filing Date
EP23725266.3A Pending EP4505505A1 (fr) 2022-04-04 2023-04-04 Substrat pour dispositif électronique

Country Status (7)

Country Link
US (1) US20250233031A1 (fr)
EP (1) EP4505505A1 (fr)
JP (1) JP2025510985A (fr)
KR (1) KR20240170569A (fr)
CN (1) CN118974881A (fr)
FR (1) FR3134231A1 (fr)
WO (1) WO2023194682A1 (fr)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5404135B2 (ja) * 2009-03-31 2014-01-29 株式会社ブリヂストン 支持基板、貼り合わせ基板、支持基板の製造方法、及び貼り合わせ基板の製造方法
DE102019108754B4 (de) * 2019-03-06 2025-08-21 Infineon Technologies Ag Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einer halbleitervorrichtung
JP7212139B2 (ja) * 2019-03-11 2023-01-24 日本碍子株式会社 ＳｉＣ複合基板及び半導体デバイス
JP7372312B2 (ja) * 2019-03-27 2023-10-31 日本碍子株式会社 ＳｉＣ複合基板及び半導体デバイス用複合基板
DE112020003654T5 (de) * 2019-08-01 2022-04-21 Rohm Co., Ltd. Halbleitersubstrat, Halbleitervorrichtung und Verfahren zur Herstellung

Also Published As

Publication number Publication date
FR3134231A1 (fr) 2023-10-06
US20250233031A1 (en) 2025-07-17
CN118974881A (zh) 2024-11-15
JP2025510985A (ja) 2025-04-15
WO2023194682A1 (fr) 2023-10-12
KR20240170569A (ko) 2024-12-03

Similar Documents

Publication Publication Date Title
EP2468931B1 (fr) Procédé de clivage d'un substrat et ensemble comprenant un substrat et une structure permettant ce clivage
EP3506341B1 (fr) Procede de transfert d'une couche utile sur un substrat support
FR2967812A1 (fr) Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
EP4008020B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
FR3103962A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
EP2965346B1 (fr) Procédé de réalisation d'un collage direct métallique conducteur
FR2967813A1 (fr) Procédé de réalisation d'une structure a couche métallique enterrée
WO2021191512A1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3108774A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
EP3111467B1 (fr) Procede de realisation d'une structure par assemblage d'au moins deux elements par collage direct
FR2914488A1 (fr) Substrat chauffage dope
EP4176462A1 (fr) Structure semi-conductrice comprenant une interface de collage electriquement conductrice, et procede de fabrication associe
WO2023194682A1 (fr) Substrat pour dispositif électronique
FR2995444A1 (fr) Procede de detachement d'une couche
FR2940852A1 (fr) Procede de transfert d'une couche depuis un substrat de depart vers un substrat final, par double fragilisation
EP1239515B1 (fr) Substrat pour circuit électronique de puissance et module électronique de puissance utilisant un tel substrat
FR2942910A1 (fr) Procede de fabrication d'une heterostructure visant a reduire l'etat de contrainte en tension du substrat donneur
EP3273465B1 (fr) Procédé de collage direct métal-métal
EP4631094A1 (fr) Procédé de fabrication d'un substrat pour un dispositif électronique de puissance ou radiofréquence
Parashchuk et al. Improving the efficiency of high-power diode lasers using diamond heat sinks
FR3054721A1 (fr) Module electronique de puissance d'un aeronef et procede de fabrication associe
WO2025026895A1 (fr) Substrat semiconducteur détachable en carbure de silicium polycristallin
WO2017080944A1 (fr) Procede d'assemblage de substrats par collage de surfaces de phosphure d'indium
WO2024200627A1 (fr) Procede de fabrication d'un substrat en carbure de silicium
FR3127842A1 (fr) Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20241016

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC ME MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)