EP3888212A1 - Analogspannungsprogrammierung - Google Patents

Analogspannungsprogrammierung

Info

Publication number
EP3888212A1
EP3888212A1 EP20726088.6A EP20726088A EP3888212A1 EP 3888212 A1 EP3888212 A1 EP 3888212A1 EP 20726088 A EP20726088 A EP 20726088A EP 3888212 A1 EP3888212 A1 EP 3888212A1
Authority
EP
European Patent Office
Prior art keywords
voltage
circuit arrangement
overcurrent protection
analog circuit
overcurrent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP20726088.6A
Other languages
English (en)
French (fr)
Inventor
Martin BÜRKERT
Thomas Kilian
Sebastian Schroth
Fabian SCHNEIDER
Georg Wiedmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebm Papst Mulfingen GmbH and Co KG
Original Assignee
Ebm Papst Mulfingen GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebm Papst Mulfingen GmbH and Co KG filed Critical Ebm Papst Mulfingen GmbH and Co KG
Publication of EP3888212A1 publication Critical patent/EP3888212A1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/468—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/461—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using an operational amplifier as final control device
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/462—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/23—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by opening or closing resistor geometric tracks of predetermined resistive values, e.g. snapistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Definitions

  • the invention relates to an analog circuit that makes it possible to adjust a voltage variably within defined limits.
  • a required reference voltage can also be implemented using a simple voltage divider by equipping the printed circuit board, with the reference voltage then no longer being variably adjustable.
  • programmable digital potentiometers are also known. With these, a resistor network can be digitally programmed to the desired value via a controller.
  • the disadvantage here is that, in the case of an assembly option, the reference voltage is already set in the production process. However, it is desirable to determine the definition later in the customer application. The user should be able to freely choose the required reference voltage for his application within certain voltage limits in order to e.g. B. to be able to connect a motor of your choice to the respective electronics.
  • the voltage must also be generated analog. If it is required for safety-relevant circuits, it must not be programmed / changed using software. can be changed.
  • the invention is therefore based on the object of overcoming the aforementioned disadvantages and of providing a circuit arrangement which is safe to use and with which the possibility is made available of setting the voltage within certain voltage limits and preferably ensuring that the once the set voltage cannot be changed as intended.
  • an analog circuit arrangement for this purpose for the variable setting of a voltage U out within defined voltage limits, comprising a non-inverting adder with a positive input, a voltage divider comprising at least a first stage and a second stage being connected to the positive input of the adder, At least one stage consists of a parallel connection of n resistors, which are each connected in series in a line path of the voltage divider to an overcurrent protection device, as well as at least one device to activate one or more of the overcurrent protection devices (e.g. by a specifically initiated overcurrent) to bring the respective affected line path interrupting state.
  • the overcurrent protection devices are designed as fuses that are specifically burned out for deactivation.
  • the reference voltage is read back via the ADC of a controller after the burn process is complete. This will detect irregularities or unsuccessfully completed burn-through processes.
  • Transistor is realized whose base is connected to the collector of the NPN transistor via an intermediate tap of a wide Ren voltage divider.
  • the base of the NPN transistor is controlled by a microcontroller (pC), preferably via a series resistor.
  • the control signal for burning a respective fuse tion or overcurrent protection device can, for. B. from a classic I / O output of a microcontroller (pC) or from a needle bed adapter be mounted.
  • the current flow into the base of the NPN transistor can be adjusted as required via a series resistor.
  • a pull-down resistor between base and emitter prevents uncontrolled switching on of the NPN transistor.
  • the base can also be connected to a further signal (LOCK), which ensures that the control signals can be "faded out” or “deactivated” if required.
  • the base which is connected to the signal connection (LOCK), is connected to the emitter of the NPN transistor via the said pull-down resistor.
  • collector of the PNP transistor of the (respective) device for triggering the overcurrent protection devices can be or are connected to each of these in order to selectively bring the respectively connected overcurrent protection device into a state that interrupts the relevant line path .
  • a circuit for deactivating or locking the device is also provided, which means that the device is designed to keep that state stable in a conduction path and to prevent this from being changed subsequently, by z. B. another tripping process of a not yet tripped overcurrent protection device is prevented.
  • Another aspect of the present invention relates to a method for variably setting a voltage U out within defined voltage limits using a circuit arrangement as described above with the following step or steps:
  • Fig. 1 shows a circuit arrangement according to the invention for adjustable
  • FIG. 2 shows a circuit arrangement according to the invention for triggering an overcurrent protection device or fuse
  • FIG. 3 shows a representation of the time sequence of a triggering process of a fuse
  • FIG. 4 shows a circuit arrangement according to the invention for locking the circuit arrangement for triggering an overcurrent protection device according to FIG. 2 and
  • Fig. 5 shows an exemplary representation of the timing for a steep a desired voltage.
  • FIG. 1 An analog circuit arrangement 1 according to the invention is shown in FIG.
  • the analog circuit arrangement 1 is designed for the variable setting of a voltage U out within defined voltage limits at the non-inverting adder 10 shown.
  • the adder 10 has a positive input 11 and a negative input 12.
  • the analog ground reference potential is denoted by AGND.
  • a two-stage voltage divider 20 is connected at the positive input 11 of the adder 10.
  • the voltage divider 20 consists of a first stage 21 with a fixed resistor R f and a second stage 22.
  • the second stage 22 consists of a parallel connection of 4 resistors R1, R2, R3 and R4, each in a parallel line path L1, L2, L3 and L4 between the ground reference potential and the center tap 23 on the voltage divider 20 are arranged.
  • Each resistor R1, R2, R3 and R4 is connected in series with an overcurrent protection device F1, F2, F3, F4 in the respective line path L1, L2, L3 and L4.
  • a resistor R x is provided in the conduction path that runs from the analog ground reference potential to the negative input 12 of the adder 10 and a further resistor R y is provided in the connection to the output at the adder 10.
  • the voltage U ou t to be set is present.
  • FIG. 2 shows a device 30 according to the invention for triggering an overcurrent protection device F1, F2, F3, F4.
  • the device 30 is designed as an emitter circuit with negative current feedback, namely by means of an NPN transistor and a PNP transistor, the base being denoted by B, the emitter by E and the collector by C in each case.
  • the base Bi of the PNP transistor is connected to the intermediate tap 31 of the voltage divider 33, formed from the two resistors R20, R30 Collector C 2 of the NPN transistor connected.
  • the base B 2 of the NPN transistor is connected to a microcontroller mq via the series resistor R B , so that the base can be controlled by the microcontroller mq.
  • the current flow into the base of the NPN transistor can be adjusted as desired via the series resistor R B.
  • the base B2 is also connected to a signal connection (LOCK) which is connected to the locking circuit according to FIG.
  • LOCK signal connection
  • the purpose of this is to “hide” or “deactivate” the control signals as desired, so that the overcurrent protection devices F1, F2, F3, F4 that have not yet been triggered as intended are locked against improper triggering.
  • the pull-down resistor R Dp prevents uncontrolled switching on of the NPN transistor.
  • a resistor R B is also provided in front of the PNP transistor. This serves to limit the current flow through the PNP transistor and the voltage drop across the PNP transistor.
  • FIG. 3 shows an illustration of the time sequence of a triggering process of a fuse.
  • the voltage that drops across the fuse was recorded by measurement.
  • the current flow generated by the transistor first causes an increase in potential at the fuse.
  • the destruction process is in progress. After about 11 ms the fuse is completely destroyed and the entire applied voltage minus the saturation Voltage of the PNP transistor across the fuse.
  • FIG. 4 shows a circuit arrangement according to the invention for locking the circuit arrangement for triggering an overcurrent protection device according to FIG. 2.
  • the circuit 40 is also an emitter circuit with current negative feedback.
  • the fuse F1 is used to keep the further NPN transistor in the blocked state. As soon as the fuse F1 has been triggered as intended or has blown, the base of the NPN transistor is pulled to a higher potential and this becomes conductive.
  • All control signals of the device 30 for triggering the fuses, except for the signal for locking, are conducted via the illustrated diodes D to the collector of this NPN transistor. This has the result that the respective affected devices 30 can no longer be activated.
  • the "setting process" of the reference voltage is irrevocably ended after the locking fuse has blown.
  • FIG. 5 shows an exemplary representation of the time sequence for setting a desired voltage U out
  • the invention is not limited in its implementation to the above specified preferred embodiments. Rather, a number of variants are conceivable which make use of the solution shown even in the case of fundamentally different designs.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

Die Erfindung betrifft eine analoge Schaltungsanordnung (1) zum variablen Einstellen einer Spannung Uout innerhalb definierter Spannungsgrenzen umfassend einen nicht-invertierenden Addierer (10) mit einem positiven Eingang (11), wobei am positiven Eingang (11) des Addierers (10) ein Spannungsteiler (20) aus wenigstens einer ersten Stufe (21) und einer zweiten Stufe (22) angeschlossen ist, wobei wenigstens eine Stufe aus einer Parallelschaltung von n Widerständen (R1, R2,..., Rn) besteht, die jeweils in einem Leitungspfad (L1, L2,..., Ln) zu einer Überstromschutzeinrichtung (F1, F2,.., Fn) in Reihe geschaltet sind sowie wenigstens eine Einrichtung (30), um eine oder mehrere der Überstromschutzeinrichtungen (F1, F2,.., Fn) aktiv in einen den jeweiligen betroffenen Leitungspfad (L1, L2,..., Ln) unterbrechenden Zustand zu bringen.

Description

Analogspannungsprogrammierung
Beschreibung:
Die Erfindung betrifft eine analoge Schaltung, die es ermöglicht, eine Span nung in definierten Grenzen variabel einstellen zu können.
Elektronische Schaltungen benötigen fast immer eine Referenzspannung, die konstant, d. h. sowohl unabhängig von der Eingangsspannung als auch stabil ist, d. h. unabhängig von der Stromaufnahme und genügend genau d.h. im gewünschten Toleranzbereich bleibt. Allerdings ist es auch wünschenswert, dass eine solche Spannung abhängig vom Anwendungsfall variabel auf ei nen bestimmten Wert eingestellt werden kann.
Hierzu sind im Stand der Technik digitale Schaltungslösungen bekannt, die allerdings problematisch hinsichtlich sicherheitsrelevanter Bauteilen und da- mit VDE- und UL-Zulassungsverfahren sind. Bei Produktzulassungen sind jeweils die relevanten Produktnormen einzuhalten, wodurch sich Anforderun gen an die Auswahl der zulassungsfähigen Produkte ergeben. Bei UL wer den typischerweise sogenannte„recognized components“ benötigt, um eine Zulassung in einem Gerät zu erhalten. Darüber hinaus gibt es auch analoge IC-Bausteine, die allerdings digital (z.B. per SPI) programmiert werden können. Diese weisen in der Praxis ebenfalls die Problematik auf, dass es bei den Zulassungsverfahren beim VDE und bei UL zu Schwierigkeiten kommen kann.
Eine benötigte Referenzspannung kann auch per Bestückungsoption der Lei- terplatte mit einem einfachen Spannungsteiler realisiert werden, wobei dann die Referenzspannung nicht mehr variabel einstellbar ist. Im Stand der Tech nik sind ferner programmierbare digitale Potentiometer bekannt. Mit diesen kann ein Widerstandsnetzwerk digital über einen Controller auf den ge wünschten Wert programmiert werden. Nachteilig ist dabei, dass bei einer Bestückungsoptionen die Referenzspan nung schon in dem Produktionsprozess festgelegt wird. Wünschenswert ist es aber, die Festlegung erst später in der Kundenapplikation zu bestimmen. Der Anwender soll die benötigte Referenzspannung für seine Applikation in nerhalb gewisser Spannungsgrenzen frei wählen können, um z. B. einen Mo- tor seiner Wahl an die jeweilige Elektronik anschließen zu können.
Die Spannung muss ferner analog erzeugt werden. Wird sie für sicherheitsre levante Schaltkreise benötigt, darf sie nicht per Software programmiert / ver- ändert werden können.
Der Erfindung liegt deshalb die Aufgabe zugrunde, vorbesagte Nachteile zu überwinden und eine Schaltungsanordnung bereit zu stellen, die sicher in der Handhabung ist und mit der die Möglichkeit bereit gestellt wird, die Spannung innerhalb bestimmter Spannungsgrenzen einzustellen und vorzugsweise nach dem Einstellen sicherzustellen, dass die einmal eingestellte Spannung bestimmungsgemäß nicht verändert werden kann.
Diese Aufgabe wird durch die Merkmalskombination gemäß Patentanspruch 1 gelöst. Erfindungsgemäß ist hierzu eine analoge Schaltungsanordnung zum variablen Einstellen einer Spannung Uout innerhalb definierter Spannungsgrenzen vorgesehen, umfassend einen nicht-invertierenden Addierer mit einem positi ven Eingang, wobei am positiven Eingang des Addierers ein Spannungsteiler aus wenigstens einer ersten Stufe und einer zweiten Stufe angeschlossen ist, wobei wenigstens eine Stufe aus einer Parallelschaltung von n Wider ständen besteht, die jeweils in einem Leitungspfad des Spannungsteilers zu einer Überstromschutzeinrichtung in Reihe geschaltet sind sowie wenigstens eine Einrichtung, um eine oder mehrere der Überstromschutzeinrichtungen aktiv (z. B. durch einen gezielt initiierten Überstrom) in einen den jeweiligen betroffenen Leitungspfad unterbrechenden Zustand zu bringen. ln einer besonders vorteilhaften Ausgestaltung ist vorgesehen, dass die Überstromschutzeinrichtungen als Schmelzsicherungen ausgebildet sind, die zum Deaktivieren gezielt durchgebrannt werden.
In einer ebenfalls vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, dass die erste Stufe des vorzugsweise zweistufigen Spannungsteilers aus einem Festwiderstand gebildet wird.
Durch das kontrollierte Durchbrennen der Sicherungen lässt sich nun der Gesamtwiderstand der Parallelschaltung ändern und damit insgesamt die Spannung am Zwischenabgriff des Spannungsteilers, der mit dem Eingang des Addieres verbunden ist. Im Ergebnis lässt sich damit die Spannung Uout am Ausgang des nicht-invertierenden Addieres verändern bzw. einstellen. Je nachdem welche bzw. wie viele der Sicherungen durchgebrannt werden, lässt sich eine jeweils andere Ausgangsspannung analog„programmieren“ d. h. fest einstellen.
Nach Abschluss der Maßnahmen des Durchbrennens bzw. des Bestromens der Überstromschutzeinrichtungen werden die restlichen, nicht durchge- brannten Sicherungen, gegen einen Brennvorgang verriegelt. Das bedeutet, eine einmal eingestellte Spannung kann nach Abschluss der Verriegelung bestimmungsgemäß nicht mehr verändert werden.
Zur Sicherstellung und Kontrolle der Funktion der Schaltung, wird die Refe renzspannung nach Abschluss des Brennvorgangs über den ADC eines Controllers zurückgelesen. Dadurch werden Unregelmäßigkeiten oder nicht erfolgreich abgeschlossene Durchbrennvorgänge entdeckt.
In einer bevorzugten Ausführungsform der Erfindung ist daher vorgesehen, dass die besagte Einrichtung zum„Deaktivieren der Leitungspfade in der Parallelschaltung des Spannungsteilers“ als eine Emitterschaltung mit Stromgegenkopplung mittels einem NPN-Transistor und einem PNP-
Transistor realisiert ist, dessen Basis über einen Zwischenabgriff eines weite ren Spannungsteilers mit dem Kollektor des NPN-Transistors verbunden ist.
Weiter ist mit Vorteil vorgesehen, dass die Basis des NPN-Transistors von einem Microcontroller (pC), vorzugsweise über einen Vorwiderstand ange- steuert wird. Das Ansteuersignal zum Durchbrennen einer jeweiligen Siche rung bzw. Überstromschutzeinrichtung kann z. B. von einem klassischen I/O- Ausgang eines Microcontrollers (pC) oder von einem Nadelbett-Adapter be- reitgestellt werden.
Über einen Vorwiderstand lässt sich der Stromfluss in die Basis des NPN- Transistors nach Wunsch einstellen. Ein Pull-Down-Widerstand zwischen Basis und Emitter verhindert ein unkontrolliertes Einschalten des NPN- Transistors. Des Weiteren kann die Basis auch an ein weiteres Signal ange schlossen (LOCK) werden, welches für ein eventuell gewünschtes„Ausblen den“ oder„Deaktivieren“ der Ansteuersignale sorgt.
Erfindungsgemäß ist hierzu vorgesehen, dass die Basis, die mit dem Signal anschluss (LOCK) verbunden ist, über den besagten Pull-Down-Widerstand mit dem Emitter des NPN-Transistors verbunden ist.
Weiter vorteilhaft ist eine Ausführungsform, bei der der Kollektor des PNP- Transistors der (jeweiligen) Einrichtung zum Auslösen der Überstromschutz einrichtungen mit jeweils diesen verbindbar oder verbunden ist bzw. sind, um selektiv die jeweils verbundenen Überstromschutzeinrichtung in einen den betreffenden Leitungspfad unterbrechenden Zustand zu bringen.
In einer ebenfalls bevorzugten Ausgestaltung der Erfindung ist vorgesehen, dass ferner eine Schaltung zum Deaktivieren oder Verriegeln der Einrichtung vorgesehen ist, was bedeutet, dass die Einrichtung ausgebildet ist denjeni gen Zustand in einem Leitungspfad stabil zu halten und zu verhindern, dass dieser nachträglich geändert wird, indem z. B. ein weiterer Auslösevorgang einer noch nicht ausgelösten Überstromschutzeinrichtung verhindert wird.
Ein weiterer Aspekt der vorliegenden Erfindung betrifft ein Verfahren zum variablen Einstellen einer Spannung Uout innerhalb definierter Spannungs grenzen mit einer wie zuvor beschriebenen Schaltungsanordnung mit dem oder den folgenden Schritten:
Selektives Bestromen einer oder mehrerer der Überstromschutzeinrichtung mit einem Überstrom erzeugt mit der Einrichtung, um den betreffenden Lei- tungspfad jeweils in den elektrisch getrennten Zustand zu bringen und da durch die Spannung des Spannungsteilers am Eingang und folglich am Aus gang des Addieres bestimmungsgemäß zu verändern.
Weiter bevorzugt ist es das Verfahren so auszugestalten, dass nach dem selektiven Auslösen bzw. Bestromen einer oder mehrerer der Überstrom schutzeinrichtung mit einem Überstrom die jeweilige Einrichtung, die mit ei ner noch nicht ausgelösten Überstromschutzeinrichtung oder durchgebrann ten Sicherung verbunden ist, mittels der Verriegelungsschaltung deaktiviert wird.
Andere vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprü chen gekennzeichnet bzw. werden nachstehend zusammen mit der Be schreibung der bevorzugten Ausführung der Erfindung anhand der Figuren näher dargestellt. Es zeigen:
Fig. 1 eine erfindungsgemäße Schaltungsanordnung zur einstellbaren
Spannungserzeugung;
Fig. 2 eine erfindungsgemäße Schaltungsanordnung zum Auslösen einer Überstromschutzeinrichtung bzw. Schmelzsicherung,
Fig. 3 eine Darstellung des zeitlichen Ablaufs eines Auslösevorgangs einer Sicherung, Fig. 4 eine erfindungsgemäße Schaltungsanordnung zum Verriegeln der Schaltungsanordnung zum Auslösen einer Überstrom schutzeinrichtung gemäß Figur 2 und
Fig. 5 eine beispielhafte Darstellung des zeitlichen Ablaufs zum Ein steilen einer gewünschten Spannung.
Im Folgenden wird die Erfindung anhand eines Ausführungsbeispiels mit Be zug auf die Figuren 1 bis 5 näher erläutert. In der Figur 1 ist eine erfindungsgemäße analoge Schaltungsanordnung 1 gezeigt. Die analoge Schaltungsanordnung 1 ist ausgebildet zum variablen Einstellen einer Spannung Uout innerhalb definierter Spannungsgrenzen am gezeigten nicht-invertierenden Addierer 10. Der Addierer 10 verfügt über einen positiven Eingang 1 1 und einen negativen Eingang 12. Das analoge Massebezugspotential ist mit AGND bezeichnet. Am positiven Eingang 1 1 des Addierers 10 ist ein zweistufiger Spannungstei ler 20 verbunden. Der Spannungsteiler 20 besteht aus einer ersten Stufe 21 mit einem Festwiderstand Rf und einer zweiten Stufe 22. Die zweite Stufe 22 besteht aus einer Parallelschaltung von 4 Widerständen R1 , R2, R3 und R4, die jeweils in einem parallel verlaufenden Leitungspfad L1 , L2, L3 bzw. L4 zwischen dem Massebezugspotential und dem Mittelabgriff 23 am Span nungsteiler 20 angeordnet sind.
Jeder Widerstand R1 , R2, R3 und R4 ist in dem jeweiligen Leitungspfad L1 , L2, L3 und L4 mit einer Überstromschutzeinrichtung F1 , F2, F3, F4 in Reihe geschaltet. Im Leitungspfad, der vom analogen Massebezugspotential zum negativen Eingang 12 des Addieres 10 verläuft, ist ein Widerstand Rx und in der Verbindung zum Ausgang am Addierer 10 ein weiterer Widerstand Ry vorgesehen. Am Ausgang des Addierers 10 liegt, je nachdem welche der Überstromschutzeinrichtung F1 , F2, F3, F4 bestimmungsgemäß ausgelöst wurden, die einzustellende Spannung Uout an.
In der Figur 2 ist eine erfindungsgemäße Einrichtung 30 zum Auslösen einer Überstromschutzeinrichtung F1 , F2, F3, F4 gezeigt. Die Einrichtung 30 ist als eine Emitterschaltung mit Stromgegenkopplung ausgebildet und zwar mittels einem NPN-Transistor und einem PNP-Transistor, wobei die Basis mit B, der Emitter mit E und der Kollektor jeweils mit C bezeichnet sind.
Die Basis B-i des PNP-Transistors ist über den Zwischenabgriff 31 des Spannungsteilers 33, gebildet aus den zwei Widerständen R20, R30, mit dem Kollektor C2 des NPN-Transistors verbunden.
Die Basis B2 des NPN-Transistors ist mit einem Microcontroller mq über den Vorwiderstand RB verbunden, so dass die Basis vom Microcontroller mq an gesteuert werden kann. Über den Vorwiderstand RB lässt sich der Stromfluss in die Basis des NPN-Transistors nach Wunsch einstellen.
Die Basis B2 ist ferner mit einem Signalanschluss (LOCK) verbunden, wel cher mit der Verriegelungsschaltung nach Fig.4 verbunden ist. Dies dient dem Zweck ein eventuell gewünschtes„Ausblenden“ oder„Deaktivieren“ der Ansteuersignale zu bewirken so, dass die noch nicht bestimmungsgemäß ausgelösten Überstromschutzeinrichtungen F1 , F2, F3, F4 gegen ein nicht bestimmungsgemäßes Auslösen verriegelt werden. Der Pull-Down- Widerstand RDp verhindert ein unkontrolliertes Einschalten des NPN- Transistors. Vor dem PNP-Transistor ist noch ein Widerstand RB vorgesehen. Dieser dient dazu den Stromfluss durch den PNP-Transistor und den Spannungsabfall über dem PNP-Transistor zu begrenzen.
Der Stromfluss in den NPN-Transistor führt dazu, dass dieser leitfähig wird, wodurch ein Stromfluss über die beiden Widerstände R20 und R30 entsteht. Mit entsprechender Dimensionierung dieser beiden Widerstände R20 und R30 lässt sich der benötigte Stromfluss in die Basis Bi des PNP-Transistors ent- sprechend einstellen. Daraus resultiert nun der Stromfluss über die Siche rung F 1 , welcher so dimensioniert sein muss, dass die Sicherung in der ge wünschten Zeit durchbrennt. Die Figur 3 zeigt eine Darstellung des zeitlichen Ablaufs eines Auslösevorgangs einer Sicherung.
Es wurde hierzu messtechnisch die Spannung aufgezeichnet, welche über der Sicherung abfällt. Durch den vom Transistor erzeugten Stromfluss ent steht zuerst eine Potentialanhebung an der Sicherung. Der Zerstörungsvor gang ist im Gange. Nach etwa 11 ms ist die Sicherung vollständig zerstört und es fällt die gesamte anliegende Spannung abzüglich der Sättigungs- Spannung des PNP-Transistors über der Sicherung ab.
Die Figur 4 zeigt eine erfindungsgemäße Schaltungsanordnung zum Verrie geln der Schaltungsanordnung zum Auslösen einer Überstromschutzeinrich tung gemäß Figur 2. Die Schaltung 40 ist ebenfalls eine Emitterschaltung mit Stromgegenkopplung. In dieser Ausführung wird die Sicherung F1 dazu benutzt, den weiteren NPN-Transistor im gesperrten Zustand zu halten. Sobald die Sicherung F1 bestimmungsgemäß ausgelöst wurde bzw. durchgebrannt ist, wird die Basis des NPN-Transistors auf ein höheres Potential gezogen und dieser wird leit- fähig.
Alle Ansteuersignale der Einrichtung 30 zum Auslösen der Sicherungen, au ßer dem Signal zur Verriegelung, werden über die dargestellten Dioden D auf den Kollektor dieses NPN-Transistors geleitet. Dies führt dazu, dass sich die jeweiligen betroffenen Einrichtungen 30 nicht mehr aktivieren lassen. Der „Einstellvorgang“ der Referenzspannung ist nach dem Durchbrennen der Sicherung zur Verriegelung also unwiderruflich beendet.
Die Figur 5 zeigt eine beispielhafte Darstellung des zeitlichen Ablaufs zum Einstellen einer gewünschten Spannung Uout·
Die einzustellende Referenzspannung (Uout =obere Kurve), befindet sich vor dem Auslösevorgang einer Sicherung F1 auf dem Potential von ca. 1 100 mV. Nun wird zuerst die erste Sicherung F1 durchgebrannt. Nach einem Auslö sen von der ersten Sicherung F1 befindet sich die Referenzspannung auf dem Spannungspegel ca. 1300 mV. Danach wird die zweite Sicherung F2 durchgebrannt. Die Referenzspannung Uout hat nun den gewünschten Span- nungspegel von etwa 1600 mV erreicht. Danach wird die Verriegelung akti viert, um den erhaltenen Zustand zu fixieren.
Die Erfindung beschränkt sich in ihrer Ausführung nicht auf die vorstehend angegebenen bevorzugten Ausführungsbeispiele. Vielmehr ist eine Anzahl von Varianten denkbar, welche von der dargestellten Lösung auch bei grundsätzlich anders gearteten Ausführungen Gebrauch macht.

Claims

Patentansprüche
1. Analoge Schaltungsanordnung (1) zum variablen Einstellen einer Spannung Uout innerhalb definierter Spannungsgrenzen umfassend einen nicht-invertierenden Addierer (10) mit einem positiven Eingang
(11), wobei am positiven Eingang (11) des Addierers (10) ein Span nungsteiler (20) aus wenigstens einer ersten Stufe (21) und einer zweiten Stufe (22) angeschlossen ist, wobei wenigstens eine Stufe aus einer Parallelschaltung von n Widerständen (R1 , R2, ... , Rn) be- steht, die jeweils in einem Leitungspfad (L1 , L2, Ln) zu einer Über stromschutzeinrichtung (F1 , F2, Fn) in Reihe geschaltet sind sowie wenigstens eine Einrichtung (30), um eine oder mehrere der Über stromschutzeinrichtungen (F1 , F2, Fn) aktiv in einen den jeweiligen betroffenen Leitungspfad (L1 , L2, Ln) unterbrechenden Zustand zu bringen.
2. Analoge Schaltungsanordnung (1) nach Anspruch 1 , dadurch gekenn zeichnet, dass die Überstromschutzeinrichtungen (F1 , F2, Fn) als Schmelzsicherungen ausgebildet sind.
3. Analoge Schaltungsanordnung (1) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die erste Stufe des Spannungsteilers aus einem
Festwiderstand (Rf) besteht.
4. Analoge Schaltungsanordnung (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Einrichtung (30) als ei ne Emitterschaltung mit Stromgegenkopplung mittels einem NPN- Transistor (NPN) und einem PNP-Transistor (PNP) realisiert ist, des sen Basis (B1) über einen Zwischenabgriff (31) eines Spannungstei lers (40) aus wenigstens zwei Widerständen (R2o, R30) mit dem Kollek- tor (C2) des NPN-Transistors verbunden ist.
5. Analoge Schaltungsanordnung (1) nach Anspruch 4, dadurch gekenn zeichnet, dass die Basis (B2) des NPN-Transistors (NPN) von einem Microcontrolier (mq), vorzugsweise über einen Vorwiderstand (RB) an gesteuert wird.
6. Analoge Schaltungsanordnung nach einem der vorhergehenden An sprüche 4 oder 5, dadurch gekennzeichnet, dass die Basis (B2) zum Einen über einen Pull-Down-Widerstand RDP mit dem Emitter (E2) des NPN-Transistors verbunden ist, welcher ein unkontrolliertes Einschai- ten des Transistors verhindern soll und die Basis (B2) mit einem Sig nalanschluss (LOCK) verbunden ist, welcher wiederum mit der Verrie gelungsschaltung (40) verbunden ist, welche die Verriegelung desje nigen Zustandes einer oder mehrerer noch nicht in den trennenden Zustand gebrachten Überstromschutzeinrichtung(en) (F1 , F2, ... , Fn) realisieren soll.
7. Analoge Schaltungsanordnung (1) nach einem der vorhergehenden Ansprüche 4 oder 6, dadurch gekennzeichnet, dass der Kollektor (C1) des PNP-Transistors der Einrichtung (30) mit jeweils den Überstrom- Schutzeinrichtungen (F1 , F2, .., Fn) verbindbar oder verbunden ist, um selektiv die jeweils verbunden Überstromschutzeinrichtung (F1 , F2, .., Fn) in einen den betreffenden Leitungspfad (L1 , L2, ... , Ln) unterbre chenden Zustand zu bringen.
8. Analoge Schaltungsanordnung nach einem der vorhergehenden An- sprüche, dadurch gekennzeichnet, dass ferner eine Schaltung (40) zum Deaktivieren der Einrichtung (30) zum Verriegeln desjenigen Zu standes einer oder mehrerer noch nicht in den trennenden Zustand gebrachten Überstromschutzeinrichtung(en) (F1 , F2,... , Fn) vorgese hen ist.
9. Verfahren zum variablen Einstellen einer Spannung Uout innerhalb de finierter Spannungsgrenzen mit einer Schaltungsanordnung (1) ge- mäß einem der Ansprüche 1 bis 8, mit dem oder den folgenden Schrit ten:
Selektives Bestromen einer oder mehrerer der Überstromschutzein richtung (F1 , F2, Fn) mit einem Überstrom erzeugt mit der Einrich tung (30), um den betreffenden Leitungspfad (L1 , L2, Ln) jeweils in den elektrisch getrennten Zustand zu bringen und dadurch die Span nung des Spannungsteiles am Eingang des Addieres (10) bestim mungsgemäß zu verändern.
10. Verfahren nach Anspruch 8 und 9, dadurch gekennzeichnet, dass nach dem selektiven Bestromen einer oder mehrerer der Überstrom- Schutzeinrichtung (F1 , F2, .., Fn) mit einem Überstrom die jeweilige
Einrichtung (30) mittels der Schaltung (40) deaktiviert wird.
EP20726088.6A 2019-05-28 2020-05-14 Analogspannungsprogrammierung Pending EP3888212A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019114228.8A DE102019114228A1 (de) 2019-05-28 2019-05-28 Analogspannungsprogrammierung
PCT/EP2020/063430 WO2020239454A1 (de) 2019-05-28 2020-05-14 Analogspannungsprogrammierung

Publications (1)

Publication Number Publication Date
EP3888212A1 true EP3888212A1 (de) 2021-10-06

Family

ID=70738557

Family Applications (1)

Application Number Title Priority Date Filing Date
EP20726088.6A Pending EP3888212A1 (de) 2019-05-28 2020-05-14 Analogspannungsprogrammierung

Country Status (6)

Country Link
US (1) US11977400B2 (de)
EP (1) EP3888212A1 (de)
KR (1) KR102672303B1 (de)
CN (1) CN211506890U (de)
DE (1) DE102019114228A1 (de)
WO (1) WO2020239454A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0143493B1 (de) * 1983-11-28 1991-06-19 Centralab Inc. Programmierbarer Dickschichtschaltkreis und Verfahren zu dessen Herstellung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3441804A (en) * 1966-05-02 1969-04-29 Hughes Aircraft Co Thin-film resistors
JPS55108019A (en) * 1979-02-13 1980-08-19 Advantest Corp Reference voltage generator
US4686384A (en) * 1985-08-09 1987-08-11 Harris Corporation Fuse programmable DC level generator
US5434498A (en) * 1992-12-14 1995-07-18 United Memories, Inc. Fuse programmable voltage converter with a secondary tuning path
FR2708133B1 (fr) * 1993-06-29 1995-09-08 Sagem Mémoire morte de faible capacité.
JP3074117B2 (ja) * 1994-12-28 2000-08-07 東光株式会社 可変電圧回路
JPH11338560A (ja) 1998-05-29 1999-12-10 Hitachi Ltd 定電圧発生回路および半導体集積回路
US20040145242A1 (en) * 2001-08-08 2004-07-29 Rodriguez Edward T Power supply with electrical attributes programmable by manufacturer
US7110313B2 (en) * 2005-01-04 2006-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-time electrical fuse programming circuit
JP4740771B2 (ja) * 2006-03-03 2011-08-03 株式会社リコー 分圧回路、その分圧回路を使用した定電圧回路及び電圧検出回路、分圧回路のトリミング方法
TWI412235B (zh) 2009-08-25 2013-10-11 Nat Univ Chung Hsing Digital analog converter
JP2014027141A (ja) * 2012-07-27 2014-02-06 Ricoh Co Ltd トリミング回路及びトリミング方法、並びに電源装置、
DE102017122497A1 (de) * 2017-09-27 2019-03-28 Ebm-Papst Mulfingen Gmbh & Co. Kg Vorrichtung und Verfahren zur Spannungsumschaltung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0143493B1 (de) * 1983-11-28 1991-06-19 Centralab Inc. Programmierbarer Dickschichtschaltkreis und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
CN211506890U (zh) 2020-09-15
WO2020239454A1 (de) 2020-12-03
DE102019114228A1 (de) 2020-12-03
KR102672303B1 (ko) 2024-06-04
US20220187860A1 (en) 2022-06-16
US11977400B2 (en) 2024-05-07
KR20220011610A (ko) 2022-01-28

Similar Documents

Publication Publication Date Title
EP2418748B1 (de) Energieversorgungsvorrichtung
CH656742A5 (de) Ueberstromschutzschaltung.
EP3483675B1 (de) Eingangsschaltung zum fehlersicheren einlesen eines analogen eingangssignals
DE3520003A1 (de) Elektrisch programmierbare verknuepfungsmatrix
EP2506436B1 (de) Eingangsschaltung für eine Eingangsbaugruppe und Verfahren zum Betreiben einer Eingangsschaltung
DE3213037A1 (de) Schaltungsanordnung zum schutz eines daten-treibers gegen ueberstrom
DE3824556C2 (de) Symmetrische Eingangsschaltung für Hochfrequenzverstärker
EP3888212A1 (de) Analogspannungsprogrammierung
EP0505602B1 (de) Schaltungsanordnung zum Schutz des Bordnetzes eines Kraftfahrzeugs
DE102014011717B4 (de) Verfahren und Vorrichtung zur eigensicheren, redundanten Stromversorgung von Feldgeräten
DE202019102997U1 (de) Schaltungsanordnung zur Analogspannungsprogrammierung
DE4033234A1 (de) Sicherheitslichtgitter
DE3240280C2 (de)
DE19910352C1 (de) Kompensationsschaltung für Treiberschaltungen
DE102008057725B4 (de) System zum Abgleichen, Einstellen und/oder Programmieren von elektronischen Geräten, insbesondere Messgeräten, welche Sensoren aufweisen, sowie Schaltungsanordnung zum Abgleichen, Einstellen oder Programmieren von elektronischen Elementen, wie digitalen Potentiometern
EP0474089A2 (de) Multimeter mit einem Messbereichsschalter
EP1040482A1 (de) Pufferschaltung und integrierte speicherschaltung mit einer pufferschaltung
DE3418364C2 (de)
DE3119972C2 (de)
DE19526493B4 (de) Verfahren zur Steuerung eines Laststromkreises und Schaltungsanordnung zur Durchführung des Verfahrens
DE2916322A1 (de) Verfahren und vorrichtung zum schutz eines insbesondere mit einem halbleiterelement aufgebauten, durch ein einschaltsignal einschaltbaren schaltglieds gegen ueberlastung bei kurzschluss
DE102005008905A1 (de) Ansteuerschaltung für eine durch zumindest einen Gleichspannungsimpuls auslösbare Zündeinheit einer Insassenschutzeinrichtung
DE3502421A1 (de) Ueberspannungsschutz fuer elektronische schaltungen
DE10142011A1 (de) Spannungssensor, Schaltungsanordnung mit einem Spannungssensor, sowie Verfahren zum Konfigurieren und Betreiben einer derartigen Schaltungsanordnung
DE2016589A1 (de) Variables Dampfungsglied mit niedn ger Eingangsimpedanz und einem Verstarker

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20210629

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

INTG Intention to grant announced

Effective date: 20251029