EP3055866A1 - Verfahren zur zeitlichen kalibrierung eines geschalteten kondensatorarrays - Google Patents

Verfahren zur zeitlichen kalibrierung eines geschalteten kondensatorarrays

Info

Publication number
EP3055866A1
EP3055866A1 EP13774408.2A EP13774408A EP3055866A1 EP 3055866 A1 EP3055866 A1 EP 3055866A1 EP 13774408 A EP13774408 A EP 13774408A EP 3055866 A1 EP3055866 A1 EP 3055866A1
Authority
EP
European Patent Office
Prior art keywords
memory cell
memory cells
signal
time interval
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP13774408.2A
Other languages
English (en)
French (fr)
Inventor
Bernd Pichler
Daniel STRICKER-SHAVER
Armin KOLB
Christoph Parl
Stefan Ritt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eberhard Karls Universitaet Tuebingen
Original Assignee
Eberhard Karls Universitaet Tuebingen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eberhard Karls Universitaet Tuebingen filed Critical Eberhard Karls Universitaet Tuebingen
Publication of EP3055866A1 publication Critical patent/EP3055866A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element

Definitions

  • the present invention relates to a method for calibrating an analog memory array (AMA) with a number (n) of selectively connectable to a signal input memory cells and a control circuit which successively and preferably cyclically controls the memory cells so that each memory cell with a local time interval to the immediately preceding memory cell stores a voltage value of a signal input to the signal input, wherein the voltage values stored in the memory cells are digitized successively in time.
  • AMA analog memory array
  • Such analog memory arrays in English: Analog Memory Array: AMA, which are often referred to as SCA (Switched Capacitor Arrays), are already used in many areas of scientific and industrial application, in which repetitive and especially transient signals must be digitized at high scanning speed. For example, but not exhaustive includes the detection and digitization of output signals from Photomultipliern, gas detectors and semiconductor detectors in particle physics, gamma detectors in positron emission tomography (PET), detectors (also semiconductor detectors) in length measuring systems, cost and technical superior oscilloscopes (by replacing the fast but expensive and inaccurate ADCs).
  • PTT positron emission tomography
  • ADCs are used in oscilloscopes, which typically have only four separate channels for signal acquisition and digitization.
  • the basic principle of an AMA-based ADC is to sample an analog signal with a very fast frequency and to store the analog samples corresponding to the sampling points serially on individual memory cells, usually capacitors.
  • the stored voltages are overwritten again and again until sampling is stopped by a trigger signal.
  • the stored voltages then represent a snapshot of the transient signal, that is, a small period of time of the analog signal that is frozen, so to speak.
  • the analog stored voltages representing signal points can be read by a much slower ADC or first transcribed into a buffer and then digitized.
  • the time intervals at which the stored voltages follow one another in the original analog signal are determined by the sampling frequency at which voltages are stored in successive memory cells.
  • the time length of the stored time segment corresponds to the number of memory cells reduced by one multiplied by the mean value of the time intervals between the memory cells. In other words, the length of the stored time period corresponds to the sum of the time intervals between the memory cells 1 to n.
  • the stored signal portion would correspond to a section of the original analog signal of 999 times 1 ns, ie 0.999 ⁇ .
  • sampling rate is used instead of “sampling frequency”.
  • the sample signal is then not specified in GHz but as GSPS (Giga Sample Per Second) or MSPS (Mega Sample Per Second).
  • the time axis of a signal stored in an AMA is neither sufficiently linear nor known with sufficient accuracy. Therefore, the AMA-based ADCs must be calibrated not only with respect to the digitization of the voltage values but also with respect to the time axis and the sampling frequency.
  • the present invention is concerned with the calibration of the time axis and the sampling frequency.
  • the voltage calibration has already taken place so that over the used voltage range the stored voltage values can be determined sufficiently accurately and linearly.
  • the voltage used for the calibration can oscillate about lying at an arbitrary voltage zero axis.
  • oscillating voltages are considered around a 0-axis zero axis for the sake of simplicity.
  • the usual measures with which such signals are possibly raised in the voltage level, so as not to have to digitize voltage values in the range of 0 volts, are ignored.
  • a signal oscillating between +1 volt and -1 volt is shifted, for example, in the voltage by +2 volts, so that it oscillates between +3 and +1 volts and thus can be precisely digitized in each time period.
  • the digitized voltage values are then corrected by - 2 volts.
  • the DRS4 chip contains 9 channels in which signal sections of an analog signal can be stored at a sampling frequency of up to 5 GHz.
  • each channel 1024 capacitors with a capacitance of 150 fF are arranged in the ring as memory cells.
  • the memory cells are cyclically rewritten cyclically over a control circuit, so the previously stored voltage values are permanently overwritten.
  • the time intervals between two consecutive memory cells are typically in the range between about 2 and about 0.17 ns, because the sampling frequency f ab for the signal is between 500 MHz and up to 6 GHz.
  • n memory cells are thus permanently the last (n-1) x 1 / f stored from seconds of the sampled signal, this signal section is permanently updated every 1 / f from seconds and moves as it were in the ring of memory cells.
  • the current value to be stored thus migrates in a circle through the memory array, thereby overwriting each case the oldest stored voltage value.
  • the writing is stopped and the contents of the memory cells are loaded into a buffer, preferably a shift register, the signal portion stored at this time is thereby frozen. From this shift register, the voltage values of the signal section are then sequentially read out with a 33 MHz ADC and digitized.
  • the sampling frequency is determined by an annular inverter chain, in which an inverter block with two inverters is provided for each memory cell, wherein the each first inverter is designed as an AND gate.
  • the first input of the AND gate is connected to the output of the second inverter in the previous inverter block.
  • the speed at which the signal wave travels through the inverter chain depends on the switching time that the individual inverters require to pass a signal change at its input as a signal change at its output.
  • an NMOS transistor is arranged, which operates as a voltage-controlled resistor.
  • This resistor forms, with the parasitic input capacitance of the following inverter, an RC element which serves as a variable delay element for the signal wave traveling through the inverter chain.
  • the output signal of the respective second inverter is used as a write signal for the associated memory cell and opens a corresponding switch which connects the memory cell to the signal input to which the analog signal to be stored and digitized is applied.
  • a domino wave write signal By appropriate adjustment of the control voltage for the NMOS transistors so called a domino wave write signal is generated, which moves at a sampling frequency between several 100 MHz and 6 GHz through the inverter chain, with certain AMA sampling frequencies up to 10 GHz to reach.
  • the local time intervals between the successive write signals for each two adjacent inverter bell are fixed but not equidistant. This means that a signal applied to the signal input is not sampled equidistantly, but that the signal portion stored in the memory cells is not more linear in the time axis.
  • the DRS4 chip must be calibrated prior to measurement to obtain the correct time positions for all sampled signal values.
  • the DRS4 chips are shipped uncalibrated, but PSI offers an evaluation board for the DRS4 chip and appropriate calibration software to calibrate a DRS4 channel.
  • the board provides a sine wave signal of 240 MHz, which can be stored in one of the channels. From the deviation between the known period of the sinusoidal signal and the period of time determined from the stored waveforms, a calibration table is then calculated which contains for each memory cell an entry which contains the point of the actual time axis of each memory cell.
  • the deviations between the ideal time axis (0 ns, 1 ns, 2ns, 3ns, ...) and the calibrated time axis should be up to 1 ns according to PSI.
  • the memory cells should ideally store a voltage value every 0.5 ns.
  • the time resolution of the DRS4 has in such a calibration depending on the sampling rate on a half-width (FWHM) of the Gaussian distribution of about 50 to 100 ps, as the inventors of the present application could prove in various experiments.
  • the known calibration does not provide a consistent error. If a signal calibrated according to the calibration method proposed by PSI is used to multiply measure two signals which have a certain interval from each other, then the error in determining the time interval depends on the time interval. Different memory cell areas on the DRS4 chip thus provide different errors. These are unfavorable conditions for an experiment, because normally for all measurements for each memory cell area the same error is assumed in order to be able to compare different measurements.
  • the measurement error in the time resolution can be reduced by a correspondingly high number of measurements, but only if always the same (high) error occurs.
  • this object is achieved according to the invention by a method comprising the following steps: a) for each memory cell, a local time interval T
  • dendauer T2 and at least partially has a linear slope
  • there is a recalibration in which at least once between a first memory cell S x and a not immediately adjacent second memory cell S y, a global time interval T xy is determined, c) at least some of the in the previous step determined local time intervals T
  • 0C are corrected using the global time interval T g i ob , and d) steps b) and c) are repeated until at least 50% of the local time intervals have been corrected at least once.
  • the invention thus provides a one- or two-stage calibration method, which requires in a preferred embodiment, only a single ideal periodic signal, such as a sine wave signal whose period must be known very accurately.
  • a separate calibration table must be created for each channel of the DRS4 chip, which contains an entry for each memory cell, which contains the actual time interval to the respective previous memory cell.
  • This time interval will be referred to generally as T
  • the errors are below 10 ps FWHM, which corresponds to a standard deviation RMS (root mean square) of less than 4.26 ps.
  • the new calibration is more than a factor of 10 more accurate than the known calibration.
  • the error is no longer dependent on the memory cell area in which a signal section is stored.
  • the time interval between two time-shifted signals can be determined for different time intervals with a comparable Gaussian distribution of the time interval thus measured.
  • the new method also leads to a more than 10 times lower error, so that the number of measurements with a calibrated according to DRS4 chip according to the invention is lower to achieve a certain standard deviation or half-width, as in a DRS4 chip with known Calibration.
  • first of all a signal for the first (local) calibration is used in order to determine the time difference T toc for every two memory cells S xi and S x which immediately follow one another in the time sequence.
  • any signal may be used which must have constant and at least approximately linear slopes.
  • This signal is stored in the memory cells and then digitized.
  • the digitized voltage values of the memory cells in which signal portions corresponding to the rising or falling edges have been stored are used for the determination of T
  • fa b the sampling frequency, which can be considered as a first approximation to be constant on average.
  • this method is repeated until a ⁇ ⁇ has been determined once for each memory cell S x .
  • 0C refined by means of the second periodic signal, which must have a constant period T2 and at least partially also a linear slope.
  • signal sections are stored and digitized in the AMA several times in succession for the same signal.
  • the digitized voltage values of a signal section can be evaluated immediately and / or temporarily stored for later processing.
  • the method according to the invention therefore provides, in one exemplary embodiment, for firstly digitizing and storing many signal sections before the stored digitized voltage values are used for the calibration.
  • the digitized voltage values are used equally for the calibration and possibly only the correction values for the relevant memory cells are stored.
  • a global time interval T g i ob between two non-adjacent memory cells S x and S y is then determined several times and used to iteratively improve the local time intervals.
  • Step c) is understood to mean that a correction can also lead to a local time interval T
  • determined in the preceding step 0C is not changed because the correction takes place with a correction factor K 1.
  • This process is carried out iteratively.
  • step c) the local time intervals of the memory cells are corrected, which are assigned to the global time interval T g i ob .
  • Memory cells which are assigned to a global time interval T g i ob , according to the invention means the memory cells between the first memory cell S x and the last (second) memory cell S y including the last (second) memory cell S y .
  • the global time interval T g i ob for the memory cells S 10 to S 2 o are therefore assigned 10 memory cells, namely Sn up to and including S 2 o, and thus the local time intervals ATn up to and including AT 2 o.
  • Step d) is then to be understood so that either first several global time intervals T g i ob determined in step b) and then in step c) the local time intervals T
  • the first signal is selected from the group consisting of sawtooth signals, trapezoidal signals, triangular signals and sinusoidal signals.
  • a sine wave signal is used, because it is not only very stable and accurate to produce, but also has constant and sufficiently linear edges at the two zero crossings.
  • the period T2 of the second signal is smaller than the sum of all local time intervals T
  • At least one full period of the second signal lies between S x and S y , so that the voltages stored in S x and S y lie on different edges, which, however, have the same slope direction.
  • the value of the global time interval T g i ob is determined exactly, it corresponds to T2 or a multiple (m) of T2.
  • the local time intervals T toc from the estimation, the local calibration or from the global calibration preceding in the iteration are used to obtain a linear interpolation on one or more both "ends" of the global time interval T g i ob perform.
  • interpolation only at S y or S x it is also advantageous that only the error of an interpolation is included in the calculation of T g i ob .
  • the global time interval for first and second memory cells S x and S y is determined, the digitized voltage values U x and U y within a predetermined voltage interval differ from each other or immediately above a predetermined reference value.
  • the global time interval T g i ob using the voltage difference between the stored in the first memory cell S x and in the immediately preceding memory cell S x- i voltage value U x or U x- i and / or by using the voltage difference between the voltage value U y or U y -i stored in the second memory cell S y and in the immediately preceding memory cell S y- i.
  • step c) the associated local time intervals T
  • the first and / or the second signal has at least one positive and at least one negative slope with linear slope within a period of time, and preferably in step a), the local time intervals T
  • Memory cell S x is calculated. Because the determination of T
  • the object underlying the invention in the method mentioned above is achieved by the steps: e) with the aid of at least one fed into the signal input and stored in all memory cells S x periodic signal, the known period T2 and at least partially a has linear slope, at least one global time interval AT xy is determined between a first memory cell S x and a not immediately adjacent second memory cell S y , f) step e) is repeated until k global time intervals AT xy for different combinations of S x and S y and g) from the k determined global time intervals AT xy , n local time intervals T toc are calculated, making use of the fact that each global time interval AT xy corresponds to the sum of the local time intervals T toc of the memory cells S x + i to S y , which are assigned to the respective global time interval AT xy , preferably e k »n is.
  • step e) is carried out for at least two signals with different period T2, then in each case the global time interval AT xy determined and from the different measured global time intervals AT xy a weighted average value is calculated, which is used in step g).
  • the invention thus also provides a method in which a modification of the global calibration is used.
  • a large number of global time intervals Tgo b are respectively determined without interpolation at the ends of T g i ob . Rather, it will an average is formed by calculating each global time interval T g i ob for S x and S y from many local time intervals AT xy for different signals with different period lengths T2 sig .
  • the global time intervals AT x , y may be different, so that averaging takes place.
  • 40 sine signals with different T2 are each stored and digitized 1000 times, and then the weighted average values are formed for given S x and S y .
  • the weighted average is calculated according to:
  • the first memory cell S x is preferably used in such memory cells in which a voltage value U x is stored, which is immediately before or after a zero crossing, ie before or after a sign change in the stored and digitized signal section, and preferably within one predetermined error distance to the voltage value of the zero crossing.
  • such memory cells are used as second memory cells, in which a voltage value U y is stored, which lies within a predetermined error distance to U x and on a signal section with the same slope direction.
  • this number m of the signal periods T2 sig is determined based on the sign changes that occur between S x and S y .
  • Two sign changes each correspond to a signal period T2.
  • the global time interval AT xy is then equal to m ⁇ T2 sig and equal to the sum of the associated local time intervals AT
  • This linear equation system is set up for at least as many different global time intervals T g i ob , so that the individual local time intervals T
  • a sampling frequency f ab is determined for the control circuit .
  • the sampling frequency f ab can be determined more accurately than can be taken from the manufacturer's instructions:
  • n the number of memory cells in the AMA.
  • n and not (n-1) enter into the calculation of f ab .
  • the local time intervals T toc are calibrated with the aid of a measuring and evaluation unit, which stores at least one in which many hundreds of sinusoidal signals are applied to the signal input in the memory cells and then digitized and evaluated according to the method described above the local time intervals T
  • the present invention also relates to a computer program for carrying out the new method and to a data carrier with an executable version of the computer program.
  • the new method is not performed by hand.
  • the program only has to enter the error distances and possibly the first value for the sampling frequency f ab .
  • the channels of the memory array for a given sampling frequency f were from calibrated, either the values of the so corrected local time intervals T
  • the present invention also relates to an analog memory array having a number (n) of selectively connectable to a signal input memory cells and a control circuit which successively and preferably cyclically the memory cells so that each memory cell with a local time interval T
  • Fig. 1 is a schematic representation of an analog memory array (AMA);
  • FIG. 2 shows a schematic representation of two inverter blocks from the control circuit for the memory array from FIG. 1;
  • FIG. FIG. 3 shows a schematic representation of a sine signal stored in the memory array, and
  • FIG. 2 shows a schematic representation of two inverter blocks from the control circuit for the memory array from FIG. 1;
  • FIG. 3 shows a schematic representation of a sine signal stored in the memory array, and
  • Fig. 4 is an enlarged view of the sine signal of Fig. 3, partially in the region of the rising edges.
  • FIG. 1 schematically shows an analog memory array 10 with, by way of example, nine memory cells 11.
  • memory arrays have many hundreds of memory cells 1 1, eg 1024.
  • Each memory cell 1 1 is also referred to below as S x , where x denotes the number of the memory cell 1 1 in the sequence, ie runs from 1 to 1024.
  • Each memory cell 1 1 is connected in parallel with a signal input 12 and a signal output 14. Furthermore, each memory cell 1 1 is connected to a shift register 15, in which the stored in the memory cells 1 1 voltages are reloaded in parallel.
  • the voltages are then read out with a clock signal 16 serially with an analog-to-digital converter 17 and digitized there.
  • the memory array 10 further comprises a control circuit 18 which cyclically and temporally one after the memory cells 1 1 drives so that it stores a voltage of a signal input to the signal input 12 with a local time interval T toc to the immediately preceding memory cell 1 1.
  • the memory cells 1 1 are thus cyclically rewritten over the control circuit 18 cyclically with a sampling frequency f ab , the previously stored voltage values are thus permanently overwritten.
  • the sampling frequency f ab is significantly greater than the frequency of the clock signal 16.
  • the sampling frequency f ab is determined by an annular chain of inverters 19, in which an inverter block 21 with two inverters 19 is provided for each memory cell 1 1, as shown in FIG. 2.
  • the respective first inverter 19 is designed as an AND gate 22.
  • the first input 23 of the AND gate 22 is connected to the output of the second inverter 19 in the preceding inverter block 22. Through this self-contained inverter chain wanders a signal wave when applied to the second input 24 of each AND gate 22, an enable signal.
  • the speed at which the signal wave travels through the inverter chain depends on the switching time required by the individual inverters 19 to pass a signal change at their input as a signal change at their output.
  • an N MOS transistor 25 is arranged, which operates as a voltage-controlled resistor.
  • This resistor forms, with the parasitic input capacitance of the following inverter, an RC element which serves as a variable delay element for the signal wave traveling through the inverter chain.
  • each second inverter 19 in an inverter block 21 so a write signal 27 is generated for the associated memory cell 1 1, which connects the memory cell 1 1 with the signal input 12 to which the analog signal to be stored and digitizing is applied.
  • a write signal 27, also referred to as a domino wave is generated, which travels at a sampling frequency f ab between a few 100 MHz and several GHz through the inverter chain.
  • the memory array 10 may comprise a plurality of channels, in each of which a number of memory cells 1 1 is arranged, wherein all channels are controlled by the control circuit 18.
  • 0C are calibrated, which takes place with the aid of a measuring and evaluation unit, which applies a sinusoidal signal 30 to the signal input 12, stored in the memory cells 1 1 and then digitized and evaluated.
  • 3 shows a representation of the digitized voltage values U over the time axis t. 31 denotes the first memory cell 1 1 in the analog memory array 10 and 32 denotes the last memory cell 1 1.
  • the two memory cells 31 and 32 correspond to the voltage values
  • Two further memory cells are denoted by 33 and 34, which have respectively stored exactly the rising edge 35 and 36 of the signal 30 in the zero crossing. Between the memory cells 33 and 34, the signal 30 thus has a global time interval T g i ob , which corresponds to the period T2 of the signal 30.
  • the signal 30 would be divided into hundreds of voltage values, which in the ideal case would each have an identical local time interval T toc to the previous voltage value, which would be 1 / 100 of T g i ob would amount.
  • the local ones are
  • Time intervals T 0C though firm but not equidistant. This means that the memory cells 33 and 34 are not both exactly in the zero crossing of the edges 35 and 36, respectively. In fact, it is even the case that neither the memory cell 33 nor the memory cell 34 will lie exactly at the zero crossing.
  • FIG. 4 This situation is shown in FIG. 4, where on a greatly enlarged scale two positive edges 35 and 36 of the signal 30 are shown, which at zero crossing to one another have a time interval of T2 or m ⁇ T2. Neither the memory cell S x nor the memory cell S y are exactly in the zero crossing, but at the positive voltage values U x and U y .
  • the measurement and evaluation unit now searches the storage cell with the voltage value is on the rising edge closest to the zero crossing, this is the memory cell S x, because the memory cell S x i corresponds to a voltage value U x i, the is absolutely larger than U x .
  • the measuring and evaluation unit searches on one of the subsequent rising edge 36, the memory cell with the voltage value that comes closest to the voltage value U x , that is the memory cell S y .
  • edge 36 is spaced from the edge 35 by a period T2.
  • S y could also lie m period lengths T 2 away from S x , which is automatically determined on the basis of the zero crossings of the signal 30 between S x and S y .
  • an error range is also specified as a function of the total voltage swing of the signal 30, which is, for example, 120 mV at a voltage swing of 1 volt.
  • the inventors were able to calibrate a DRS4 chip with a standard deviation for each T toc of less than 4.26 ps.
  • 0C are thereby ⁇ 100 fs exactly determined.
  • the time resolution is ⁇ 4.26 ps for any desired time interval between two ideal signals.
  • the global time interval between the memory cells S x and S y can also be determined more accurately.
  • the voltage value U x for the memory cell S x lies between the voltage values U y- i and U y for the memory cells S y- i and S y .
  • the correction factor K is then determined with which the individual local time intervals T toc for the memory cells S x to S y are corrected by multiplication.
  • 0C values are set. For this, you can choose from the sampling frequency f ab specified by the manufacturer of the AMA or from the sampling frequency f ab according to the relation T
  • 0C 1 / f ab or can be determined by means of the equations (1) and (2) described above.

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Abstract

In einem Verfahren zur Kalibrierung eines analogen Speicherarrays mit einer Anzahl (n) von selektiv mit einem Signaleingang verbindbaren Speicherzellen und einer Steuerschaltung, die zeitlich nacheinander und vorzugsweise zyklisch die Speicherzellen so ansteuert, dass jede Speicherzelle mit einem lokalen Zeitabstand Tloc zu der unmittelbar vorher- gehenden Speicherzelle einen Spannungswert eines in den Signaleingang eingespeisten Signals speichert, wobei die in den Speicherzellen gespeicherten Spannungswerte zeitlich nacheinander digitalisiert werden, wird für jede Speicherzelle wird ein lokaler Zeitabstand Tloc bestimmt. Mit Hilfe eines in den Signaleingang eingespeisten und in allen Speicherzellen gespeicherten zweiten periodischen Signals, das eine bekannte Periodendauer T2 und zumindest abschnittsweise eine lineare Steigung aufweist, erfolgt eine Nachkalibrierung, in der zumindest einmal zwischen einer ersten Speicherzelle Sx und einer nicht unmittelbar benachbarten zweiten Speicherzelle Sy ein globaler Zeitabstand Tx,y ermittelt wird, mit dem dann die lokalen Zeitabstände Tloc iterativ korrigiert werden.

Description

VERFAHREN ZUR ZEITLICHEN KALIBRIERUNG EINES GESCHALTETEN KONDENSATORARRAYS
[0001] Die vorliegende Erfindung betrifft ein Verfahren zum Kalibrieren eines analogen Speicherarrays (AMA) mit einer Anzahl (n) von selektiv mit einem Signaleingang verbindbaren Speicherzellen und einer Steuerschaltung, die zeitlich nacheinander und vorzugsweise zyklisch die Speicherzellen so ansteuert, dass jede Speicherzelle mit einem lokalen Zeitabstand zu der unmittelbar vorhergehenden Speicherzelle einen Spannungswert eines in den Signaleingang eingespeisten Signals speichert, wobei die in den Speicherzellen gespeicherten Spannungswerte zeitlich nacheinander digitalisiert werden.
[0002] Derartige analoge Speicherarrays (in Englisch: Analog Memory Array: AMA), die vielfach auch als SCA (Switched Capacitor Arrays) bezeichnet werden, werden bereits in vielen Bereichen der wissenschaftlichen und industriellen Anwendung eingesetzt, in denen sich wiederholende und insbesondere transiente Signale mit hoher Abtastgeschwindigkeit digitalisiert werden müssen. [0003] Zu den Anwendungsbereichen zählt beispielsweise aber nicht abschließend die Erfassung und Digitalisierung von Ausgangssignalen von Photomultipliern, Gasdetektoren und Halbleiterdetektoren in der Teilchenphysik, Gammadetektoren in der Positronen-Emissions-Tomographie (PET), Detektoren (auch Halbleiterdetektoren) in Längenmesssystemen, kostengünstige und technisch überlegene Oszilloskope (durch Ersetzen der zwar schnellen aber teuren und ungenaueren ADCs).
[0004] Klassisch verwenden derartige Systeme Analog-Digital-Wandler (in Englisch: Analog-to-Digital Converter: ADCs) mit einer Abtastgeschwindigkeit von bis zu einigen GHz. Die ADC-Technology hat bei derart hohen Abtastfrequenzen jedoch einen hohen Energieverbrauch, eine häufig nicht ausreichende Genauigkeit und nur eine begrenzte Kanaldichte. Zudem sind derartige ADCs sehr kostenintensiv.
[0005] Beispielsweise werden in Oszilloskopen sehr kostenintensive ADCs eingesetzt, die typischer Weise nur vier getrennte Kanäle zur Signalerfassung und Digitalisierung aufweisen.
[0006] Preiswerter, schneller und genauer sind AMA-basierte Lösungen, wie sie beschrieben sind in der EP 2 045 816 A1 , der US 5,952,952 A, und von Varner et at, „Large Analog Bandwidth Recorder and Digitizer with Ordered Readout (LABRADOR) ASIC", Nuclear Instruments and Methods in Physics, Volume 583, 21 December 2007, Seite 447-460.
[0007] Das Grundprinzip eines AMA-basierten ADC besteht darin, ein analoges Signal mit einer sehr schnellen Frequenz abzutasten und die den Abtastpunkten entsprechenden analogen Spannungen seriell auf einzelnen Speicherzellen, in der Regel Kondensatoren abzuspeichern. Die gespeicherten Spannungen werden immer wieder überschrieben, bis durch ein Triggersignal das Abtasten gestoppt wird. Die gespeicherten Spannungen repräsentieren dann eine Momentaufnahme des transienten Signales, also einen kleinen Zeitabschnitt des analogen Signals, der sozusagen eingefroren ist. [0008] Jetzt können die analog gespeicherten Spannungen, die Signalpunkte repräsentieren, durch einen wesentlich langsameren ADC ausgelesen oder zunächst in einen Zwischenspeicher umgeschrieben und dann digitalisiert werden.
[0009] Die zeitlichen Abstände, mit denen die gespeicherten Spannungen in dem ursprünglichen analogen Signal aufeinander folgen, werden durch die Abtastfrequenz bestimmt, mit der Spannungen in aufeinanderfolgenden Speicherzellen abgelegt werden. Die zeitliche Länge des gespeicherten Zeitabschnitts entspricht der um Eins reduzierten Anzahl der Speicherzellen multipliziert mit dem Mittelwert der zeitlichen Abstände zwischen den Speicherzellen. Anders ausgedrückt entspricht die Länge des gespeicherten Zeitabschnittes der Summe der zeitlichen Abstände zwischen den Speicherzellen 1 bis n.
[0010] Bei einer Abtastfrequenz von 1 GHz und 1000 Speicherzellen würde der gespeicherte Signalabschnitt einen Ausschnitt aus dem ursprünglichen analogen Signal von 999 mal 1 ns, also 0,999 μβ entsprechen.
[0011] Häufig wird auch der Begriff„Abtastrate" anstelle von„Abtastfrequenz" verwendet. Das Abtastsignal wird dann nicht in GHz sondern als GSPS (Giga Sample Per Second) oder MSPS (Mega Sample Per Second) angegeben.
[0012] Technologisch bedingt sind weder die Zeitabstände zwischen zwei aufeinanderfolgenden Speicherzellen noch die Abtastfrequenz so hinreichend konstant und genau bekannt, dass der zeitliche Verlauf des gespeicherten Signalabschnittes mit einer Genauigkeit bestimmt werden kann, wie sie insbesondere für die weitere Analyse sehr schneller transienter Signale erforderlich ist.
[0013] Mit anderen Worten, die Zeitachse eines in einem AMA gespeicherten Signals ist weder hinreichend linear noch hinreichend genau bekannt. [0014] Daher müssen die AMA-basierten ADCs nicht nur bezüglich der Digitalisierung der Spannungswerte sondern auch bezüglich der Zeitachse und der Abtastfrequenz kalibriert werden.
[0015] Die vorliegende Erfindung befasst sich mit der Kalibrierung der Zeitachse und der Abtastfrequenz. Im Folgenden wird vorausgesetzt, dass die Spannungskalibrierung bereits erfolgt ist, so dass über den verwendeten Spannungsbereich die gespeicherten Spannungswerte hinreichend genau und linear bestimmt werden können.
[0016] Die für die Kalibrierung verwendete Spannung kann um eine bei einer beliebigen Spannung liegenden Nullachse oszillieren. Nachstehend werden aus Gründen der vereinfachten Darstellung um eine bei 0 Volt liegende Nullachse oszillierende Spannungen betrachtet. Außer Betracht bleiben dabei die üblichen Maßnahmen, mit denen derartige Signale ggf. im Spannungspegel angehoben werden, um nicht Spannungswerte im Bereich von 0 Volt digitalisieren zu müssen.
[0017] Ein zwischen +1 Volt und - 1 Volt oszillierendes Signal wird beispielsweise in der Spannung um +2 Volt verschoben, so dass es zwischen +3 und +1 Volt oszilliert und so in jedem Zeitabschnitt genau digitalisiert werden kann. Die digitalisierten Spannungswerte dann um - 2 Volt korrigiert.
[0018] Aus Gründen der Übersichtlichkeit werden diese Maßnahmen nicht jedes Mal wieder erwähnt sondern vorausgesetzt.
[0019] Ein Beispiel für den Einsatz eines AMA ist der DRS4-Chip des Paul Scherrer Institut (PSI), Villigen, Schweiz, der beschrieben ist in dem Handbuch„DRS4 Evaluation Board User's Manual", November 22, 2012, sowie in dem entsprechenden Datenblatt des PSI, die im Internet abrufbar sind; http://www.psi.ch/drs/documentation. DRS ist die Abkürzung für Domino Ring Sampler.
[0020] Der DRS4-Chip enthält 9 Kanäle, in denen mit einer Abtastfrequenz von bis zu 5 GHz Signalabschnitte eines analogen Signals gespeichert werden können. [0021] In jedem Kanal sind als Speicherzellen jeweils 1024 Kondensatoren mit einer Kapazität von 150 fF im Ring angeordnet. Die Speicherzellen werden über eine Steuerschaltung zyklisch immer wieder neu beschrieben, die zuvor gespeicherten Spannungswerte werden also permanent überschrieben. Die Zeitabstände zwischen zwei aufeinanderfolgenden Speicherzellen liegen typischer Weise im Bereich zwischen ca. 2 und ca. 0.17 ns, weil die Abtastfrequenz fab für das Signal zwischen 500 MHz und bis zu 6GHz liegt.
[0022] In n Speicherzellen sind damit permanent die letzten (n-1 ) x 1/fab Sekunden des abgetasteten Signals gespeichert, wobei dieser Signalabschnitt permanent alle 1/fab Sekunden aktualisiert wird und sich sozusagen in dem Ring aus Speicherzellen verschiebt.
[0023] Der aktuell zu speichernde Spannungswert wandert somit im Kreis durch das Speicherarray und überschreibt dabei jeweils den ältesten gespeicherten Spannungswert.
[0024] Für fab = 5 GHz und n=1024 bedeutet das, dass permanent ca. die letzten 0,2 [ sec des Signals gespeichert sind.
[0025] Um die Spannungswerte zu Digitalisieren, wird das Schreiben gestoppt und die Inhalte der Speicherzellen werden in einen Zwischenspeicher, vorzugsweise ein Schieberegister geladen, der zu diesem Zeitpunkt gespeicherte Signalabschnitt wird dadurch eingefroren. Aus diesem Schieberegister werden die Spannungswerte des Signalabschnittes dann der Reihe nach mit einem 33 MHz schnellen ADC ausgelesen und digitalisiert.
[0026] Nachdem der gespeicherte Signalabschnitt in das Schieberegister umkopiert wurde, wird das zyklische Schreiben wieder aufgenommen.
[0027] Die Abtastfrequenz wird durch eine ringförmige Inverter-Kette bestimmt, in der für jede Speicherzelle ein Inverterblock mit zwei Invertern vorgesehen ist, wobei der jeweils erste Inverter als UND-Gatter ausgebildet ist. Der erste Eingang des UND-Gatters ist mit dem Ausgang des zweiten Inverters in dem vorhergehenden Inverterblock verbunden. Durch diese in sich geschlossene Inverter-Kette wandert eine Signalwelle, wenn an dem zweiten Eingang jedes UND-Gatters ein Freigabesignal anliegt.
[0028] Die Geschwindigkeit, mit der die Signalwelle durch die Inverter-Kette wandert, hängt von der Umschaltzeit ab, die die einzelnen Inverter benötigen, um einen Signalwechsel an ihrem Eingang als Signalwechsel an ihrem Ausgang weiterzugeben.
[0029] Zwischen den beiden Invertern in jedem Inverterblock ist ein NMOS- Transistor angeordnet, der als spannungsgesteuerter Widerstand arbeitet. Dieser Widerstand bildet mit der parasitären Eingangskapazität des folgenden Inverters ein RC-Glied, das als variables Verzögerungsglied für die durch die Inverter-Kette wandernde Signalwelle dient. Das Ausgangssignal des jeweils zweiten Inverters wird als Schreibsignal für die zugeordnete Speicherzelle verwendet und öffnet einen entsprechenden Schalter, der die Speicherzelle mit dem Signaleingang verbindet, an dem das zu speichernde und zu digitalisierende analoge Signal anliegt.
[0030] Durch entsprechende Einstellung der Steuerspannung für die NMOS- Transistoren wird so ein auch als Domino-Welle bezeichnetes Schreibsignal erzeugt, das mit einer Abtastfrequenz zwischen einigen 100 MHz und 6 GHz durch die Inverter-Kette wandert, wobei bestimmte AMA Abtastfrequenzen bis 10 GHz erreichen.
[0031] Aufgrund der Bauteilstreuung bei den Invertern und N MOS-Transistoren sind die lokalen Zeitabstände zwischen den aufeinanderfolgenden Schreibsignalen für je zwei benachbarte Inverterblocke zwar fest aber nicht äquidistant. Dies bedeutet, dass ein an den Signaleingang angelegtes Signal nicht äquidistant abgetastet wird, sondern dass der in den Speicherzellen gespeicherte Signalabschnitt in der Zeitachse nicht linearer ist.
[0032] Daher muss der DRS4-Chip wie jeder andere AMA-Chip vor einer Messung kalibriert werden, um für alle abgetasteten Signalwerte die korrekten Zeitpositionen zu erhalten. [0033] Die DRS4-Chips werden unkalibriert ausgeliefert, PSI bietet jedoch ein Evaluation Board für den DRS4-Chip und entsprechende Kalibrierungssoftware an, um einen Kanal des DRS4 kalibrieren zu können. Auf dem Board wird ein Sinus-Signal von 240 MHz bereitgestellt, das in einem der Kanäle gespeichert werden kann. Aus der Abweichung zwischen der bekannten Periodendauer des Sinus-Signals und der aus den gespeicherten Signalverläufen bestimmten Periodendauer wird dann eine Kalibrierungstabelle errechnet, die für jede Speicherzelle einen Eintrag enthält, der den einer jeden Speicherzelle tatsächlich zukommenden Punkt auf der Zeitachse enthält. Die Abweichungen zwischen der idealen Zeitachse (0 ns, 1 ns, 2ns, 3ns, . . .) und der kalibrierten Zeitachse sollen laut PSI bei bis zu 1 ns liegen.
[0034] Bei einer Abtastrate von 2 GSPS sollten die Speicherzellen im Idealfall alle 0,5 ns einen Spannungswert speichern. Die bei x = 1 mit 0 ns beginnende nicht kalibrierte Zeitachse enthält für die Speicherzelle x = 100 folglich den Zeitpunkt tx = 50 ns, während die kalibrierte Zeitachse für x = 100 beispielsweise den Zeitpunkt tx = 49 ns aufweist.
[0035] Die Zeitauflösung des DRS4 weist bei einer derartigen Kalibrierung in Abhängigkeit von der Abtastrate eine Halbwertsbreite (FWHM) der Gaußverteilung von ca. 50 bis 100 ps auf, wie die Erfinder der vorliegenden Anmeldung in verschiedenen Versuchen nachweisen konnten. Das PSI berichtet in der EP 2 045 816 A1 , dass für ein bestimmtes Experiment eine Zeitauflösung von unter 100 ps erreicht werden konnte.
[0036] Wie die Erfinder der vorliegenden Anmeldung weiter feststellen konnten, liefert die bekannte Kalibrierung keinen gleichbleibenden Fehler. Wenn mit einem nach dem von PSI vorgeschlagenen Kalibrierungsverfahren kalibrierten DRS4-Chip zwei Signale mehrfach vermessen werden, die zueinander einen bestimmten Zeitabstand aufweisen, so ist der Fehler bei der Bestimmung des Zeitabstandes von dem Zeitabstand abhängig. Unterschiedliche Speicherzellenbereiche auf dem DRS4-Chip liefern also unterschiedliche Fehler. [0037] Das sind unvorteilhafte Voraussetzungen für ein Experiment, weil normalerweise bei allen Messungen für jeden Speicherzellenbereich der gleiche Fehler angenommen wird, um unterschiedliche Messungen vergleichen zu können.
[0038] Der Messfehler in der Zeitauflösung kann durch eine entsprechend hohe Anzahl von Messungen zwar verringert werden, aber nur, wenn immer der gleich (hohe) Fehler auftritt.
[0039] Bei dem bekannten Kalibrierungsverfahren ist somit nicht nur der große Fehler in der Zeitauflösung, sondern insbesondere der über den Speicherzellen nicht gleichbleibende Fehler von Nachteil.
[0040] Die insoweit im Zusammenhang mit dem DRS4-Chip beschriebenen Vorteile, Einsatzmöglichkeiten und Nachteile bezüglich der Zeitauflösung treffen analog auch auf andere AMA- oder SCA-basierte Anwendungen zu, nachstehend wird die Erfindung lediglich beispielhaft unter Bezug auf den DRS4-Chip beschrieben, was in keiner Weise als beschränkend anzusehen ist.
[0041] Es besteht daher allgemein Bedarf an einem einfachen Verfahren der eingangs genannten Art, das zu einer höheren Zeitauflösung führt.
[0042] Bei dem eingangs erwähnten Verfahren wird diese Aufgabe erfindungsgemäß gelöst durch ein Verfahren mit den Schritten: a) für jede Speicherzelle wird ein lokaler Zeitabstand T|0C bestimmt, wobei vorzugsweise mit Hilfe eines in den Signaleingang eingespeisten und in allen Speicherzellen gespeicherten ersten Signals, das zumindest abschnittsweise eine konstante Steigung aufweist, eine erste Kalibrierung erfolgt, in der für jede Speicherzelle ein lokaler Zeitabstand T|0C ermittelt wird, b) mit Hilfe eines in den Signaleingang eingespeisten und in allen Speicherzellen gespeicherten zweiten periodischen Signals, das eine bekannte Perio- dendauer T2 und zumindest abschnittsweise eine lineare Steigung aufweist, erfolgt eine Nachkalibrierung, in der zumindest einmal zwischen einer ersten Speicherzelle Sx und einer nicht unmittelbar benachbarten zweiten Speicherzelle Sy ein globaler Zeitabstand Tx y ermittelt wird, c) zumindest einige der in dem vorherigen Schritt ermittelten lokalen Zeitabstände T|0C werden unter Verwendung des globalen Zeitabstandes Tgiob korrigiert, und d) die Schritte b) und c) werden wiederholt, bis zumindest 50% der lokalen Zeitabstände zumindest einmal korrigiert wurden.
[0043] Die Erfindung schafft somit ein ein- oder zweistufiges Kalibrierverfahren, das in einem bevorzugten Ausführungsbeispiel nur ein einziges ideales periodisches Signal, beispielsweise ein Sinus-Signal benötigt, dessen Periodendauer sehr genau bekannt sein muss.
[0044] Für jeden Kanal des DRS4-Chips muss dabei nach Erkenntnis der Erfinder eine eigene Kalibrierungstabelle erstellt werden, die für jede Speicherzelle einen Eintrag enthält, der den tatsächlichen Zeitabstand zu der jeweils vorhergehenden Speicherzelle enthält.
[0045] Dieser Zeitabstand wird nachstehend allgemein als T|0C und spezifisch als ΔΤΧ bezeichnet, wobei x die Nummer der Speicherzelle bezeichnet und ΔΤΧ somit den lokalen Zeitabstand zwischen den Speicherzellen Sx-i und Sx wiedergibt.
[0046] Bei Anwendung des neuen Verfahrens liegen die Fehler unterhalb von 10 ps FWHM, was einer Standardabweichung RMS (root mean Square) von weniger als 4,26 ps entspricht. Die neue Kalibrierung ist damit um mehr als den Faktor 10 genauer als die bekannte Kalibrierung. [0047] Ferner ist der Fehler nicht mehr abhängig von dem Speicherzellenbereich, in dem ein Signalabschnitt gespeichert wird. Der Zeitabstand zwischen zwei zeitversetzten Signalen kann für verschiedene Zeitabstände mit einer vergleichbaren Gauß- verteilung des so gemessenen Zeitabstandes bestimmt werden.
[0048] Das neue Verfahren führt außerdem zu einem mehr als 10 mal geringeren Fehler, so dass die Anzahl der Messungen mit einem erfindungsgemäß kalibrierten DRS4-Chip geringer ist, um eine bestimmte Standardabweichung oder Halbwertsbreite zu erreichen, als bei einem DRS4-Chip mit bekannter Kalibrierung.
[0049] Die der Erfindung zugrundeliegende Aufgabe wird auf diese Weise vollkommen gelöst.
[0050] Bei dem zweistufigen Verfahren wird zunächst ein Signal für die erste (lokale) Kalibrierung eingesetzt, um die Zeitdifferenz Ttoc für je zwei in der zeitlichen Abfolge unmittelbar aufeinander folgende Speicherzellen Sx-i und Sx zu bestimmen.
[0051] Lokaler Zeitabstand ΔΤΧ für eine Speicherzelle Sx meint erfindungsgemäß den Zeitabstand zu der jeweils vorherigen Speicherzelle Sx-i . Wenn zu dem Zeitpunkt tx die Speicherzelle Sx und zu dem Zeitpunkt tx+1 die Speicherzelle Sx+i jeweils einen Spannungswert speichert, so berechnet sich der lokale Zeitabstand für die Speicherzelle x+l nach ΔΤΧ+1 = tx+1 - tx.
[0052] Für die erste lokale Kalibrierung kann ein beliebiges Signal verwendet werden, das konstante und zumindest annähernd lineare Steigungen aufweisen muss. Dieses Signal wird in den Speicherzellen gespeichert und dann digitalisiert. Die digitalisierten Spannungswerte der Speicherzellen, in denen Signalabschnitte gespeichert wurden, die den steigenden oder den fallenden Flanken entsprechen, werden wie folgt für die Bestimmung von T|0C verwendet: [0053] Für jede derartige Speicherzelle Sx wird die Spannungsdifferenz ΔΙΙΧ zu der unmittelbar vorhergehenden Speicherzelle Sx-i berechnet. Wenn die Anzahl dieser Speicherzellen Sx gleich n ist, also x von 1 bis n läuft, so gilt die Entsprechung:
Σ ΔΙΙΧ (x = 1 bis n) Λ= Σ ΔΤΧ (1 )
[0054] Daraus berechnen sich die einzelnen lokalen Zeitabstände Tx wie folgt:
ΔΤΧ · ΣΔΙΙΧ = ΔΙΙΧ · n/fab, (2) wobei fab die Abtastfrequenz ist, die in erster Näherung als im Mittel konstant angesehen werden kann.
[0055] Dieses Verfahren wird ggf. solange wiederholt, bis für jede Speicherzelle Sx einmal ein ΔΤΧ bestimmt wurde.
[0056] Bei dem einstufigen Verfahren wird dagegen zunächst für jede Speicherzelle ein T|0C geschätzt, wobei aus der vom Hersteller des AMA angegebenen oder aus der aus den Bauteildaten geschätzten Abtastfrequenz fab nach der Beziehung T|0C = 1/fab ein für jede Speicherzelle identischer Schätzwert berechnet werden kann.
[0057] Für beide Verfahren werden dann die geschätzten oder in der ersten Stufe bestimmten T|0C mit Hilfe des zweiten periodischen Signals verfeinert, das dazu eine konstante Periodendauer T2 und zumindest abschnittsweise auch eine lineare Steigung aufweisen muss.
[0058] Dabei werden für dasselbe Signal mehrfach nacheinander Signalabschnitte in dem AMA gespeichert und digitalisiert.
[0059] Die digitalisierten Spannungswerte eines Signalabschnittes können dabei sofort ausgewertet und/oder für eine spätere Weiterverarbeitung zwischengespeichert werden. [0060] Das erfindungsgemäße Verfahren sieht daher in einem Ausführungsbeispiel vor, dass zunächst viele Signalabschnitte digitalisiert und gespeichert werden, bevor die gespeicherten digitalisierten Spannungswerte für die Kalibrierung verwendet werden.
[0061] In einem anderen Ausführungsbeispiel werden die digitalisierten Spannungswerte gleich für die Kalibrierung verwendet und ggf. nur die Korrekturwerte für die betreffenden Speicherzellen gespeichert.
[0062] Aus den digitalisierten Spannungswerten für die betreffenden Signalabschnitte wird dann mehrfach ein globaler Zeitabstand Tgiob zwischen zwei nicht unmittelbar nebeneinander liegenden Speicherzellen Sx und Sy bestimmt und dazu verwendet, die lokalen Zeitabstände iterativ zu verbessern.
[0063] Schritt c) ist dabei so zu verstehen, dass eine Korrektur auch dazu führen kann, dass ein im vorhergehenden Schritt ermittelte lokale Zeitabstand T|0C nicht verändert wird, weil die Korrektur mit einem Korrekturfaktor K=1 erfolgt.
[0064] Dieses Verfahren wird iterativ durchgeführt.
[0065] Dabei ist es bevorzugt, wenn in Schritt c) die lokalen Zeitabstände der Speicherzellen korrigiert werden, die dem globalen Zeitabstand Tgiob zugeordnet sind.
[0066] Speicherzellen, die einem globalen Zeitabstand Tgiob zugeordnet sind, meint erfindungsgemäß die Speicherzellen zwischen der ersten Speicherzelle Sx und der letzten (zweiten) Speicherzelle Sy einschließlich der letzten (zweiten) Speicherzelle Sy. Dem globalen Zeitabstand Tgiob für die Speicherzellen S10 bis S2o sind also 10 Speicherzellen zugeordnet, nämlich Sn bis einschließlich S2o, und damit die lokalen Zeitabstände ATn bis einschließlich AT2o-
[0067] Die lokalen Zeitabstände Ttoc für die dem jeweiligen globalen Zeitabstand Tgiob zugeordneten Speicherzellen werden dann korrigiert. [0068] Schritt d) ist dann so zu verstehen, dass entweder zunächst mehrere globale Zeitabstände Tgiob in Schritt b) ermittelt und danach in Schritt c) die lokalen Zeitabstände T|0C korrigiert werden, die den mehreren globalen Zeitabstand Tgiob zugeordnet sind, oder immer abwechselnd ein globaler Zeitabstand Tgiob in Schritt b) ermittelt und danach mit dem einen globalen Zeitabstand Tgiob in Schritt c) die lokalen Zeitabstände T|0C korrigiert werden, die dem einen globalen Zeitabstand Tgiob zugeordnet sind.
[0069] Dabei ist es bevorzugt, wenn das erste Signal ausgewählt ist aus der Gruppe, die aus Sägezahnsignalen, Trapezsignalen, Dreiecksignalen und Sinussignalen besteht.
[0070] Diese Signale weisen alle eine konstante Steigung aus, sind also für die grobe Bestimmung von T|0C im Schritt a) geeignet. Die Erfinder haben herausgefunden, dass sogar ein Clock-Signal, das einem Trapezsignal mit sehr steilen Flanken entspricht, für Schritt a) verwendet werden kann.
[0071] Besonders bevorzugt wird als erstes und zweites Signal jedoch ein Sinus-Signal verwendet, weil es nicht nur sehr stabil und genau zu erzeugen ist, sondern an den beiden Nulldurchgängen auch konstante und hinreichend lineare Flanken aufweist.
[0072] Allgemein ist es bevorzugt, wenn die Periodendauer T2 des zweiten Signals kleiner ist als die Summe aller lokalen Zeitabstände T|0C, vorzugsweise mindestens 10 Mal kleiner ist.
[0073] Hier ist von Vorteil, dass nicht alle Speicherzellen innerhalb einer Periode des zweiten Signales liegen, so dass bei verschiedenen Messungen dieselben Signalabschnitte des zweiten Signals von unterschiedliche Speicherzellen gespeichert werden.
[0074] Je kürzer die Periodendauer T2 ist, desto mehr Nulldurchgänge können bei einer Messung in dem AMA gespeichert und analysiert werden, und umso schneller kann die Kalibrierung abgeschlossen werden. [0075] Weiter ist es bevorzugt, wenn der globale Zeitabstand Tgiob der Periodendauer T2 oder einem Vielfachen (m) der Periodendauer T2 des zweiten Signals entspricht.
[0076] Hier ist von Vorteil, dass zwischen Sx und Sy zumindest eine volle Periode des zweiten Signals liegt, so dass die in Sx und Sy gespeicherten Spannungen auf verschiedenen Flanken liegen, die jedoch dieselbe Steigungsrichtung aufweisen.
[0077] Dies hat zum einen den Vorteil, dass Messungen an Flanken gleicher Steigung ausgewertet werden, weil die Erfinder festgestellt haben, dass steigende und fallende Flanken sich bezüglich der Zeitabstände unterscheiden. Zwischen dem Nulldurchgang einer steigenden und einer fallenden Flanke eines Sinus-Signals liegt nicht genau die Hälfte von T2, während zwischen den Nulldurchgängen von Flanken gleicher Steigung genau T2 oder ein vielfaches davon zu messen ist. Dies liegt an dem Signalverlauf.
[0078] Ferner ist von Vorteil, dass der Wert des globalen Zeitabstandes Tgiob genau bestimmt wird, er entspricht T2 oder einem Vielfachen (m) von T2.
[0079] Allgemein ist es bevorzugt, wenn der globale Zeitabstand Tgiob unter Verwendung des in der zweiten Speicherzelle Sy und des in der ersten Speicherzelle Sx gespeicherten und dann digitalisierten Spannungswertes Ux bzw. Uy, der Periodendauer T2, des lokalen Zeitabstandes ATx für die erste Speicherzelle Sx und/oder des lokalen Zeitabstandes ATy für die zweite Speicherzelle Sy erfolgt.
[0080] Bei dieser Bestimmung des globalen Zeitabstandes Tgiob ist von Vorteil, dass die lokalen Zeitabstände Ttoc aus der Schätzung, der lokalen Kalibrierung bzw. aus der in der Iteration vorhergehenden globalen Kalibrierung verwendet werden, um eine lineare Interpolation an einem oder beiden„Enden" des globalen Zeitabstandes Tgiob durchzuführen. [0081] Bei Interpolation nur bei Sy oder Sx ist weiter von Vorteil, dass nur der Fehler einer Interpolation in die Berechnung von Tgiob eingeht.
[0082] Nachdem Tgiob so bestimmt wurde, können die zugeordneten T|0C korrigiert werden.
[0083] Eine Lösung umfangreicher linearer Gleichungssysteme ist damit nicht erforderlich.
[0084] Dabei ist es bevorzugt, wenn der globale Zeitabstand für erste und zweite Speicherzellen Sx und Sy bestimmt wird, deren digitalisierte Spannungswerte Ux bzw. Uy innerhalb eines vorgegebenen Spannungsintervals voneinander abweichen oder unmittelbar oberhalb eines vorgegebenen Vergleichswertes liegen.
[0085] Diese Maßnahme stellt sicher, dass für die Bestimmung des globalen Zeitabstandes Tgiob an den beiden Enden bei Sx und Sy Spannungswerte gespeichert haben, die etwa auf dem gleichen Bereich der unterschiedlichen Flanken gleicher Steigungsrichtung liegen, so dass der zeitliche Abstand zwischen Sy und Sx sehr nahe bei T2 oder ein ganzzahligen Vielfachen (m) von T2 liegt.
[0086] Wird nur an einem Ende des globalen Zeitabstandes Tgiob interpoliert, soll vorzugsweise zumindest einer der beiden Spannungswerte nahe Null liegen.
[0087] Dabei ist es bevorzugt, wenn der globale Zeitabstand Tgiob unter Verwendung der Spannungsdifferenz zwischen dem in der ersten Speicherzelle Sx und in der unmittelbar vorhergehenden Speicherzelle Sx-i gespeicherten Spannungswert Ux bzw. Ux-i und/oder unter Verwendung der Spannungsdifferenz zwischen dem in der zweiten Speicherzelle Sy und in der unmittelbar vorhergehenden Speicherzelle Sy-i gespeicherten Spannungswert Uy bzw. Uy-i bestimmt wird.
[0088] Wenn Ux = Uy ist, ist der zeitliche Abstand zwischen Sx und Sy genau gleich T2 oder einem Vielfachen (m) von T2. Wenn Ux ungleich Uy ist, weicht der zeitliche Abstand zwischen Sx und Sy um ein At von T2 oder einem Vielfachen (m) von T2 ab, wobei At durch Interpolation anhand der Spannungsdifferenz bei Sx und/oder Sy wie folgt bestimmt wird:
At . (Uy - Uy-i ) = Ux » ATy (3) ATx,y = m · T2 + At, (4) wobei m =1 , 2, 3, ... ist.
[0089] Dabei ist es bevorzugt, wenn in Schritt c) die zugeordneten lokalen Zeitabstände T|0C mit einem Korrekturfaktor K multipliziert werden, der dem Verhältnis zwischen dem jeweiligen globalen Zeitabstand ATx y und der Summe der zuvor bestimmten lokalen Zeitabstände T|0C für die dem globalen Zeitabstand ATx y zugeordneten Speicherzellen Sx bis Sy entspricht.
K = ATx y/ Σ ATn (n = x+1 bis y) (5)
ATxcorr = K · ATX (6)
[0090] Auf diese Weise werden die T|0C iterativ immer wieder korrigiert, bis sie gegen einen Endwert konvergieren, was an einer schmaler werdenden Gaußverteilung erkennbar ist.
[0091] Allgemein ist es bevorzugt, wenn das erste und/oder das zweite Signal innerhalb einer Periodendauer zumindest eine positive und zumindest eine negative Flanke mit linearer Steigung aufweist, und wenn vorzugsweise in Schritt a) die lokalen Zeitabstände T|0C zumindest einmal für die positive Flanke und zumindest einmal für die negative Flanke ermittelt werden, und aus den so bestimmten lokalen Zeitabständen T|0C für jede Speicherzelle Sx ein gemittelter lokaler Zeitabstand T|0C für die jeweilige
Speicherzelle Sx berechnet wird. [0092] Weil die Bestimmung von T|0C auch vom Vorzeichen der Steigung abhängt, wird so ein guter Mittelwert bestimmt, der für beide Steigungsrichtungen verwendet werden kann.
[0093] Alternativ wird die der Erfindung zugrunde liegende Aufgabe bei dem eingangs erwähnten Verfahren gelöst durch die Schritte: e) mit Hilfe zumindest eines in den Signaleingang eingespeisten und in allen Speicherzellen Sx gespeicherten periodischen Signals, das eine bekannte Periodendauer T2 und zumindest abschnittsweise eine lineare Steigung aufweist, wird zumindest ein globaler Zeitabstand ATx y zwischen einer ersten Speicherzelle Sx und einer nicht unmittelbar benachbarten zweiten Speicherzelle Sy ermittelt, f) Schritt e) wird wiederholt bis k globale Zeitabstände ATx y für verschiedene Kombinationen von Sx und Sy bestimmt wurden, und g) aus den k bestimmten globalen Zeitabständen ATx y werden n lokale Zeitabstände Ttoc berechnet, wobei davon Gebrauch gemacht wird, dass jeder globale Zeitabstand ATx y der Summe der lokalen Zeitabstände Ttoc der Speicherzellen Sx+i bis Sy entspricht, die dem jeweiligen globalen Zeitabstand ATx y zugeordnet sind, wobei vorzugsweise k»n ist.
[0094] Vorzugsweise wird Schritt e) für zumindest zwei Signale mit unterschiedlicher Periode T2 durchgeführt, dann jeweils der globale Zeitabstand ATx y bestimmt und aus den verschiedenen gemessenen globalen Zeitabständen ATx y ein gewichteter Mittelwert berechnet wird, der in Schritt g) verwendet wird.
[0095] Die Erfindung schafft somit auch ein Verfahren, bei dem eine Abwandlung der globalen Kalibrierung verwendet wird. Es werden für viele Signale mit unterschiedlichen aber genau bekannten Periodendauern T2sig jeweils viele globale Zeitabstände Tgiob bestimmt, ohne dass an den Enden von Tgiob interpoliert wird. Vielmehr wird ein Mittelwert gebildet, indem jeder globale Zeitabstand Tgiob für Sx und Sy aus vielen lokalen Zeitabständen ATx y für unterschiedliche Signale mit verschiedenen Periodendauern T2sig berechnet wird.
[0096] Für die unterschiedlichen Signale können die globalen Zeitabstände ATx,y verschieden sein, weshalb eine Mittelwertbildung erfolgt.
[0097] Es werden hier beispielsweise 40 Sinus-Signale mit unterschiedlichen T2 jeweils 1000 Mal gespeichert und digitalisiert, und dann für gegebene Sx und Sydie gewichteten Mittelwerte gebildet.
[0098] Wenn beispielsweise für die Speicherzellen S25 und S94 90 Mal ein globaler Zeitabstand ΔΤ25, 95 von Ta und 10 mal ein globaler Zeitabstand von Tb gemessen wurde, so berechnet sich der gewichtete Mittelwert nach:
ΔΤ25, 95 = (90 · Ta + 10 · Tb) / 100 (7)
[0099] Als erste Speicherzelle Sx werden dabei vorzugsweise solche Speicherzellen verwendet, in denen ein Spannungswert Ux gespeichert ist, der unmittelbar vor oder nach einem Nulldurchgang, also vor oder nach einem Vorzeichenwechsel in dem gespeicherten und digitalisierten Signalabschnitt liegt, und vorzugsweise innerhalb eines vorbestimmten Fehlerabstandes zu dem Spannungswert des Nulldurchgangs liegt.
[00100] Als zweite Speicherzellen werden vorzugsweise solche Speicherzellen verwendet, in denen ein Spannungswert Uy gespeichert ist, der innerhalb eines vorbestimmten Fehlerabstandes zu Ux und auf einem Signalabschnitt mit gleicher Steigungsrichtung liegt.
[00101] Zwischen Sx und Sy liegt dann eine ganzzahlige Anzahl m von Signalperioden T2sig, wobei diese Anzahl m der Signalperioden T2sig anhand der Vorzeichenwechsel bestimmt wird, die zwischen Sx und Sy erfolgen. Je zwei Vorzeichenwechsel entsprechen einer Signalperiode T2. [00102] Der globale Zeitabstand ATx y ist dann gleich m · T2sig und gleich der Summe der zugeordneten lokalen Zeitabstände AT|0C.
[00103] Auf diese Weise werden viele (k) globale Zeitabstände Tgiob für unterschiedliche Kombinationen von zwei auseinanderliegenden Speicherzellen Sx und Sy bestimmt. Damit wird dann folgendes lineare Gleichungssystem mit k Gleichungen gelöst, um alle n lokalen Zeitabstände T|0C zu bestimmen.
ATx,y = ATX + ATX+1 + ATx+2 + . . . ATy-2 + ATy-1 + ATy = mx,y · T2sig
(8)
ATp,q = ATP + ATP+1 + ATp+2 + . . . ATq-2 + ATq-1 + ATq = mp q · T2sig
[00104] Dieses lineare Gleichungssystem wird für zumindest so viele verschiedene globale Zeitabstände Tgiob aufgestellt, so dass die einzelnen lokalen Zeitabstände T|0C bestimmt werden können.
[00105] Da für die Anwendung der Formel (8) globale Zeitabstände vorliegen müssen, könnten alternativ auch hier die Formeln (5) und (6) angewendet werden, wenn für alle T|0C angenommen wird, dass sie 1/fa entsprechen, oder wenn von zuvor berechneten T|0C ausgegangen wird.
[00106] Die für die Bestimmung von Tgiob herangezogenen Spannungswerte Ux und Uy liegen sehr nahe bei der kalibrierten Nulllinie, weshalb die Bestimmung von Tgiob sehr exakt ist, obwohl an den Enden von Tgiob nicht interpoliert wird.
[00107] Allgemein ist es bevorzugt, wenn aus der Summe der lokalen Zeitabstände T|0C eine Abtastfrequenz fab für die Steuerschaltung bestimmt wird.
[00108] Hier ist ausgenutzt, dass zwar anfänglich mit der Abtastfrequenz fab gearbeitet wird, die sich aus der vom Hersteller des AMA angegebenen oder aus der aus den Bauteildaten geschätzten Abtastfrequenz fab ergibt, dass aber bei der daraufhin erfolgenden Bestimmung aller lokalen Zeitabstände Ttoc diese Abtastfrequenz nicht mehr benötigt wird, so dass die bestimmten lokalen Zeitabstände nicht durch den anfänglichen Wert der Abtastfrequenz fab beeinflusst werden.
[00109] Durch nachstehende Beziehung lässt sich die Abtastfrequenz fab genauer bestimmen als sie aus den Herstellerangaben entnehmbar ist:
Σ ΔΤχ/ η (x = 1 bis n) = 1 / fab , (9) wobei n der Anzahl der Speicherzellen in dem AMA entspricht.
[00110] Da auf die n-te Speicherzelle unmittelbar wieder die erste Speicherzelle folgt, die Speicherzellen also zyklisch beschrieben wird, geht hier n und nicht (n-1 ) in die Berechnung von fab ein.
[00111] Die lokalen Zeitabstände Ttoc werden mit Hilfe einer Mess- und Auswerteeinheit kalibriert, die zumindest ein, in der regle viele hundert sinusförmige Signale an den Signaleingang angelegt, in den Speicherzellen speichert und dann digitalisiert und nach dem oben beschriebenen Verfahren auswertet, um die lokalen Zeitabstände T|0C zu kalibrieren.
[00112] Vor diesem Hintergrund betrifft die vorliegende Erfindung auch ein Computerprogramm zur Durchführung des neuen Verfahrens und einen Datenträger mit einer ausführbaren Version des Computerprogramms.
[00113] Wegen der großen Anzahl an erforderlichen Messungen und Rechenoperationen ist das neue Verfahren nicht von Hand durchzuführen. Dem Programm müssen lediglich die Fehlerabstände und ggf. der erste Wert für die Abtastfrequenz fab eingegeben werden. [00114] Wenn die Kanäle des Speicherarrays für eine bestimmte Abtastfrequenz fab kalibriert wurden, werden entweder die Werte der so korrigierten lokalen Zeitabstände T|0C in einem Datenspeicher abgelegt, oder es werden Korrekturwerte für die lokalen Zeitabstände T|0C bestimmt und gespeichert, die beispielsweise die Abweichung von einem angenommenen lokalen Zeitabstand T|0C angeben, der für alle Speicherzellen als konstant angenommen wird.
[00115] Vor diesem Hintergrund betrifft die vorliegende Erfindung auch ein analoges Speicherarray mit einer Anzahl (n) von selektiv mit einem Signaleingang verbindbaren Speicherzellen und einer Steuerschaltung, die zeitlich nacheinander und vorzugsweise zyklisch die Speicherzellen so ansteuert, dass jede Speicherzelle mit einem lokalen Zeitabstand T|0C zu der unmittelbar vorhergehenden Speicherzelle einen Spannungswert eines in den Signaleingang eingespeisten Signals speichert, wobei die in den Speicherzellen gespeicherten Spannungswerte zeitlich nacheinander digitalisiert werden, und mit einem Datenspeicher, in dem nach dem neuen Verfahren bestimmte, korrigierte Wert oder Korrekturwerte für die lokalen Zeitabstände gespeichert sind.
[00116] Weitere Vorteile ergeben sich aus der Beschreibung und der beigefügten Zeichnung.
[00117] Es versteht sich, dass die vorstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
[00118] Ausführungsbeispiele der Erfindung sind in der beigefügten Zeichnung dargestellt und werden in der nachfolgenden Beschreibung näher erläutert. Es zeigen:
Fig. 1 eine schematische Darstellung eines analogen Speicherarrays (AMA);
Fig. 2 eine schematische Darstellung von zwei Inverterblöcken aus der Steuerschaltung für das Speicherarray aus Fig. 1 ; Fig. 3 eine schematische Darstellung eines in dem Speicherarray abgelegten Sinus-Signals, und
Fig. 4 eine vergrößerte Darstellung des Sinus-Signals aus Fig. 3, ausschnittsweise im Bereich der ansteigenden Flanken.
[00119] In Fig. 1 ist schematisch ein analoges Speicherarray 10 mit beispielhaft neun Speicherzellen 1 1 gezeigt. Tatsächlich haben derartige Speicherarrays viele Hundert Speicherzellen 1 1 , z.B. 1024. Jede Speicherzelle 1 1 wird nachfolgend auch als Sx bezeichnet, wobei x die Nummer der Speicherzelle 1 1 in der Abfolge bezeichnet, also von 1 bis 1024 läuft.
[00120] Jede Speicherzelle 1 1 ist parallel mit einem Signaleingang 12 und einem Signalausgang 14 verbunden. Ferner ist jede Speicherzelle 1 1 mit einem Schieberegister 15 verbunden, in das die in den Speicherzellen 1 1 gespeicherten Spannungen parallel umgeladen werden.
[00121] Aus dem Schieberegister 15 werden die Spannungen dann mit einem Taktsignal 16 seriell mit einen Analog-Digital-Wandler 17 ausgelesen und dort digitalisiert.
[00122] Das Speicherarray 10 umfasst ferner eine Steuerschaltung 18, die zyklisch und zeitlich nacheinander die Speicherzellen 1 1 so ansteuert, dass sie mit einem lokalen Zeitabstand Ttoc zu der unmittelbar vorhergehenden Speicherzelle 1 1 einen Spannungswert eines in den Signaleingang 12 eingespeisten Signals speichert.
[00123] Die Speicherzellen 1 1 werden so über die Steuerschaltung 18 zyklisch mit einer Abtastfrequenz fab immer wieder neu beschrieben, die zuvor gespeicherten Spannungswerte werden also permanent überschrieben.
[00124] Die Abtastfrequenz fab ist dabei deutlich größer als die Frequenz des Taktsignals 16. [00125] Die Abtastfrequenz fab wird durch eine ringförmige Kette aus Invertern 19 bestimmt, in der für jede Speicherzelle 1 1 ein Inverterblock 21 mit zwei Invertern 19 vorgesehen ist, wie dies in Fig. 2 gezeigt ist.
[00126] Der jeweils erste Inverter 19 ist als UND-Gatter 22 ausgebildet. Der erste Eingang 23 des UND-Gatters 22 ist mit dem Ausgang des zweiten Inverters 19 in dem vorhergehenden Inverterblock 22 verbunden. Durch diese in sich geschlossene Inverter- Kette wandert eine Signalwelle, wenn an dem zweiten Eingang 24 jedes UND-Gatters 22 ein Freigabesignal anliegt.
[00127] Die Geschwindigkeit, mit der die Signalwelle durch die Inverter-Kette wandert, hängt von der Umschaltzeit ab, die die einzelnen Inverter 19 benötigen, um einen Signalwechsel an ihrem Eingang als Signalwechsel an ihrem Ausgang weiterzugeben.
[00128] Zwischen den beiden Invertern 19 in jedem Inverterblock 21 ist ein N MOS-Transistor 25 angeordnet, der als spannungsgesteuerter Widerstand arbeitet. Dieser Widerstand bildet mit der parasitären Eingangskapazität des folgenden Inverters ein RC-Glied, das als variables Verzögerungsglied für die durch die Inverter-Kette wandernde Signalwelle dient.
[00129] An dem Ausgang des jeweils zweiten Inverters 19 in einem Inverterblock 21 wird so ein Schreibsignal 27 für die zugeordnete Speicherzelle 1 1 erzeugt, das die Speicherzelle 1 1 mit dem Signaleingang 12 verbindet, an dem das zu speichernde und digitalisierende analoge Signal anliegt.
[00130] Durch entsprechende Einstellung der Steuerspannung für die NMOS- Transistoren wird so ein auch als Domino-Welle bezeichnetes Schreibsignal 27 erzeugt, das mit einer Abtastfrequenz fab zwischen einigen 100 MHz und mehreren GHz durch die Inverter-Kette wandert. [00131] Das Speicherarray 10 kann mehre Kanäle umfassen, in denen jeweils eine Anzahl von Speicherzellen 1 1 angeordnet ist, wobei alle Kanäle von der Steuerschaltung 18 gesteuert werden.
[00132] Aufgrund der Bauteilstreuung bei den Invertern 19 und NMOS- Transistoren 25 sind die lokalen Zeitabstände T|0C zwischen den aufeinanderfolgenden Schreibsignalen 27 von je zwei benachbarten Inverterblöcken 21 zwar fest aber nicht äquidistant. Dies bedeutet, dass ein an den Signaleingang 12 angelegtes Signal nicht äquidistant abgetastet wird, sondern dass der in den Speicherzellen 1 1 gespeicherte Signalabschnitt in der Zeitachse nicht linear ist.
[00133] Daher müssen die lokalen Zeitabstände T|0C kalibriert werden, was mit Hilfe einer Mess- und Auswerteeinheit erfolgt, die ein sinusförmiges Signal 30 an den Signaleingang 12 angelegt, in den Speicherzellen 1 1 gespeichert und dann digitalisiert und auswertet.
[00134] Fig. 3 zeigt eine Darstellung der digitalisierten Spannungswerte U über der Zeitachse t. Mit 31 ist die erste Speicherzelle 1 1 in dem analogen Speicherarray 10 und mit 32 die letzte Speicherzelle 1 1 bezeichnet.
[00135] Den beiden Speicherzellen 31 und 32 entsprechen die Spannungswerte
[00136] Zwei weitere Speicherzellen sind mit 33 und 34 bezeichnet, die jeweils genau die steigende Flanke 35 bzw. 36 des Signals 30 im Nulldurchgang gespeichert haben. Zwischen den Speicherzellen 33 und 34 weist das Signal 30 also einen globalen Zeitabstand Tgiob auf, der der Periodendauer T2 des Signals 30 entspricht.
[00137] Wird angenommen, dass zwischen den Speicherzellen 33 und 34 insgesamt 99 weitere Speicherzellen 1 1 liegen, würde das Signal 30 in Hundert Spannungswerte aufgeteilt, die im Idealfall jeweils zu dem vorherigen Spannungswert einen identischen lokalen Zeitabstand Ttoc aufweisen würden, der 1/100 von Tgiob betragen würde. [00138] Aus den zuvor ausführlich erörterten Gründen sind die lokalen
Zeitabstände T|0C zwar fest aber nicht äquidistant. Das bedeutet, dass die Speicherzellen 33 und 34 nicht beide genau im Nulldurchgang der Flanken 35 bzw. 36 liegen. Tatsächlich ist es sogar so, dass weder die Speicherzelle 33 noch die Speicherzelle 34 exakt im Nulldurchgang liegen werden.
[00139] Diese Situation ist in Fig. 4 gezeigt, wo in stark vergrößertem Maßstab zwei positive Flanken 35 und 36 des Signals 30 gezeigt sind, die im Nulldurchgang zueinander einen zeitlichen Abstand von T2 oder m · T2 aufweisen. Weder die Speicherzelle Sx noch die Speicherzelle Sy liegen genau im Nulldurchgang, sondern bei den positiven Spannungswerten Ux bzw. Uy.
[00140] Die Mess- und Auswerteeinheit sucht jetzt die Speicherzelle mit dem Spannungswert, der auf der ansteigenden Flanke am dichtesten beim Nulldurchgang liegt, dies ist die Speicherzelle Sx, weil die Speicherzelle Sx-i einem Spannungswert Ux-i entspricht, der absolut größer ist als Ux.
[00141] Dann sucht die Mess- und Auswerteeinheit auf einer der nachfolgenden steigenden Flanke 36 die Speicherzelle mit dem Spannungswert, der dem Spannungswert Ux an nächsten kommt, das ist die Speicherzelle Sy.
[00142] Im vorliegenden Fall sei angenommen, dass die Flanke 36 von der Flanke 35 um eine Periodendauer T2 beabstandet ist. Sy könnte auch m Periodendauern T2 von Sx entfernt liegen, was anhand der Nulldurchgänge des Signals 30 zwischen Sx und Sy automatisch ermittelt wird.
[00143] Damit Sx und Sy im linearen Bereich des Signals 30 liegen, wird ferner in Abhängigkeit von dem gesamten Spannungshub des Signals 30 ein Fehlerbereich angegeben, der bei einem Spannungshub von 1 Volt beispielsweise bei 120 mV liegt.
[00144] Nur innerhalb des Fehlerbereichs vom Nulldurchgang abweichende Spannungen Ux und nur innerhalb des Fehlerbereichs von dem Spannungswert Ux abweichende Spannungswerte Uy werden bei der Auswertung gemäß dem Gleichungssystem (8) berücksichtigt.
[00145] Obwohl der globale Zeitabstand ATx y zwischen den Speicherzellen Sx und Sy nicht exakt m · T2 (m=1 , 2, 3, 4) entspricht, führt die Lösung des oben erklärten linearen Gleichungssystems (8) dennoch dazu, dass die einzelnen T|0C mit sehr großer Genauigkeit bestimmt werden können.
[00146] Dazu werden beispielsweise vierzig Signale 30 mit unterschiedlichen Periodendauern T2 jeweils 1000 Mal auf die obige Weise analysiert, wobei für ein Speicherarray 10 mit n Speicherzellen 1 1 k » n verschiedene globale Zeitabstände Tgiob bestimmt werden, die in das lineare Gleichungssystem (8) eingehen.
[00147] Gemäß der obigen Gleichung (7) werden für die einzelnen globalen Zeitabstände Tgiob zuvor noch gewichtete Mittelwerte berechnet.
[00148] Auf diese Weise konnten die Erfinder einen DRS4-Chip mit einer Standardabweichung für die einzelnen Ttoc von weniger als 4,26 ps kalibrieren. Die einzelnen T|0C sind dabei < 100 fs genau bestimmt. Bei Zeitmessungen mit einem erfindungsgemäß kalibrieren DRS4 ist für einen beliebigen zeitlichen Abstand zwischen zwei idealen Signalen die Zeitauflösung < 4,26 ps.
[00149] Alternativ kann für die Situation der Fig. 4 auch der globale Zeitabstand zwischen den Speicherzellen Sx und Sy genauer bestimmt werden.
[00150] Der Spannungswert Ux für die Speicherzelle Sx liegt zwischen den Spannungswerten Uy-i und Uy für die Speicherzellen Sy-i und Sy. Gemäß dem oben erklärten Gleichungssystem (3) bis (6) wird durch lineare Interpolation das At bestimmt, um das der globale Zeitabstand ATx y größer ist als m · T2 (m= 1 , 2, 3 ...). [00151] Mit diesem globalen Zeitabstand Tgiob wird dann der Korrekturfaktor K bestimmt, mit dem die einzelnen lokalen Zeitabstände Ttoc für die Speicherzellen Sx bis Sy durch Multiplikation korrigiert werden.
[00152] Nach jeder Bestimmung eines globalen Zeitabstandes Tgiob werden also bei dieser Variante die zugeordneten lokalen Zeitabstände T|0C korrigiert, bis sie gegen einen Endwert mit schmaler Gaußverteilung konvergieren.
[00153] Bevor dieses Iterationsverfahren das erste Mal durchgeführt wird, müssen für die Ausgangswerte für die lokalen Zeitabstände T|0C Werte festgelegt werden. Sie können dazu aus der vom Hersteller des AMA angegebenen oder aus der aus den Bauteildaten geschätzten Abtastfrequenz fab nach der Beziehung T|0C = 1/fab berechnet oder nach den oben beschriebenen Gleichungen (1 ) und (2) messtechnisch ermittelt werden.
[00154] Aus den nach einem der beiden Verfahren bestimmten lokalen Zeitabständen T|0C kann dann gemäß obiger Gleichung (9) noch die tatsächliche Abtastfrequenz fab berechnet werden.
[00155] Auf diese Weise wird für jeden Kanal des Speicherarrays 10 ein Satz von T|0C bestimmt, der die tatsächliche Zeitachse des AMA 10 für eine gegebene Abtastfrequenz wiederspiegelt und der in einem Datenspeicher abgelegt wird.

Claims

Patentansprüche
1 . Verfahren zur Kalibrierung eines analogen Speicherarrays (10) mit einer Anzahl (n) von selektiv mit einem Signaleingang (12) verbindbaren Speicherzellen (1 1 ) und einer Steuerschaltung (18), die zeitlich nacheinander und vorzugsweise zyklisch die Speicherzellen (1 1 ) so ansteuert, dass jede Speicherzelle (1 1 ) mit einem lokalen Zeitabstand T|0C zu der unmittelbar vorhergehenden Speicherzelle (1 1 ) einen Spannungswert eines in den Signaleingang (12) eingespeisten Signals speichert, wobei die in den Speicherzellen (1 1 ) gespeicherten Spannungswerte zeitlich nacheinander digitalisiert werden, mit den Schritten:
a) für jede Speicherzelle wird ein lokaler Zeitabstand T|0C bestimmt, wobei vorzugsweise mit Hilfe eines in den Signaleingang eingespeisten und in allen Speicherzellen gespeicherten ersten Signals, das zumindest abschnittsweise eine konstante Steigung aufweist, eine erste Kalibrierung erfolgt, in der für jede Speicherzelle ein lokaler Zeitabstand T|0C ermittelt wird, b) mit Hilfe eines in den Signaleingang eingespeisten und in allen Speicherzellen gespeicherten zweiten periodischen Signals, das eine bekannte Periodendauer T2 und zumindest abschnittsweise eine lineare Steigung aufweist, erfolgt eine Nachkalibrierung, in der zumindest einmal zwischen einer ersten Speicherzelle Sx und einer nicht unmittelbar benachbarten zweiten Speicherzelle Sy ein globaler Zeitabstand Tx y ermittelt wird, c) zumindest einige der in dem vorherigen Schritt ermittelten lokalen Zeitabstände T|0C werden unter Verwendung des globalen Zeitabstandes Tgiob korrigiert, und d) die Schritte b) und c) werden wiederholt, bis zumindest 50% der lokalen Zeitabstände zumindest einmal korrigiert wurden.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass in Schritt c) die lokalen Zeitabstände der Speicherzellen korrigiert werden, die dem globalen Zeitabstand zugeordnet sind.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das erste Signal ausgewählt ist aus der Gruppe, die aus Sägezahnsignalen, Trapezsignalen, Dreiecksignalen und Sinussignalen besteht.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das zweite Signal das erste Signal ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Periodendauer T2 des zweiten Signals kleiner ist als die Summe aller lokalen Zeitabstände Tioc, vorzugsweise mindestens 10 mal kleiner ist.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der globale Zeitabstand der Periodendauer T2 oder einem Vielfachen der Periodendauer T2 des zweiten Signals entspricht.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der globale Zeitabstand Tgiob unter Verwendung des in der zweiten Speicherzelle Sy und des in der ersten Speicherzelle Sx gespeicherten und dann digitalisierten Spannungswertes U, der Periodendauer T2, des lokalen Zeitabstandes ΔΤΧ für die erste Speicherzelle Sx und/oder des lokalen Zeitabstandes ATy für die zweite Speicherzelle Sy erfolgt.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der globale Zeitabstand für erste und zweite Speicherzellen Sx und Sy bestimmt wird, deren gespeicherte Spannungswerte Ux und Uy innerhalb eines vorgegebenen Spannungs- intervals voneinander abweichen oder unmittelbar oberhalb eines vorgegebenen Vergleichswertes liegen.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass der globale Zeitabstand Tgiob unter Verwendung der Spannungsdifferenz zwischen dem in der ersten Speicherzelle Sx und in der unmittelbar vorhergehenden Speicherzelle Sx-i gespeicherten Spannungswert Ux bzw. Ux-i und/oder unter Verwendung der Spannungsdifferenz zwi- sehen dem in der zweiten Speicherzelle Sy und in der unmittelbar vorhergehenden Speicherzelle Sy-i gespeicherten Spannungswert Uy bzw. Uy-i bestimmt wird.
10. Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass in Schritt c) die lokalen Zeitabstände Ttoc mit dem Verhältnis zwischen dem jeweiligen globalen Zeitabstand ATx,y und der Summe der zuvor bestimmten lokalen Zeitabstände T|0C für die dem globalen Zeitabstand ATx,y zugeordneten Speicherzellen Sx bis Sy korrigiert werden.
1 1. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass das erste und/oder das zweite Signal innerhalb einer Periodendauer zumindest eine positive und zumindest eine negative Flanke mit linearer Steigung aufweist.
12. Verfahren nach Anspruch 1 1 , dadurch gekennzeichnet, dass in Schritt a) die lokalen Zeitabstände T|0C zumindest einmal für die positive Flanke und zumindest einmal für die negative Flanke ermittelt werden, und aus den so bestimmten lokalen Zeitabständen T|0C für jede Speicherzelle Sx ein gemittelter lokaler Zeitabstand T|0C für die jeweilige Speicherzelle Sx berechnet wird.
13. Verfahren zur Kalibrierung eines analogen Speicherarrays (AMA) mit einer Anzahl (n) von selektiv mit einem Signaleingang verbindbaren Speicherzellen und einer Steuerschaltung, die zeitlich nacheinander und vorzugsweise zyklisch die Speicherzellen so ansteuert, dass jede Speicherzelle mit einem lokalen Zeitabstand zu der unmittelbar vorhergehenden Speicherzelle einen Spannungswert eines in den Signaleingang eingespeisten Signals speichert, wobei die in den Speicherzellen gespeicherten Spannungswerte zeitlich nacheinander digitalisiert werden, mit den Schritten: e) mit Hilfe zumindest eines in den Signaleingang eingespeisten und in allen Speicherzellen gespeicherten periodischen Signals, das eine bekannte Periodendauer T2 und zumindest abschnittsweise eine lineare Steigung aufweist, wird zumindest ein globaler Zeitabstand ATx yzwischen einer ersten Speicherzelle Sx und einer nicht unmittelbar benachbarten zweiten Speicherzelle Sy ermittelt, f) Schritt e) wird wiederholt bis k globale Zeitabstände ATx,y für verschiedene Kombinationen von ersten Speicherzellen Sx und zweiten Speicherzellen Sy bestimmt wurden, und g) aus den k bestimmten globalen Zeitabständen Tx y werden n lokale Zeitabstände T|0C berechnet, wobei davon Gebrauch gemacht wird, dass jeder globale Zeitabstand ATx,y der Summe der lokalen Zeitabstände T|0C der Speicherzellen Sx+i bis Sy entspricht, die dem jeweiligen globalen Zeitabstand ATx,y zugeordnet sind.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass Schritt e) für zumindest zwei Signale mit unterschiedlicher Periode durchgeführt, jeweils Tx y bestimmt und daraus ein gewichteter Mittelwert berechnet wird, der in Schritt g) verwendet wird.
15. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass als erste Speicherzellen Sx Speicherzellen verwendet werden, in denen ein Spannungswert Ux gespeichert ist, der unmittelbar vor oder nach einem Nulldurchgang, also vor oder nach einem Vorzeichenwechsel in dem gespeicherten Signalabschnitt liegt, vorzugsweise innerhalb eines vorbestimmten Fehlerabstandes zu dem Spannungswert des Nulldurchgangs liegt.
16. Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass als zweite Speicherzellen Sy Speicherzellen verwendet, in denen ein Spannungswert Uy gespeichert ist, der innerhalb eines vorbestimmten Fehlerabstandes zu dem in der ersten Speicherzelle Sx gespeicherten Spannungswert Ux und auf einem Signalabschnitt mit gleicher Steigungsrichtung liegen.
17. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass aus der Summe der lokalen Zeitabstände Ttoc eine Abtastfrequenz fab für die Steuerschaltung bestimmt wird.
18. Computerprogramm zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 17.
19. Datenträger mit einer ausführbaren Version des Computerprogramms nach Anspruch 18.
20. Analoges Speicherarrays (10) mit einer Anzahl (n) von selektiv mit einem Signaleingang (12) verbindbaren Speicherzellen (1 1 ) und einer Steuerschaltung (18), die zeitlich nacheinander und vorzugsweise zyklisch die Speicherzellen (1 1 ) so ansteuert, dass jede Speicherzelle (1 1 ) mit einem lokalen Zeitabstand T|0C zu der unmittelbar vorhergehenden Speicherzelle (1 1 ) einen Spannungswert eines in den Signaleingang (12) eingespeisten Signals speichert, wobei die in den Speicherzellen (1 1 ) gespeicherten Spannungswerte zeitlich nacheinander digitalisiert werden, und mit einem Datenspeicher, in dem nach dem Verfahren nach einem der Ansprüche 1 bis 16 bestimmte korrigierte Wert oder Korrekturwerte für die lokalen Zeitabstände gespeichert sind.
EP13774408.2A 2013-10-08 2013-10-08 Verfahren zur zeitlichen kalibrierung eines geschalteten kondensatorarrays Withdrawn EP3055866A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2013/070892 WO2015051824A1 (de) 2013-10-08 2013-10-08 Verfahren zur zeitlichen kalibrierung eines geschalteten kondensatorarrays

Publications (1)

Publication Number Publication Date
EP3055866A1 true EP3055866A1 (de) 2016-08-17

Family

ID=49326662

Family Applications (1)

Application Number Title Priority Date Filing Date
EP13774408.2A Withdrawn EP3055866A1 (de) 2013-10-08 2013-10-08 Verfahren zur zeitlichen kalibrierung eines geschalteten kondensatorarrays

Country Status (2)

Country Link
EP (1) EP3055866A1 (de)
WO (1) WO2015051824A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108333912B (zh) * 2018-02-09 2020-03-31 中国科学技术大学 一种用于开关电容阵列芯片的时间修正方法
CN114265300B (zh) * 2021-12-30 2022-12-30 中国科学技术大学 一种用于开关电容阵列芯片的时间修正方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100252647B1 (ko) 1997-06-17 2000-04-15 윤종용 스위치/커패시터어레이를구비한아날로그/디지털변환기
EP2045816A1 (de) 2007-10-01 2009-04-08 Paul Scherrer Institut Schnelles Auslesungsverfahren und Schaltkondensator-Arrayschaltung zur Wellenform-Digitalisierung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None *
See also references of WO2015051824A1 *

Also Published As

Publication number Publication date
WO2015051824A1 (de) 2015-04-16

Similar Documents

Publication Publication Date Title
DE60204597T2 (de) Kompakter automatischer tester (ate) mit zeitstempel-system
DE10318184B4 (de) Analog/Digital-Umwandlungsverfahren und -vorrichtung
DE69215456T2 (de) Vorrichtung für Zeitinterpolation
DE102008046831B4 (de) Ereignisgesteuerte Zeitintervallmessung
EP1251357B1 (de) Widerstandsmessung
DE102006028642A1 (de) Verfahren und Einrichtung zum Messen eines Zeitintervalls
CH665027A5 (de) Verfahren zur messung und digitalisierung eines widerstandes und schaltung zur durchfuehrung des verfahrens.
DE10229868A1 (de) Niederspannungs-Niederenergie-Signalverarbeitungssystem und Verfahren zur hochgenauen Verarbeitung differentieller Eingangssignale von einem Niederenergie-Messinstrument
DE2152687A1 (de) Verfahren und Einrichtung zum Erkennen einer vorbestimmten Frequenz in einem Frequenzgemisch
DE19956533A1 (de) Halbleiterprüfsystem
EP3538957B1 (de) Zeit-digitalwandlereinrichtung, lidar-system und vorrichtung
DE10010888B4 (de) Schaltungsanordnung und Verfahren zum Bewerten von Kapazitäten in Matrizen
DE2626899C3 (de) Verfahren und Vorrichtung zur Genauigkeitsüberprüfung eines Analog-Digitalwandlers
WO2015051824A1 (de) Verfahren zur zeitlichen kalibrierung eines geschalteten kondensatorarrays
DE102013009052A1 (de) System und Verfahren zur Skalierung einer Ausgabe eines Modulators eines Sigma-Delta-Analog/Digital-Wandlers und Systeme und ein Verfahren zur Kompensierung von temperaturabhängigen Schwankungen einer Referenzspannung in einem Sigma-Delta-Analog/Digital-Wandler
DE10126298A1 (de) Verfahren und Vorrichtung zur Messung der Phasenverschiebung zwischen einem periodischen Signal und einem Ausgangssignal an einem Ausgang eines elektronischen Bauelements
DE10226412B4 (de) Verfahren zur Kalibrierung von Spannungsmessmitteln und zur Messung von Spannungen periodischer Spannungssignale sowie Mess- und Kalibliervorrichtung
DE10010946C2 (de) Schaltungsanordnung und Verfahren zum Bewerten von Kapazitäten
EP1732309A1 (de) Vorrichtung zur Ermittlung eines Maßes für eine Signaländerung und Verfahren zur Phasenregelung
DE3617936C2 (de)
DE3824671A1 (de) Verfahren und vorrichtung zur erzeugung mindestens eines in der zeitdomaene kodierten signals aus einem analogen signal
DE102007048727B4 (de) Sensoreinrichtung
DE10244848B4 (de) Verfahren zur Korrektur der Abtastsignale inkrementaler Positionsmesseinrichtungen
DE102006006624B4 (de) Elektronische Schaltung zur Messung eines Zeitintervalls
DE1549608C3 (de) Korrelator mit mindestens zwei Korrelationsschaltungen

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20160412

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20180628

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

INTG Intention to grant announced

Effective date: 20191213

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20200603