EP2659522A1 - Verfahren zum herstellen einer mehrzahl von halbleiterbauelementen - Google Patents

Verfahren zum herstellen einer mehrzahl von halbleiterbauelementen

Info

Publication number
EP2659522A1
EP2659522A1 EP11804996.4A EP11804996A EP2659522A1 EP 2659522 A1 EP2659522 A1 EP 2659522A1 EP 11804996 A EP11804996 A EP 11804996A EP 2659522 A1 EP2659522 A1 EP 2659522A1
Authority
EP
European Patent Office
Prior art keywords
converter
semiconductor
semiconductor chip
semiconductor chips
radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP11804996.4A
Other languages
English (en)
French (fr)
Inventor
Hans-Christoph Gallmeier
Günter Spath
Herbert Brunner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of EP2659522A1 publication Critical patent/EP2659522A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0361—Manufacture or treatment of packages of wavelength conversion means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8514—Wavelength conversion means characterised by their shape, e.g. plate or foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires

Definitions

  • the invention relates to a method for producing a plurality of semiconductor components, which comprise a semiconductor chip and a converter plate.
  • the semiconductor chip emits during operation a primary radiation, wherein the converter plate at least a portion of the primary radiation in a
  • the converter wafer is usually applied directly to the semiconductor chip by means of a screen printing process.
  • this can adversely affect a fluctuation of the color locus of the device
  • the method comprises producing a plurality of radiation-emitting elements
  • Semiconductor chip and a converter plate comprising the following method steps: a) providing a plurality of semiconductor chips in
  • Wafer composite each of which is suitable for emitting a primary radiation
  • a converter plate can be mounted in each case on exactly one semiconductor chip. Alternatively, a plurality of semiconductor chips, a common converter plate
  • the converter plates are thus manufactured separately
  • a separately manufactured wafer is to be understood in particular as a wafer which is produced separately from the other components of the component.
  • the wafer may be fabricated before, in parallel, or after the fabrication of the remainder of the device.
  • the term “platelets” also apply here
  • foil-like flexible layers which can be manufactured separately and arranged on the chip.
  • the conversion wafer is in particular a wafer in which a part of the emitted from the semiconductor chip
  • the converter plate can
  • Matrix material determines the mechanical properties of the converter plate. As matrix material comes,
  • the matrix material is for example a thermoplastic or thermosetting plastic, for example silicone, or a ceramic.
  • the refractive index of the matrix material is chosen such that after the application of the converter wafer on the
  • the semiconductor chips each have an active layer, which preferably has a pn junction, a
  • Double heterostructure a single quantum well structure (SQW, Single quantum well) or a Mehrfachquantentopftechnik (MQW, multi quantum well) for generating radiation contains.
  • the term quantum well structure unfolds no significance with regard to the dimensionality of the quantization. It includes, among other things, quantum wells, quantum wires and quantum dots and any combination of these structures.
  • the layers of the semiconductor chips each preferably have a III / V semiconductor.
  • the semiconductor chips are produced in the wafer composite.
  • a wafer composite is any assembly that has a variety of unhoused ones
  • the wafer composite may be a carrier on which a plurality of unhoused, but already isolated semiconductor chips is applied in order to allow further processing thereof.
  • the converter plates can be applied individually or together in one piece, with the wafer composite is then separated. In this case, the semiconductor chips and possibly the converter plates can be separated together.
  • Converter wafer and the semiconductor chips in particular, a manufacturing method can be achieved, in which the
  • Color locus control of the radiation of the final product can be controlled better.
  • wear of defective components is reduced, such as converter plates or semiconductor chips, since before a combination of
  • a component produced in this way has the advantage, in particular, of conversion close to the chip, whereby it is possible to achieve components which are narrower in the white spectral range
  • the converter platelets can be planar or have a three-dimensional structuring.
  • Converter plate can thus as a flat plate
  • Platelet is designed flat.
  • the exit surface of the platelet may be for a desired
  • Light extraction a three-dimensional structure For example, a lenticular structure, a curved structure or a roughened structure have.
  • the converter plates may contain, for example, ceramic or silicone.
  • a plurality of converter plates are produced simultaneously.
  • a further development is to mount the
  • Converter chips on the semiconductor chips used a conventional pick-and-place method, the principle of which is well known in the semiconductor device mounting technology, in particular in the chip mounting technique, and therefore will not be discussed further here.
  • Converter tile b2 Sort the converter tiles according to
  • Such a method is characterized in particular by the fact that the color control of the radiation of the end products can be better controlled.
  • a converter wafer group in which all the wafers have the same degree of conversion within the same degree of conversion range, to a semiconductor chip group in which all
  • Semiconductor chips have the same primary radiation or a primary radiation within the same emission range, groups of semiconductor devices are generated in a comparatively simple manner, which have a very low color space scattering within the group.
  • the radiation of each combination of platelet groups with semiconductor groups lies within a common color locus range, in particular in white
  • the converter plates are each by means of a clear silicone layer on the respective
  • the silicone layer is
  • the silicone layer is preferably applied to the semiconductor chips before mounting the converter plates.
  • the converter plates may each be applied by means of a layer of a material having the same or similar thermal, optical and adhesive properties as silicone.
  • the silicone layer is formed and applied as a drop on each semiconductor chip.
  • Each drop is preferably formed as including 5 nl to 20 nl drops inclusive. The size and extent of the drops is thereby automated
  • the silicone layer is applied periodically to the semiconductor chips. In particular, exactly one drop of silicone is applied to each semiconductor chip.
  • the silicone layer or layer of material having at least similar properties as silicone may be deposited on each semiconductor die by a jet process, a stamping process, or a printing process.
  • Converter plates are applied directly to the semiconductor chips. In a further training before mounting the
  • Converter wafer on the semiconductor chips determines whether the silicon layer is deposited on each semiconductor chip. If it is determined that no silicone layer is applied to a chip, is in the subsequent
  • Semiconductor chip is applied, which has no silicone.
  • the converter plates are each released by means of a vacuum process from the common carrier to be subsequently mounted on the semiconductor chips can.
  • a needleless recording technique of converter plates can be achieved, which is particularly relevant for converter plates, which are formed as flexible silicone layers.
  • possible damage due to the conventionally used needles can be avoided.
  • an adhesive layer is used, which is arranged between common carrier and converter platelets, wherein the
  • Peel off the converter wafer adhering properties of the adhesive layer can be reduced or canceled by means of a heating process.
  • a so-called hot stamp is used for heating. This is passed under the common carrier, so that the adhesive layer inflates and loses its adhesive properties. Subsequently, by means of the vacuum process, the converter plates can be easily detached from the common carrier.
  • Converter wafer on the semiconductor chips positions and orientations of the semiconductor chips in the wafer composite determined.
  • the determined positions are in a so-called
  • the determination of the positions takes place for example on the basis of markings in the composite,
  • This position is recorded in the substrate card so that there is no further processing on it
  • Converter chips on the semiconductor chips positions and orientations of the converter platelets on the common carrier determined. This determination takes place, for example, by means of markings or due to recesses in the
  • the converter plates are each so on the
  • Converter wafer is disposed above the corner contact of the semiconductor chip.
  • the orientation of the converter plates is determined, for example, by means of a so-called Uplooking Camera (ULC), which is well known to the person skilled in the art and will therefore not be discussed further here.
  • ULC Uplooking Camera
  • Converter wafer on the semiconductor chips is in particular a rotation of the converter plates or semiconductor chips note that the converter plates are applied to the semiconductor chips in a similar way.
  • the wafer composite can be separated into individual components with chips arranged thereon,
  • each a component comprises a semiconductor chip with converter plates arranged thereon.
  • the desired Gebiruse stresses can be selected.
  • the housing body can then after mounting the semiconductor devices
  • Figure 1 is a schematic view of a
  • FIGS. 2A to 2G each show a view of one
  • FIG. 3 shows a schematic flowchart in connection with a production method according to the invention.
  • Size ratios among each other are basically not to be considered as true to scale. Rather, individual can
  • Components such as layers, structures,
  • Figure 1 is a schematic view of a
  • Semiconductor device comprising a semiconductor chip and a converter plate shown.
  • a plurality of converter plates 2 are provided on a common carrier 2a as shown in the left part of FIG.
  • the converter plates 2 are arranged periodically, for example in the form of a matrix, on the common carrier 2a.
  • the converter plates 2 have a distance from one another so that the converter plates 2 are not directly adjacent to one another.
  • a plurality of semiconductor chips is provided in the wafer composite, as shown in detail in the right part of FIG.
  • the semiconductor chips 1 are arranged, for example, in a housing 5, the housing having a recess in which the semiconductor chip 1 is arranged.
  • Recess of the housing body 5 contains, for example, air.
  • the semiconductor chip is suitable for emitting a primary radiation.
  • the semiconductor chip 1 emits blue radiation.
  • the converter plates 2 are suitable for converting the primary radiation of the semiconductor chip (s) 1 into secondary radiation.
  • the converter plates 2 are suitable for converting blue radiation into yellow radiation.
  • a converter plate 2 is by means of a
  • the converter plate 2 is arranged directly vertically on the semiconductor chip 1, so that emitted by the semiconductor chip 1 radiation at least partially passes through the converter plate 2.
  • the component 10 thus produced thus emits mixed radiation
  • the Mixed radiation is preferably in the white Farbort Scheme.
  • the semiconductor chips may alternatively be in a wafer composite as a plurality of unhoused, but already isolated
  • Semiconductor chips may be formed.
  • the converter plates each directly to the semiconductor chips subordinate by the converter tiles on a
  • FIG. 2A shows the detachment process of the converter plate 2 from the common carrier 2a.
  • the converter plate 2 is mounted directly on the common carrier 2a. In order to release the converter plate 2 from the carrier 2a is
  • a vacuum device 4 application for example, a trained by vacuum suction device.
  • the vacuum device 4 is guided directly over the converter plate 2, in particular in direct contact with the
  • Converter plate 2 placed on the opposite side of the common carrier 2a.
  • the converter plate 2 is sucked to the vacuum device by means of a vacuum process, so that it adheres, bringing the
  • the converter plate 2 can then be arranged downstream of the semiconductor chip, as shown for example in Figure 1 by the arrow.
  • the common carrier 2a is designed so that the converter plate 2 is fixedly connected to the common carrier 2a, wherein this fixed connection can be reduced or canceled by means of a heating process.
  • a thus formed common carrier 2a is
  • an adhesive layer 2 b is arranged between the common carrier 2 a and the converter wafer 2.
  • Such an adhesive layer is among others also known by the term "thermal release
  • Adhesive layer 2b has adhesive
  • properties of the adhesive layer can be reduced or eliminated by means of a heating process, as shown in FIG. 2C.
  • a heater 2c for example a heating stamp, is arranged on the side of the common carrier 2a facing away from the converter plate 2, so that this heater 2c heats the common carrier 2a and the adhesive layer 2b. Due to this heating process, the adhesive properties of the adhesive layer 2 b, in which the adhesive layer 2 b is foamed or inflated, advantageously decrease. Because of this foaming, that one
  • the converter plate 2 can easily be lifted by a vacuum device, as shown for example in Figure 2A, from the common carrier 2a and then further processed. Due to this vacuum lift can
  • FIG. 2D shows a plan view of a semiconductor chip 1 on which a silicon layer, in particular a silicone drop 3, has been applied.
  • the silicone drop 3 is provided for fixing the converter wafer on the semiconductor chip.
  • a drop of silicone having a volume in a range of between 15 nl and 20 nl including drops.
  • Silicone drop 3 is then placed the converter plate 2, wherein the silicone is cured, so that a firm connection between the semiconductor chip 1 and
  • Wafer composite provided, as shown for example in Figure 2E.
  • a silicone droplet is applied to a semiconductor chip.
  • Silicon drop is using a camera optics and
  • the camera optics can detect a reflection of the substrate in the silicone drop. If no reflection is detected, this becomes
  • no converter wafer is applied to the marked semiconductor chips in the subsequent process.
  • the checking and marking of the semiconductor chips is used in the automated process.
  • FIG. 2E shows, in particular, a plan view of a wafer composite 10a with unpackaged optoelectronic semiconductor chips 1
  • Semiconductor chips 1 epitaxially grown on the wafer 10a.
  • the layers of the semiconductor chips 1 have an active layer.
  • the active layer has, for example, a Radiation-generating pn junction or a
  • the semiconductor chips 1 are arranged on the wafer 10 a like a matrix. Here, the semiconductor chips 1 are arranged adjacent to each other. Of the
  • Wafer composite 10a has a chip grid with a
  • Semiconductor chips are each applied contact surfaces, which serve for electrical contacting of the semiconductor chips.
  • the position and orientation of the semiconductor chips 1 in the wafer assembly are determined by means of markings.
  • Semiconductor chips 1 are detected, which are detected in the substrate card. If, for example, it is determined at a position of the wafer composite 10a that this position does not exist
  • FIG. 2F shows a plan view of a semiconductor chip 1 in a composite. On the surface of the semiconductor chip 1 is a contact surface la and
  • Semiconductor chips 1 are each scanned by means of a camera optics, wherein the contact surface la as a mark A5 is determined.
  • the side surfaces by means of
  • Markings A3, A4 determined.
  • Orientation of the semiconductor chip 1 in the wafer composite determined and recorded in a so-called module card.
  • the alignment of the semiconductor chips is necessary, in particular, to place the converter plates in a subsequent
  • the converter plates have a corner recess, in which the contact surface of the semiconductor chip is to be arranged. This recess is directly above the contact surface of the semiconductor chip in a later process step
  • FIG. 2G shows a plan view of a finished component 10.
  • the component 10 has a carrier 9, on which the semiconductor chip 1 is arranged.
  • the carrier 9 has a first printed circuit la and a second
  • Conductor lb which are arranged on the side of the carrier 9, on which the chip is arranged.
  • the semiconductor chip 1 is in particular with an electrical pad on the conductor la of the carrier 9 directly electrically and
  • the semiconductor chip 1 is connected to the
  • the printed conductors la, lb of the carrier are arranged insulated from each other electrically, for example by means of a distance.
  • the converter plate is arranged.
  • the converter plate is aligned such that the recess of the converter plate 2 in the region of
  • Converter plate 2 centrally on the semiconductor chip. 1
  • a device produced in this way can after the
  • the component 10, as shown in FIG. 2G, is still in the wafer composite, wherein after the manufacturing process the wafer composite can be singulated into individual components, for example by means of a sawing process.
  • FIG. 3 shows a method sequence of a
  • Color locus Semiconductor devices whose radiation or color a common color or
  • Color locus are here as a
  • step Vlb a plurality of separately manufactured converter plates are provided. These platelets are arranged in particular on a common carrier.
  • step V2b the degree of radiation conversion of each plate is measured.
  • the degree of radiation conversion of each plate is measured. For example, the
  • Platelets are measured individually by means of a measuring apparatus in which a semiconductor chip with known
  • Wavelength distribution is arranged.
  • all converter wafers are sorted into wafers according to the measured degree of conversion, so that all wafers in a wafers group have one
  • the platelets are preferably sorted into platelet groups, each characterized by a very narrow degree of conversion range. If the allowable tolerance in the color locus control is higher in the finished semiconductor devices, the
  • Conversion grade range can be chosen wider.
  • method step Via analogous applies to the sorting of the semiconductor chips in semiconductor chip groups.
  • a plurality of semiconductor chips in the wafer composite is provided whose emission wavelength of the primary radiation is determined in method step V2a.
  • the semiconductor chips are arranged in groups, wherein the group classification is noted in the module card.
  • Converter wafer groups each associated with a semiconductor chip group, so that of each combination of
  • Converter wafer and semiconductor chips radiation is generated, which is within a predetermined Farbort Schemes, preferably within a common
  • Color locus more preferably within a white color locus. Because of this sorting can be a
  • the assembly takes place for example by means of the silicone droplet, as explained in Figure 2D.
  • the detachment of the converter platelets from the common carrier takes place, for example, by means of the method, as explained in FIGS. 2A to 2C.
  • Each of the chips / semiconductor chip group belongs to a semiconductor device group Gl, G2 or G3. If the allowable color gamut tolerance is
  • the invention is not limited by the description based on the embodiments of these, but includes each new feature and any combination of features, which in particular any combination of features in the

Landscapes

  • Led Device Packages (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Es ist ein Verfahren zum Herstellen einer Mehrzahl von Strahlungsemittierenden Halbleiterbauelementen (10) angegeben, die jeweils mindestens einen Halbleiterchip (1) und ein Konverterplättchen (2) aufweisen. Hierzu wird eine Mehrzahl von Halbleiterchips (1) im Waferverbund (10a) bereitgestellt, die jeweils geeignet sind, eine Primärstrahlung zu emittieren. Zudem wird eine Mehrzahl von Konverterplättchen (2) auf einem gemeinsamen Träger (2a) bereitgestellt, die jeweils geeignet sind, die Primärstrahlung in eine Sekundärstrahlung umzuwandeln, wobei jeweils ein Konverterplättchen (2) auf einem Halbleiterchip (1) oder auf mehrere Halbleiterchips (1) mittels eines automatisierten Verfahrens montiert wird.

Description

Beschreibung
Verfahren zum Herstellen einer Mehrzahl von
Halbleiterbauelementen
Die Erfindung betrifft ein Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen, die einen Halbleiterchip und ein Konverterplättchen umfassen.
Bei Halbleiterbauelementen, die einen Halbleiterchip und ein Konverterplättchen aufweisen, emittiert der Halbleiterchip im Betrieb eine Primärstrahlung, wobei das Konverterplättchen zumindest einen Teil der Primärstrahlung in eine
Sekundärstrahlung anderer Wellenlänge konvertiert. Die resultierende Strahlung ergibt sich aus der Überlagerung der von den Konverterplättchen transmittierten Primärstrahlung und der erzeugten Sekundärstrahlung. So lassen sich
beispielsweise Halbleiterbauelemente erzeugen, die weißes Licht abstrahlen.
Bei der Herstellung derartiger Bauelemente wird meist mittels eines Siebdruckverfahrens das Konverterplättchen direkt auf den Halbleiterchip aufgebracht. Jedoch kann dabei nachteilig eine Schwankung des Farborts der von dem Bauelement
emittierten Strahlung auftreten. Aufgrund des direkten
Aufbringens des Konverterplättchens auf dem Halbleiterchip ist es weiter nachteilig, dass defekte Konverterplättchen auf funktionierende Halbleiterchips aufgebracht werden, und umgekehrt, sodass sich nachteilig ein zum Teil überflüssiger Verschleiß der Komponenten der Bauelemente ergeben kann.
Bei einem direkten Aufbringen des Konverterplättchens auf dem Halbleiterchip ist es nachteilig nicht möglich, ein Konverterplättchen abhängig von seiner konvertierenden
Eigenschaft einem Halbleiterchip gezielt zuzuordnen, um so ein Bauelement mit gewünschten Emissionseigenschaften zu erhalten .
Es ist Aufgabe der vorliegenden Anmeldung, ein Verfahren anzugeben, bei dem ein Konverterplättchen gezielt mit einem Halbleiterchip kombinierbar ist, wobei gleichzeitig ein
Verschleiß der Komponenten der Bauelemente reduziert ist.
Diese Aufgaben werden unter anderem durch ein
Herstellungsverfahren mit den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen des
Herstellungsverfahrens sind Gegenstand der abhängigen
Ansprüche .
In einer Weiterbildung umfasst das Verfahren zum Herstellen einer Mehrzahl von Strahlungsemittierenden
Halbleiterbauelementen, die jeweils mindestens einen
Halbleiterchip und ein Konverterplättchen aufweisen, die folgenden Verfahrensschritte: a) Bereitstellen einer Mehrzahl von Halbleiterchips im
Waferverbund, die jeweils geeignet sind, eine Primärstrahlung zu emittieren, b) Bereitstellen einer Mehrzahl von Konverterplättchen auf einem gemeinsamen Träger, die jeweils geeignet sind, die Primärstrahlung in eine Sekundärstrahlung umzuwandeln, und c) Montieren jeweils eines Konverterplättchens auf einen Halbleiterchip oder auf mehrere Halbleiterchips mittels eines automatisierten Verfahrens. Ein Konverterplättchen kann dabei jeweils auf genau einen Halbleiterchip montiert werden. Alternativ kann mehreren Halbleiterchips ein gemeinsames Konverterplättchen
nachgeordnet werden.
Die Konverterplättchen sind somit separat gefertigte
Plättchen. Unter einem separat gefertigten Plättchen ist insbesondere ein Plättchen zu verstehen, das getrennt von den übrigen Bestandteilen des Bauelements hergestellt ist.
Demgemäß kann das Plättchen zeitlich vor, parallel oder nach der Herstellung des restlichen Bauelements gefertigt werden. Unter dem Begriff „Plättchen" fallen vorliegend auch
folienartig flexible Schichten, die separat gefertigt und auf den Chip angeordnet werden können.
Das Konversionsplättchen ist insbesondere ein Plättchen, in dem ein Teil der von dem Halbleiterchip emittierten
Primärstrahlung in eine Strahlung einer anderen Wellenlänge konvertiert wird. Das Konverterplättchen kann ein
strahlungsdurchlässiges Matrixmaterial und einen in dem
Matrixmaterial eingebrachten Leuchtstoff aufweisen. Das
Matrixmaterial bestimmt dabei die mechanischen Eigenschaften des Konverterplättchens . Als Matrixmaterial kommt
insbesondere ein strahlungsstabiles und transparentes
Material in Betracht. Das Matrixmaterial ist beispielsweise ein thermoplastischer oder duroplastischer Kunststoff, beispielsweise Silikon, oder eine Keramik. Üblicherweise wird der Brechungsindex des Matrixmaterials derart gewählt, dass nach dem Aufbringen des Konverterplättchens auf dem
Halbleiterchip keine unerwünschten Streueffekte entstehen. Leuchtstoffe, die in dem Matrixmaterial eingebracht oder eingebettet sind, sind beispielsweise in der Druckschrift WO 98/12757 AI beschrieben, deren Offenbarungsgehalt insofern hier mit Rückbezug aufgenommen wird.
Die Halbleiterchips weisen jeweils eine aktive Schicht auf, die vorzugsweise einen pn-Übergang, eine
Doppelheterostruktur, eine Einfachquantentopfstruktur (SQW, Single quantum well) oder eine Mehrfachquantentopfstruktur (MQW, multi quantum well) zur Strahlungserzeugung enthält. Die Bezeichnung Quantentopfstruktur entfaltet hierbei keine Bedeutung hinsichtlich der Dimensionalität der Quantisierung. Sie umfasst unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen.
Die Schichten der Halbleiterchips weisen jeweils bevorzugt einen III/V-Halbleiter auf. Die Halbleiterchips sind dabei im Waferverbund hergestellt. Ein Waferverbund ist insbesondere jede Anordnung, die eine Vielzahl von ungehäusten
Halbleiterchips aufweist. Dies kann beispielsweise ein
Halbleiterwafer sein, insbesondere ein ungesägter
Halbleiterwafer, der eine Vielzahl von einzelnen
Halbleiterchips aufweist. Ebenso kann der Waferverbund ein Träger sein, auf dem eine Vielzahl von ungehäusten, aber bereits vereinzelten Halbleiterchips aufgebracht ist, um eine weitere Prozessierung derselben zu ermöglichen.
Auf den Waferverbund können die Konverterplättchen einzeln oder gemeinsam in einem Stück aufgebracht werden, wobei anschließend der Waferverbund vereinzelt wird. Dabei können die Halbleiterchips und eventuell die Konverterplättchen gemeinsam vereinzelt werden. Mittels der Entkopplung der Herstellung der
Konverterplättchen und der Halbleiterchips kann insbesondere ein Herstellungsverfahren erzielt werden, bei dem die
Farbortsteuerung der Strahlung des Endprodukts besser kontrolliert werden kann. Zudem ist der Verschleiß defekter Komponenten reduziert, wie beispielsweise Konverterplättchen oder Halbleiterchips, da vor einer Kombination der
Konverterplättchen mit dem jeweiligen Halbleiterchip diese getestet und eventuell aussortiert werden können.
Ein so hergestelltes Bauelement hat insbesondere den Vorteil einer chipnahen Konversion, wobei Bauelemente erzielt werden können, die im weißen Spektralbereich mit enger
Farbortverteilung Strahlung emittieren. Aufgrund einer gezielten Kombination der Halbleiterchips mit den
Konverterplättchen kann eine maximale Strahlungsausbeute des Bauelementes erzielt werden. Zudem zeichnet sich das
Herstellungsverfahren durch geringe Konversionskosten und verringerte Probleme bei der Kontaktierung des
Halbleiterchips aus, beispielsweise bei einer Kontaktierung mittels eines Bonddrahtes. Die Entkopplung der
Herstellungsverfahren der Konverterplättchen und der
Halbleiterchips hat weiter den Vorteil einer erhöhten
Flexibilität aufgrund der gezielten Kombinationen von
Konverterplättchen zu Halbleiterchip.
Die Konverterplättchen können planar ausgebildet sein oder eine dreidimensionale Strukturierung aufweisen. Das
Konverterplättchen kann somit als flaches Plättchen
ausgestaltet sein, wobei eine Austrittsoberfläche des
Plättchens dabei flach gestaltet ist. Alternativ kann die Austrittsoberfläche des Plättchens für eine gewünschte
Lichtauskopplung eine dreidimensionale Struktur, beispielsweise eine linsenförmige Struktur, eine gekrümmte Struktur oder eine aufgeraute Struktur, aufweisen.
Die Konverterplättchen können beispielsweise Keramik oder Silikon enthalten.
Es werden eine Mehrzahl von Konverterplättchen gleichzeitig hergestellt . In einer Weiterbildung wird zum Montieren der
Konverterplättchen auf den Halbleiterchips ein herkömmliches Pick-and-Place-Verfahren eingesetzt, dessen Prinzip in der Halbleiterbauelementmontagetechnik, insbesondere in der Chipmontagetechnik, wohlbekannt ist und daher an dieser Stelle nicht näher erörtert wird.
In einer Weiterbildung werden nach dem Verfahrensschritt b) und vor dem Verfahrensschritt c) die folgenden
Verfahrensschritte durchgeführt: bl) Messen des Strahlungskonversionsgrads jedes
Konverterplättchens , b2) Sortieren der Konverterplättchen je nach
Strahlungskonversionsgrad in mehrere Plättchengruppen, b3) Bereitstellen von mehreren Halbleiterchipgruppen, wobei sich in jeder Gruppe nur Halbleiterchips befinden, die eine bestimmte Primärstrahlung emittieren, b4) Zuordnen einer Konverterplättchengruppe zu einer
Halbleiterchipgruppe, sodass von jeder Kombination von Konverterplättchen und Halbleiterchip Strahlung erzeugt wird, die innerhalb eines vorbestimmten Farbortbereichs liegt.
Ein derartiges Verfahren zeichnet sich insbesondere dadurch aus, dass die Farbsteuerung der Strahlung der Endprodukte besser kontrolliert werden kann. Insbesondere können durch das Zuordnen von einer Konverterplättchengruppe, in der alle Plättchen den gleichen Konversionsgrad beziehungsweise einen Konversionsgrad innerhalb desselben Konversionsgradbereichs aufweisen, zu einer Halbleiterchipgruppe, in der alle
Halbleiterchips die gleiche Primärstrahlung beziehungsweise eine Primärstrahlung innerhalb desselben Emissionsbereichs aufweisen, auf vergleichsweise einfache Weise Gruppen von Halbleiterbauelementen erzeugt werden, die eine sehr geringe Farbortstreuung innerhalb der Gruppe aufweisen.
In einer Weiterbildung liegt die Strahlung jeder Kombination von Plättchengruppen mit Halbleitergruppen innerhalb eines gemeinsamen Farbortbereichs, insbesondere im weißen
Farbortbereich .
In einer Weiterbildung werden die Konverterplättchen jeweils mittels einer klaren Silikonschicht auf dem jeweiligen
Halbleiterchip befestigt. Die Silikonschicht wird
insbesondere mittels eines Jetprozesses auf dem
Halbleiterchips angeordnet. Dabei wird die Silikonschicht vorzugsweise vor Montieren der Konverterplättchen auf den Halbleiterchips aufgebracht.
Alternativ können die Konverterplättchen jeweils mittels einer Schicht aus einem Material aufgebracht werden, das dieselben oder ähnliche thermische, optische und haftende Eigenschaften aufweist wie Silikon. In einer Weiterbildung wird die Silikonschicht auf jedem Halbleiterchip als Tropfen ausgebildet und aufgebracht. Jeder Tropfen ist dabei vorzugsweise als einschließlich 5 nl bis einschließlich 20 nl großer Tropfen ausgebildet. Die Größe und Ausdehnung der Tropfen wird dabei automatisiert
überwacht, sodass die Größen der Tropfen von dem
vorbestimmten Bereich mit Vorteil nicht oder nicht wesentlich abweichen. Die Silikonschicht wird dabei periodisch auf die Halbleiterchips aufgebracht. Insbesondere wird auf jeden Halbleiterchip genau ein Silikontropfen aufgebracht.
Alternativ kann die Silikonschicht oder die Schicht aus Material mit zumindest ähnlichen Eigenschaften wie Silikon mittels eines Jet-Prozesses, eines Stempel-Prozesses oder eines Druck-Prozesses auf jedem Halbleiterchip aufgebracht werden. Zudem besteht die Möglichkeit, vor Aufbringen der Konverterplättchen auf den Halbleiterchips die Silikonschicht oder die Schicht aus Material mit zumindest ähnlichen
Eigenschaften wie Silikon auf einer Seite der
Konverterplättchen anzuordnen, mit der anschließend die
Konverterplättchen direkt auf den Halbleiterchips aufgebracht werden . In einer Weiterbildung wird vor Montieren der
Konverterplättchen auf den Halbleiterchips ermittelt, ob die Silikonschicht auf jedem Halbleiterchip aufgebracht ist. Wird dabei festgestellt, dass keine Silikonschicht auf einem Chip aufgebracht ist, wird im anschließenden
Prozessierungsverfahren kein Konverterplättchen auf diesen Chip aufgebracht. Die Ermittlung, ob die Silikonschicht auf jedem Halbleiterchip aufgebracht ist, erfolgt beispielsweise mittels einer Kameraoptik mit Polarisationsfiltern. So kann erzielt werden, dass kein Konverterplättchen auf einem
Halbleiterchip aufgebracht wird, der kein Silikon aufweist.
In einer Weiterbildung werden die Konverterplättchen jeweils mittels eines Vakuumprozesses von dem gemeinsamen Träger gelöst, um anschließend auf den Halbleiterchips montiert werden zu können. So kann eine nadellose Aufnahmetechnik der Konverterplättchen erzielt werden, was insbesondere relevant ist für Konverterplättchen, die als flexible Silikonschichten ausgebildet sind. So können mögliche Beschädigungen aufgrund der herkömmlicherweise verwendeten Nadeln vermieden werden.
Zum Ablösen der Konverterplättchen von dem gemeinsamen Träger findet eine Klebeschicht Anwendung, die zwischen gemeinsamen Träger und Konverterplättchen angeordnet ist, wobei zum
Ablösen der Konverterplättchen haftende Eigenschaften der Klebeschicht mittels eines Aufheizprozesses vermindert oder aufgehoben werden. Zum Aufheizen findet ein so genannter Heizstempel Anwendung. Dieser wird unter den gemeinsamen Träger geführt, sodass sich die Klebeschicht aufbläht und ihre haftenden Eigenschaften verliert. Anschließend können mittels des Vakuumprozesses die Konverterplättchen von dem gemeinsamen Träger problemlos abgelöst werden.
In einer Weiterbildung werden vor dem Montieren der
Konverterplättchen auf den Halbleiterchips Positionen und Ausrichtungen der Halbleiterchips im Waferverbund ermittelt. Die ermittelten Positionen werden in einer so genannten
Substratkarte erfasst. Die Ermittlung der Positionen erfolgt beispielsweise anhand von Markierungen im Verbund,
beispielsweise an den Eckpunkten des Verbunds. Hinsichtlich der Ausrichtung der Halbleiterchips ist insbesondere von Bedeutung, an welcher Stelle bei jedem Halbleiterchip eine obere Kontaktfläche ausgebildet ist. Die Kontaktflächen sind dabei häufig jeweils in einem Eckbereich der Halbleiterchips angeordnet. Auch diese Daten werden ermittelt und vermerkt. Sollte eine Position im Verbund keinen Halbleiterchip
aufweisen, so wird diese Position in der Substratkarte erfasst, sodass keine weitere Prozessierung an dieser
Position erfolgt. In einer Weiterbildung werden vor dem Montieren der
Konverterplättchen auf den Halbleiterchips Positionen und Ausrichtungen der Konverterplättchen auf dem gemeinsamen Träger ermittelt. Diese Ermittlung erfolgt beispielsweise mittels Markierungen oder aufgrund von Ausnehmungen der
Konverterplättchen in vorgesehenen Bereichen der
Eckkontaktflächen der Halbleiterchips.
In einer Weiterbildung wird beim Montieren der
Konverterplättchen auf den Halbleiterchips die Ausrichtung des jeweiligen Konverterplättchens an die jeweilige
Ausrichtung des Halbleiterchips angepasst. Insbesondere werden die Konverterplättchen jeweils so auf den
Halbleiterchips angeordnet, dass die Aussparung des
Konverterplättchens über dem Eckkontakt des Halbleiterchips angeordnet ist.
Die Ermittlung der Ausrichtung der Konverterplättchen erfolgt beispielsweise mittels einer so genannten Uplooking-Kamera (ULC) , die dem Fachmann wohl bekannt ist und somit an dieser Stelle nicht näher erörtert wird. Beim Montieren der
Konverterplättchen auf den Halbleiterchips wird insbesondere eine Rotation der Konverterplättchen oder Halbleiterchips beachtet, sodass die Konverterplättchen formähnlich auf den Halbleiterchips aufgebracht werden.
Nach Fertigstellen der einzelnen Bauelemente können die
Emissionscharakteristiken dieser Bauelemente mittels
Kameraoptiken überprüft werden. Ist das Konverterplättchen verdreht oder verschoben auf dem Halbleiterchip aufgebracht, so können diese Bauelemente in der Substratkarte als
„schlecht" markiert werden, sodass diese Bauelemente
anschließend aussortiert werden können.
Anschließend kann der Waferverbund mit darauf angeordneten Chips in einzelne Bauelemente vereinzelt werden,
beispielsweise mittels Sägens, wobei nach dem Vereinzeln vorzugsweise jeweils ein Bauelement einen Halbleiterchip mit darauf angeordneten Konverterplättchen umfasst.
In einer Weiterbildung werden in einem zusätzlichen
Verfahrensschritt d) die vorzugsweise vereinzelten
Halbleiterbauelemente jeweils in einem Gehäusekörper
angeordnet. Je nach gewünschter Anwendung kann die gewünschte Gehäusekörperart ausgewählt werden. Die Gehäusekörper können anschließend nach Montieren der Halbleiterbauelemente
vergossen werden.
Weitere Vorteile und vorteilhafte Weiterbildungen der
Erfindung ergeben sich aus den im Folgenden in Verbindung mit den Figuren 1 bis 3 beschriebenen Ausführungsbeispielen. Es zeigen :
Figur 1 eine schematische Ansicht eines
Ausführungsbeispiels eines erfindungsgemäßen Montierprozesses im erfindungsgemäßen
Herstellungsverfahren,
Figuren 2A bis 2G jeweils eine Ansicht eines
Halbleiterchips oder Konverterplättchens im erfindungsgemäßen
Herstellungsverfahren, und
Figur3 ein schematisches Flussdiagramm in Verbindung mit einem erfindungsgemäßen Herstellungsverfahren.
In den Figuren können gleiche oder gleich wirkende
Bestandteile jeweils mit den gleichen Bezugszeichen versehen sein. Die dargstellten Bestandteile und deren
Größenverhältnisse untereinander sind grundsätzlich nicht als maßstabsgerecht anzusehen. Vielmehr können einzelne
Bestandteile, wie zum Beispiel Schichten, Strukturen,
Komponenten und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben dick oder groß dimensioniert dargestellt sein.
In Figur 1 ist eine schematische Ansicht eines
Montierprozesses im Herstellungsverfahren eines
Halbleiterbauelements umfassend einen Halbleiterchip und ein Konverterplättchen dargestellt. Um ein derartiges Bauelement herzustellen, werden eine Mehrzahl von Konverterplättchen 2 auf einem gemeinsamen Träger 2a bereitgestellt, wie im linken Teil der Figur 1 gezeigt. Dabei sind auf dem gemeinsamen Träger 2a die Konverterplättchen 2 periodisch, beispielsweise matrixartig, angeordnet. Die Konverterplättchen 2 weisen zueinander einen Abstand auf, sodass die Konverterplättchen 2 nicht direkt aneinander angrenzen. Zudem wird eine Mehrzahl von Halbleiterchips im Waferverbund bereitgestellt, wie ausschnittshaft im rechten Teil der Figur 1 gezeigt. Die Halbleiterchips 1 sind dabei beispielsweise in einem Gehäuse 5 angeordnet, wobei das Gehäuse eine Ausnehmung aufweist, in der der Halbleiterchip 1 angeordnet ist. Die
Ausnehmung des Gehäusekörpers 5 enthält dabei beispielsweise Luft.
Der Halbleiterchip ist geeignet, eine Primärstrahlung zu emittieren. Beispielsweise emittiert der Halbleiterchip 1 blaue Strahlung. Die Konverterplättchen 2 sind geeignet, die Primärstrahlung des Halbleiterchips / der Halbleiterchips 1 in eine Sekundärstrahlung umzuwandeln. Beispielsweise sind die Konverterplättchen 2 geeignet, blaue Strahlung in gelbe Strahlung zu konvertieren.
Jeweils ein Konverterplättchen 2 wird mittels eines
automatisierten Verfahrens 8, beispielsweise eines Pick-and- Place-Verfahrens , von dem gemeinsamen Träger 2a abgelöst und dem Halbleiterchip 1 in Abstrahlrichtung nachgeordnet, wie durch den Pfeil in Figur 1 dargestellt. Im vorliegenden
Ausführungsbeispiel wird das Konverterplättchen 2 direkt vertikal auf dem Halbleiterchip 1 angeordnet ist, sodass von dem Halbleiterchip 1 emittierte Strahlung zumindest teilweise durch das Konverterplättchen 2 tritt. Das so hergestellte Bauelement 10 emittiert somit Mischstrahlung umfassend
Primärstrahlung und Sekundärstrahlung, wobei die
Mischstrahlung vorzugsweise im weißen Farbortbereich liegt. Die Halbleiterchips können alternativ in einem Waferverbund als Vielzahl von ungehäusten, aber bereits vereinzelten
Halbleiterchips ausgebildet sein. In diesem Fall werden die Konverterplättchen jeweils den Halbleiterchips direkt nachgeordnet, indem die Konverterplättchen auf eine
Strahlungsaustrittsseite der Halbleiterchips aufgebracht werden . Die einzelnen Verfahrensschritte sind detaillierter in
Zusammenhang mit den Figuren 2A bis 2F und 3 erläutert.
In Figur 2A ist der Ablöseprozess des Konverterplättchens 2 von dem gemeinsamen Träger 2a gezeigt. Das Konverterplättchen 2 ist direkt auf dem gemeinsamen Träger 2a befestigt. Um das Konverterplättchen 2 von dem Träger 2a zu lösen, wird
beispielsweise ein Vakuumprozess angewendet. Hierzu findet beispielsweise ein Vakuumgerät 4 Anwendung, beispielsweise ein mittels Vakuumverfahrens ausgebildeter Ansauger. Das Vakuumgerät 4 wird dabei direkt über das Konverterplättchen 2 geführt, insbesondere in direktem Kontakt mit den
Konverterplättchen 2 auf der von dem gemeinsamen Träger 2a gegenüberliegenden Seite gebracht. Das Konverterplättchen 2 wird an das Vakuumgerät mittels eines Vakuumprozesses angesaugt, sodass es angehaftet, womit sich das
Konverterplättchen 2 von dem gemeinsamen Träger 2a ablösen lässt. Mittels des Vakuumgeräts 4 kann das Konverterplättchen 2 anschließend dem Halbleiterchip nachgeordnet werden, wie beispielsweise in Figur 1 durch den Pfeil dargestellt.
Der gemeinsame Träger 2a ist dabei so ausgebildet, dass das Konverterplättchen 2 fest mit dem gemeinsamen Träger 2a verbunden ist, wobei diese feste Verbindung mittels eines Aufheizprozesses verringert beziehungsweise aufgehoben werden kann. Ein so ausgebildeter gemeinsamer Träger 2a ist
beispielsweise in den Figuren 2B und 2C dargestellt. Wie m Figur 2B dargestellt, ist zwischen dem gemeinsamen Träger 2a und dem Konverterplättchen 2 eine Klebeschicht 2b angeordnet. Eine derartige Klebeschicht ist dem Fachmann unter anderem auch unter dem Begriff „thermal release
adhesive" bekannt. Die Klebeschicht 2b weist haftende
Eigenschaften auf, sodass das Konverterplättchen fest mit dem gemeinsamen Träger 2a verbunden ist. Diese haftenden
Eigenschaften der Klebeschicht können jedoch mittels eines Aufheizprozesses vermindert oder aufgehoben werden, wie in Figur 2C dargestellt.
Hierzu wird ein Heizgerät 2c, beispielsweise ein Heizstempel, auf der vom Konverterplättchen 2 abgewandten Seite des gemeinsamen Trägers 2a angeordnet, sodass dieses Heizgerät 2c den gemeinsamen Träger 2a und die Klebeschicht 2b erwärmt. Aufgrund dieses Erwärmprozesses vermindern sich mit Vorteil die haftenden Eigenschaften der Klebeschicht 2b, in dem die Klebeschicht 2b aufgeschäumt wird beziehungsweise sich aufbläht. Aufgrund dieses AufSchäumens , dass eine
Verminderung beziehungsweise Aufhebung der haftenden
Eigenschaften der Klebeschicht 2b zur Folge hat, kann das Konverterplättchen 2 problemlos mittels eines Vakuumgeräts, wie beispielsweise in Figur 2A dargestellt, vom gemeinsamen Träger 2a abgehoben und anschließend weiter verarbeitet werden. Aufgrund dieses Vakuumabhebens können
vorteilhafterweise Schädigungen, wie sie beispielsweise auftreten können bei einem Ablösprozess mittels einer Nadel, vermieden werden.
In Figur 2D ist ein Halbleiterchip 1 in Aufsicht dargestellt, auf dem eine Silikonschicht, insbesondere ein Silikontropfen 3, aufgebracht ist. Der Silikontropfen 3 ist vorgesehen zur Befestigung des Konverterplättchens auf dem Halbleiterchip. Hierzu wird auf die Seite des Halbleiterchips 1, auf die das Konverterplättchen angeordnet werden soll, ein Silikontropfen mit einem Volumen in einem Bereich zwischen einschließlich 15 nl bis einschließlich 20 nl aufgetropft. Auf diesen
Silikontropfen 3 wird anschließend das Konverterplättchen 2 gesetzt, wobei das Silikon ausgehärtet wird, sodass eine feste Verbindung zwischen Halbleiterchip 1 und
Konverterplättchen entsteht. Im Herstellungsverfahren werden die Bauelemente im
Waferverbund bereitgestellt, wie beispielsweise in Figur 2E dargestellt. Jeweils ein Silikontropfen wird dabei auf einen Halbleiterchip aufgebracht. Nach dem Aufbringen der
Silikontropfen wird mittels einer Kameraoptik und
Polarisationsfiltern der Waferverbund überprüft
beziehungsweise ermittelt, ob auf jedem Halbleiterchip ein Silikontropfen aufgebracht ist. Hierbei kann die Kameraoptik eine Reflexion des Substrats in dem Silikontropfen ermitteln. Wenn keine Reflexion ermittelt wird, wird dieser
Halbleiterchip in einer so genannten Substratkarte markiert, sodass dieser Chip nicht weiter prozessiert wird.
Insbesondere wird auf die markierten Halbleiterchips im anschließenden Verfahren kein Konverterplättchen aufgebracht. Das Überprüfen und Markieren der Halbleiterchips findet dabei in dem automatisierten Verfahren Anwendung.
Die Überprüfung der Halbleiterchips ist in Figur 2E näher dargestellt. Figur 2E zeigt insbesondere eine Aufsicht auf einen Waferverbund 10a mit ungehäusten optoelektronischen Halbleiterchips 1. Dabei werden die Schichten der
Halbleiterchips 1 auf den Wafer 10a epitaktisch aufgewachsen. Die Schichten der Halbleiterchips 1 weisen dabei eine aktive Schicht auf. Die aktive Schicht weist beispielsweise einen Strahlungserzeugenden pn-Übergang oder eine
Strahlungserzeugende Einfach- oder
Mehrfachquantentopfstruktur auf. Die Halbleiterchips 1 sind auf dem Wafer 10a matrixartig angeordnet. Hierbei sind die Halbleiterchips 1 benachbart zueinander angeordnet. Der
Waferverbund 10a weist dabei ein Chipraster mit einer
Mehrzahl von diesen Halbleiterchips 1 auf. Auf den
Halbleiterchips sind jeweils Kontaktflächen aufgebracht, die zur elektrischen Kontaktierung der Halbleiterchips dienen.
Um, wie in Verbindung mit Figur 2B erläutert, zu erfassen, ob auf jedem Halbleiterchip 1 ein Silikontropfen aufgebracht ist, wird mittels Markierungen die Position und Ausrichtung der Halbleiterchips 1 im Waferverbund ermittelt. In
Verbindung mit Figur 2E liegen die Markierungen AI, A2 an den Eckpunkten des Waferverbunds 10a. Von diesen Markierungen AI, A2 kann die genaue Position und Ausrichtung der
Halbleiterchips 1 ermittelt werden, die in der Substratkarte erfasst werden. Wird beispielsweise an einer Position des Waferverbunds 10a festgestellt, dass diese Position keinen
Chip aufweist, so wird diese Position anhand der Markierungen AI, A2 in der Substratkarte erfasst. Aufgrund dieses
Erfassens findet an dieser Position keine weitere
Prozessierung statt.
Zudem wird die Ausrichtung der Halbleiterchips 1 im
Waferverbund ermittelt. Diese Ermittlung ist in Zusammenhang mit Figur 2F dargestellt. In Figur 2F ist eine Aufsicht auf einen Halbleiterchip 1 im Verbund gezeigt. Auf der Oberfläche des Halbleiterchips 1 ist eine Kontaktfläche la und
Stromverteilungsanschlüsse lc dargestellt. Die
Halbleiterchips 1 werden jeweils mittels einer Kameraoptik gescannt, wobei die Kontaktfläche la als Markierung A5 ermittelt wird. Zudem werden die Seitenflächen mittels
Markierungen A3, A4 ermittelt. Mittels dieser Markierungen und mittels der Kontaktfläche kann so die jeweilige
Ausrichtung des Halbleiterchips 1 im Waferverbund ermittelt und in einer sogenannten Modulkarte festgehalten werden. Die Ausrichtung der Halbleiterchips ist insbesondere notwendig, um die Konverterplättchen in einem anschließenden
Verfahrensschritt optimal auf dem Halbleiterchip 1
anzuordnen .
Mittels derartiger Kontaktflächen la und
Stromverteilungsanschlüsse lc auf der Oberfläche der
Halbeiterchips können die Halbleiterchips nach Fertigstellung beispielsweise mittels eines Bonddrahtes elektrisch
kontaktiert werden. Auch alternative Kontaktierungen ohne die Verwendung von Bonddrähten, wie beispielsweise eine planare Kontaktiertechnik, können Verwendung finden. Derartige
Kontaktiertechniken sind dem Fachmann bekannt und werden daher an dieser Stelle nicht näher erörtert.
Zudem sind eine derartige Kontaktfläche la und
Stromverteilungsanschlüsse lc auf der Oberfläche der
Halbeiterchips nicht zwingend notwendig. Dem Fachmann sind insbesondere Kontaktiertechniken bekannt, bei denen eine oberseitige Kontaktfläche nicht notwendig ist, wie
beispielsweise eine Flip-Chip-Kontaktiertechnik, die an dieser Stelle ebenfalls nicht näher erläutert wird.
Hierzu werden die Position und die Ausrichtung der
Konverterplättchen auf dem gemeinsamen Träger ermittelt.
Diese Ermittlung findet mittels einer Kameraoptik statt, wobei die Ausrichtungen und Positionen der Konverterplättchen ebenfalls in einer sogenannten Konverterkarte festgehalten werden. Die Konverterplättchen weisen eine Eckaussparung auf, in der die Kontaktfläche des Halbleiterchips anzuordnen ist. Diese Aussparung ist dabei direkt über der Kontaktfläche des Halbleiterchips in einem späteren Verfahrensschritt
anzuordnen.
In Figur 2G ist eine Aufsicht auf ein fertig hergestelltes Bauelement 10 dargestellt. Das Bauelement 10 weist einen Träger 9 auf, auf dem der Halbleiterchip 1 angeordnet ist. Der Träger 9 weist eine erste Leiterbahn la und eine zweite
Leiterbahn lb auf, die auf der Seite des Trägers 9 angeordnet sind, auf die der Chip angeordnet ist. Der Halbleiterchip 1 ist insbesondere mit einer elektrischen Anschlussfläche auf der Leiterbahn la des Trägers 9 direkt elektrisch und
mechanisch verbunden. Der Halbleiterchip 1 ist mit der
Kontaktfläche mittels eines Bonddrahtes 7 mit der zweiten Leiterbahn lb des Trägers 9 elektrisch leitend verbunden. Die Leiterbahnen la, lb des Trägers sind voneinander elektrisch isoliert angeordnet, beispielsweise mittels eines Abstandes.
Auf der von dem Träger 9 abgewandten Seite des
Halbleiterchips 1 ist das Konverterplättchen angeordnet. Das Konverterplättchen ist dabei derart ausgerichtet, dass die Aussparung des Konverterplättchens 2 im Bereich der
Kontaktfläche des Halbleiterchips 1 liegt. Zudem ist das Konverterplättchen 2 derart ausgerichtet, dass keine
Verdrehung zu dem Halbleiterchip 2 vorliegt, wobei das
Konverterplättchen 2 zentral auf dem Halbleiterchip 1
angeordnet ist.
Ein so hergestelltes Bauelement kann nach dem
Herstellungsprozess mittels einer Kameraoptik überprüft werden. Ist dabei die Ausrichtung des Konverterplättchens 2 zu dem Halbleiterchip 1 nicht optimal, so werden diese
Halbleiterchips als schlecht in der Substratkarte markiert.
Das Bauelement 10 wie in Figur 2G dargestellt, befindet sich noch im Waferverbund, wobei nach dem Herstellungsprozess der Waferverbund beispielsweise mittels eines Sägeprozesses zu einzelnen Bauelementen vereinzelt werden kann.
In Figur 3 ist ein Verfahrensablauf eines
Ausführungsbeispiels des erfindungsgemäßen
Herstellungsverfahrens einer Mehrzahl von
strahlungsemittierenden Halbleiterbauelementen dargestellt. Nach diesem Verfahren können Halbleiterbauelemente
hergestellt werden, die einen vorbestimmten gemeinsamen Farbort aufweisen und innerhalb eines gemeinsamen
Farbortbereichs liegen, vorzugsweise im weißen
Farbortbereich. Halbleiterbauelemente, deren Strahlung beziehungsweise Farbe einen gemeinsamen Farbort oder
Farbortbereich aufweisen, werden hier als eine
Halbleiterbauelementgruppe bezeichnet .
Im Verfahrensschritt Vlb wird eine Mehrzahl von separat gefertigten Konverterplättchen zur Verfügung gestellt. Diese Plättchen sind insbesondere auf einem gemeinsamen Träger angeordnet .
Im Verfahrensschritt V2b wird der Strahlungskonversionsgrad jedes Plättchens gemessen. Beispielsweise können die
Plättchen einzeln mittels einer Messapparatur gemessen werden, in der ein Halbleiterchip mit bekannter
Wellenlängenverteilung angeordnet ist. In Figur V3b werden alle Konverterplättchen je nach dem gemessenen Konversionsgrad in Plättchengruppen sortiert, sodass alle Plättchen in einer Plättchengruppe einen
bestimmten gemeinsamen Konversionsgrad haben oder innerhalb eines bestimmten gemeinsamen Konversionsgradbereichs liegen.
Wird dabei ein sehr genauer Farbort bei den fertigen
Halbleiterbauelementen erwünscht, werden die Plättchen vorzugsweise in Plättchengruppen sortiert, die jeweils durch einen sehr engen Konversionsgradbereich gekennzeichnet sind. Wenn die zulässige Toleranz in der Farbortsteuerung bei den fertigen Halbleiterbauelementen höher ist, kann der
Konversionsgradbereich breiter gewählt werden.
In den Verfahrensschritten Via bis V3a gilt Analoges für das Sortieren der Halbleiterchips in Halbleiterchipgruppen. In Verfahrensschritt Via wird eine Mehrzahl von Halbleiterchips im Waferverbund bereitgestellt, deren Emissionswellenlänge der Primärstrahlung im Verfahrensschritt V2a ermittelt wird. Je nach ermittelter Emissionswellenlänge der Primärstrahlung werden die Halbleiterchips in Gruppen eingeordnet, wobei die Gruppeneinteilung in der Modulkarte vermerkt wird.
Im anschließenden Verfahrensschritt V4 werden die
Konverterplättchengruppen jeweils einer Halbleiterchipgruppe zugeordnet, sodass von jeder Kombination von
Konverterplättchen und Halbleiterchips Strahlung erzeugt wird, die innerhalb eines vorbestimmten Farbortbereichs liegt, vorzugsweise innerhalb eines gemeinsamen
Farbortbereichs, besonders bevorzugt innerhalb eines weißen Farbortbereichs. Aufgrund dieses Sortierens kann ein
Herstellungsverfahren von Bauelementen erzielt werden, bei dem die Farbortstreuung der Strahlung des Endprodukts besser kontrolliert werden kann.
In Figur V5 werden die Konverterplättchen aus der
ausgesuchten Plättchengruppe jeweils mittels eines
automatisierten Verfahrens, vorzugsweise eines Pick-and- Place-Verfahrens , auf den Halbleiterchips aus der
ausgesuchten Halbleiterchipgruppe montiert. Die Montage erfolgt beispielsweise mittels des Silikontropfens, wie in Figur 2D erläutert. Das Ablösen der Konverterplättchen von dem gemeinsamen Träger erfolgt beispielsweise mittels des Verfahrens, wie in den Figuren 2A bis 2C erläutert. Die
Ausrichtung der Halbleiterchips sowie das Sortieren der
Halbleiterchips erfolgt beispielsweise mittels der
Markierprozesse der Figuren 2E und 2F.
Nach der Montage der Plättchen einer Plättchengruppe auf den Halbleiterchips einer zugeordneten Halbleiterchipgruppe ist eine Mehrzahl von Halbleiterbauelementen erzeugt, die alle Strahlung innerhalb eines gemeinsamen Farbortbereichs
aufweisen. Die Halbleiterbauelemente einer
Plättchen/Halbleiterchipgruppe in Kombination gehören jeweils zu einer Halbleiterbauelementgruppe Gl, G2 oder G3. Falls die zulässige Toleranz für Farbortstreuung der
Halbleiterbauelemente groß ist, können auf das Messen der Konversionsgrads der Plättchen und/oder der Primärstrahlung der Halbleiterchips und das Zuordnen verzichtet werden. In diesem Fall werden die bereitgestellten Plättchen
zufälligerweise auf bereitgestellte Halbleiterchips mittels des automatisierten Verfahrens montiert. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt, sondern umfasst jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den
Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Prioritäten der deutschen Patentanmeldungen 10 2010 056 571.7 und
10 2011 013 369.0, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

1. Verfahren zum Herstellen einer Mehrzahl von
Strahlungsemittierenden Halbleiterbauelementen (10), die jeweils mindestens einen Halbleiterchip (1) und ein Konverterplättchen (2) aufweisen, mit zumindest den folgenden Verfahrensschritten:
a) Bereitstellen einer Mehrzahl von Halbleiterchips
(1) im Waferverbund (10a), die jeweils geeignet sind, eine Primärstrahlung zu emittieren,
b) Bereitstellen einer Mehrzahl von Konverterplättchen
(2) auf einem gemeinsamen Träger (2a), die jeweils geeignet sind, die Primärstrahlung in eine
Sekundärstrahlung umzuwandeln, und
c) Montieren jeweils eines Konverterplättchen (2) auf einem Halbleiterchip (1) oder auf mehrere
Halbleiterchips (1) mittels eines automatisierten Verfahrens .
2. Verfahren nach Anspruch 1, bei dem gemäß
Verfahrensschritt (c) ein Pick-and-Place-Verfahren (8) verwendet wird.
3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem nach Verfahrensschritt (b) und vor
Verfahrensschritt (c) die folgenden Verfahrensschritte durchgeführt werden:
bl) Messen des Strahlungs-Konversionsgrads jedes
Konverterplättchens (2),
b2) Sortieren der Konverterplättchen (2) je nach
Strahlungs-Konversionsgrad in mehrere Plättchen- Gruppen, b3) Bereitstellen von mehreren Halbleiterchip-Gruppen, wobei sich in jeder Gruppe nur Halbleiterchips (1) befinden, die eine bestimmte Primärstrahlung emittieren,
b4) Zuordnen einer Konverterplättchen-Gruppe zu einer
Halbleiterchip-Gruppe, so dass von jeder
Kombination von Konverterplättchen (2) und
Halbleiterchip (1) Strahlung erzeugt wird, die innerhalb eines vorbestimmten Farbortbereichs liegt.
4. Verfahren nach Anspruch 3, bei dem die Strahlung jeder Kombination von Plättchen-Gruppe mit Halbleiterchip- Gruppe innerhalb eines gemeinsamen Farbortbereichs liegt.
5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Konverterplättchen (2) jeweils mittels einer Silikonschicht (3) auf dem Halbleiterchip (1) befestigt wird .
6. Verfahren nach Anspruch 5, bei dem die Silikonschicht (3) auf jedem Halbleiterchip (1) als Tropfen ausgebildet wird .
7. Verfahren nach Anspruch 6, bei dem die Silikonschicht (3) als einschließlich 15 nl bis einschließlich 20 nl großer Tropfen ausgebildet wird.
8. Verfahren nach Anspruch 5, 6 oder 7, bei dem vor
Montieren der Konverterplättchen (2) auf den
Halbleiterchips (1) ermittelt wird, ob die Silikonschicht (3) auf jedem Halbleiterchip (1) aufgebracht ist.
9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Konverterplättchen (2) jeweils mittels eines Vakuumprozesses (4) von dem gemeinsamen Träger (2a) gelöst werden.
10. Verfahren nach Anspruch 9, bei dem zwischen dem gemeinsamen Träger (2a) und den Konverterplättchen (2) eine Klebeschicht (2b) angeordnet ist, und zum Ablösen der Konverterplättchen (2) haftende Eigenschaften der Klebeschicht (2b) mittels eines Aufheizprozesses
vermindert oder aufgehoben werden.
11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem vor Montieren der Konverterplättchen (2) auf den Halbleiterchips (1) Positionen und Ausrichtungen der
Halbleiterchips (1) im Waferverbund (10a) ermittelt werden .
12. Verfahren nach einem der vorhergehenden Ansprüche, bei dem vor Montieren der Konverterplättchen (2) auf den
Halbleiterchips (1) Positionen und Ausrichtungen der Konverterplättchen (2) auf dem gemeinsamen Träger (2a) ermittelt werden.
13. Verfahren nach einem der vorhergehenden Ansprüche 11 oder 12, bei dem
beim Montieren der Konverterplättchen (2) auf den
Halbleiterchips (1) die Ausrichtung des jeweiligen
Konverterplättchens (2) an die jeweilige Ausrichtung des Halbleiterchips (1) angepasst wird.
14. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterbauelemente (10) in einem zusätzlichen Verfahrensschritt d) jeweils in einem Gehäusekörper (5) angeordnet werden.
15. Verfahren nach Anspruch 14, bei dem die
Halbleiterbauelemente (10) jeweils vergossen werden.
EP11804996.4A 2010-12-30 2011-12-15 Verfahren zum herstellen einer mehrzahl von halbleiterbauelementen Withdrawn EP2659522A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010056571 2010-12-30
DE102011013369A DE102011013369A1 (de) 2010-12-30 2011-03-09 Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
PCT/EP2011/072944 WO2012089531A1 (de) 2010-12-30 2011-12-15 Verfahren zum herstellen einer mehrzahl von halbleiterbauelementen

Publications (1)

Publication Number Publication Date
EP2659522A1 true EP2659522A1 (de) 2013-11-06

Family

ID=45446004

Family Applications (1)

Application Number Title Priority Date Filing Date
EP11804996.4A Withdrawn EP2659522A1 (de) 2010-12-30 2011-12-15 Verfahren zum herstellen einer mehrzahl von halbleiterbauelementen

Country Status (8)

Country Link
US (1) US20130337593A1 (de)
EP (1) EP2659522A1 (de)
JP (1) JP2014501454A (de)
KR (1) KR20130110212A (de)
CN (1) CN103283040A (de)
DE (1) DE102011013369A1 (de)
TW (1) TWI470840B (de)
WO (1) WO2012089531A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013205179A1 (de) * 2013-03-25 2014-09-25 Osram Gmbh Verfahren zum Herstellen einer elektromagnetische Strahlung emittierenden Baugruppe und elektromagnetische Strahlung emittierende Baugruppe
DE102013206139A1 (de) * 2013-04-08 2014-10-09 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102013207564A1 (de) * 2013-04-25 2014-10-30 Osram Opto Semiconductors Gmbh Wellenlängenkonvertierendes Element, optoelektronisches Bauelement und Druckschablone
CN103413870A (zh) * 2013-08-05 2013-11-27 晶科电子（广州）有限公司 一种白光led光源的制作方法
WO2017057454A1 (ja) * 2015-09-30 2017-04-06 東レ株式会社 発光装置の製造方法および表示装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19638667C2 (de) 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
US6604971B1 (en) * 2000-05-02 2003-08-12 General Electric Company Fabrication of LED lamps by controlled deposition of a suspension media
US7182118B2 (en) * 2003-06-02 2007-02-27 Asm Assembly Automation Ltd. Pick and place assembly for transporting a film of material
DE10351349A1 (de) * 2003-10-31 2005-06-16 Osram Opto Semiconductors Gmbh Verfahren zum Hestellen eines Lumineszenzdiodenchips
US7256057B2 (en) * 2004-09-11 2007-08-14 3M Innovative Properties Company Methods for producing phosphor based light sources
US7858408B2 (en) * 2004-11-15 2010-12-28 Koninklijke Philips Electronics N.V. LED with phosphor tile and overmolded phosphor in lens
US7763478B2 (en) * 2006-08-21 2010-07-27 Cree, Inc. Methods of forming semiconductor light emitting device packages by liquid injection molding
DE102007021009A1 (de) * 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen
US20080121911A1 (en) * 2006-11-28 2008-05-29 Cree, Inc. Optical preforms for solid state light emitting dice, and methods and systems for fabricating and assembling same
DE102006061175A1 (de) * 2006-12-22 2008-06-26 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren
US20080283864A1 (en) * 2007-05-16 2008-11-20 Letoquin Ronan P Single Crystal Phosphor Light Conversion Structures for Light Emitting Devices
JP2010532104A (ja) * 2007-06-27 2010-09-30 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 高効率白色発光ダイオードのための光学設計
US20090065792A1 (en) * 2007-09-07 2009-03-12 3M Innovative Properties Company Method of making an led device having a dome lens
ATE528792T1 (de) * 2007-12-24 2011-10-15 Ismeca Semiconductor Holding Verfahren und vorrichtung zur ausrichtung von komponenten
US8038497B2 (en) * 2008-05-05 2011-10-18 Cree, Inc. Methods of fabricating light emitting devices by selective deposition of light conversion materials based on measured emission characteristics
US8159131B2 (en) * 2008-06-30 2012-04-17 Bridgelux, Inc. Light emitting device having a transparent thermally conductive layer
JP2010135763A (ja) * 2008-11-05 2010-06-17 Toshiba Corp Ｌｅｄデバイスの製造装置、ｌｅｄデバイスの製造方法及びｌｅｄデバイス
TWI608760B (zh) * 2008-11-13 2017-12-11 行家光電有限公司 形成螢光粉轉換發光元件之方法
DE102009005907A1 (de) * 2009-01-23 2010-07-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
US8039862B2 (en) * 2009-03-10 2011-10-18 Nepes Led Corporation White light emitting diode package having enhanced white lighting efficiency and method of making the same
US8299473B1 (en) * 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
US20110031516A1 (en) * 2009-08-07 2011-02-10 Koninklijke Philips Electronics N.V. Led with silicone layer and laminated remote phosphor layer
US9991427B2 (en) * 2010-03-08 2018-06-05 Cree, Inc. Photonic crystal phosphor light conversion structures for light emitting devices
US8232117B2 (en) * 2010-04-30 2012-07-31 Koninklijke Philips Electronics N.V. LED wafer with laminated phosphor layer
JP5566785B2 (ja) * 2010-06-22 2014-08-06 日東電工株式会社 複合シート
US9444024B2 (en) * 2011-11-10 2016-09-13 Cree, Inc. Methods of forming optical conversion material caps

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2012089531A1 *

Also Published As

Publication number Publication date
KR20130110212A (ko) 2013-10-08
CN103283040A (zh) 2013-09-04
DE102011013369A1 (de) 2012-07-05
JP2014501454A (ja) 2014-01-20
TW201234674A (en) 2012-08-16
US20130337593A1 (en) 2013-12-19
WO2012089531A1 (de) 2012-07-05
TWI470840B (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
DE102010053362B4 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips, strahlungsemittierender Halbleiterchip und strahlungsemittierendes Bauelement
EP2215657B1 (de) Anordnung mit mindestens zwei lichtemittierenden halbleiterbauelementen und herstellungsverfahren dafür
WO2014023617A1 (de) Optoelektronisches halbleiterbauteil, konversionsmittelplättchen und verfahren zur herstellung eines konversionsmittelplättchens
EP1556904A2 (de) Verfahren zum herstellen einer leuchtdioden-lichtquelle mit lumineszenz-konversionselement
WO2012160107A2 (de) Optisches element, optoelektronisches bauelement und verfahren zur herstellung dieser
DE102009036621A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
DE102013100711B4 (de) Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente
WO2009003435A1 (de) Verfahren zur herstellung von optoelektronischen bauelementen und optoelektronisches bauelement
DE10135306A1 (de) Verfahren zur Herstellung von Vorrichtungen, die Licht gleicher Farbtemperatur abstrahlen
DE102017102112A1 (de) Lichtemittierendes Element und sein Herstellungsverfahren
DE202009018568U1 (de) Lichtemittierende Diode und lichtemittierende Vorrichtung
WO2019145422A1 (de) Optoelektronischer halbleiterchip, optoelektronisches bauelement und dessen verfahren zur herstellung
WO2012089531A1 (de) Verfahren zum herstellen einer mehrzahl von halbleiterbauelementen
WO2015010997A1 (de) Oberflächenmontierbares optoelektronisches halbleiterbauteil und verfahren zur herstellung zumindest eines oberflächenmontierbaren optoelektronischen halbleiterbauteils
DE102008030815A1 (de) Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen
WO2012010377A1 (de) Optoelektronisches bauelement
EP2486604B1 (de) Kontaktierung eines optoelektronischen halbleiterbauteils durch konversionselement
DE102011111980A1 (de) Verfahren zur Herstellung einer Leuchtdiode und Leuchtdiode
DE112021004383T5 (de) Elektronische Erfassungsvorrichtung und Erfassungsverfahren
DE102017113573A1 (de) Anordnung mit einer Mehrzahl von Leuchtmodulen und Verfahren zur Herstellung einer Anordnung mit einer Mehrzahl von Leuchtmodulen
DE102017120385A1 (de) Licht emittierendes Bauelement und Verfahren zur Herstellung eines Licht emittierenden Bauelements
WO2017194620A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
EP2195865B1 (de) Strahlungsemittierendes halbleiterbauelement und verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
DE102015107591B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE112017005653B4 (de) Leiterrahmen, optoelektronisches Bauelement mit einem Leiterrahmen und Verfahren zur Herstellung eines optoelektronischen Bauelements

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20130425

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20150814