EP2591498A1 - Procédé d'assemblage d'une puce dans un substrat souple - Google Patents

Procédé d'assemblage d'une puce dans un substrat souple

Info

Publication number
EP2591498A1
EP2591498A1 EP11746593.0A EP11746593A EP2591498A1 EP 2591498 A1 EP2591498 A1 EP 2591498A1 EP 11746593 A EP11746593 A EP 11746593A EP 2591498 A1 EP2591498 A1 EP 2591498A1
Authority
EP
European Patent Office
Prior art keywords
substrate
chip
zone
wire
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP11746593.0A
Other languages
German (de)
English (en)
Inventor
Jean Brun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP2591498A1 publication Critical patent/EP2591498A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08238—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a permanent auxiliary member being left in the finished device, e.g. aids for protecting the bonding area during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/809—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding with the bonding area not providing any mechanical bonding
    • H01L2224/80901—Pressing a bonding area against another bonding area by means of a further bonding area or connector
    • H01L2224/80903—Pressing a bonding area against another bonding area by means of a further bonding area or connector by means of a bump or layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/038—Textiles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

Un substrat muni d'un fil (3) électriquement conducteur enrobé par un matériau électriquement isolant est imprégné par un matériau polymérisable (4). Une zone d'accueil (5) pour une puce (2) est formée sur une surface du substrat (1), par rigidification du matériau polymérisable (4) dans une première zone du substrat. La puce (2) est disposée dans la zone d'accueil (5) et une zone (8) de connexion électrique de la puce (2) est connectée électriquement au fil (3) électriquement conducteur du substrat (1).

Description

Procédé d'assemblage d'une puce dans un substrat souple
Domaine technique de l'invention
L'invention est relative à un procédé d'assemblage d'une puce électronique sur un substrat. État de la technique
Afin de conquérir de nouveaux marchés, le secteur de l'électronique à modifier les puces électroniques conventionnelles afin qu'elles résistent à des milieux de plus en plus hostiles. Cependant, le domaine des supports souples est un secteur pour lequel de nombreux problèmes restes posés.
Dans le domaine de l'intégration de fonctions électroniques sur des substrats souples comme des tissus, les problèmes viennent majoritairement de la souplesse même du substrat.
Dans la mesure où il n'est pas possible de réaliser les puces directement sur le substrat souple, les puces électroniques sont réalisées, à part, puis assemblées sur ce substrat particulier. Là encore, lorsque l'on cherche à connecter une ou plusieurs puces électroniques à un substrat, les procédés conventionnels d'assemblage sont inefficaces car ils demandent une certaine rigidité du substrat et/ou une certaine tenue thermique. De plus, il est intéressant de connecter la puce à un autre dispositif, par exemple une autre puce ou un élément passif, ce qui complique la réalisation. L'intégration de puces électroniques avec un tissu muni de fils conducteurs apporte de nombreuses solutions. Le tissu sert de substrat souple et les fils conducteurs permettent une connexion de la puce avec un élément extérieur. Des exemples de réalisation sont décrits dans le document US 2004/0074660 et dans le document US 2006/0258205. Dans ces deux documents, la puce ou un adaptateur sont connectés au tissu ce qui pose des problèmes dans l'alignement des différentes connexions entre la puce (l'adaptateur) et le tissu. Dans le document US 2004/0074660 une résine est injectée une fois la connexion établie afin d'assurer le scellement de la puce avec le tissu.
Il a été proposé de connecter une puce à un fil conducteur au moyen d'une rainure latérale qui coure sur une paroi latérale de la puce. Ce procédé est très difficile à mettre en œuvre et il nécessite, en plus, de faire correspondre la dimension de la rainure avec le diamètre du fil.
Dans le document WO 2005/067042, plusieurs puces formées sur un substrat rigide sont mises en connexion avec un tissu comportant des fils électrique. Dans ce mode de réalisation, l'intérêt du substrat souple conducteur est perdu car l'ensemble est finalement rigide à cause du substrat reliant les différentes puces. Dans le document JP 04290478, un substrat rigide est formé par un tissu collé à une plaque de maintien. Le tissu comporte des fils conducteurs qui sont utilisés pour alimenter des diodes électroluminescentes. Là encore, les avantages du substrat souple sont perdus à cause de la plaque de maintien rigide.
Objet de l'invention On constate qu'il existe un besoin de prévoir un procédé d'assemblage d'une puce électronique avec un substrat qui soit facile à mettre en œuvre et qui assure une bonne maîtrise de l'alignement entre le substrat et la puce. On tend à combler ce besoin au moyen d'un procédé selon les revendications annexées et plus particulièrement au moyen d'un procédé comportant les étapes suivantes :
- prévoir un substrat souple muni d'au moins un fil électriquement conducteur et d'un matériau polymérisable,
- faire réagir le matériau polymérisable dans une première zone du substrat de manière à rigidifier cette première zone du substrat et former une zone d'accueil de la puce sur une surface du substrat, la zone d'accueil représentant une zone plus rigide du substrat,
- disposer la puce dans la zone d'accueil et connecter électriquement le fil électriquement conducteur avec une zone de connexion électrique de la puce.
Description sommaire des dessins D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre de modes particuliers de réalisation de l'invention donnés à titre d'exemples non limitatifs et représentés aux dessins annexés, dans lesquels : - la figure 1 représente, de manière schématique, en vue de dessus, deux puces montées sur un substrat,
- les figures 2 à 4 représentent, de manière schématique, en coupe, un procédé d'assemblage d'une puce sur un substrat,
- les figures 5 et 6 représentent, de manière schématique, en coupe, un second procédé d'assemblage d'une puce sur un substrat, - la figure 7 représente, de manière schématique, en coupe, une étape d'une variante de réalisation d'un procédé d'assemblage,
- les figures 8 et 9 représentent, de manière schématique, en coupe, des étapes d'une autre variante de réalisation d'un procédé d'assemblage, - les figures 10 et 1 1 représentent, de manière schématique, en coupe, des étapes d'une troisième variante de réalisation d'un procédé d'assemblage,
- la figure 12 représente de manière schématique, en vue de dessus, un autre mode de réalisation de deux puces montées sur un substrat.
Description d'un mode de réalisation préférentiel de l'invention
Comme illustré à la figure 1 , le substrat 1 sur lequel doit être assemblée la puce 2 est un substrat souple qui comporte au moins un fil 3 électriquement conducteur. Dans certains modes de réalisation, le fil 3 est enrobé totalement ou partiellement par un matériau électriquement isolant. Dans d'autres modes de réalisation, le fil 3 électriquement conducteur n'est pas enrobé par un matériau électriquement isolant.
Dans un mode de réalisation particulier, le substrat 1 comporte une pluralité de fils 3 électriquement conducteurs Les fils 3 électriquement conducteurs peuvent être contenus dans un seul plan à l'intérieur du substrat, mais il est également envisageable d'avoir des fils 3 répartis dans plusieurs plans parallèles. A titre d'exemple, le substrat 1 comporte deux séries de fils qui représentent deux plans parallèles à l'intérieur du substrat 1.
Dans une variante de réalisation qui peut être combinée avec les modes précédents, le substrat 1 comporte également une pluralité de fils non conducteurs électriquement. Selon les modes de réalisation employés, les fils utilisés sont tissés ou non. Les fils électriquement conducteurs peuvent être tous orientés selon une même direction. Il est également envisageable que les fils conducteurs soient répartis selon plusieurs directions et organisés par exemple en matrice. A titre d'exemple, le substrat 1 est un tissu comportant des fils 3 tissés entre eux à l'intérieur duquel il existe au moins un fil électriquement conducteur. Dans un autre exemple, le substrat 1 comporte un film de support qui est recouvert par un fil 3 conducteur. Le substrat 1 est encore un film en matériau électriquement isolant à l'intérieur duquel un ou plusieurs fils 3 sont noyés. Le maintien mécanique entre les fils (conducteurs ou non) peut être réalisé par le film de support ou au moyen des différentes connexions mécaniques qui existent entre les différents fils.
Selon les modes de réalisation employés, le fil 3 électriquement conducteur peut être gainé dans le matériau électriquement isolant, le tout conservant la forme d'un fil, ou il peut être dans une couche de matériau isolant.
Lorsque le fil 3 conducteur est enrobé par un matériau isolant et conserve la forme d'un fil, le fil conducteur qui est isolé électriquement des autres fils peut être utilisé dans une structure tissée en tant que fil de trame ou fil de chaîne.
Le fil électriquement conducteur est, par exemple, recouvert par un isolant électrique. Il est également envisageable d'incorporer un fil électriquement conducteur recouvert d'une couche isolante à l'intérieur d'un substrat lui- même électriquement isolant. Lorsque le fil électriquement conducteur est intégré sans isolant, l'isolation est obtenue par la structure du substrat.
Une zone d'accueil 5 est ensuite formée sur le substrat de manière à accueillir la puce 2. La zone d'accueil 5 pour la puce 2 représente une zone plus rigide du substrat 1. Cette rigidité accrue permet de placer plus facilement la puce dans sa zone d'accueil et ainsi éviter une déformation trop importante du substrat et du fil conducteur par rapport à la puce. De cette manière, il est plus facile d'aligner la puce avec le substrat. Ceci est particulièrement efficace lorsque la puce est intégrée sur un substrat souple.
La rigidification d'une portion du substrat pour former la zone d'accueil peut être obtenue par différentes techniques, par exemple au moyen d'un matériau polymérisable 4 qui va réagir pour rigidifier la zone d'accueil. Il est également possible d'utiliser un renfort extérieur qui la rigidifier le substrat en empêchant une déformation trop importante lors du placement de la puce. Il est également envisageable de modifier le comportement mécanique de la zone d'accueil de manière temporaire ou permanente au moyen d'un stimulus optique, magnétique et/ou électrique. De cette manière, comme cela est illustré, le substrat souple comporte une zone rigide qui est adjacente à une zone souple ou entourée par une zone souple. Les deux zones présentent des propriétés mécaniques différentes. Cette différence de comportement peut provenir, par exemple, d'une différence de module d'Young entre le matériau formant la zone d'accueil rigide et le matériau du substrat souple adjacent. Le module d'Young de la zone d'accueil est plus élevé que le module d'Young du reste du substrat souple. Ainsi, la zone rigide permet de faciliter le positionnement précis de la puce par rapport au fil électriquement conducteur et la zone souple permet de conserver les avantages du substrat d'origine.
Dans un mode de réalisation privilégié, la zone d'accueil 5 est associée à une déformation du substrat. Cette déformation permet de faciliter le placement de la puce par rapport à son environnement, par exemple par rapport à un ou plusieurs fils 3. Si le substrat 1 est déformé afin de former la zone d'accueil 5 pour la puce 2 électronique, cette zone d'accueil 5 peut être en dépression ou en saillie du reste du substrat 1. Selon les modes de réalisation, la zone d'accueil 5 en dépression ou en saillie correspond à la surface de la puce 2, ou représente une surface plus grande que la puce 2 ce qui peut faciliter son positionnement ou permettre l'assemblage de deux puces côte à côte. La zone d'accueil peut également correspondre à une surface plus petite que la puce, si la zone d'accueil est en saillie. La déformation du substrat 1 peut être obtenue par toute technique adaptée. Comme illustré à la figure 2, la déformation peut être obtenue au moyen d'un matriçage du substrat entre deux demi-matrices 6.
Selon les motifs formés dans les demi-matrices 6, les faces opposées du substrat 1 peuvent présenter des zones en saillie ou en dépression avec des formes quelconques. La formation d'une zone d'accueil 5 en saillie ou en dépression est réalisée de manière conventionnelle selon les techniques classiques de matriçage. Selon les demi-matrices utilisées, le substrat 1 présente une zone en dépression, deux zones en dépression se faisant face de chaque côté du substrat ou une zone en dépression faisant face à une zone en saillie. Dans l'exemple illustré à la figure 3, deux zones en dépression se font face. Lorsque le substrat 1 est un substrat souple, il conserve difficilement une forme prédéfinie de la zone d'accueil 5. Il est alors avantageux d'utiliser un substrat comportant un matériau polymérisable 4 ou tout autre matériau qui peut rigidifier localement le substrat. Le matériau polymérisable peut être un constituant intrinsèque du substrat ou il peut être ajouté sur le substrat, par exemple par imprégnation ou par dépôt d'un matériau polymérisable sur le substrat. L'imprégnation ou le dépôt peuvent être généralisée ou seulement localisée à la future zone d'accueil de la puce. Lors de la polymérisation du matériau polymérisable, ce dernier voit ses propriétés mécaniques évoluer de manière à le rendre plus rigide. La transformation du matériau polymérisable permet de rigidifier le substrat. Il en va de même des autres matériaux qui peuvent être utilisés.
Selon la porosité du substrat 1 et son affinité avec le matériau polymérisable 4, le substrat 1 peut être modifié localement dans sa composition chimique et dans sa tenue mécanique. Sinon, le matériau polymérisable 4 peut former une couche rigide en surface du substrat 1 souple de manière à éviter une déformation postérieure.
Comme cela est illustré à la figure 3, une fois la zone d'accueil 5 formée, le matériau polymérisable 4 est traité de manière à le faire réagir. Le substrat 1 est alors rigidifié au moins au niveau de la zone d'accueil 5 de la puce 2. La polymérisation du matériau polymérisable 4 peut être obtenue par toute technique adaptée, par exemple, au moyen d'un traitement thermique ou au moyen d'une illumination sous un rayonnement électromagnétique ou électronique.
La rigidification de la zone d'accueil 5 est réalisée, de préférence, le plus tôt possible après sa déformation afin d'éviter un changement de forme. De manière préférentielle, la transformation du matériau polymérisable 4 est réalisée, au moins partiellement, lors du pressage, du matriçage, afin de conserver une empreinte la plus proche possible de celle désirée dans le substrat 1.
Comme illustré à la figure 4, dans un mode de réalisation particulier, une fois le substrat 1 rigidifié au niveau de la zone d'accueil 5, la puce 2 est disposée sur la zone d'accueil 5. La face principale de la puce 2 est mise en contact avec le substrat et ils sont rendus solidaires. Cette solidarisation de la puce 2 avec le substrat 1 est réalisée par toute technique adaptée, par exemple par collage, par encastrement de la puce dans sa zone d'accueil ou par un maintien mécanique entre la puce et un organe de coopération disposé sur la face opposée du substrat.
Dans un autre mode de réalisation illustré aux figures 5 et 6, il est également possible de réaliser le pressage du substrat 1 directement au moyen de la puce 2. La surface principale de la puce 2 est mise en contact avec la surface principale du substrat 1 et une pression est appliquée. Le substrat 1 se déforme alors pour épouser la forme de la puce 2. Avantageusement, une contre-plaque 7 est utilisée afin de mieux maîtriser la déformation de la zone d'accueil 5. Cette déformation peut être définitive ou provisoire. La pression appliquée est avantageuse pour assurer un contact mécanique efficace entre le substrat 1 et la puce 2.
Comme pour le matriçage, diverses formes d'empreintes sont accessibles sur une ou deux faces du substrat 1. Dans ce cas de figure, la formation de la zone d'accueil 5 et le placement de la puce 2 sont réalisés simultanément. Dans une variante de réalisation, le substrat 1 est au moins localement rigidifié par un matériau polymérisable 4 ou autre, de manière à conserver la forme de la zone d'accueil 5 une fois l'étape de pressage terminée.
Dans d'autres modes de réalisation, la rigidification de la zone d'accueil est liée à l'utilisation d'une contre-plaque 7. Il n'est alors pas nécessaire d'utiliser un matériau polymérisable. La contre-plaque 7 est associée au substrat ce qui a pour effet de définir une zone plus rigide, la zone d'accueil 5. La puce est ensuite disposée sur le substrat au niveau de la zone d'accueil 5. La puce 2 et la contre-plaque 7 sont séparées par le substrat 1. La puce 2 est connectée électriquement au substrat 1. Une zone de connexion électrique 8 disposée sur la face principale de la puce 2 est en contact électrique avec un fil 3 électriquement conducteur du substrat 1. La zone 8 de connexion électrique de la puce 2 est, par exemple, une zone en saillie de la face principale de la puce 2 ou, au contraire, une zone en dépression par rapport à cette même face. La zone 8 de connexion électrique peut être réalisée par des micro-inserts, par des billes en matériau métallique fusible (bumps en anglais) ou encore par des stud-bumps, c'est-à- dire des billes de forme particulière. La connexion électrique peut également être réalisée par une colle conductrice, de préférence une colle anisotropique conductrice. Le fil 3 conducteur du substrat 1 permet l'alimentation et/ou la communication de la puce 2 avec un autre élément connecté électriquement au substrat 1 , une puce ou un élément passif.
Lors du placement de la puce 2 dans sa zone d'accueil 5, la pression exercée par la puce sur le substrat permet d'assurer le contact électrique entre un fil 3 électriquement conducteur et la zone 8 de connexion électrique.
Les zones de connexion en saillie permettent de percer le matériau isolant enrobant le fil électrique conducteur et donc de le dénuder au moins partiellement. De manière préférentielle, les zones de connexion électrique qui sont en saillie de la face principale de la puce ont une forme pointue et/ou un diamètre inférieur ou égal à 30 micromètre ce qui facilite la pénétration de la zone 8 saillante jusqu'au fil 3 conducteur.
Selon un autre mode de réalisation, une étape additionnelle de gravure chimique, ionique ou mécanique est réalisée afin de former les zones de contact sans mettre à nu le fil 3.
Une zone de connexion en dépression, c'est-à-dire à l'intérieur de la puce peut également connecter un fil 3 électriquement conducteur en profitant de la déformation du fil conducteur engendrée par la contre-plaque 7. Afin d'obtenir le contact entre une zone 8 de connexion électrique et un fil 3 électriquement conducteur, il est nécessaire de situer la zone d'accueil 5 en fonction des fils électriquement conducteurs et des zones de connexion électriques de la puce.
Dans un autre mode de réalisation illustré à la figure 7, l'accès au fil électriquement conducteur peut être réalisé au moyen d'une étape additionnelle qui consiste en une attaque chimique et/ou en une gravure ionique et/ou en une attaque mécanique du matériau isolant situé en regard de la future zone de connexion électrique. Dans le mode de réalisation illustré, l'accès au fil 3 conducteur, est réalisé en traversant le substrat et en s'arrêtant au niveau de la contre-plaque 7. Il est également possible de ne pas utiliser de contre-plaque 7 ou alors de graver également la contre-plaque 7 pour obtenir un contact débouchant.
Selon la technique d'élimination utilisée, le fil conducteur est éliminé en même temps que le reste du substrat 1 et la zone de connexion 8 vient remplir la zone vide créée. Le contact électrique est alors obtenu au moyen de la face latérale du fil électrique et la zone de connexion assure la continuité du signal dans le reste du fil électrique. Dans une autre variante de réalisation, le fil 3 conducteur n'est pas ou pas complètement éliminé avec le substrat 1. La couche isolante enrobant le fil conducteur est majoritairement éliminée. La puce 2 peut comporter une ou plusieurs zones 8 de connexion électrique additionnelles (figure 1). Le pas entre deux zones 8 de connexion électrique actives est libre et fonction du pas existant entre les fils.
Inversement, si le substrat 1 comporte plusieurs fils 3 électriquement conducteurs, la distance entre deux fils 3 conducteurs parallèles ou sensiblement parallèles doit être compatible avec la distance existant entre deux zones 8 de connexion électrique.
Dans le cas où plusieurs zones 8 de connexion électrique seraient connectées à un même fil 3 conducteur, le fil 3 conducteur peut être coupé entre deux puces ou entre deux zones de connexion d'une même puce afin d'éviter tout court-circuit (figure 1 ). Le fil est coupé par toute technique adaptée, par exemple au moyen d'un emporte-pièce ou d'un rayonnement laser.
Dans certains modes de réalisation, la contre-plaque 7 sert uniquement à l'étape de déformation du substrat et, dans ce cas, elle n'est pas présente dans le dispositif final. Dans d'autres modes de réalisation, elle peut également servir de renfort mécanique à la puce 2 et/ou au substrat 1 , la contre-plaque 7 est alors solidarisée à la puce électronique. La contre-plaque 7 et la puce 2 sont de part et d'autre du substrat 1.
Dans une variante de réalisation, la contre-plaque 7 est formée par une puce 2 électronique additionnelle qui est connectée mécaniquement au substrat 1 et à la première puce 2. De manière préférentielle, les deux puces 2 sont connectées électriquement entre elles. Cette connexion électrique peut être réalisée directement par des zones 8 de connexion électrique ayant des formes complémentaires qui se font face. Il n'y a pas, dans ce cas de figure, passage par le fil 3 pour la connexion entre les deux puces. Cette connexion électrique peut également être réalisée en passant par un ou plusieurs fils 3 électriquement conducteurs. Les connexions électriques entre les deux puces 2 sont alors avantageusement localisées dans la surface en regard des deux puces 2. La connexion mécanique entre la puce 2 électronique et la contre-plaque 7 peut être réalisée par tout moyen adapté, par exemple au moyen d'une colle ou de structures s'emboîtant à force. Dans un autre mode de réalisation, illustré aux figures 8 et 9 et qui peut être combiné avec les modes de réalisation précédents, la zone d'accueil 5 de la puce 2 est réalisée au moyen de la contre-plaque 7, en pressant la contre- plaque sur le substrat. Le substrat est déformé et la contre-plaque définit une zone en saillie sur la face opposée à celle comportant la contre-plaque (figure 8). Il est également envisageable que la contre-plaque comporte un ou plusieurs motifs en saillie. La forme de la zone d'accueil en saillie est quelconque. Elle peut avoir le même dessin que celui de la contre-plaque. Il est encore envisageable que des motifs en saillie de la contre-plaque 7 traversent le substrat 1 ou impriment sur la zone d'accueil 5 des motifs en relief qui agissent comme des détrompeurs imposant la position et l'orientation de la puce 2 à assembler par la suite (figure 9).
Comme cela est illustré aux figures 9 et 10, l'alignement de la puce 2 par rapport à la contre-plaque 7 peut être réalisé avec une zone d'accueil en saillie du substrat 1 (figure 9) ou dans le volume du substrat (figure 10). La contre-plaque peut également servir à la formation d'une zone d'accueil associée à deux puces adjacentes. La contre-plaque 7 peut avantageusement servir à aligner les deux puces 2, l'une par rapport à l'autre et par rapports aux fils 3.
Une fois la puce 2 alignée sur les fils 3 du substrat souple et solidarisée au substrat, la contre-plaque 7 peut être retirée par toute technique adaptée. La contre-plaque 7 peut également être conservée. Ainsi, en alignant la contre-plaque 7 muni de détrompeurs par rapport au fil 3 conducteur, l'alignement de la puce 2 par rapport au fil 3 conducteur est automatique. Le détrompeur peut également former une zone de connexion électrique.
Le pressage de la contre-plaque entraîne la déformation du substrat soit pour former une zone d'accueil en saillie ou pour le passage d'un ou plusieurs détrompeurs à travers le substrat.
Pour assurer la connexion électrique entre un fil 3 conducteur et une zone 8 de connexion électrique, il est préférable de réaliser l'alignement de la puce 2 par rapport au fil 3 conducteur. Cet alignement peut être réalisé lors de la définition de la zone d'accueil 5 ou alors lors du placement de la puce 2 dans la zone d'accueil 5.
Dans un mode de réalisation particulier illustré à la figure 1 , deux puces 2 ayant chacune plusieurs zones 8 de connexion sont intégrées sur le substrat 1. Pour obtenir une communication facile et efficace entre ces deux puces, des zones de connexions électriques de ces deux puces sont connectées à un même fil conducteur. En revanche, pour éviter tout court-circuit entre deux zones 8 ne devant communiquer ensemble mais néanmoins connectées à un même fil 3, il suffit de graver localement le fil électriquement conducteur.
De cette manière, il est facile d'assembler différentes puces sur un substrat souple et de les associer pour former des fonctions spécifiques selon les fils partagés entre les puces et les zones sectionnées.
Dans les modes de réalisation illustrés aux figures 8 à 11 , le fil conducteur 3 et le contact 8 de connexion électrique ne sont pas représentés dans la vue en coupe. Ils peuvent être représentés de manière similaire aux vues précédentes, mais il est également possible que la connexion ait lieu dans un autre plan non montré. Dans ce second cas, les déformations présentes dans la zone d'accueil 5 servent de détrompeur. Dans un autre mode de réalisation illustré à la figure 12, les fils électriquement conducteurs 3 sont organisés en matrices, c'est-à-dire qu'il existe aux moins deux séries de fils orientées différemment, de préférence selon des directions perpendiculaires. Une ou plusieurs puces présentent une pluralité de zones de connexions électrique 8. Certaines connexions 8 sont associées électriquement avec des fils orientés selon une première direction alors que d'autres connexions de la même puce sont associées électriquement avec des fils orientés selon une seconde direction.
Selon les associations que l'on cherche à réaliser, les fils 3 électriquement conducteurs qui font face à la puce 2 peuvent être connectés ou laissés libre. Un même fil 3 peut être connecté à plusieurs zones de connexion 8 de la puce 2. Si différents signaux doivent transiter dans des zones différentes d'un même fil, le fil est sectionné pour éviter la création de signaux parasites. A titre d'exemple, le fil électrique est sectionné au niveau de la puce entre deux zones de connexion 8 consécutive si le signal entrant dans la puce par une première zone 8 est réinjecté après traitement par une seconde 8 sur le même fil 3 en direction d'une autre puce.
Dans un mode de réalisation particulier, le substrat comporte une pluralité de fils électriquement conducteurs disposés selon deux plans parallèles. La disposition des fils dans chaque plan est quelconque. Chaque série de fils peut être orientée selon une seule direction, ces deux directions étant parallèles ou non. Il est également envisageable d'avoir une organisation en matrice des fils 3 de chaque plan.
Lorsque la puce 2 est connectée électriquement au substrat 1 , la connexion peut être réalisée sur un des plans de fils 3 ou sur les deux plans de fils 3. Dans un mode de réalisation particulier, une zone de connexion électrique 8 de la puce 2 réalise la connexion simultanée de deux fils 3 présents sur deux plans différents au niveau d'une zone de superposition.
Dans un autre mode de réalisation qui peut être combiné avec le mode précédent, la puce comporte des moyens de réalisation d'une interconnexion entre deux fils superposés. La réalisation d'une interconnexion peut être obtenue au moyen d'une pression exercée sur deux fils superposés afin de forcer leur connexion électrique. L'interconnexion peut également être obtenue au moyen d'un contact électrique qui provient de la puce et qui touche directement les deux fils 3 électriquement conducteurs.
Cette interconnexion entre deux fils 3 peut être ou non reliée électriquement à la puce 2. Le procédé est particulièrement avantageux dans le cas de l'utilisation d'un substrat de type tissu car ce dernier est particulièrement sensible à la déformation lors du placement de la puce. La rigidification de la zone d'accueil permet de réduire les déformations et donc de maîtriser l'alignement de la puce par rapport au fil conducteur.

Claims

Revendications
1. Procédé d'assemblage d'une puce (2) électronique sur un substrat souple (1 ) caractérisé en ce qu'il comporte les étapes suivantes :
- prévoir un substrat souple muni d'au moins un fil (3) électriquement conducteur et d'un matériau polymérisable (4),
- faire réagir le matériau polymérisable (4) dans une première zone du substrat (1 ) de manière à rigidifier cette première zone du substrat (1) et former une zone d'accueil (5) de la puce (2) sur une surface du substrat (1 ), la zone d'accueil représentant une zone plus rigide du substrat,
- disposer la puce (2) dans la zone d'accueil (5) et connecter électriquement le fil (3) électriquement conducteur avec une zone (8) de connexion électrique de la puce (2).
2. Procédé selon la revendication 1 , caractérisé en ce qu'il comporte une étape d'imprégnation du substrat (1 ) par le matériau polymérisable (4) avant de former la zone d'accueil (5).
3. Procédé selon l'une des revendications 1 et 2, caractérisé en ce que le matériau polymérisable (4) est une résine époxy.
4. Procédé selon l'une quelconques des revendication 1 à 3, caractérisé en ce qu'il comporte la découpe du fil (3) électriquement conducteur entre la zone (8) de connexion électrique de la puce (2) et une zone (8) de connexion additionnelle.
5. Procédé selon la revendication 4, caractérisé en ce que la découpe est réalisée par un emporte-pièce ou par un faisceau laser.
6. Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce que rigidifier une portion du substrat (1 ) est obtenue par pressage et solidarisation de la puce contre une contre-plaque (7).
7. Procédé selon l'une quelconques des revendications 1 à 6, caractérisé en ce que la zone d'accueil (5) est réalisée par déformation du substrat (1 ) avant rigidification de la zone d'accueil (5).
8. Procédé selon la revendication 7, caractérisé en ce que la déformation est réalisée par pressage de la puce (2) sur le substrat (1 ).
9. Procédé selon l'une des revendications 7 et 8, caractérisé en ce que la déformation est réalisée par pressage au moyen d'une contre-plaque (7).
10. Procédé selon l'une quelconque des revendications 6 à 9, caractérisé en ce que la contre-plaque (7) est une puce électronique additionnelle.
11. Procédé selon l'une quelconque des revendications 1 à 10, caractérisé en ce que la zone (8) de connexion électrique est en saillie d'une face principale de la puce (2).
12. Procédé selon l'une quelconque des revendications 1 à 11 , caractérisé en ce que le substrat (1) est un tissu.
13. Procédé selon l'une quelconque des revendications 1 à 12, caractérisé en ce que le substrat (1 ) comporte une pluralité de fils (3) électriquement conducteurs disposés selon deux plans parallèles et en ce que la puce est connectée électriquement à un fil de chaque plan.
14. Procédé selon la revendication 13, caractérisé en ce que la puce comporte des moyens d'application d'une pression sur deux fils (3) superposés pour former une interconnexion.
EP11746593.0A 2010-07-06 2011-07-05 Procédé d'assemblage d'une puce dans un substrat souple Withdrawn EP2591498A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1002846A FR2962593B1 (fr) 2010-07-06 2010-07-06 Procede d'assemblage d'une puce dans un substrat souple.
PCT/FR2011/000395 WO2012007655A1 (fr) 2010-07-06 2011-07-05 Procédé d'assemblage d'une puce dans un substrat souple

Publications (1)

Publication Number Publication Date
EP2591498A1 true EP2591498A1 (fr) 2013-05-15

Family

ID=43587503

Family Applications (1)

Application Number Title Priority Date Filing Date
EP11746593.0A Withdrawn EP2591498A1 (fr) 2010-07-06 2011-07-05 Procédé d'assemblage d'une puce dans un substrat souple

Country Status (6)

Country Link
US (1) US9179586B2 (fr)
EP (1) EP2591498A1 (fr)
JP (1) JP5951602B2 (fr)
CN (1) CN102971841A (fr)
FR (1) FR2962593B1 (fr)
WO (1) WO2012007655A1 (fr)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2955972B1 (fr) * 2010-02-03 2012-03-09 Commissariat Energie Atomique Procede d'assemblage d'au moins une puce avec un tissu incluant un dispositif a puce
FR2986372B1 (fr) * 2012-01-31 2014-02-28 Commissariat Energie Atomique Procede d'assemblage d'un element a puce micro-electronique sur un element filaire, installation permettant de realiser l'assemblage
GB2500380A (en) * 2012-03-18 2013-09-25 Effect Photonics B V Arrangement and method of making electrical connections
EP2957154B1 (fr) 2013-02-15 2018-11-07 IMEC vzw Intégration de circuits électroniques dans un textile
US9801277B1 (en) * 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
CN107113960A (zh) 2014-12-08 2017-08-29 株式会社藤仓 伸缩性基板
US10499502B2 (en) * 2015-01-27 2019-12-03 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Flexible device module for fabric layer assembly and method for production
CN105047676A (zh) 2015-09-06 2015-11-11 京东方科技集团股份有限公司 一种封装用柔性基板及封装体
EP3483929B1 (fr) 2017-11-08 2022-04-20 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Support de composant comportant des couches électriquement conductrices et isolantes et un composant y incorporé et son procédé de fabrication
US11022580B1 (en) 2019-01-31 2021-06-01 Flex Ltd. Low impedance structure for PCB based electrodes
EP3735111A1 (fr) 2019-05-03 2020-11-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Support de composant à couche déformée destiné à recevoir un composant
US11668686B1 (en) 2019-06-17 2023-06-06 Flex Ltd. Batteryless architecture for color detection in smart labels
CN112839425A (zh) * 2019-11-25 2021-05-25 浙江荷清柔性电子技术有限公司 柔性电路板、柔性芯片封装结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290478A (ja) * 1991-03-19 1992-10-15 Denki Kagaku Kogyo Kk マトリックス回路基板、その製造方法及び表示板
JPH0536868U (ja) 1991-10-11 1993-05-18 スタンレー電気株式会社 回路基板
AU663640B2 (en) * 1993-02-22 1995-10-12 Illinois Tool Works Inc. Membrane switch
US5987739A (en) * 1996-02-05 1999-11-23 Micron Communications, Inc. Method of making a polymer based circuit
DE19755792C2 (de) * 1997-12-16 2001-05-17 Titv Greiz Textiles Flächengebilde aus mehreren miteinander verbundenen, teilweise elektrisch leitende Drähte/Fäden enthaltenden Gewebelagen
JP3471690B2 (ja) * 1999-12-16 2003-12-02 沖電気工業株式会社 半導体素子の実装方法
DE10161527A1 (de) 2001-12-14 2003-07-03 Infineon Technologies Ag Aufbau- und Verbindungstechnik in textilen Strukturen
DE10307505B4 (de) 2003-02-21 2005-03-03 Infineon Technologies Ag Textilgewebestruktur, Flächenverkleidungsstruktur und Verfahren zum Bestimmen eines Abstands von Mikroelektronikelementen der Textilgewebestruktur zu mindestens einer Referenzposition
JP4290478B2 (ja) 2003-05-20 2009-07-08 株式会社コーワ 洗浄用ブラシのブラシ片
DE10325883A1 (de) 2003-06-06 2004-12-30 Infineon Technologies Ag Verfahren zur Kontaktierung von leitfähigen Fasern
DE102004001661A1 (de) * 2004-01-12 2005-08-11 Infineon Technologies Ag Verfahren zum elektrischen Verbinden eines elektrischen Leiters mit einem elektronischen Bauelement und Vorrichtung
TWI246914B (en) * 2004-12-30 2006-01-11 Ind Tech Res Inst Flexible implantable electrical stimulator array
EP1727408A1 (fr) 2005-05-13 2006-11-29 Eidgenössische Technische Hochschule Zürich Textile avec des pistes conductrices et le procédé de sa fabrication
ATE381250T1 (de) 2005-05-13 2007-12-15 Sefar Ag Leiterplatte und verfahren zu deren herstellung
TWI276191B (en) * 2005-08-30 2007-03-11 Ind Tech Res Inst Alignment precision enhancement of electronic component process on flexible substrate device and method thereof the same
EP2132832B1 (fr) * 2007-03-29 2014-10-08 Koninklijke Philips N.V. Ensemble electronique pour une fixation a un substrat de tissu, textile electronique, et procede de fabrication d'un tel textile electronique
TWI377880B (en) * 2007-08-20 2012-11-21 Ind Tech Res Inst Fabrication methods for flexible electronic devices
WO2010058360A1 (fr) * 2008-11-21 2010-05-27 Koninklijke Philips Electronics N.V. Dispositif électronique sur textile
JP5867877B2 (ja) * 2010-09-21 2016-02-24 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 電子テキスタイル及び電子テキスタイルの製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None *
See also references of WO2012007655A1 *

Also Published As

Publication number Publication date
JP2013531897A (ja) 2013-08-08
FR2962593B1 (fr) 2014-03-28
FR2962593A1 (fr) 2012-01-13
US20130074331A1 (en) 2013-03-28
JP5951602B2 (ja) 2016-07-13
US9179586B2 (en) 2015-11-03
CN102971841A (zh) 2013-03-13
WO2012007655A1 (fr) 2012-01-19

Similar Documents

Publication Publication Date Title
EP2591498A1 (fr) Procédé d'assemblage d'une puce dans un substrat souple
EP2057687B1 (fr) Puce microelectronique nue munie d'une rainure formant un logement pour un element filaire constituant un support mecanique souple, procede de fabrication et microstructure
EP0688051B1 (fr) Procédé de fabrication et d'assemblage de carte à circuit intégré.
EP2737781B1 (fr) Procede d'assemblage d'un dispositif a puce micro-electronique dans un tissu, dispositif a puce, et tissu incorporant un dispositif a puce serti
EP1141887B1 (fr) Procede de fabrication de carte a puce sans contact
FR2740935A1 (fr) Procede de fabrication d'un ensemble de modules electroniques pour cartes a memoire electronique
EP1673715B1 (fr) Procede de fabrication d'une carte a double interface, et carte a microcircuit ainsi obtenue
EP2896067A1 (fr) Capot pour dispositif a rainure et a puce, dispositif equipe du capot, assemblage du dispositif avec un element filaire et procede de fabrication
WO2014068240A1 (fr) Procédé de fabrication d'une carte à puce à plusieurs composants et carte ainsi obtenue
EP1724712A1 (fr) Micromodule, notamment pour carte à puce
EP0688050A1 (fr) Procédé d'assemblage de carte à circuit intégré et carte ainsi obtenue
EP1192593B1 (fr) Dispositif et procede de fabrication de dispositifs comprenant au moins une puce montee sur un support
FR2863747A1 (fr) Fiabilisation des cartes dual interface par grille continue
EP3020068B1 (fr) Module electronique et son procede de fabrication
WO2004040507A1 (fr) Carte a puce comportant un composant debouchant et un procede de fabrication
WO2020114753A1 (fr) Procede de fabrication d'une carte a puce metallique ou non avec antenne relais
EP1210690B1 (fr) Dispositif electronique comportant au moins une puce fixee sur un support et procede de fabrication d'un tel dispositif
WO2000077852A1 (fr) Procede de realisation de dispositifs comprenant une puce associee a un element de circuit et dispositifs obtenus
FR2795203A1 (fr) Module comportant au moins une puce et son interface de communication, objet comportant un module et procede de realisation desdits modules
EP2871596A1 (fr) Dispositif électronique interconnecté et son procédé de fabrication
WO2012010680A1 (fr) Module electronique securise, dispositif a module electronique securise et procede de fabrication

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20121220

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20180716

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20190129