WO2012007655A1 - Procédé d'assemblage d'une puce dans un substrat souple - Google Patents

Procédé d'assemblage d'une puce dans un substrat souple Download PDF

Info

Publication number
WO2012007655A1
WO2012007655A1 PCT/FR2011/000395 FR2011000395W WO2012007655A1 WO 2012007655 A1 WO2012007655 A1 WO 2012007655A1 FR 2011000395 W FR2011000395 W FR 2011000395W WO 2012007655 A1 WO2012007655 A1 WO 2012007655A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
chip
zone
wire
electrically conductive
Prior art date
Application number
PCT/FR2011/000395
Other languages
English (en)
Inventor
Jean Brun
Original Assignee
Commissariat à l'Energie Atomique et aux Energies Alternatives
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat à l'Energie Atomique et aux Energies Alternatives filed Critical Commissariat à l'Energie Atomique et aux Energies Alternatives
Priority to US13/702,173 priority Critical patent/US9179586B2/en
Priority to CN2011800334295A priority patent/CN102971841A/zh
Priority to EP11746593.0A priority patent/EP2591498A1/fr
Priority to JP2013517432A priority patent/JP5951602B2/ja
Publication of WO2012007655A1 publication Critical patent/WO2012007655A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08238—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a permanent auxiliary member being left in the finished device, e.g. aids for protecting the bonding area during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/809—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding with the bonding area not providing any mechanical bonding
    • H01L2224/80901—Pressing a bonding area against another bonding area by means of a further bonding area or connector
    • H01L2224/80903—Pressing a bonding area against another bonding area by means of a further bonding area or connector by means of a bump or layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/038—Textiles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Definitions

  • the invention relates to a method of assembling an electronic chip on a substrate.
  • WO 2005/067042 several chips formed on a rigid substrate are connected to a fabric having electrical wires.
  • the interest of the conductive flexible substrate is lost because the assembly is finally rigid because of the substrate connecting the different chips.
  • a rigid substrate is formed by a fabric bonded to a holding plate. The fabric has lead wires that are used to power light emitting diodes. Again, the benefits of the soft substrate are lost due to the rigid holding plate.
  • FIG. schematically, in top view, two chips mounted on a substrate
  • FIGS. 2 to 4 show, schematically, in section, a method of assembling a chip on a substrate
  • FIGS. 5 and 6 show, schematically, in section, a second method of assembling a chip on a substrate
  • FIG. 7 schematically represents, in section, a step of an alternative embodiment of an assembly method
  • FIGS. 8 and 9 show schematically, in section, the steps of another variant embodiment of an assembly method
  • FIGS. 10 and 11 show schematically, in section, steps
  • FIG. 12 shows schematically, in top view, another embodiment of two chips mounted on a substrate.
  • the substrate 1 on which the chip 2 must be assembled is a flexible substrate which comprises at least one electrically conductive wire 3.
  • the wire 3 is totally or partially embedded in an electrically insulating material.
  • the electrically conductive wire 3 is not encapsulated by an electrically insulating material.
  • the substrate 1 comprises a plurality of electrically conductive wires 3
  • the electrically conductive wires 3 may be contained in a single plane inside the substrate, but it is also conceivable to have wires 3 distributed in several parallel shots.
  • the substrate 1 comprises two series of wires which represent two parallel planes inside the substrate 1.
  • the substrate 1 also comprises a plurality of electrically nonconductive wires.
  • the son used are woven or not. Electrically conductive wires can all be oriented in the same direction. It is also conceivable that the conductive son are distributed in several directions and organized for example matrix.
  • the substrate 1 is a fabric having threads 3 woven between them within which there is at least one electrically conductive wire.
  • the substrate 1 comprises a support film which is covered by a conductive wire 3.
  • the substrate 1 is still a film of electrically insulating material inside which one or more son 3 are embedded. The mechanical maintenance between the wires (conductors or not) can be achieved by the support film or by means of the different mechanical connections that exist between the different wires.
  • the electrically conductive wire 3 may be sheathed in the electrically insulating material, the whole retaining the shape of a wire, or it may be in a layer of insulating material.
  • the conductive wire 3 When the conductive wire 3 is encapsulated by an insulating material and retains the shape of a wire, the conductive wire which is electrically insulated from the other wires may be used in a woven structure as a weft or warp wire.
  • the electrically conductive wire is, for example, covered by an electrical insulator. It is also conceivable to incorporate an electrically conductive wire covered with an insulating layer inside a substrate itself electrically insulating. When the electrically conductive wire is integrated without insulation, the insulation is obtained by the structure of the substrate.
  • a reception zone 5 is then formed on the substrate so as to receive the chip 2.
  • the reception zone 5 for the chip 2 represents a more rigid zone of the substrate 1. This increased rigidity makes it possible to place more easily the chip in its home area and thus avoid excessive deformation of the substrate and the conductive wire relative to the chip. In this way, it is easier to align the chip with the substrate. This is particularly effective when the chip is embedded on a flexible substrate.
  • the stiffening of a portion of the substrate to form the reception zone can be obtained by different techniques, for example by means of a polymerizable material 4 which will react to stiffen the reception area. It is also possible to use an external reinforcement which stiffens the substrate by preventing too much deformation during the placement of the chip. It is also conceivable to modify the mechanical behavior of the reception area temporarily or permanently by means of an optical, magnetic and / or electrical stimulus.
  • the flexible substrate has a rigid zone which is adjacent to a flexible zone or surrounded by a flexible zone. Both zones have different mechanical properties. This difference in behavior may be due, for example, to a difference in Young's modulus between the material forming the rigid reception zone and the material of the adjacent flexible substrate.
  • the Young's modulus of the reception zone is higher than the Young's modulus of the remainder of the flexible substrate.
  • the rigid zone makes it possible to facilitate the precise positioning of the chip with respect to the electrically conductive wire and the flexible zone makes it possible to preserve the advantages of the original substrate.
  • the reception zone 5 is associated with a deformation of the substrate. This deformation makes it easier to place the chip in relation to its environment, for example with respect to one or more wires 3. If the substrate 1 is deformed in order to form the reception zone 5 for the electronic chip 2, this reception zone 5 may be in depression or protrude from the rest of the substrate 1. According to the embodiments, the zone of FIG. home 5 in depression or projecting corresponds to the surface of the chip 2, or represents a larger area than the chip 2 which can facilitate its positioning or allow the assembly of two chips side by side. The reception area may also correspond to a smaller area than the chip, if the reception area is projecting.
  • the deformation of the substrate 1 can be obtained by any suitable technique. As illustrated in FIG. 2, the deformation can be obtained by means of a stamping of the substrate between two half-matrices 6.
  • the opposite faces of the substrate 1 may have protruding or depressed areas with any shapes.
  • the formation of a reception zone 5 projecting or depression is performed in a conventional manner according to conventional mastering techniques.
  • the substrate 1 has a depression zone, two depression zones facing each side of the substrate or a depression zone facing a projecting zone. In the example illustrated in Figure 3, two depressed areas face each other.
  • the substrate 1 is a flexible substrate, it hardly retains a predefined shape of the reception zone 5. It is then advantageous to use a substrate comprising a polymerizable material 4 or any other material that can locally stiffen the substrate.
  • the polymerizable material may be an intrinsic constituent of the substrate or it may be added to the substrate, for example by impregnation or by depositing a polymerizable material on the substrate. Impregnation or deposit can be generalized or only localized to the future welcome area of the chip. During the polymerization of the polymerizable material, the latter sees its mechanical properties evolve so as to make it more rigid. The transformation of the polymerizable material makes it possible to stiffen the substrate. The same is true of other materials that can be used.
  • the substrate 1 can be modified locally in its chemical composition and in its mechanical strength. Otherwise, the polymerizable material 4 may form a rigid layer on the surface of the flexible substrate 1 so as to avoid posterior deformation.
  • the polymerizable material 4 is treated so as to make it react.
  • the substrate 1 is then stiffened at least at the receiving zone 5 of the chip 2.
  • the polymerization of the polymerizable material 4 may be obtained by any suitable technique, for example, by means of a heat treatment or by means of an illumination under electromagnetic or electronic radiation.
  • the stiffening of the reception zone 5 is preferably carried out as soon as possible after its deformation in order to avoid a change of shape.
  • the transformation of the polymerizable material 4 is carried out, at least partially, during pressing, stamping, in order to maintain an impression as close as possible to that desired in the substrate 1.
  • the chip 2 is disposed on the reception area 5.
  • the main face of the chip 2 is brought into contact with the substrate and they are made integral.
  • This solidarity of the chip 2 with the substrate 1 is carried out by any suitable technique, for example by gluing, by embedding the chip in its reception area or by a mechanical holding between the chip and a cooperation member disposed on the opposite face of the substrate.
  • FIGS. 5 and 6 it is also possible to compress the substrate 1 directly by means of the chip 2.
  • the main surface of the chip 2 is brought into contact with the main surface of the substrate 1 and a pressure is applied.
  • the substrate 1 then deforms to conform to the shape of the chip 2.
  • a counter plate 7 is used to better control the deformation of the reception zone 5. This deformation can be final or temporary.
  • the applied pressure is advantageous for ensuring an effective mechanical contact between the substrate 1 and the chip 2.
  • the substrate 1 is at least locally stiffened by a polymerizable material 4 or the like, so as to maintain the shape of the receiving zone 5 once the pressing step is complete.
  • the stiffening of the reception area is related to the use of a counterplate 7. It is then not necessary to use a polymerizable material.
  • the counterplate 7 is associated with the substrate which has the effect of defining a more rigid zone, the reception zone 5.
  • the chip is then placed on the substrate at the level of the reception zone 5.
  • the chip 2 and the back plate 7 are separated by the substrate 1.
  • the chip 2 is electrically connected to the substrate 1.
  • An electrical connection zone 8 disposed on the main face of the chip 2 is in electrical contact with an electrically conductive wire 3 of the substrate 1.
  • the electrical connection zone 8 of the chip 2 is, for example, an area projecting from the main face of the chip 2 or, conversely, a zone in depression relative to to that same face.
  • the zone 8 of electrical connection can be made by micro-inserts, by balls of fuse metal material (bumps in English) or by stud-bumps, that is to say beads of particular shape.
  • the electrical connection can also be made by a conductive adhesive, preferably an anisotropic conductive adhesive.
  • the conductive wire 3 of the substrate 1 allows the supply and / or the communication of the chip 2 with another element electrically connected to the substrate 1, a chip or a passive element.
  • the pressure exerted by the chip on the substrate makes it possible to ensure the electrical contact between an electrically conductive wire 3 and the electrical connection zone 8.
  • the projecting connection areas make it possible to pierce the insulating material encapsulating the conductive electrical wire and thus to strip it at least partially.
  • the electrical connection zones which project from the main face of the chip have a pointed shape and / or a diameter of less than or equal to 30 microns which facilitates the penetration of the protruding zone 8 to the wire 3 driver.
  • an additional step of chemical, ionic or mechanical etching is performed in order to form the contact zones without exposing the wire 3.
  • a vacuum connection zone that is to say inside the chip may also connect an electrically conductive wire 3 taking advantage of the deformation of the conductive wire generated by the plate against-7.
  • an electrical connection zone 8 and an electrically conductive wire 3 it is necessary to locate the reception zone 5 as a function of the electrically conductive wires and the electrical connection areas of the chip.
  • access to the electrically conductive wire may be achieved by means of an additional step which consists of etching and / or ion etching and / or mechanical etching. insulating material located next to the future electrical connection area.
  • the access to the conductive wire 3 is made by passing through the substrate and stopping at the level of the plate 7. It is also possible not to use a backplate 7 or to also etch the plate against 7 to obtain an opening contact.
  • the conductive wire is eliminated together with the rest of the substrate 1 and the connection zone 8 fills the empty zone created.
  • the electrical contact is then obtained by means of the lateral face of the electric wire and the connection zone ensures the continuity of the signal in the rest of the electric wire.
  • the conductive wire 3 is not completely or completely removed with the substrate 1.
  • the insulating layer encapsulating the conductive wire is mainly eliminated.
  • the chip 2 may include one or more additional electrical connection zones 8 (FIG. 1).
  • the pitch between two zones 8 of active electrical connection is free and function of the existing pitch between the son.
  • the substrate 1 comprises several electrically conductive wires 3, the distance between two parallel conductor wires 3 or substantially parallel must be compatible with the distance between two zones 8 of electrical connection.
  • the wire 3 conductor can be cut between two chips or between two connection areas of the same chip to avoid short circuit ( Figure 1).
  • the yarn is cut by any suitable technique, for example by means of a punch or laser radiation.
  • the backplate 7 serves only for the step of deforming the substrate and, in this case, it is not present in the final device. In other embodiments, it can also serve as a mechanical reinforcement to the chip 2 and / or the substrate 1, the counter-plate 7 is then secured to the electronic chip. The counterplate 7 and the chip 2 are on either side of the substrate 1.
  • the counter plate 7 is formed by an additional electronic chip 2 which is mechanically connected to the substrate 1 and the first chip 2.
  • the two chips 2 are electrically connected to each other.
  • This electrical connection can be made directly by zones 8 of electrical connection having complementary shapes that face each other. There is no, in this case, passage through the wire 3 for the connection between the two chips.
  • This electrical connection can also be achieved by passing through one or more electrically conductive wires 3.
  • the electrical connections between the two chips 2 are then advantageously located in the surface opposite the two chips 2.
  • the mechanical connection between the electronic chip 2 and the backplate 7 can be achieved by any suitable means, for example by means of an adhesive or structures fitting forcibly.
  • the receiving area 5 of the chip 2 is made by means of the counterplate 7, pressing the counter - plate on the substrate.
  • the substrate is deformed and the counterplate defines a projecting zone on the face opposite to that comprising the counterplate (FIG. 8).
  • the backplate has one or more protruding patterns.
  • the shape of the projecting reception area is arbitrary. It may have the same design as that of the counterplate.
  • protruding patterns of the counter-plate 7 pass through the substrate 1 or print on the reception zone 5 relief patterns which act as polarizers imposing the position and orientation of the chip 2 to be assembled subsequently ( Figure 9).
  • the alignment of the chip 2 with respect to the counterplate 7 can be achieved with a reception zone projecting from the substrate 1 (FIG. 9) or in the volume of the substrate ( Figure 10).
  • the counter-plate can also be used to form a reception zone associated with two adjacent chips.
  • the counterplate 7 may advantageously be used to align the two chips 2 with respect to each other and with respect to the wires 3.
  • the plate against 7 can be removed by any suitable technique.
  • the counter-plate 7 can also be preserved.
  • the polarizer can also form an electrical connection zone.
  • the pressing of the backplate causes the deformation of the substrate either to form a projecting reception area or for the passage of one or more polarizers through the substrate.
  • the chip 2 is preferable to align the chip 2 with respect to the wire 3 conductor. This alignment can be achieved during the definition of the reception area 5 or while placing the chip 2 in the reception area 5.
  • two chips 2 each having a plurality of connection zones 8 are integrated on the substrate 1.
  • zones of electrical connections of these two chips are connected to the same conductor wire.
  • the conducting wire 3 and the electrical connection contact 8 are not shown in the sectional view. They can be represented in a similar way to previous views, but it is also possible that the connection takes place in another plane not shown. In this second case, the deformations present in the reception zone 5 serve as a key.
  • the electrically conductive son 3 are organized in matrices, that is to say that there are at least two sets of son oriented differently, preferably in perpendicular directions.
  • One or more chips have a plurality of electrical connection areas 8. Some connections 8 are electrically associated with wires oriented in a first direction while other connections of the same chip are electrically associated with wires oriented in a second direction.
  • the electrically conductive wires 3 that face the chip 2 can be connected or left free.
  • the same wire 3 can be connected to several connection areas 8 of the chip 2. If different signals must pass in different areas of the same wire, the wire is cut to avoid the creation of spurious signals. For example, the electrical wire is cut at the chip between two consecutive connection zones 8 if the signal entering the chip by a first zone 8 is reinjected after treatment with a second 8 on the same wire 3 in the direction another chip.
  • the substrate comprises a plurality of electrically conductive wires arranged in two parallel planes.
  • the arrangement of the wires in each plane is arbitrary.
  • Each series of son can be oriented in one direction, these two directions being parallel or not. It is also conceivable to have a matrix organization of the son 3 of each plane.
  • an electrical connection zone 8 chip 2 performs the simultaneous connection of two son 3 present on two different planes at a superposition area.
  • the chip comprises means for making an interconnection between two superposed wires.
  • the realization of an interconnection can be achieved by means of a pressure exerted on two superimposed wires in order to force their electrical connection.
  • the interconnection can also be obtained by means of an electrical contact which comes from the chip and which directly touches the two electrically conductive wires 3.
  • This interconnection between two wires 3 may or may not be electrically connected to the chip 2.
  • the method is particularly advantageous in the case of the use of a tissue-type substrate because the latter is particularly sensitive to deformation when placing the wire. chip.
  • the stiffening of the reception area makes it possible to reduce the deformations and thus to control the alignment of the chip with respect to the conducting wire.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Un substrat muni d'un fil (3) électriquement conducteur enrobé par un matériau électriquement isolant est imprégné par un matériau polymérisable (4). Une zone d'accueil (5) pour une puce (2) est formée sur une surface du substrat (1), par rigidification du matériau polymérisable (4) dans une première zone du substrat. La puce (2) est disposée dans la zone d'accueil (5) et une zone (8) de connexion électrique de la puce (2) est connectée électriquement au fil (3) électriquement conducteur du substrat (1).

Description

Procédé d'assemblage d'une puce dans un substrat souple
Domaine technique de l'invention
L'invention est relative à un procédé d'assemblage d'une puce électronique sur un substrat. État de la technique
Afin de conquérir de nouveaux marchés, le secteur de l'électronique à modifier les puces électroniques conventionnelles afin qu'elles résistent à des milieux de plus en plus hostiles. Cependant, le domaine des supports souples est un secteur pour lequel de nombreux problèmes restes posés.
Dans le domaine de l'intégration de fonctions électroniques sur des substrats souples comme des tissus, les problèmes viennent majoritairement de la souplesse même du substrat.
Dans la mesure où il n'est pas possible de réaliser les puces directement sur le substrat souple, les puces électroniques sont réalisées, à part, puis assemblées sur ce substrat particulier. Là encore, lorsque l'on cherche à connecter une ou plusieurs puces électroniques à un substrat, les procédés conventionnels d'assemblage sont inefficaces car ils demandent une certaine rigidité du substrat et/ou une certaine tenue thermique. De plus, il est intéressant de connecter la puce à un autre dispositif, par exemple une autre puce ou un élément passif, ce qui complique la réalisation. L'intégration de puces électroniques avec un tissu muni de fils conducteurs apporte de nombreuses solutions. Le tissu sert de substrat souple et les fils conducteurs permettent une connexion de la puce avec un élément extérieur. Des exemples de réalisation sont décrits dans le document US 2004/0074660 et dans le document US 2006/0258205. Dans ces deux documents, la puce ou un adaptateur sont connectés au tissu ce qui pose des problèmes dans l'alignement des différentes connexions entre la puce (l'adaptateur) et le tissu. Dans le document US 2004/0074660 une résine est injectée une fois la connexion établie afin d'assurer le scellement de la puce avec le tissu.
Il a été proposé de connecter une puce à un fil conducteur au moyen d'une rainure latérale qui coure sur une paroi latérale de la puce. Ce procédé est très difficile à mettre en œuvre et il nécessite, en plus, de faire correspondre la dimension de la rainure avec le diamètre du fil.
Dans le document WO 2005/067042, plusieurs puces formées sur un substrat rigide sont mises en connexion avec un tissu comportant des fils électrique. Dans ce mode de réalisation, l'intérêt du substrat souple conducteur est perdu car l'ensemble est finalement rigide à cause du substrat reliant les différentes puces. Dans le document JP 04290478, un substrat rigide est formé par un tissu collé à une plaque de maintien. Le tissu comporte des fils conducteurs qui sont utilisés pour alimenter des diodes électroluminescentes. Là encore, les avantages du substrat souple sont perdus à cause de la plaque de maintien rigide.
Objet de l'invention On constate qu'il existe un besoin de prévoir un procédé d'assemblage d'une puce électronique avec un substrat qui soit facile à mettre en œuvre et qui assure une bonne maîtrise de l'alignement entre le substrat et la puce. On tend à combler ce besoin au moyen d'un procédé selon les revendications annexées et plus particulièrement au moyen d'un procédé comportant les étapes suivantes :
- prévoir un substrat souple muni d'au moins un fil électriquement conducteur et d'un matériau polymérisable,
- faire réagir le matériau polymérisable dans une première zone du substrat de manière à rigidifier cette première zone du substrat et former une zone d'accueil de la puce sur une surface du substrat, la zone d'accueil représentant une zone plus rigide du substrat,
- disposer la puce dans la zone d'accueil et connecter électriquement le fil électriquement conducteur avec une zone de connexion électrique de la puce.
Description sommaire des dessins D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre de modes particuliers de réalisation de l'invention donnés à titre d'exemples non limitatifs et représentés aux dessins annexés, dans lesquels : - la figure 1 représente, de manière schématique, en vue de dessus, deux puces montées sur un substrat,
- les figures 2 à 4 représentent, de manière schématique, en coupe, un procédé d'assemblage d'une puce sur un substrat,
- les figures 5 et 6 représentent, de manière schématique, en coupe, un second procédé d'assemblage d'une puce sur un substrat, - la figure 7 représente, de manière schématique, en coupe, une étape d'une variante de réalisation d'un procédé d'assemblage,
- les figures 8 et 9 représentent, de manière schématique, en coupe, des étapes d'une autre variante de réalisation d'un procédé d'assemblage, - les figures 10 et 1 1 représentent, de manière schématique, en coupe, des étapes d'une troisième variante de réalisation d'un procédé d'assemblage,
- la figure 12 représente de manière schématique, en vue de dessus, un autre mode de réalisation de deux puces montées sur un substrat.
Description d'un mode de réalisation préférentiel de l'invention
Comme illustré à la figure 1 , le substrat 1 sur lequel doit être assemblée la puce 2 est un substrat souple qui comporte au moins un fil 3 électriquement conducteur. Dans certains modes de réalisation, le fil 3 est enrobé totalement ou partiellement par un matériau électriquement isolant. Dans d'autres modes de réalisation, le fil 3 électriquement conducteur n'est pas enrobé par un matériau électriquement isolant.
Dans un mode de réalisation particulier, le substrat 1 comporte une pluralité de fils 3 électriquement conducteurs Les fils 3 électriquement conducteurs peuvent être contenus dans un seul plan à l'intérieur du substrat, mais il est également envisageable d'avoir des fils 3 répartis dans plusieurs plans parallèles. A titre d'exemple, le substrat 1 comporte deux séries de fils qui représentent deux plans parallèles à l'intérieur du substrat 1.
Dans une variante de réalisation qui peut être combinée avec les modes précédents, le substrat 1 comporte également une pluralité de fils non conducteurs électriquement. Selon les modes de réalisation employés, les fils utilisés sont tissés ou non. Les fils électriquement conducteurs peuvent être tous orientés selon une même direction. Il est également envisageable que les fils conducteurs soient répartis selon plusieurs directions et organisés par exemple en matrice. A titre d'exemple, le substrat 1 est un tissu comportant des fils 3 tissés entre eux à l'intérieur duquel il existe au moins un fil électriquement conducteur. Dans un autre exemple, le substrat 1 comporte un film de support qui est recouvert par un fil 3 conducteur. Le substrat 1 est encore un film en matériau électriquement isolant à l'intérieur duquel un ou plusieurs fils 3 sont noyés. Le maintien mécanique entre les fils (conducteurs ou non) peut être réalisé par le film de support ou au moyen des différentes connexions mécaniques qui existent entre les différents fils.
Selon les modes de réalisation employés, le fil 3 électriquement conducteur peut être gainé dans le matériau électriquement isolant, le tout conservant la forme d'un fil, ou il peut être dans une couche de matériau isolant.
Lorsque le fil 3 conducteur est enrobé par un matériau isolant et conserve la forme d'un fil, le fil conducteur qui est isolé électriquement des autres fils peut être utilisé dans une structure tissée en tant que fil de trame ou fil de chaîne.
Le fil électriquement conducteur est, par exemple, recouvert par un isolant électrique. Il est également envisageable d'incorporer un fil électriquement conducteur recouvert d'une couche isolante à l'intérieur d'un substrat lui- même électriquement isolant. Lorsque le fil électriquement conducteur est intégré sans isolant, l'isolation est obtenue par la structure du substrat.
Une zone d'accueil 5 est ensuite formée sur le substrat de manière à accueillir la puce 2. La zone d'accueil 5 pour la puce 2 représente une zone plus rigide du substrat 1. Cette rigidité accrue permet de placer plus facilement la puce dans sa zone d'accueil et ainsi éviter une déformation trop importante du substrat et du fil conducteur par rapport à la puce. De cette manière, il est plus facile d'aligner la puce avec le substrat. Ceci est particulièrement efficace lorsque la puce est intégrée sur un substrat souple.
La rigidification d'une portion du substrat pour former la zone d'accueil peut être obtenue par différentes techniques, par exemple au moyen d'un matériau polymérisable 4 qui va réagir pour rigidifier la zone d'accueil. Il est également possible d'utiliser un renfort extérieur qui la rigidifier le substrat en empêchant une déformation trop importante lors du placement de la puce. Il est également envisageable de modifier le comportement mécanique de la zone d'accueil de manière temporaire ou permanente au moyen d'un stimulus optique, magnétique et/ou électrique. De cette manière, comme cela est illustré, le substrat souple comporte une zone rigide qui est adjacente à une zone souple ou entourée par une zone souple. Les deux zones présentent des propriétés mécaniques différentes. Cette différence de comportement peut provenir, par exemple, d'une différence de module d'Young entre le matériau formant la zone d'accueil rigide et le matériau du substrat souple adjacent. Le module d'Young de la zone d'accueil est plus élevé que le module d'Young du reste du substrat souple. Ainsi, la zone rigide permet de faciliter le positionnement précis de la puce par rapport au fil électriquement conducteur et la zone souple permet de conserver les avantages du substrat d'origine.
Dans un mode de réalisation privilégié, la zone d'accueil 5 est associée à une déformation du substrat. Cette déformation permet de faciliter le placement de la puce par rapport à son environnement, par exemple par rapport à un ou plusieurs fils 3. Si le substrat 1 est déformé afin de former la zone d'accueil 5 pour la puce 2 électronique, cette zone d'accueil 5 peut être en dépression ou en saillie du reste du substrat 1. Selon les modes de réalisation, la zone d'accueil 5 en dépression ou en saillie correspond à la surface de la puce 2, ou représente une surface plus grande que la puce 2 ce qui peut faciliter son positionnement ou permettre l'assemblage de deux puces côte à côte. La zone d'accueil peut également correspondre à une surface plus petite que la puce, si la zone d'accueil est en saillie. La déformation du substrat 1 peut être obtenue par toute technique adaptée. Comme illustré à la figure 2, la déformation peut être obtenue au moyen d'un matriçage du substrat entre deux demi-matrices 6.
Selon les motifs formés dans les demi-matrices 6, les faces opposées du substrat 1 peuvent présenter des zones en saillie ou en dépression avec des formes quelconques. La formation d'une zone d'accueil 5 en saillie ou en dépression est réalisée de manière conventionnelle selon les techniques classiques de matriçage. Selon les demi-matrices utilisées, le substrat 1 présente une zone en dépression, deux zones en dépression se faisant face de chaque côté du substrat ou une zone en dépression faisant face à une zone en saillie. Dans l'exemple illustré à la figure 3, deux zones en dépression se font face. Lorsque le substrat 1 est un substrat souple, il conserve difficilement une forme prédéfinie de la zone d'accueil 5. Il est alors avantageux d'utiliser un substrat comportant un matériau polymérisable 4 ou tout autre matériau qui peut rigidifier localement le substrat. Le matériau polymérisable peut être un constituant intrinsèque du substrat ou il peut être ajouté sur le substrat, par exemple par imprégnation ou par dépôt d'un matériau polymérisable sur le substrat. L'imprégnation ou le dépôt peuvent être généralisée ou seulement localisée à la future zone d'accueil de la puce. Lors de la polymérisation du matériau polymérisable, ce dernier voit ses propriétés mécaniques évoluer de manière à le rendre plus rigide. La transformation du matériau polymérisable permet de rigidifier le substrat. Il en va de même des autres matériaux qui peuvent être utilisés.
Selon la porosité du substrat 1 et son affinité avec le matériau polymérisable 4, le substrat 1 peut être modifié localement dans sa composition chimique et dans sa tenue mécanique. Sinon, le matériau polymérisable 4 peut former une couche rigide en surface du substrat 1 souple de manière à éviter une déformation postérieure.
Comme cela est illustré à la figure 3, une fois la zone d'accueil 5 formée, le matériau polymérisable 4 est traité de manière à le faire réagir. Le substrat 1 est alors rigidifié au moins au niveau de la zone d'accueil 5 de la puce 2. La polymérisation du matériau polymérisable 4 peut être obtenue par toute technique adaptée, par exemple, au moyen d'un traitement thermique ou au moyen d'une illumination sous un rayonnement électromagnétique ou électronique.
La rigidification de la zone d'accueil 5 est réalisée, de préférence, le plus tôt possible après sa déformation afin d'éviter un changement de forme. De manière préférentielle, la transformation du matériau polymérisable 4 est réalisée, au moins partiellement, lors du pressage, du matriçage, afin de conserver une empreinte la plus proche possible de celle désirée dans le substrat 1.
Comme illustré à la figure 4, dans un mode de réalisation particulier, une fois le substrat 1 rigidifié au niveau de la zone d'accueil 5, la puce 2 est disposée sur la zone d'accueil 5. La face principale de la puce 2 est mise en contact avec le substrat et ils sont rendus solidaires. Cette solidarisation de la puce 2 avec le substrat 1 est réalisée par toute technique adaptée, par exemple par collage, par encastrement de la puce dans sa zone d'accueil ou par un maintien mécanique entre la puce et un organe de coopération disposé sur la face opposée du substrat.
Dans un autre mode de réalisation illustré aux figures 5 et 6, il est également possible de réaliser le pressage du substrat 1 directement au moyen de la puce 2. La surface principale de la puce 2 est mise en contact avec la surface principale du substrat 1 et une pression est appliquée. Le substrat 1 se déforme alors pour épouser la forme de la puce 2. Avantageusement, une contre-plaque 7 est utilisée afin de mieux maîtriser la déformation de la zone d'accueil 5. Cette déformation peut être définitive ou provisoire. La pression appliquée est avantageuse pour assurer un contact mécanique efficace entre le substrat 1 et la puce 2.
Comme pour le matriçage, diverses formes d'empreintes sont accessibles sur une ou deux faces du substrat 1. Dans ce cas de figure, la formation de la zone d'accueil 5 et le placement de la puce 2 sont réalisés simultanément. Dans une variante de réalisation, le substrat 1 est au moins localement rigidifié par un matériau polymérisable 4 ou autre, de manière à conserver la forme de la zone d'accueil 5 une fois l'étape de pressage terminée.
Dans d'autres modes de réalisation, la rigidification de la zone d'accueil est liée à l'utilisation d'une contre-plaque 7. Il n'est alors pas nécessaire d'utiliser un matériau polymérisable. La contre-plaque 7 est associée au substrat ce qui a pour effet de définir une zone plus rigide, la zone d'accueil 5. La puce est ensuite disposée sur le substrat au niveau de la zone d'accueil 5. La puce 2 et la contre-plaque 7 sont séparées par le substrat 1. La puce 2 est connectée électriquement au substrat 1. Une zone de connexion électrique 8 disposée sur la face principale de la puce 2 est en contact électrique avec un fil 3 électriquement conducteur du substrat 1. La zone 8 de connexion électrique de la puce 2 est, par exemple, une zone en saillie de la face principale de la puce 2 ou, au contraire, une zone en dépression par rapport à cette même face. La zone 8 de connexion électrique peut être réalisée par des micro-inserts, par des billes en matériau métallique fusible (bumps en anglais) ou encore par des stud-bumps, c'est-à- dire des billes de forme particulière. La connexion électrique peut également être réalisée par une colle conductrice, de préférence une colle anisotropique conductrice. Le fil 3 conducteur du substrat 1 permet l'alimentation et/ou la communication de la puce 2 avec un autre élément connecté électriquement au substrat 1 , une puce ou un élément passif.
Lors du placement de la puce 2 dans sa zone d'accueil 5, la pression exercée par la puce sur le substrat permet d'assurer le contact électrique entre un fil 3 électriquement conducteur et la zone 8 de connexion électrique.
Les zones de connexion en saillie permettent de percer le matériau isolant enrobant le fil électrique conducteur et donc de le dénuder au moins partiellement. De manière préférentielle, les zones de connexion électrique qui sont en saillie de la face principale de la puce ont une forme pointue et/ou un diamètre inférieur ou égal à 30 micromètre ce qui facilite la pénétration de la zone 8 saillante jusqu'au fil 3 conducteur.
Selon un autre mode de réalisation, une étape additionnelle de gravure chimique, ionique ou mécanique est réalisée afin de former les zones de contact sans mettre à nu le fil 3.
Une zone de connexion en dépression, c'est-à-dire à l'intérieur de la puce peut également connecter un fil 3 électriquement conducteur en profitant de la déformation du fil conducteur engendrée par la contre-plaque 7. Afin d'obtenir le contact entre une zone 8 de connexion électrique et un fil 3 électriquement conducteur, il est nécessaire de situer la zone d'accueil 5 en fonction des fils électriquement conducteurs et des zones de connexion électriques de la puce.
Dans un autre mode de réalisation illustré à la figure 7, l'accès au fil électriquement conducteur peut être réalisé au moyen d'une étape additionnelle qui consiste en une attaque chimique et/ou en une gravure ionique et/ou en une attaque mécanique du matériau isolant situé en regard de la future zone de connexion électrique. Dans le mode de réalisation illustré, l'accès au fil 3 conducteur, est réalisé en traversant le substrat et en s'arrêtant au niveau de la contre-plaque 7. Il est également possible de ne pas utiliser de contre-plaque 7 ou alors de graver également la contre-plaque 7 pour obtenir un contact débouchant.
Selon la technique d'élimination utilisée, le fil conducteur est éliminé en même temps que le reste du substrat 1 et la zone de connexion 8 vient remplir la zone vide créée. Le contact électrique est alors obtenu au moyen de la face latérale du fil électrique et la zone de connexion assure la continuité du signal dans le reste du fil électrique. Dans une autre variante de réalisation, le fil 3 conducteur n'est pas ou pas complètement éliminé avec le substrat 1. La couche isolante enrobant le fil conducteur est majoritairement éliminée. La puce 2 peut comporter une ou plusieurs zones 8 de connexion électrique additionnelles (figure 1). Le pas entre deux zones 8 de connexion électrique actives est libre et fonction du pas existant entre les fils.
Inversement, si le substrat 1 comporte plusieurs fils 3 électriquement conducteurs, la distance entre deux fils 3 conducteurs parallèles ou sensiblement parallèles doit être compatible avec la distance existant entre deux zones 8 de connexion électrique.
Dans le cas où plusieurs zones 8 de connexion électrique seraient connectées à un même fil 3 conducteur, le fil 3 conducteur peut être coupé entre deux puces ou entre deux zones de connexion d'une même puce afin d'éviter tout court-circuit (figure 1 ). Le fil est coupé par toute technique adaptée, par exemple au moyen d'un emporte-pièce ou d'un rayonnement laser.
Dans certains modes de réalisation, la contre-plaque 7 sert uniquement à l'étape de déformation du substrat et, dans ce cas, elle n'est pas présente dans le dispositif final. Dans d'autres modes de réalisation, elle peut également servir de renfort mécanique à la puce 2 et/ou au substrat 1 , la contre-plaque 7 est alors solidarisée à la puce électronique. La contre-plaque 7 et la puce 2 sont de part et d'autre du substrat 1.
Dans une variante de réalisation, la contre-plaque 7 est formée par une puce 2 électronique additionnelle qui est connectée mécaniquement au substrat 1 et à la première puce 2. De manière préférentielle, les deux puces 2 sont connectées électriquement entre elles. Cette connexion électrique peut être réalisée directement par des zones 8 de connexion électrique ayant des formes complémentaires qui se font face. Il n'y a pas, dans ce cas de figure, passage par le fil 3 pour la connexion entre les deux puces. Cette connexion électrique peut également être réalisée en passant par un ou plusieurs fils 3 électriquement conducteurs. Les connexions électriques entre les deux puces 2 sont alors avantageusement localisées dans la surface en regard des deux puces 2. La connexion mécanique entre la puce 2 électronique et la contre-plaque 7 peut être réalisée par tout moyen adapté, par exemple au moyen d'une colle ou de structures s'emboîtant à force. Dans un autre mode de réalisation, illustré aux figures 8 et 9 et qui peut être combiné avec les modes de réalisation précédents, la zone d'accueil 5 de la puce 2 est réalisée au moyen de la contre-plaque 7, en pressant la contre- plaque sur le substrat. Le substrat est déformé et la contre-plaque définit une zone en saillie sur la face opposée à celle comportant la contre-plaque (figure 8). Il est également envisageable que la contre-plaque comporte un ou plusieurs motifs en saillie. La forme de la zone d'accueil en saillie est quelconque. Elle peut avoir le même dessin que celui de la contre-plaque. Il est encore envisageable que des motifs en saillie de la contre-plaque 7 traversent le substrat 1 ou impriment sur la zone d'accueil 5 des motifs en relief qui agissent comme des détrompeurs imposant la position et l'orientation de la puce 2 à assembler par la suite (figure 9).
Comme cela est illustré aux figures 9 et 10, l'alignement de la puce 2 par rapport à la contre-plaque 7 peut être réalisé avec une zone d'accueil en saillie du substrat 1 (figure 9) ou dans le volume du substrat (figure 10). La contre-plaque peut également servir à la formation d'une zone d'accueil associée à deux puces adjacentes. La contre-plaque 7 peut avantageusement servir à aligner les deux puces 2, l'une par rapport à l'autre et par rapports aux fils 3.
Une fois la puce 2 alignée sur les fils 3 du substrat souple et solidarisée au substrat, la contre-plaque 7 peut être retirée par toute technique adaptée. La contre-plaque 7 peut également être conservée. Ainsi, en alignant la contre-plaque 7 muni de détrompeurs par rapport au fil 3 conducteur, l'alignement de la puce 2 par rapport au fil 3 conducteur est automatique. Le détrompeur peut également former une zone de connexion électrique.
Le pressage de la contre-plaque entraîne la déformation du substrat soit pour former une zone d'accueil en saillie ou pour le passage d'un ou plusieurs détrompeurs à travers le substrat.
Pour assurer la connexion électrique entre un fil 3 conducteur et une zone 8 de connexion électrique, il est préférable de réaliser l'alignement de la puce 2 par rapport au fil 3 conducteur. Cet alignement peut être réalisé lors de la définition de la zone d'accueil 5 ou alors lors du placement de la puce 2 dans la zone d'accueil 5.
Dans un mode de réalisation particulier illustré à la figure 1 , deux puces 2 ayant chacune plusieurs zones 8 de connexion sont intégrées sur le substrat 1. Pour obtenir une communication facile et efficace entre ces deux puces, des zones de connexions électriques de ces deux puces sont connectées à un même fil conducteur. En revanche, pour éviter tout court-circuit entre deux zones 8 ne devant communiquer ensemble mais néanmoins connectées à un même fil 3, il suffit de graver localement le fil électriquement conducteur.
De cette manière, il est facile d'assembler différentes puces sur un substrat souple et de les associer pour former des fonctions spécifiques selon les fils partagés entre les puces et les zones sectionnées.
Dans les modes de réalisation illustrés aux figures 8 à 11 , le fil conducteur 3 et le contact 8 de connexion électrique ne sont pas représentés dans la vue en coupe. Ils peuvent être représentés de manière similaire aux vues précédentes, mais il est également possible que la connexion ait lieu dans un autre plan non montré. Dans ce second cas, les déformations présentes dans la zone d'accueil 5 servent de détrompeur. Dans un autre mode de réalisation illustré à la figure 12, les fils électriquement conducteurs 3 sont organisés en matrices, c'est-à-dire qu'il existe aux moins deux séries de fils orientées différemment, de préférence selon des directions perpendiculaires. Une ou plusieurs puces présentent une pluralité de zones de connexions électrique 8. Certaines connexions 8 sont associées électriquement avec des fils orientés selon une première direction alors que d'autres connexions de la même puce sont associées électriquement avec des fils orientés selon une seconde direction.
Selon les associations que l'on cherche à réaliser, les fils 3 électriquement conducteurs qui font face à la puce 2 peuvent être connectés ou laissés libre. Un même fil 3 peut être connecté à plusieurs zones de connexion 8 de la puce 2. Si différents signaux doivent transiter dans des zones différentes d'un même fil, le fil est sectionné pour éviter la création de signaux parasites. A titre d'exemple, le fil électrique est sectionné au niveau de la puce entre deux zones de connexion 8 consécutive si le signal entrant dans la puce par une première zone 8 est réinjecté après traitement par une seconde 8 sur le même fil 3 en direction d'une autre puce.
Dans un mode de réalisation particulier, le substrat comporte une pluralité de fils électriquement conducteurs disposés selon deux plans parallèles. La disposition des fils dans chaque plan est quelconque. Chaque série de fils peut être orientée selon une seule direction, ces deux directions étant parallèles ou non. Il est également envisageable d'avoir une organisation en matrice des fils 3 de chaque plan.
Lorsque la puce 2 est connectée électriquement au substrat 1 , la connexion peut être réalisée sur un des plans de fils 3 ou sur les deux plans de fils 3. Dans un mode de réalisation particulier, une zone de connexion électrique 8 de la puce 2 réalise la connexion simultanée de deux fils 3 présents sur deux plans différents au niveau d'une zone de superposition.
Dans un autre mode de réalisation qui peut être combiné avec le mode précédent, la puce comporte des moyens de réalisation d'une interconnexion entre deux fils superposés. La réalisation d'une interconnexion peut être obtenue au moyen d'une pression exercée sur deux fils superposés afin de forcer leur connexion électrique. L'interconnexion peut également être obtenue au moyen d'un contact électrique qui provient de la puce et qui touche directement les deux fils 3 électriquement conducteurs.
Cette interconnexion entre deux fils 3 peut être ou non reliée électriquement à la puce 2. Le procédé est particulièrement avantageux dans le cas de l'utilisation d'un substrat de type tissu car ce dernier est particulièrement sensible à la déformation lors du placement de la puce. La rigidification de la zone d'accueil permet de réduire les déformations et donc de maîtriser l'alignement de la puce par rapport au fil conducteur.

Claims

Revendications
1. Procédé d'assemblage d'une puce (2) électronique sur un substrat souple (1 ) caractérisé en ce qu'il comporte les étapes suivantes :
- prévoir un substrat souple muni d'au moins un fil (3) électriquement conducteur et d'un matériau polymérisable (4),
- faire réagir le matériau polymérisable (4) dans une première zone du substrat (1 ) de manière à rigidifier cette première zone du substrat (1) et former une zone d'accueil (5) de la puce (2) sur une surface du substrat (1 ), la zone d'accueil représentant une zone plus rigide du substrat,
- disposer la puce (2) dans la zone d'accueil (5) et connecter électriquement le fil (3) électriquement conducteur avec une zone (8) de connexion électrique de la puce (2).
2. Procédé selon la revendication 1 , caractérisé en ce qu'il comporte une étape d'imprégnation du substrat (1 ) par le matériau polymérisable (4) avant de former la zone d'accueil (5).
3. Procédé selon l'une des revendications 1 et 2, caractérisé en ce que le matériau polymérisable (4) est une résine époxy.
4. Procédé selon l'une quelconques des revendication 1 à 3, caractérisé en ce qu'il comporte la découpe du fil (3) électriquement conducteur entre la zone (8) de connexion électrique de la puce (2) et une zone (8) de connexion additionnelle.
5. Procédé selon la revendication 4, caractérisé en ce que la découpe est réalisée par un emporte-pièce ou par un faisceau laser.
6. Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce que rigidifier une portion du substrat (1 ) est obtenue par pressage et solidarisation de la puce contre une contre-plaque (7).
7. Procédé selon l'une quelconques des revendications 1 à 6, caractérisé en ce que la zone d'accueil (5) est réalisée par déformation du substrat (1 ) avant rigidification de la zone d'accueil (5).
8. Procédé selon la revendication 7, caractérisé en ce que la déformation est réalisée par pressage de la puce (2) sur le substrat (1 ).
9. Procédé selon l'une des revendications 7 et 8, caractérisé en ce que la déformation est réalisée par pressage au moyen d'une contre-plaque (7).
10. Procédé selon l'une quelconque des revendications 6 à 9, caractérisé en ce que la contre-plaque (7) est une puce électronique additionnelle.
11. Procédé selon l'une quelconque des revendications 1 à 10, caractérisé en ce que la zone (8) de connexion électrique est en saillie d'une face principale de la puce (2).
12. Procédé selon l'une quelconque des revendications 1 à 11 , caractérisé en ce que le substrat (1) est un tissu.
13. Procédé selon l'une quelconque des revendications 1 à 12, caractérisé en ce que le substrat (1 ) comporte une pluralité de fils (3) électriquement conducteurs disposés selon deux plans parallèles et en ce que la puce est connectée électriquement à un fil de chaque plan.
14. Procédé selon la revendication 13, caractérisé en ce que la puce comporte des moyens d'application d'une pression sur deux fils (3) superposés pour former une interconnexion.
PCT/FR2011/000395 2010-07-06 2011-07-05 Procédé d'assemblage d'une puce dans un substrat souple WO2012007655A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/702,173 US9179586B2 (en) 2010-07-06 2011-07-05 Method for assembling a chip in a flexible substrate
CN2011800334295A CN102971841A (zh) 2010-07-06 2011-07-05 在柔性基板中组装芯片的方法
EP11746593.0A EP2591498A1 (fr) 2010-07-06 2011-07-05 Procédé d'assemblage d'une puce dans un substrat souple
JP2013517432A JP5951602B2 (ja) 2010-07-06 2011-07-05 フレキシブル基板にチップをアセンブルする方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1002846A FR2962593B1 (fr) 2010-07-06 2010-07-06 Procede d'assemblage d'une puce dans un substrat souple.
FR1002846 2010-07-06

Publications (1)

Publication Number Publication Date
WO2012007655A1 true WO2012007655A1 (fr) 2012-01-19

Family

ID=43587503

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2011/000395 WO2012007655A1 (fr) 2010-07-06 2011-07-05 Procédé d'assemblage d'une puce dans un substrat souple

Country Status (6)

Country Link
US (1) US9179586B2 (fr)
EP (1) EP2591498A1 (fr)
JP (1) JP5951602B2 (fr)
CN (1) CN102971841A (fr)
FR (1) FR2962593B1 (fr)
WO (1) WO2012007655A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015509291A (ja) * 2012-01-31 2015-03-26 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブＣｏｍｍｉｓｓａｒｉａｔ Ａｌ’Ｅｎｅｒｇｉｅ Ａｔｏｍｉｑｕｅ Ｅｔ Ａｕｘ Ｅｎｅｒｇｉｅｓａｌｔｅｒｎａｔｉｖｅｓ マイクロ電子チップ要素をワイヤ要素に組み付けるための方法、および組み付けが行われることを可能にする設備

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2955972B1 (fr) * 2010-02-03 2012-03-09 Commissariat Energie Atomique Procede d'assemblage d'au moins une puce avec un tissu incluant un dispositif a puce
GB2500380A (en) 2012-03-18 2013-09-25 Effect Photonics B V Arrangement and method of making electrical connections
EP2957154B1 (fr) * 2013-02-15 2018-11-07 IMEC vzw Intégration de circuits électroniques dans un textile
US9801277B1 (en) * 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
CN107113960A (zh) 2014-12-08 2017-08-29 株式会社藤仓 伸缩性基板
WO2016122317A1 (fr) * 2015-01-27 2016-08-04 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Module de dispositif flexible pour ensemble de couches de tissu et procédé de production
CN105047676A (zh) 2015-09-06 2015-11-11 京东方科技集团股份有限公司 一种封装用柔性基板及封装体
EP3483929B1 (fr) * 2017-11-08 2022-04-20 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Support de composant comportant des couches électriquement conductrices et isolantes et un composant y incorporé et son procédé de fabrication
US11022580B1 (en) 2019-01-31 2021-06-01 Flex Ltd. Low impedance structure for PCB based electrodes
EP3735111A1 (fr) 2019-05-03 2020-11-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Support de composant à couche déformée destiné à recevoir un composant
US11668686B1 (en) 2019-06-17 2023-06-06 Flex Ltd. Batteryless architecture for color detection in smart labels
CN112839425B (zh) * 2019-11-25 2024-07-12 浙江荷清柔性电子技术有限公司 柔性电路板、柔性芯片封装结构

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290478A (ja) * 1991-03-19 1992-10-15 Denki Kagaku Kogyo Kk マトリックス回路基板、その製造方法及び表示板
DE19755792A1 (de) * 1997-12-16 1999-06-24 Titv Greiz Textiles Flächengebilde mit mikrostrukturierter Verdrahtung
US20040074660A1 (en) 1999-12-16 2004-04-22 Akio Nakamura Cross substrate, method of mounting semiconductor element, and semiconductor device
DE10307505A1 (de) * 2003-02-21 2004-09-09 Infineon Technologies Ag Textilgewebestruktur, Flächenverkleidungsstruktur und Verfahren zum Bestimmen eines Abstands von Mikroelektronikelementen der Textilgewebestruktur zu mindestens einer Referenzposition
EP1489696A2 (fr) * 2003-06-06 2004-12-22 Infineon Technologies AG Procédé pour contacter des fibres conductrices
WO2005067042A1 (fr) 2004-01-12 2005-07-21 Infineon Technologies Ag Procede de connexion electrique d'un conducteur electrique avec un composant electronique, et dispositif correspondant
US20060258205A1 (en) 2005-05-13 2006-11-16 Ivo Locher Textile comprising a conductor line system and method for its production
WO2008120138A1 (fr) * 2007-03-29 2008-10-09 Koninklijke Philips Electronics N.V. Ensemble électronique pour une fixation à un substrat de tissu, textile électronique, et procédé de fabrication d'un tel textile électronique
JP4290478B2 (ja) 2003-05-20 2009-07-08 株式会社コーワ 洗浄用ブラシのブラシ片
WO2010058360A1 (fr) * 2008-11-21 2010-05-27 Koninklijke Philips Electronics N.V. Dispositif électronique sur textile

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536868U (ja) 1991-10-11 1993-05-18 スタンレー電気株式会社 回路基板
AU663640B2 (en) * 1993-02-22 1995-10-12 Illinois Tool Works Inc. Membrane switch
US5987739A (en) * 1996-02-05 1999-11-23 Micron Communications, Inc. Method of making a polymer based circuit
DE10161527A1 (de) * 2001-12-14 2003-07-03 Infineon Technologies Ag Aufbau- und Verbindungstechnik in textilen Strukturen
TWI246914B (en) * 2004-12-30 2006-01-11 Ind Tech Res Inst Flexible implantable electrical stimulator array
DE502005002224D1 (de) 2005-05-13 2008-01-24 Sefar Ag Leiterplatte und Verfahren zu deren Herstellung
TWI276191B (en) * 2005-08-30 2007-03-11 Ind Tech Res Inst Alignment precision enhancement of electronic component process on flexible substrate device and method thereof the same
TWI377880B (en) * 2007-08-20 2012-11-21 Ind Tech Res Inst Fabrication methods for flexible electronic devices
US9148949B2 (en) * 2010-09-21 2015-09-29 Koninklijke Philips N.V. Electronic textile and method of manufacturing an electronic textile

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290478A (ja) * 1991-03-19 1992-10-15 Denki Kagaku Kogyo Kk マトリックス回路基板、その製造方法及び表示板
DE19755792A1 (de) * 1997-12-16 1999-06-24 Titv Greiz Textiles Flächengebilde mit mikrostrukturierter Verdrahtung
US20040074660A1 (en) 1999-12-16 2004-04-22 Akio Nakamura Cross substrate, method of mounting semiconductor element, and semiconductor device
DE10307505A1 (de) * 2003-02-21 2004-09-09 Infineon Technologies Ag Textilgewebestruktur, Flächenverkleidungsstruktur und Verfahren zum Bestimmen eines Abstands von Mikroelektronikelementen der Textilgewebestruktur zu mindestens einer Referenzposition
JP4290478B2 (ja) 2003-05-20 2009-07-08 株式会社コーワ 洗浄用ブラシのブラシ片
EP1489696A2 (fr) * 2003-06-06 2004-12-22 Infineon Technologies AG Procédé pour contacter des fibres conductrices
WO2005067042A1 (fr) 2004-01-12 2005-07-21 Infineon Technologies Ag Procede de connexion electrique d'un conducteur electrique avec un composant electronique, et dispositif correspondant
US20060258205A1 (en) 2005-05-13 2006-11-16 Ivo Locher Textile comprising a conductor line system and method for its production
EP1727408A1 (fr) * 2005-05-13 2006-11-29 Eidgenössische Technische Hochschule Zürich Textile avec des pistes conductrices et le procédé de sa fabrication
WO2008120138A1 (fr) * 2007-03-29 2008-10-09 Koninklijke Philips Electronics N.V. Ensemble électronique pour une fixation à un substrat de tissu, textile électronique, et procédé de fabrication d'un tel textile électronique
WO2010058360A1 (fr) * 2008-11-21 2010-05-27 Koninklijke Philips Electronics N.V. Dispositif électronique sur textile

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015509291A (ja) * 2012-01-31 2015-03-26 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブＣｏｍｍｉｓｓａｒｉａｔ Ａｌ’Ｅｎｅｒｇｉｅ Ａｔｏｍｉｑｕｅ Ｅｔ Ａｕｘ Ｅｎｅｒｇｉｅｓａｌｔｅｒｎａｔｉｖｅｓ マイクロ電子チップ要素をワイヤ要素に組み付けるための方法、および組み付けが行われることを可能にする設備

Also Published As

Publication number Publication date
CN102971841A (zh) 2013-03-13
EP2591498A1 (fr) 2013-05-15
JP5951602B2 (ja) 2016-07-13
FR2962593B1 (fr) 2014-03-28
JP2013531897A (ja) 2013-08-08
US9179586B2 (en) 2015-11-03
FR2962593A1 (fr) 2012-01-13
US20130074331A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
WO2012007655A1 (fr) Procédé d'assemblage d'une puce dans un substrat souple
EP2057687B1 (fr) Puce microelectronique nue munie d'une rainure formant un logement pour un element filaire constituant un support mecanique souple, procede de fabrication et microstructure
EP0688051B1 (fr) Procédé de fabrication et d'assemblage de carte à circuit intégré.
EP2737781B1 (fr) Procede d'assemblage d'un dispositif a puce micro-electronique dans un tissu, dispositif a puce, et tissu incorporant un dispositif a puce serti
EP1141887B1 (fr) Procede de fabrication de carte a puce sans contact
FR2740935A1 (fr) Procede de fabrication d'un ensemble de modules electroniques pour cartes a memoire electronique
EP1673715B1 (fr) Procede de fabrication d'une carte a double interface, et carte a microcircuit ainsi obtenue
FR2997535A1 (fr) Procede de fabrication d'une carte a puce a plusieurs composants et carte ainsi obtenue
WO2014041107A1 (fr) Capot pour dispositif a rainure et a puce, dispositif equipe du capot, assemblage du dispositif avec un element filaire et procede de fabrication
FR2937448A1 (fr) Module, carte a microcircuit et procede de fabrication correspondant.
EP1724712A1 (fr) Micromodule, notamment pour carte à puce
EP0688050A1 (fr) Procédé d'assemblage de carte à circuit intégré et carte ainsi obtenue
EP1192593B1 (fr) Dispositif et procede de fabrication de dispositifs comprenant au moins une puce montee sur un support
FR2863747A1 (fr) Fiabilisation des cartes dual interface par grille continue
EP3020068B1 (fr) Module electronique et son procede de fabrication
WO2004040507A1 (fr) Carte a puce comportant un composant debouchant et un procede de fabrication
EP1210690B1 (fr) Dispositif electronique comportant au moins une puce fixee sur un support et procede de fabrication d'un tel dispositif
WO2000077852A1 (fr) Procede de realisation de dispositifs comprenant une puce associee a un element de circuit et dispositifs obtenus
FR2795203A1 (fr) Module comportant au moins une puce et son interface de communication, objet comportant un module et procede de realisation desdits modules
EP2418609A1 (fr) Module électronique sécurisé, dispositif à module électronique sécurisé et procédé de fabrication
EP2871596A1 (fr) Dispositif électronique interconnecté et son procédé de fabrication

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180033429.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11746593

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13702173

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2011746593

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2013517432

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE