EP2553725A1 - Dispositif imageur cmos a architecture en trois dimensions - Google Patents

Dispositif imageur cmos a architecture en trois dimensions

Info

Publication number
EP2553725A1
EP2553725A1 EP11709958A EP11709958A EP2553725A1 EP 2553725 A1 EP2553725 A1 EP 2553725A1 EP 11709958 A EP11709958 A EP 11709958A EP 11709958 A EP11709958 A EP 11709958A EP 2553725 A1 EP2553725 A1 EP 2553725A1
Authority
EP
European Patent Office
Prior art keywords
pixel
substrate
imaging device
circuit
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP11709958A
Other languages
German (de)
English (en)
Inventor
Arnaud Peizerat
Yvon Cazaux
Michäel TCHAGASPANIAN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP2553725A1 publication Critical patent/EP2553725A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Definitions

  • the invention relates to the field of imaging devices, or image sensors, CMOS type and made in 3D technology (in three dimensions), that is to say comprising an architecture formed of several superimposed substrates.
  • the invention is particularly applicable to CMOS imaging devices made in silicon technology, comprising pixels of small sizes, and capable of performing optical detection in the visible range.
  • a CMOS imaging device is an integrated circuit, conventionally consisting of a matrix of pixels and a control electronics.
  • Each pixel comprises a photodetector for converting the energy of the incident photons received by the pixel into electron-hole pairs, an integrating capacitance which stores the generated charges and a plurality of MOS transistors.
  • the control electronics is responsible in particular to evacuate in series, that is to say pixel by pixel, the electrical information delivered by each pixel to the output of the matrix.
  • a CMOS imaging device is made in the form of a 2D chip (in two dimensions) comprising all of its elements (pixels and control electronics) on a single semiconductor substrate, for example based on silicon.
  • An integrated circuit made in the form of a 3D chip has the particular advantage, compared to a similar integrated circuit but realized in the form of a 2D chip, to reduce the length of the necessary electrical interconnections, thus reducing the transfer times data between the different elements of the chip.
  • 3D technology makes it possible to increase the number of interconnections between the chips, and therefore to have a communication that is no longer series but massively parallel between the superposed chips.
  • the photodiodes are made at a first substrate which is stacked on a second substrate comprising the analog electronics of the pixels (photodiode reading circuits and pixel selection means), the second substrate being itself stacked on a third substrate on which is performed the digital signal processing electronics.
  • These substrates are electrically connected to each other by through vias.
  • the first substrate contains only the photodiodes, a ratio of 100% is obtained between the photodiode effective photodetection area and the total area of the pixels.
  • An object of the present invention is to provide an imaging device having the advantages provided by a three-dimensional architecture and which is compatible with the production of small pixels and very high performance, particularly in terms of sensitivity. .
  • an imaging device comprising at least:
  • each pixel comprising at least one photodetector
  • each read circuit comprising at least one charge conversion circuit intended to be delivered by at least one of the voltage photodetectors
  • At least one electronic processing circuit able to process the voltages intended to be delivered by the read circuits
  • the imaging device comprising at least a first substrate on which the pixels and the readout circuits are formed, and at least one second substrate, distinct from the first substrate, on which the electronic processing circuit is formed, the second substrate being electrically connected to the first substrate via at least one electrical interconnection forming a connection between the read circuits and the electronic processing circuit.
  • first substrate and second substrate denote respectively a first layer of material and a second layer of material distinct from the first layer, for example based on at least one semiconductor material, and which are, in the imaging device according to the invention, electrically interconnected by at least one electrical interconnection and advantageously superimposed one above the other.
  • the electronic processing circuit of the imaging device is associated with a plurality of pixels, which is very suitable for the processing that an image captured by the imaging device must undergo: analog-to-digital conversion of the signals delivered by the pixels, compression, detection of contours, detection of movements, etc.
  • the operations performed by the processing circuit may correspond to the operations performed on the signals delivered by the read circuits, after these signals have been multiplexed.
  • the imaging device also makes it possible to relax the stresses on the electrical interconnections between the first and second substrates. Indeed, for each pixel, all the elements directly connected to the reading node, that is, that is, the node at which the charges generated by the photodetector are converted into voltage, these elements forming the charge-to-voltage conversion circuit, are formed on the first substrate which also comprises the photodetectors, the connection to the second substrate by the electrical interconnection or interconnections being carried out downstream of this charge conversion.
  • the imaging device according to the invention therefore comprises a three-dimensional architecture in which the performances, such as the signal / noise ratio obtained, are not degraded by the addition of a capacitance due to the electrical connection made between the two substrates. of the device.
  • the imaging device according to the invention is also compatible with the production of pixels of larger sizes.
  • the imaging device according to the invention can use existing pixel configurations for which optimization phases have been realized.
  • the photodetectors and the analog electronics of the pixels such as the read circuit are preserved on the first substrate, the digital processing being performed at the second substrate.
  • This design enables the realization of a 3D imaging device that can reuse, with a minimum of modifications, the optimized designs of existing pixels of 2D imaging devices.
  • Each pixel may comprise one of the reading circuits electrically connected to the photodetector and to an output of said pixel.
  • the imaging device may comprise charge transfer pixels, which are high sensitivity pixels, in which a charge transfer photodiode is associated with a transfer MOS transistor, these two elements being made on the same substrate.
  • Each reading circuit comprises at least:
  • a second MOS transistor or a charge amplifier forming the voltage-to-voltage conversion circuit of said read circuit.
  • Each read circuit comprises all the elements directly connected to the reading node, that is to say the node on which the conversion of the charges into voltage takes place.
  • these elements correspond at least to the transistor for charging and discharging the photodetector, and to the follower transistor Of voltage.
  • these elements additionally comprise, with respect to those of a pixel 31, at least one other transfer MOS transistor, or of isolation, enabling direct integration of the charges. generated by the photodetector when discharging the junction capacitance of the photodetector.
  • the read circuits are made on the first substrate, the read capabilities corresponding to all the capacitors connected to the gate of the second MOS transistor or the charge amplifier, are present in full on the first substrate.
  • the capacitances formed by the electrical connections between the two substrates of the imaging device according to the invention do not add to the reading capabilities.
  • junction capabilities of photodetectors form part of the reading capabilities but do not form all of these reading abilities.
  • the capacitances formed by the electrical connections between the photodetectors and the MOS transistor or the charge amplifier are also part of the reading capabilities.
  • Each pixel may furthermore comprise at least one isolation MOS transistor produced on the first substrate, between the photodetector of said pixel and the reading circuit associated with said photodetector.
  • Each pixel may comprise one of the read circuits distinct from the read circuits of the other pixels.
  • the imaging device may furthermore comprise at least one multiplexing circuit formed on the second substrate and capable of forming first pixel selection means, the reading circuits being able to be electrically connected to the electronic processing circuit via the multiplexing circuit. an output of the multiplexing circuit being connected to at least one input of the electronic processing circuit by at least one interconnection bus made on the second substrate.
  • Each read circuit may be electrically connected to the second substrate by a separate electrical interconnection of the electrical interconnects connecting the other read circuits to the second substrate.
  • the pixels can be arranged in matrix and the outputs of the pixels of the same column of the matrix can be electrically connected to each other by a connection bus made on the first substrate.
  • connection bus may be electrically connected to a separate electrical interconnection of the electrical interconnections connected to the other connection buses and made between the first substrate and the second substrate, the interconnections electrical connectors that can electrically connect the connection buses to inputs of the multiplexing circuit.
  • each pixel may be arranged in a matrix and the outputs of the pixels of the same column of the matrix may be electrically connected to each other by a connection bus made on the first substrate, the connection buses being electrically connectable to each other. others and the electrical interconnection, each pixel may further comprise at least one MOS transistor disposed between the read circuit of said pixel and the connection bus to which said pixel is connected and forming first pixel selection means.
  • the imaging device may further comprise second pixel selection means cooperating with the first pixel selection means so that the electronic processing circuit receives successively as input the voltages intended to be delivered by the read circuits, the second means of selecting pixels that can be formed by the multiplexing circuit and / or by the first MOS transistor of the read circuit and / or by another MOS transistor formed on the first substrate and disposed between the read circuit of said pixel and the connection bus to which said pixel is connected.
  • each pixel may comprise first pixel selection means arranged between the photodetector of said pixel and the read circuit, an output of the reading circuit being connectable to second pixel selection means cooperating with the first pixel selection means so that the electronic processing circuit receives successively at input the voltages intended to be delivered by the read circuits.
  • the plurality of pixels may form a macropixel
  • the imaging device may comprise a plurality of macropixels made on the first substrate and a plurality of electronic processing circuits made on the second substrate, each macropixel being electrically connectable to one of the electronic processing circuits. via at least one separate electrical interconnection that can electrically connect the first substrate to the second substrate.
  • the electronic processing circuit (s) may be capable of performing at least one analog-to-digital conversion of the signals intended to be delivered by the pixel reading circuits.
  • the one or more electrical interconnections may comprise electrically conductive balls electrically connecting electrical contacts of the first substrate to electrical contacts of the second substrate, and / or electrical contacts of the first substrate bonded by molecular adhesion to electrical contacts of the second substrate, and or through vias made through the first substrate and / or the second substrate.
  • FIGS. 1 and 5 to 7 diagrammatically and partially show imaging devices, objects of the present invention, according to three different embodiments,
  • FIGS. 2 to 4 show exemplary embodiments of reading circuits of a pixel of an imaging device, object of the present invention.
  • FIG. 1 schematically and partially represents a imaging device 100 according to a first embodiment.
  • the imaging device 100 comprises a first substrate 102, for example based on a semiconductor material such as silicon, on which is realized a detection circuit of the imaging device 100 formed by a plurality of pixels 104 arranged in the form of a matrix of n rows and m columns.
  • the imaging device 100 has a much larger number of pixels 104, for example several million or tens of millions.
  • the pixels 104 each have a square shape whose sides have a dimension substantially equal to or less than about 2 pm.
  • Each pixel 104 comprises a photodetector, for example a photodiode 106, for converting the energy of incident photons received by each of the pixels 104 into electron-hole pairs.
  • a photodetector for example a photodiode 106
  • the photodetectors of the imaging device 100 could be phototransistors.
  • Each pixel 104 of the imaging device 100 also comprises a reading circuit 108 of the charges generated by the photodiode 106.
  • This reading circuit 108 comprises in particular a circuit ensuring the charging and discharging of the photodiode 106 as well as the conversion of the charges generated by the photodiode 106.
  • each pixel 104 also comprises first pixel selection means making it possible, by sequentially selecting the pixels 104, to read sequentially the information detected by the different pixels of the imaging device 100.
  • these first selection means comprise, in each pixel 104, a MOS transistor 110 enabling, when all the MOS transistors 110 of the same pixel line 104 are put in the on state, select this line and read the information of the pixels 104 of this line, that is to say to read the signals detected by the pixels 104 of this line.
  • the rows of the pixel array 104 are read sequentially one after the other.
  • these first pixel selection means are not formed by the MOS transistors 110 connected to the outputs. read circuits 108, but by a MOS transistor (referenced 122 on the examples shown in Figures 2 and 4) present in each read circuit 108 and can also be used to perform the charging and discharging of the photodetector 106 of the pixel 104.
  • the imaging device 100 also comprises a second substrate 112 on which multiplexing circuits 114 and electronic processing circuits 116 are formed, the multiplexing circuits 114 being electrically connected to the electronic processing circuits 116 by means of buses 117 made on the second substrate 112.
  • a single multiplexing circuit 114 and a single electronic processing circuit 116 connected together by a bus 117 are shown.
  • the voltages delivered by the pixels 104 are routed to the multiplexing circuits 114 via buses 118 and electrical interconnections 120.
  • the buses 118 are made on the first substrate 102 while the electrical interconnections 120 are made between the first substrate 102 and the second substrate 112.
  • each pixel group 104 forming a "macropixel".
  • Each macropixel can be associated with a circuit of multiplexing 114 and a clean electronic processing circuit 116.
  • the pixels 104 represented in FIG. 1 are part of the same macropixel forming a matrix of 16 ⁇ 16 pixels, ie 256 pixels, of which only nine pixels 104 are represented in FIG. 1.
  • each bus 118 being connected to an electrical interconnection 120.
  • each macropixel of the imaging device 100 is thus electrically connected to the second substrate 112 via sixteen buses 118 connected to sixteen electrical interconnections 120, an electrical interconnection 120 for each column of pixels 104 of a macropixel.
  • the pixel lines 104 of the imaging device 100 are sequentially addressed one after the other.
  • each pixel 104 comprises or by one of the MOS transistors of the read circuit 108 of each pixel 104.
  • a voltage corresponding to a signal detected by a pixel 104 is transmitted on each of the buses 118, then transmitted to the multiplexing circuit 114 via the electrical interconnections 120.
  • the circuit of multiplexing 114 forms second pixel selection means for sequentially sending to the electronic processing circuit 116 the voltages received from each of the electrical interconnections 120.
  • the MOS transistors forming the first pixel selection means cooperate with the multiplexing circuit. 114, which forms second pixel selection means, for the electronic processing circuit 116 to successively receive as input the voltages delivered by the read circuits 108 of each pixel 104.
  • the electronic processing circuit 116 can achieve an analog - digital conversion of the received signals, and possibly other functions such as memory and / or a pre ⁇ digital processing on the voltages supplied by the pixels (e.g., a function image stabilization, video acceleration, motion detection, contour detection, data compression, ).
  • the necessary space on the second substrate 112 for producing the electronic processing circuits 116 is related to the complexity of the function or functions implemented by these circuits 116. Thus, depending on the complexity of the function or functions performed by the circuits 116, it will be possible to reduce more or less the dimensions of the pixels 104 of the imaging device 100.
  • the electrical interconnections 120 can be made in different ways.
  • these electrical interconnections 120 may be formed by electrically conductive balls electrically connecting the electrical contacts of the first substrate 102 (these contacts forming the output pads of the buses 118) to electrical contacts of the second substrate 112 (these contacts forming input pads of the multiplexing 114).
  • beads of electrically conductive material are first disposed on the contacts of one of the two substrates 102, 112, or distributed over the contacts of the two substrates 102, 112.
  • the substrates 102, 112 are then positioned so that the electrical contacts of the two substrates are arranged opposite one another, separated by the balls of electrically conductive material.
  • a heat treatment is then performed to melt the balls, the two substrates being welded to each other via the electrical interconnections 120 formed by the molten conductive material and then solidified beads.
  • the electrical interconnections 120 may be formed by a molecular bonding made between the two substrates 102, 112, the electrical contacts of the two substrates 102 and 112 then being secured to each other by this bonding.
  • a molecular bonding is obtained by first realizing a planarization of the two substrates, and then bringing the two substrates into contact. Annealing makes it possible to achieve solidarity between the two substrates 102 and 112.
  • the electrical interconnects 120 may also be formed by through vias formed through the substrates 102 and 112.
  • the electrical interconnections 120 are formed by means of balls of electrically conductive material or by molecular bonding of the two substrates 102 and 112, the front face of the first substrate 102, on which surface the electronic elements of the pixels 104 are made, is disposed facing the second substrate 112 (because the electrical contacts of the two substrates 102, 112 must be arranged opposite each other).
  • the first substrate 102 should be thinned so that the photodetection can be carried out from the rear face of the first substrate 102 which is intended to be illuminated. This thinning allows the light to pass through the first substrate 102 to illuminate the photodiodes 106 of the pixels 104.
  • a first exemplary embodiment of a pixel 104 comprising a photodiode 106 and a reading circuit 108 electrically connected to the photodiode 106 and the pixel line selection MOS transistor 110 is shown in FIG.
  • the pixel 104 is an active pixel type 3T, that is to say comprising an analog electronics formed by three MOS transistors.
  • a first MOS transistor 122 has its source and its drain respectively connected to the photodiode 106 and to a potential VDD.
  • a second MOS transistor 124 has its drain connected to the potential VDD, its source being connected to the drain of the pixel line selection transistor 110 which forms the third MOS transistor of this type 3T pixel.
  • the gate of the second transistor 124 is connected to the source of the first transistor 122.
  • the first MOS transistor 122 here forms a means of charging and discharging the photodiode 106 and resets the pixel when the first MOS transistor 122 is turned on, the voltage across the junction capacitance of the photodiode 106 being then set to VDD.
  • the second MOS transistor 124 forms a voltage follower converting the charges stored in the junction capacitance of the photodiode 106 into a voltage.
  • the MOS transistor 110 for selecting pixels makes it possible to deliver, when the line on which this pixel 104 is located, that is to say by putting this MOS transistor 110 in the on state, the voltage provided by the second MOS transistor 124 on the bus 118.
  • the pixel 104 shown in FIG. 2 forms an active pixel because its reading circuit 108 performs both reading of the charges generated by the photodiode 106 and an amplification of the signal read through the second MOS transistor 124 which forms a voltage follower and which converts the charges generated by the photodiode 106 into a voltage.
  • the pixel 104 shown in FIG. 2 does not include the pixel line selection MOS transistor 110.
  • the pixel line selection function is filled by the first MOS transistor 122, the discharge of the photodiode 106 taking place only when it is sought to address the pixel line on which this pixel 104 is located. .
  • FIG. 1 A second exemplary embodiment of a pixel 104 comprising a photodiode 106 and a read circuit 108 connected to the photodiode 106 and to the pixel line selection MOS transistor 110 is shown in FIG.
  • the pixel 104 is an active pixel of the CTIA or charge amplifier type.
  • the photodiode 106 is connected to the negative input of a charge amplifier 126, a bias voltage being applied to the positive input of the charge amplifier 126.
  • the output of the charge amplifier 126 is connected to its negative input via a capacitor 128 and a first MOS transistor 130, these two elements being connected in parallel with each other.
  • the output of the charge amplifier 126 is also connected to the source of the pixel line selection MOS transistor 110.
  • the first MOS transistor 130 here forms a means for charging and discharging the capacitor 128.
  • the charge / voltage conversion is carried out here by the charge amplifier. Associated with the capacitor 128.
  • the MOS transistor 110 makes it possible to deliver, when the line on which this pixel 104 is located, by putting the first MOS transistor 110 in the on state, the voltage being output of the charge amplifier 126 on the bus 118.
  • the pixel 104 shown in FIG. 3 also forms an active pixel.
  • the pixel line selection MOS transistor 110 which role can be filled by the first MOS transistor 130, similarly to the first MOS transistor 122 as previously described.
  • FIG. 4 A third exemplary embodiment of a pixel 104 comprising a photodiode 106 and a read circuit 108 connected to the photodiode 106 and to the first pixel line selection MOS transistor 110 is shown in FIG. 4.
  • the pixel 104 is an active pixel type 4T, that is to say comprising an analog electronics formed by four MOS transistors.
  • the reading circuit 108 represented in FIG. 4 comprises the first MOS transistor 122 and the second MOS transistor 124, whose roles are similar to those of FIG. previously described in connection with the example of Figure 2.
  • the pixel 104 of this third exemplary pixel embodiment 104 further comprises an additional MOS transistor 132 placed between the photodiode 106 and the read circuit 108.
  • This MOS transistor 132 provides an isolation between the reading circuit 108 and the photodiode 106, and makes it possible to directly integrate the charges generated by the photodiode 106 during the discharge of the junction capacitance of the photodiode 106 without having to reset the photodiode 106 to obtain the measurement made by the pixel.
  • FIG. 5 shows schematically and partially an imaging device 200 according to a second embodiment.
  • the pixels 204 of the imaging device 200 do not comprise a pixel line selection MOS transistor 110, and the output of each reading circuit 108 of each pixel 120 is connected directly to an electrical interconnection 120 forming a direct electrical connection between this pixel output 204 and the multiplexing circuit 114.
  • the multiplexing circuit 114 has as much of inputs that pixels 204, and includes an electronics for performing the multiplexing of the voltages from all the pixels 204 which are simultaneously sent to the input of the multiplexing circuit 114.
  • pixels 104 previously described with reference to FIGS. 2 to 4 may be applied for the realization of the pixels 204 of the imaging device 200, the only difference being the absence of the pixel line selection MOS transistor 110. .
  • FIG. 6 shows schematically and partially an imaging device 300 according to a third embodiment.
  • each pixel 304 of the imaging device 300 comprises another pixel selection MOS transistor 306 for selecting one of the pixel columns 304.
  • each pixel 304 of a macropixel of the imaging device 300 can be individually addressed by turning on the MOS transistors 110 and 306 of the pixel in question. Since the imaging device 300 makes it possible to individually address the pixels 304, the buses 118 of the same macropixel are connected. electrically to each other and the electrical connection of a macropixel to the second substrate 112 is achieved through a single electrical interconnection 120.
  • the electrical interconnection 120 is directly connected to the electronic processing circuit 116, the multiplexing circuit used in the imaging devices 100 and 200 no longer useful here since the measurements made by the pixels 304 of the same macropixel are sent sequentially, pixel by pixel, in the electronic processing circuit 116 associated with this macropixel.
  • the different embodiments of the reading circuits 108 previously described in connection with FIGS. 2 to 4 also apply to the imaging device 300.
  • FIG. 7 schematically and partially shows an imaging device 400 according to a fourth embodiment.
  • each pixel 404 of the imaging device 400 are passive pixels of the 1T type. Indeed, each pixel 404 comprises a photodiode 106 and a MOS transistor 110 of pixel line selection.
  • the pixels 404 of the imaging device 400 do not include read circuits made within the pixels 404.
  • the imaging device 400 comprises read circuits 108 common to several pixels 404. In the example of FIG. 7, each read circuit 108 is common to two pixels 404. It will be preferred not to connect more than three pixels 404 to one and the same circuit. reading 108.
  • the reading circuit 108 does not simultaneously receive the charges delivered by the two photodiodes 106 which are connected to the read circuit 108.
  • An output of the read circuit 108 is connected to another MOS transistor 406 serving as a pixel column selection means.
  • each read circuit 108 is connected to an interconnection 120 which is specific to it.
  • the pixel selection is performed at the first substrate (by the MOS transistors 110 and 406), it is possible to connect some or all of the sources of the transistors 406 to each other, connecting the outputs of the transistors 406 to each other. reading circuits 108, in order to minimize the number of interconnections 120 to be made between the first substrate 102 and the second substrate 112.
  • each macropixel is associated with a separate electronic processing circuit, it is possible for one or more electronic processing circuits 116 and / or one or more multiplexing circuits 114 to be common to several macropixels of the imaging device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Dispositif imageur (100) comportant : une pluralité de pixels (104), chaque pixel comprenant un photodétecteur (106), une pluralité de circuits de lecture (108) associés à la pluralité de photodétecteurs, chaque circuit de lecture comportant un premier transistor MOS de charge / décharge d'un photodétecteur et un deuxième transistor MOS de conversion de charges destinées à être délivrées par ledit photodétecteur en tension, un circuit électronique de traitement (116) apte à traiter les tensions délivrées par les circuits de lecture (108), le dispositif imageur comportant un premier substrat (102) sur lequel sont réalisés les pixels et les circuits de lecture, et un second substrat (112), distinct du premier substrat, sur lequel est réalisé le circuit électronique de traitement, le second substrat étant relié électriquement au premier substrat par l'intermédiaire d'une interconnexion électrique (120) formant une liaison électrique entre les circuits de lecture et le circuit électronique de traitement.

Description

DISPOSITIF IMAGEUR CMOS A ARCHITECTURE
EN TROIS DIMENSIONS
DESCRIPTION DOMAINE TECHNIQUE
L'invention concerne le domaine des dispositifs imageurs, ou capteurs d'images, de type CMOS et réalisés en technologie 3D (en trois dimensions), c'est-à-dire comportant une architecture formée de plusieurs substrats superposés.
L'invention s'applique particulièrement à des dispositifs imageurs CMOS réalisés en technologie silicium, comportant des pixels de petites tailles, et aptes à réaliser une détection optique dans le domaine visible.
ÉTAT DE LA TECHNIQUE ANTÉRIEURE
Un dispositif imageur CMOS est un circuit intégré, classiquement constitué d'une matrice de pixels et d'une électronique de contrôle.
Chaque pixel comporte un photodétecteur destiné à convertir l'énergie des photons incidents reçus par le pixel en paires électrons-trous, une capacité d'intégration qui stocke les charges générées et plusieurs transistors MOS .
L'électronique de contrôle se charge notamment d'évacuer de manière série, c'est-à-dire pixel par pixel, l'information électrique délivrée par chaque pixel jusqu'à la sortie de la matrice. Traditionnellement, un dispositif imageur CMOS est réalisé sous la forme d'une puce 2D (en deux dimensions) comportant l'ensemble de ses éléments (pixels et électronique de contrôle) sur un seul substrat semi-conducteur, par exemple à base de silicium.
Avec l'essor de la technologie 3D, il est possible de réaliser des circuits intégrés sous la forme d'empilements de plusieurs couches. Par exemple, le document « Three-dimensional integrated circuits » de A. W. Topol, IBM Journal of Research & Development, vol. 50, n° 4/5, juillet - septembre 2006, décrit la réalisation de circuits intégrés sous la forme de puces 3D obtenues à partir de l'empilement et de l'interconnexion de plusieurs puces 2D.
Un circuit intégré réalisé sous la forme d'une puce 3D a notamment pour avantage, par rapport à un circuit intégré similaire mais réalisé sous la forme d'une puce 2D, de réduire la longueur des interconnexions électriques nécessaires, réduisant donc les temps de transfert des données entre les différents éléments de la puce. Pour un système nécessitant plusieurs puces, la technologie 3D permet d'augmenter le nombre d'interconnexions entre les puces, et donc d'avoir une communication non plus série mais massivement parallèle entre les puces superposées.
Le document « Megapixel CMOS image sensor fabricated in three-dimensional integrated circuit technology » de V. Suntharalingam et al., 2005 International Solid-State Circuits Conférence, Digest of Technical Papers (ISSCC 05), IEEE Press, 2005, pages 356-357, décrit la réalisation d'un dispositif imageur en utilisant le principe des circuits intégrés réalisés sous la forme de puces 3D.
Les photodiodes sont réalisées au niveau d'un premier substrat qui est empilé sur un second substrat comportant l'électronique analogique des pixels (circuits de lecture des photodiodes et moyens de sélection des pixels), le second substrat étant lui-même empilé sur un troisième substrat sur lequel est réalisée l'électronique numérique de traitement des signaux .
Ces substrats sont reliés électriquement entre eux par des vias traversant.
Du fait que le premier substrat ne comporte que les photodiodes, on obtient un rapport de 100 % entre la surface utile de photodétection des photodiodes et la surface totale des pixels.
Toutefois, une telle conception ne permet pas de réaliser un dispositif imageur à hautes performances comportant des pixels de petites tailles, par exemple de dimensions inférieures ou égales à environ 2 pm (cette dimension correspondant à la dimension d'un côté d'un pixel de forme carrée) . En effet, étant donné que les photodiodes sont reliées aux circuits de lecture par l'intermédiaire de vias traversant, ces vias ajoutent des capacités parasites à la capacité de jonction, ou capacité de lecture, formée par la photodiode, réduisant de manière problématique le rapport signal/bruit obtenu en sortie du circuit de lecture. Or, pour des pixels de petites tailles, il est impératif que les capacités de jonctions restent très faibles (par exemple inférieures ou égales à environ 1,5 fF) . Or, un tel dispositif ne permet pas d'obtenir de telles valeurs en termes de capacités de jonctions.
EXPOSÉ DE 1/ INVENTION Un but de la présente invention est de proposer un dispositif imageur présentant les avantages apportés par une architecture en trois dimensions et qui soit compatible avec la réalisation de pixels de petites dimensions et à très hautes performances, notamment en termes de sensibilité.
Pour cela, la présente invention propose un dispositif imageur comportant au moins :
- une pluralité de pixels, chaque pixel comprenant au moins un photodétecteur,
- une pluralité de circuits de lecture associés à la pluralité de photodétecteurs, chaque circuit de lecture comportant au moins un circuit de conversion de charges destinées à être délivrées par au moins un des photodétecteurs en tension,
- au moins un circuit électronique de traitement apte à traiter les tensions destinées à être délivrées par les circuits de lecture,
le dispositif imageur comportant au moins un premier substrat sur lequel sont réalisés les pixels et les circuits de lecture, et au moins un second substrat, distinct du premier substrat, sur lequel est réalisé le circuit électronique de traitement, le second substrat étant relié électriquement au premier substrat par l'intermédiaire d'au moins une interconnexion électrique formant une liaison électrique entre les circuits de lecture et le circuit électronique de traitement.
Les termes « premier substrat » et « second substrat » désignent respectivement une première couche de matériau et une seconde couche de matériau distincte de la première couche, par exemple à base d'au moins un matériau semi-conducteur, et qui sont, dans le dispositif imageur selon l'invention, reliées électriquement entre elles par au moins une interconnexion électrique et avantageusement superposées l'une au-dessus de l'autre.
Ainsi, grâce à l'architecture en trois dimensions du dispositif imageur (éléments répartis sur le premier et le second substrats qui peuvent être superposés l'un au-dessus de l'autre), le circuit électronique de traitement du dispositif imageur est associé à une pluralité de pixels, ce qui très approprié pour les traitements que doit subir une image capturée par le dispositif imageur : conversion analogique - numérique des signaux délivrés par les pixels, compression, détection de contours, détection de mouvements, etc. Les opérations réalisées par le circuit de traitement peuvent correspondre aux opérations réalisées sur les signaux délivrés par les circuits de lecture, après que ces signaux aient été multiplexés .
Le dispositif imageur selon l'invention permet en outre de relâcher les contraintes sur les interconnexions électriques entre le premier et le second substrat. En effet, pour chaque pixel, tous les éléments directement reliés au nœud de lecture, c'est- à-dire le nœud au niveau duquel est réalisée la conversion des charges générées par le photodétecteur en tension, ces éléments formant le circuit de conversion de charges en tension, sont réalisés sur le premier substrat qui comporte également les photodétecteurs, la connexion au second substrat par la ou les interconnexions électriques étant réalisée en aval de cette conversion de charges.
Ainsi, du fait que tous les éléments du circuit de lecture sont réalisés sur le premier substrat, la ou les interconnexions électriques entre les substrats n'ajoutent pas de capacité parasite aux capacités de stockage des charges générées par les photodétecteurs, ce qui rend compatible un tel dispositif imageur avec la réalisation de pixels de petites tailles. Le dispositif imageur selon l'invention comporte donc une architecture en trois dimensions dans laquelle les performances, telles que le rapport signal / bruit obtenu, ne sont pas dégradées par l'ajout d'une capacité due à la connexion électrique réalisée entre les deux substrats du dispositif .
Toutefois, le dispositif imageur selon l'invention est également compatible avec la réalisation de pixels de plus grandes tailles.
Le dispositif imageur selon l'invention peut utiliser des configurations de pixels existantes pour lesquelles des phases d'optimisation ont été réalisées .
Dans un tel dispositif, les photodétecteurs et l'électronique analogique des pixels telle que le circuit de lecture sont conservés sur le premier substrat, le traitement numérique étant réalisé au niveau du second substrat .
Cette conception permet la réalisation d'un dispositif imageur 3D qui peut réutiliser, avec un minimum de modifications, les designs optimisés de pixels existants de dispositifs imageurs 2D.
Chaque pixel peut comporter un des circuits de lecture relié électriquement au photodétecteur et à une sortie dudit pixel. Ainsi, il est possible que le dispositif imageur comporte des pixels à transfert de charges, qui sont des pixels à haute sensibilité, dans lesquels une photodiode à transfert de charges est associée à un transistor MOS de transfert, ces deux éléments étant réalisés sur un même substrat.
Chaque circuit de lecture comporte au moins :
- un premier transistor MOS apte à réaliser une charge et une décharge du photodétecteur associé audit circuit de lecture, et
- un second transistor MOS ou un amplificateur de charges, formant le circuit de conversion de charges en tension dudit circuit de lecture .
Chaque circuit de lecture comporte tous les éléments directement connectés au nœud de lecture, c'est-à-dire le nœud sur lequel s'effectue la conversion des charges en tension. Par exemple, dans le cas d'un pixel de type 3T, ces éléments correspondent au moins au transistor permettant de charger et décharger le photodétecteur, et au transistor suiveur de tension. Dans le cas d'un pixel de type 41, ces éléments comportent en plus, par rapport à ceux d'un pixel 31, au moins un autre transistor MOS de transfert, ou d'isolation, permettant de réaliser directement l'intégration des charges générées par le photodétecteur lors de la décharge de la capacité de jonction du photodétecteur.
Du fait que les circuits de lecture sont réalisés sur le premier substrat, les capacités de lecture correspondant à l'ensemble des capacités reliées à la grille du second transistor MOS ou à l'amplificateur de charges, sont présentes en totalité sur le premier substrat. Ainsi, contrairement à un dispositif imageur dans lequel les éléments réalisant la conversion charges - tension seraient répartis sur les deux substrats, ajoutant donc des capacités supplémentaires dues aux liaisons électriques entre les deux substrats aux capacités de lecture, les capacités formées par les liaisons électriques entre les deux substrats du dispositif imageur selon l'invention ne viennent pas s'ajouter aux capacités de lecture.
Les capacités de jonction des photodétecteurs forment une partie des capacités de lecture mais ne forment pas la totalité de ces capacités de lecture. Les capacités formées par les liaisons électriques entre les photodétecteurs et le transistor MOS ou l'amplificateur de charges font également parties des capacités de lecture.
Chaque pixel peut comporter en outre au moins un transistor MOS d'isolation réalisé sur le premier substrat, entre le photodétecteur dudit pixel et le circuit de lecture associé audit photodétecteur.
Chaque pixel peut comporter un des circuits de lecture distinct des circuits de lecture des autres pixels.
Le dispositif imageur peut comporter en outre au moins un circuit de multiplexage réalisé sur le second substrat et pouvant former des premiers moyens de sélection de pixels, les circuits de lecture pouvant être reliés électriquement au circuit électronique de traitement par l'intermédiaire du circuit de multiplexage, une sortie du circuit de multiplexage étant reliée à au moins une entrée du circuit électronique de traitement par au moins un bus d'interconnexion réalisé sur le second substrat.
Chaque circuit de lecture peut être relié électriquement au second substrat par une interconnexion électrique distincte des interconnexions électriques reliant les autres circuits de lecture au second substrat.
Les pixels peuvent être disposés en matrice et les sorties des pixels d'une même colonne de la matrice peuvent être reliées électriquement les unes aux autres par un bus de connexion réalisé sur le premier substrat.
Chaque bus de connexion peut être relié électriquement à une interconnexion électrique distincte des interconnexions électriques reliées aux autres bus de connexion et réalisée entre le premier substrat et le second substrat, les interconnexions électriques pouvant relier électriquement les bus de connexion à des entrées du circuit de multiplexage.
Les pixels peuvent être disposés en matrice et les sorties des pixels d'une même colonne de la matrice peuvent être reliées électriquement les unes aux autres par un bus de connexion réalisé sur le premier substrat, les bus de connexion pouvant être reliés électriquement les uns aux autres et à l'interconnexion électrique, chaque pixel pouvant comporter en outre au moins un transistor MOS disposé entre le circuit de lecture dudit pixel et le bus de connexion auquel est relié ledit pixel et formant des premiers moyens de sélection de pixels.
Le dispositif imageur peut comporter en outre des seconds moyens de sélection de pixels coopérant avec les premiers moyens de sélection de pixels pour que le circuit électronique de traitement reçoive successivement en entrée les tensions destinées à être délivrées par les circuits de lecture, les seconds moyens de sélection de pixels pouvant être formés par le circuit de multiplexage et/ou par le premier transistor MOS du circuit de lecture et/ou par un autre transistor MOS réalisé sur le premier substrat et disposé entre le circuit de lecture dudit pixel et le bus de connexion auquel est relié ledit pixel.
Plusieurs pixels peuvent être reliés électriquement à un même circuit de lecture, chaque pixel pouvant comporter des premiers moyens de sélection de pixels disposés entre le photodétecteur dudit pixel et le circuit de lecture, une sortie du circuit de lecture pouvant être reliée à des seconds moyens de sélection de pixels coopérant avec les premiers moyens de sélection de pixels pour que le circuit électronique de traitement reçoive successivement en entrée les tensions destinées à être délivrées par les circuits de lecture.
La pluralité de pixels peuvent former un macropixel, le dispositif imageur pouvant comporter une pluralité de macropixels réalisés sur le premier substrat et une pluralité de circuits électroniques de traitement réalisés sur le second substrat, chaque macropixel pouvant être relié électriquement à un des circuits électroniques de traitement par l'intermédiaire d'au moins une interconnexion électrique distincte pouvant relier électriquement le premier substrat au second substrat.
Le ou les circuits électroniques de traitement peuvent être aptes à réaliser au moins une conversion analogique - numériques des signaux destinés à être délivrés par les circuits de lecture des pixels.
La ou les interconnexions électriques peuvent comporter des billes électriquement conductrices reliant électriquement des contacts électriques du premier substrat à des contacts électriques du second substrat, et/ou des contacts électriques du premier substrat collés par adhésion moléculaire à des contacts électriques du second substrat, et/ou des vias traversant réalisés à travers le premier substrat et/ou le second substrat. BRÈVE DESCRIPTION DES DESSINS
La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés à titre purement indicatif et nullement limitatif en faisant référence aux dessins annexés sur lesquels :
- les figures 1 et 5 à 7 représentent schématiquement et partiellement des dispositifs imageurs, objets de la présente invention, selon trois modes de réalisation différents,
- les figures 2 à 4 représentent des exemples de réalisation de circuits de lecture d'un pixel d'un dispositif imageur, objet de la présente invention .
Des parties identiques, similaires ou équivalentes des différentes figures décrites ci-après portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre.
Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles .
Les différentes possibilités (variantes et modes de réalisation) doivent être comprises comme n'étant pas exclusives les unes des autres et peuvent se combiner entre elles.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
On se réfère tout d'abord à la figure 1 qui représente schématiquement et partiellement un dispositif imageur 100 selon un premier mode de réalisation .
Le dispositif imageur 100 comporte un premier substrat 102, par exemple à base d'un matériau semi-conducteur tel que du silicium, sur lequel est réalisé un circuit de détection du dispositif imageur 100 formé par une pluralité de pixels 104 agencés sous la forme d'une matrice de n lignes et m colonnes.
Bien que sur la figure 1, seuls neuf pixels 104 soient représentés, le dispositif imageur 100 comporte un nombre beaucoup plus important de pixels 104, par exemple plusieurs millions ou plusieurs dizaines de millions. Sur l'exemple de la figure 1, les pixels 104 ont chacun une forme carré dont les côtés ont une dimension sensiblement égale ou inférieure à environ 2 pm.
Chaque pixel 104 comporte un photodétecteur, par exemple une photodiode 106, destiné à convertir l'énergie de photons incidents reçus par chacun des pixels 104 en paires électrons-trous.
Dans une variante, les photodétecteurs du dispositif imageur 100 pourraient être des phototransistors .
Chaque pixel 104 du dispositif imageur 100 comporte également un circuit de lecture 108 des charges générées par la photodiode 106. Ce circuit de lecture 108 comporte notamment un circuit assurant la charge et la décharge de la photodiode 106 ainsi que la conversion des charges générées par la photodiode 106 et stockées dans la capacité de jonction de la photodiode 106 pendant un temps d'exposition du pixel 104 en tension.
Enfin, chaque pixel 104 comporte également des premiers moyens de sélection de pixel permettant, en sélectionnant séquentiellement les pixels 104, de lire séquentiellement les informations détectées par les différents pixels du dispositif imageur 100.
Sur l'exemple de la figure 1, ces premiers moyens de sélection comportent, dans chaque pixel 104, un transistor MOS 110 permettant, lorsque tous les transistors MOS 110 d'une même ligne de pixels 104 sont mis à l'état passant, de sélectionner cette ligne et de lire les informations des pixels 104 de cette ligne, c'est-à-dire de lire les signaux détectés par les pixels 104 de cette ligne.
La conversion des charges générées par les photodétecteurs en tension, réalisée par les circuits de conversion de charges en tension 108, est réalisée entre les photodétecteurs 106 et les premiers moyens de sélection de pixel 110 qui se trouvent sur le premier substrat 102. La fonction de conversion de charges n'est donc pas déportée sur un autre substrat, ne perturbant donc pas les performances du dispositif imageur par rapport à un dispositif imageur qui comporteraient tous ses éléments réalisés sur un seul substrat .
Les lignes de la matrice de pixels 104 sont lues séquentiellement les unes après les autres.
Dans une variante, il est possible que ces premiers moyens de sélection de pixels ne soient pas formés par les transistors MOS 110 reliés aux sorties des circuits de lecture 108, mais par un transistor MOS (référencé 122 sur les exemples représentés sur les figures 2 et 4) présent dans chaque circuit de lecture 108 et pouvant servir également à réaliser la charge et la décharge du photodétecteur 106 du pixel 104.
Le dispositif imageur 100 comporte également un second substrat 112 sur lequel sont réalisés des circuits de multiplexage 114 et des circuits électroniques de traitement 116, les circuits de multiplexage 114 étant reliés électriquement aux circuits électroniques de traitement 116 par l'intermédiaire de bus 117 réalisés sur le second substrat 112. Sur l'exemple de la figure 1, un seul circuit de multiplexage 114 et un seul circuit électronique de traitement 116 relié ensemble par un bus 117 sont représentés.
Les tensions délivrées par les pixels 104 sont acheminées vers les circuits de multiplexage 114 par l'intermédiaire de bus 118 et d'interconnexions électriques 120.
Les bus 118 sont réalisés sur le premier substrat 102 tandis que les interconnexions électriques 120 sont réalisées entre le premier substrat 102 et le second substrat 112.
Pour réaliser le traitement des tensions délivrées par l'ensemble des pixels 104 du dispositif imageur 100, ces pixels 104 sont regroupés afin de former plusieurs groupes de pixels 104, chaque groupe de pixels 104 formant un « macropixel ». Chaque macropixel peut être associé à un circuit de multiplexage 114 et à un circuit électronique de traitement 116 propre.
Les pixels 104 représentés sur la figure 1 font partie d'un même macropixel formant une matrice de 16 x 16 pixels, soit 256 pixels, dont seulement neufs pixels 104 sont représentés sur la figure 1.
Les sorties des pixels 104 d'une même colonne d'un macropixel sont reliées électriquement à un bus commun 118, chaque bus 118 étant relié à une interconnexion électrique 120. Sur l'exemple de la figure 1, chaque macropixel du dispositif imageur 100 est donc relié électriquement au second substrat 112 par l'intermédiaire de seize bus 118 reliés à seize interconnexions électriques 120, soit une interconnexion électrique 120 pour chaque colonne de pixels 104 d'un macropixel.
Lors d'une acquisition d'image, les lignes de pixels 104 du dispositif imageur 100 sont adressées séquentiellement les unes après les autres.
Cet adressage est réalisé par l'intermédiaire des transistors MOS 110 que comporte chaque pixel 104 ou par l'un des transistors MOS du circuit de lecture 108 de chaque pixel 104. Ainsi, dans le macropixel représenté sur la figure 1, lorsque les pixels 104 d'une même ligne sont adressés, une tension correspondant à un signal détecté par un pixel 104 est donc émise sur chacun des bus 118, puis transmise au circuit de multiplexage 114 par l'intermédiaire des interconnexions électriques 120. Etant donné que le circuit électronique de traitement 116 ne peut pas traiter seize signaux simultanément, le circuit de multiplexage 114 forme des seconds moyens de sélection de pixels permettant d'envoyer séquentiellement au circuit électronique de traitement 116 les tensions reçues depuis chacune des interconnexions électriques 120. Ainsi, les transistors MOS formant les premiers moyens de sélection de pixels coopèrent avec le circuit de multiplexage 114, qui forme des seconds moyens de sélection de pixels, pour que le circuit électronique de traitement 116 reçoive successivement en entrée les tensions délivrées par les circuits de lecture 108 de chaque pixel 104.
Le circuit électronique de traitement 116 peut permettre de réaliser une conversion analogique - numérique des signaux reçus, et éventuellement d'autres fonctions telles qu'une mémorisation et/ou un pré¬ traitement numérique sur les tensions délivrées par les pixels (par exemple une fonction de stabilisation d'image, une accélération vidéo, détection de mouvement, détection de contour, compression de données, ...) .
La place nécessaire sur le second substrat 112 pour réaliser les circuits électroniques de traitement 116 est liée à la complexité de la ou des fonctions mises en œuvre par ces circuits 116. Ainsi, en fonction de la complexité de la ou des fonctions réalisées par les circuits électroniques de traitement 116, il sera possible de réduire plus ou moins les dimensions des pixels 104 du dispositif imageur 100.
Les interconnexions électriques 120 peuvent être réalisées de différentes façons. Dans un premier mode de réalisation, ces interconnexions électriques 120 peuvent être formées par des billes électriquement conductrices reliant électriquement des contacts électriques du premier substrat 102 (ces contacts formant des plots de sortie des bus 118) à des contacts électriques du second substrat 112 (ces contacts formant des plots d'entrée du circuit de multiplexage 114) .
Pour réaliser de telles interconnexions électriques, des billes de matériau électriquement conducteur sont tout d'abord disposées sur les contacts de l'un des deux substrats 102, 112, ou réparties sur les contacts des deux substrats 102, 112.
Les substrats 102, 112 sont ensuite positionnés de façon à ce que les contacts électriques des deux substrats soient disposés en regard les uns des autres, séparés par les billes de matériau électriquement conducteur.
Un traitement thermique est ensuite réalisé pour faire fondre les billes, les deux substrats se trouvant soudés l'un à l'autre par l'intermédiaire des interconnexions électriques 120 formées par le matériau conducteur fondu puis solidifié des billes.
Dans un deuxième mode de réalisation, les interconnexions électriques 120 peuvent être formées par un collage moléculaire réalisé entre les deux substrats 102, 112, les contacts électriques des deux substrats 102 et 112 étant alors solidarisés les uns aux autres par ce collage. Un tel collage moléculaire est obtenu en réalisant tout d'abord une planarisation des deux substrats, puis une mise en contact des deux substrats. Un recuit permet de réaliser la solidarisâtion entre les deux substrats 102 et 112. Quelque soit la technique utilisée pour solidariser le premier substrat 102 au second substrat 112, ou bien même si l'on souhaite que les deux substrats 102 et 112 ne soient pas solidarisés l'un à l'autre mais simplement approchés l'un de l'autre, les interconnexions électriques 120 peuvent être également formées par des vias traversant formés à travers les substrats 102 et 112.
Lorsque les interconnexions électriques 120 sont formées par l'intermédiaire de billes de matériau électriquement conducteur ou en réalisant un collage moléculaire des deux substrats 102 et 112, la face avant du premier substrat 102, face sur laquelle sont réalisés les éléments électroniques des pixels 104, est disposée en regard du second substrat 112 (car les contacts électriques des deux substrats 102, 112 doivent être disposés en regard les uns des autres) .
Il convient dans ce cas de réaliser un amincissement du premier substrat 102 afin que la photodétection puisse être réalisée depuis la face arrière du premier substrat 102 qui est destinée à être éclairée. Cet amincissement permet à la lumière de traverser le premier substrat 102 pour venir éclairer les photodiodes 106 des pixels 104.
On décrit, en liaison avec les figures 2 à
4, plusieurs exemples de réalisation d'un pixel 104 du dispositif imageur 100 comportant chacun un circuit de lecture 108 différent.
Un premier exemple de réalisation d'un pixel 104 comportant une photodiode 106 et un circuit de lecture 108 relié électriquement à la photodiode 106 et au transistor MOS 110 de sélection de ligne de pixels est représenté sur la figure 2.
Dans ce premier exemple, le pixel 104 est un pixel actif de type 3T, c'est-à-dire comportant une électronique analogique formée par trois transistors MOS. Un premier transistor MOS 122 comporte sa source et son drain reliés respectivement à la photodiode 106 et à un potentiel VDD . Un deuxième transistor MOS 124 comporte son drain relié au potentiel VDD, sa source étant reliée au drain du transistor 110 de sélection de ligne de pixels qui forme le troisième transistor MOS de ce pixel de type 3T.
La grille du deuxième transistor 124 est reliée à la source du premier transistor 122.
Le premier transistor MOS 122 forme ici un moyen de charge et de décharge de la photodiode 106 et permet de réinitialiser le pixel lorsque ce premier transistor MOS 122 est mis à l'état passant, la tension aux bornes de la capacité de jonction de la photodiode 106 étant alors mise à VDD.
Le deuxième transistor MOS 124 forme un suiveur de tension réalisant une conversion des charges stockées dans la capacité de jonction de la photodiode 106 en une tension. Enfin, le transistor MOS 110 de sélection de pixels permet de délivrer, lorsque l'on adresse la ligne sur laquelle se trouve ce pixel 104, c'est-à-dire en mettant ce transistor MOS 110 à l'état passant, la tension fournie par le deuxième transistor MOS 124 sur le bus 118.
Le pixel 104 représenté sur la figure 2 forme un pixel actif car son circuit de lecture 108 réalise à la fois la lecture des charges générées par la photodiode 106 et une amplification du signal lu par l'intermédiaire du deuxième transistor MOS 124 qui forme un suiveur de tension et qui convertit les charges générées par la photodiode 106 en une tension.
Dans une variante, il est possible que le pixel 104 représenté sur la figure 2 ne comporte pas le transistor MOS 110 de sélection de ligne de pixels.
Dans ce cas, la fonction de sélection de ligne de pixels est remplie par le premier transistor MOS 122, la décharge de la photodiode 106 n'ayant lieu que lorsque l'on cherche à adresser la ligne de pixels sur laquelle se trouve ce pixel 104.
Un deuxième exemple de réalisation d'un pixel 104 comportant une photodiode 106 et un circuit de lecture 108 relié à la photodiode 106 et au transistor MOS 110 de sélection de ligne de pixels est représenté sur la figure 3.
Dans ce deuxième exemple, le pixel 104 est un pixel actif de type CTIA, ou à amplificateur de charges .
La photodiode 106 est reliée à l'entrée négative d'un amplificateur de charges 126, une tension de polarisation étant appliquée sur l'entrée positive de l'amplificateur de charges 126.
La sortie de l'amplificateur de charge 126 est reliée à son entrée négative par l'intermédiaire d'une capacité 128 et d'un premier transistor MOS 130, ces deux éléments étant reliés en parallèle l'un à l'autre. La sortie de l'amplificateur de charges 126 est également reliée à la source du transistor MOS 110 de sélection de ligne de pixels.
Le premier transistor MOS 130 forme ici un moyen de charge et de décharge de la capacité 128.
Contrairement au pixel 104 précédemment décrit en liaison avec la figure 2 dans lequel la conversion charges / tension est réalisée grâce à la capacité aux bornes de la photodiode et au suiveur de tension, la conversion charges / tension est ici réalisée par l'amplificateur de charges 126 associé à la capacité 128. Enfin, le transistor MOS 110 permet de délivrer, lorsque l'on adresse la ligne sur laquelle se trouve ce pixel 104 en mettant à l'état passant le premier transistor MOS 110, la tension se trouvant en sortie de l'amplificateur de charges 126 sur le bus 118.
Comme pour le pixel 104 représenté sur la figure 2, le pixel 104 représenté sur la figure 3 forme également un pixel actif.
Là encore, dans une variante, il est possible de ne pas réaliser le transistor MOS 110 de sélection de ligne de pixels, ce rôle pouvant être rempli par le premier transistor MOS 130, de manière analogue au premier transistor MOS 122 tel que précédemment décrit.
Un troisième exemple de réalisation d'un pixel 104 comportant une photodiode 106 et un circuit de lecture 108 relié à la photodiode 106 et au premier transistor MOS 110 de sélection de ligne de pixels est représenté sur la figure 4. Dans ce troisième exemple, le pixel 104 est un pixel actif de type 4T, c'est-à-dire comportant une électronique analogique formée par quatre transistors MOS .
De manière analogue au premier exemple de circuit de lecture 108 précédemment décrit en liaison avec la figure 2, le circuit de lecture 108 représenté sur la figure 4 comporte le premier transistor MOS 122 et le deuxième transistor MOS 124, dont les rôles sont similaires à ceux précédemment décrits en liaison avec l'exemple de la figure 2.
Par rapport au pixel de la figure 2, le pixel 104 de ce troisième exemple de réalisation de pixel 104 comporte en outre un transistor MOS 132 supplémentaire disposé entre la photodiode 106 et le circuit de lecture 108.
Ce transistor MOS 132 assure une isolation entre le circuit de lecture 108 et la photodiode 106, et permet de réaliser directement l'intégration des charges générées par la photodiode 106 lors de la décharge de la capacité de jonction de la photodiode 106 sans avoir à réinitialiser la photodiode 106 pour obtenir la mesure réalisée par le pixel.
On se réfère à la figure 5 qui représente schématiquement et partiellement un dispositif imageur 200 selon un second mode de réalisation.
Par rapport au dispositif imageur 100 selon le premier mode de réalisation précédemment décrit en liaison avec la figure 1, les pixels 204 du dispositif imageur 200 ne comportent pas de transistor MOS 110 de sélection de ligne de pixels, et la sortie de chaque circuit de lecture 108 de chaque pixel 120 est reliée directement à une interconnexion électrique 120 formant une liaison électrique directe entre cette sortie de pixel 204 et le circuit de multiplexage 114. Ainsi, dans ce second mode de réalisation, le circuit de multiplexage 114 comporte autant d'entrées que de pixels 204, et comporte une électronique permettant de réaliser le multiplexage des tensions provenant de l'ensemble des pixels 204 qui sont envoyées simultanément en entrée du circuit de multiplexage 114.
Les différents exemples de réalisation de pixels 104 précédemment décrits en liaison avec les figures 2 à 4 peuvent s'appliquer pour la réalisation des pixels 204 du dispositif imageur 200, la seule différence étant l'absence du transistor MOS 110 de sélection de ligne de pixels.
On se réfère maintenant à la figure 6 qui représente schématiquement et partiellement un dispositif imageur 300 selon un troisième mode de réalisation.
A la différence du dispositif imageur 100 précédemment décrit en liaison avec la figure 1, chaque pixel 304 du dispositif imageur 300 comporte un autre transistor MOS 306 de sélection de pixels, servant à sélectionner l'une des colonnes de pixels 304. Ainsi, chaque pixel 304 d'un macropixel du dispositif imageur 300 peut être adressé individuellement en mettant à l'état passant les transistors MOS 110 et 306 du pixel en question. Etant donné que le dispositif imageur 300 permet de réaliser un adressage individuel des pixels 304, les bus 118 d'un même macropixel sont reliés électriquement les uns aux autres et la liaison électrique d'un macropixel avec le second substrat 112 est réalisée par l'intermédiaire d'une seule interconnexion électrique 120. De plus, l'interconnexion électrique 120 est directement reliée au circuit électronique de traitement 116, le circuit de multiplexage utilisé dans les dispositifs imageurs 100 et 200 n'ayant plus d'utilité ici étant donné que les mesures réalisées par les pixels 304 d'un même macropixel sont envoyées séquentiellement, pixel par pixel, dans le circuit électronique de traitement 116 associé à ce macropixel. Les différentes variantes de réalisation des circuits de lecture 108 précédemment décrites en liaison avec les figures 2 à 4 s'appliquent également au dispositif imageur 300.
On se réfère maintenant à la figure 7 qui représente schématiquement et partiellement un dispositif imageur 400 selon un quatrième mode de réalisation .
Par rapport au dispositif imageur 100 selon le premier mode de réalisation précédemment décrit en liaison avec la figure 1, les pixels 404 du dispositif imageur 400 sont des pixels passifs de type 1T. En effet, chaque pixel 404 comporte une photodiode 106 et un transistor MOS 110 de sélection de ligne de pixels.
De plus, contrairement aux pixels 104 du dispositif imageur 100, les pixels 404 du dispositif imageur 400 ne comportent pas de circuits de lecture réalisés au sein même des pixels 404. Afin de réaliser la conversion charges / tension des signaux de sortie des photodiodes 106, le dispositif imageur 400 comporte des circuits de lecture 108 communs à plusieurs pixels 404. Sur l'exemple de la figure 7, chaque circuit de lecture 108 est commun à deux pixels 404. On veillera de préférence à ne pas relier plus de trois pixels 404 à un même circuit de lecture 108.
Grâce aux transistors MOS 110 de sélection de ligne de pixels présents dans chaque pixel 404, le circuit de lecture 108 ne reçoit pas simultanément les charges délivrées par les deux photodiodes 106 qui sont reliées au circuit de lecture 108. Une sortie du circuit de lecture 108 est reliée à un autre transistor MOS 406 servant de moyens de sélection de colonne de pixels .
Les tensions obtenues en sortie des circuits de lecture 108 sont ensuite envoyées dans le circuit de traitement 116 par les interconnexions 120. Sur l'exemple de la figure 7, chaque circuit de lecture 108 est relié à une interconnexion 120 qui lui est propre. Toutefois, étant donné que la sélection de pixel est réalisée au niveau du premier substrat (par les transistors MOS 110 et 406), il est possible de relier une partie ou la totalité des sources des transistors 406 entre elles, reliant entre elles les sorties des circuits de lecture 108, afin de minimiser le nombre d'interconnexions 120 à réaliser entre le premier substrat 102 au second substrat 112.
Les circuits de lecture précédemment décrits en liaison avec les figures 2 à 4 peuvent être utilisés pour former les circuits de lecture 108 du dispositif imageur 400. Bien que dans tous les modes de réalisation précédemment décrits, chaque macropixel soit associé à un circuit électronique de traitement distinct, il est possible qu'un ou plusieurs circuits électroniques de traitement 116 et/ou un ou plusieurs circuits de multiplexage 114 soient communs à plusieurs macropixels du dispositif imageur .

Claims

REVENDICATIONS
1. Dispositif imageur (100, 200, 300, 400) comportant au moins :
- une pluralité de pixels (104, 204, 304,
404), chaque pixel (104, 204, 304, 404) comprenant au moins un photodétecteur (106),
- une pluralité de circuits de lecture (108) associés à la pluralité de photodétecteurs (106), chaque circuit de lecture (108) comportant au moins un premier transistor MOS (122, 130) apte à réaliser une charge et une décharge d'au moins un des photodétecteurs (106) associé audit circuit de lecture (108), et un deuxième transistor MOS (124) ou un amplificateur de charges (126), formant un circuit de conversion de charges destinées à être délivrées par ledit au moins un des photodétecteurs (106) en tension,
- au moins un circuit électronique de traitement (116) apte à traiter les tensions destinées à être délivrées par les circuits de lecture (108),
le dispositif imageur (100, 200, 300, 400) comportant au moins un premier substrat (102) sur lequel sont réalisés les pixels (104, 204, 304, 404) et les circuits de lecture (108), et au moins un second substrat (112), distinct du premier substrat (102), sur lequel est réalisé le circuit électronique de traitement (116), le second substrat (112) étant relié électriquement au premier substrat (102) par l'intermédiaire d'au moins une interconnexion électrique (120) formant une liaison électrique entre les circuits de lecture (108) et le circuit électronique de traitement (116).
2. Dispositif imageur (100, 200, 300, 400) selon la revendication 1, dans lequel chaque pixel
(104, 204, 304, 404) comporte en outre au moins un transistor MOS d'isolation (132) réalisé sur le premier substrat (102), entre le photodétecteur (106) dudit pixel (104, 204, 304, 404) et le circuit de lecture (108) associé audit photodétecteur (106).
3. Dispositif imageur (100, 200, 300) selon l'une des revendications précédentes, dans lequel chaque pixel (104, 204, 304) comporte un des circuits de lecture (108) distinct des circuits de lecture (108) des autres pixels (104, 204, 304) .
4. Dispositif imageur (100, 200) selon la revendication 3, comportant en outre au moins un circuit de multiplexage (114) réalisé sur le second substrat (112) et formant des premiers moyens de sélection de pixels (104, 204), les circuits de lecture (108) étant reliés électriquement au circuit électronique de traitement (116) par l'intermédiaire du circuit de multiplexage (114), une sortie du circuit de multiplexage (114) étant reliée à au moins une entrée du circuit électronique de traitement (116) par au moins un bus d'interconnexion (117) réalisé sur le second substrat (112).
5. Dispositif imageur (200) selon la revendication 4, dans lequel chaque circuit de lecture (108) est relié électriquement au second substrat (112) par une interconnexion électrique (120) distincte des interconnexions électriques (120) reliant les autres circuits de lecture (108) au second substrat (112).
6. Dispositif imageur (100) selon la revendication 4, dans lequel les pixels (104) sont disposés en matrice et les sorties des pixels (104) d'une même colonne de la matrice sont reliées électriquement les unes aux autres par un bus de connexion (118) réalisé sur le premier substrat (102) .
7. Dispositif imageur (100) selon la revendication 6, dans lequel chaque bus de connexion (118) est relié électriquement à une interconnexion électrique (120) distincte des interconnexions électriques (120) reliées aux autres bus de connexion (118) et réalisée entre le premier substrat (102) et le second substrat (112), et dans lequel les interconnexions électriques (120) relient électriquement les bus de connexion (118) à des entrées du circuit de multiplexage (114) .
8. Dispositif imageur (300) selon la revendication 3, dans lequel les pixels (304) sont disposés en matrice et les sorties des pixels (304) d'une même colonne de la matrice sont reliées électriquement les unes aux autres par un bus de connexion (118) réalisé sur le premier substrat (102), les bus de connexion (118) étant reliés électriquement les uns aux autres et à l'interconnexion électrique (120), et dans lequel chaque pixel (304) comporte en outre au moins un transistor MOS (306) disposé entre le circuit de lecture (108) dudit pixel (304) et le bus de connexion (118) auquel est relié ledit pixel (304) et formant des premiers moyens de sélection de pixels (304) .
9. Dispositif imageur (100, 200, 300) selon l'une des revendications 4 à 8, comportant en outre des seconds moyens de sélection de pixels (104, 204, 304) coopérant avec les premiers moyens de sélection de pixels (104, 204, 304) pour que le circuit électronique de traitement (116) reçoive successivement en entrée les tensions destinées à être délivrées par les circuits de lecture (108), les seconds moyens de sélection de pixels (104, 204, 304) étant formés par le circuit de multiplexage (114) ou par le premier transistor MOS (124, 130) du circuit de lecture (108) ou par un autre transistor MOS (110) réalisé sur le premier substrat (102) et disposé entre le circuit de lecture (108) dudit pixel (104, 304) et le bus de connexion (118) auquel est relié ledit pixel (104, 304) .
10. Dispositif imageur (400) selon l'une des revendications 1 ou 2, dans lequel plusieurs pixels (404) sont reliés électriquement à un même circuit de lecture (108), chaque pixel (404) comportant des premiers moyens (110) de sélection de pixels disposés entre le photodétecteur (106) dudit pixel (404) et le circuit de lecture (108), une sortie du circuit de lecture (108) étant reliée à des seconds moyens (406) de sélection de pixels (404) coopérant avec les premiers moyens (110) de sélection de pixels (404) pour que le circuit électronique de traitement (116) reçoive successivement en entrée les tensions destinées à être délivrées par les circuits de lecture (108) .
11. Dispositif imageur (100, 200, 300, 400) selon l'une des revendications précédentes, dans lequel la pluralité de pixels (104, 204, 304, 404) forment un macropixel, le dispositif imageur (100, 200, 300, 400) comportant une pluralité de macropixels réalisés sur le premier substrat (102) et une pluralité de circuits électroniques de traitement (116) réalisés sur le second substrat (112), chaque macropixel étant relié électriquement à un des circuits électroniques de traitement (116) par l'intermédiaire d'au moins une interconnexion électrique (120) distincte reliant électriquement le premier substrat (102) au second substrat ( 112 ) .
12. Dispositif imageur (100, 200, 300, 400) selon l'une des revendications précédentes, dans lequel le ou les circuits électroniques de traitement (116) sont aptes à réaliser au moins une conversion analogique - numériques des tensions destinées à être délivrées par les circuits de lecture (108) .
EP11709958A 2010-03-26 2011-03-25 Dispositif imageur cmos a architecture en trois dimensions Withdrawn EP2553725A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1052222A FR2958079B1 (fr) 2010-03-26 2010-03-26 Dispositif imageur cmos a architecture en trois dimensions
PCT/EP2011/054594 WO2011117376A1 (fr) 2010-03-26 2011-03-25 Dispositif imageur cmos a architecture en trois dimensions

Publications (1)

Publication Number Publication Date
EP2553725A1 true EP2553725A1 (fr) 2013-02-06

Family

ID=42988237

Family Applications (1)

Application Number Title Priority Date Filing Date
EP11709958A Withdrawn EP2553725A1 (fr) 2010-03-26 2011-03-25 Dispositif imageur cmos a architecture en trois dimensions

Country Status (4)

Country Link
US (1) US8969773B2 (fr)
EP (1) EP2553725A1 (fr)
FR (1) FR2958079B1 (fr)
WO (1) WO2011117376A1 (fr)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5963421B2 (ja) * 2011-11-17 2016-08-03 オリンパス株式会社 固体撮像装置および撮像装置
US10297630B2 (en) * 2012-06-18 2019-05-21 Forza Silicon Corporation Pinned charge transimpedance amplifier
DE102013110695A1 (de) * 2012-10-02 2014-04-03 Samsung Electronics Co., Ltd. Bildsensor, Verfahren zum Betreiben desselben und Bildverarbeitungssystem mit demselben
US9153616B2 (en) * 2012-12-26 2015-10-06 Olympus Corporation Solid-state imaging device and imaging device with circuit elements distributed on multiple substrates, method of controlling solid-state imaging device, and imaging device with circuit elements distributed on multiple substrates
TWI659652B (zh) * 2013-08-05 2019-05-11 新力股份有限公司 攝像裝置、電子機器
JP6463944B2 (ja) * 2013-11-25 2019-02-06 キヤノン株式会社 撮像素子、撮像装置及び携帯電話機
DE102014204647A1 (de) * 2014-03-13 2015-09-17 Robert Bosch Gmbh Optische Erfassungsvorrichtung und Verfahren zum Herstellen einer optischen Erfassungsvorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170448A (ja) * 2008-01-10 2009-07-30 Nikon Corp 固体撮像素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101010944B (zh) * 2004-09-02 2010-06-16 索尼株式会社 摄像装置及摄像结果的输出方法
JP4769535B2 (ja) * 2005-10-06 2011-09-07 富士フイルム株式会社 固体撮像素子
US20070096233A1 (en) * 2005-10-13 2007-05-03 In Gyun Jeon Cmos image sensor
FR2904143A1 (fr) * 2006-07-24 2008-01-25 St Microelectronics Sa Capteur d'images eclaire par la face arriere a temperature de substrat uniforme
US8049256B2 (en) 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer
US7781716B2 (en) * 2008-03-17 2010-08-24 Eastman Kodak Company Stacked image sensor with shared diffusion regions in respective dropped pixel positions of a pixel array
US7858915B2 (en) * 2008-03-31 2010-12-28 Eastman Kodak Company Active pixel sensor having two wafers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170448A (ja) * 2008-01-10 2009-07-30 Nikon Corp 固体撮像素子

Also Published As

Publication number Publication date
US8969773B2 (en) 2015-03-03
WO2011117376A1 (fr) 2011-09-29
FR2958079A1 (fr) 2011-09-30
US20130048832A1 (en) 2013-02-28
FR2958079B1 (fr) 2012-09-21

Similar Documents

Publication Publication Date Title
US9991306B2 (en) Hybrid bonded image sensor and method of operating such image sensor
JP6211145B2 (ja) スタックトチップイメージングシステム
EP2553725A1 (fr) Dispositif imageur cmos a architecture en trois dimensions
TWI582970B (zh) 具有混合異質結構的影像感應器
EP2477393B1 (fr) Dispositif imageur à grande gamme dynamique
EP1265291A1 (fr) Capteur d'image CMOS et procédé permettant d'opérer un capteur d'image CMOS avec une dynamique accrue
EP2636066A1 (fr) Detecteur de rayonnement visible et proche infrarouge
EP3376544A1 (fr) Dispositif imageur optique
WO2012059657A1 (fr) Détecteur de rayonnement visible et proche infrarouge
Suntharalingam et al. A 4-side tileable back illuminated 3D-integrated Mpixel CMOS image sensor
EP3767679B1 (fr) Pixel de capteur d'images
Fossum The invention of CMOS image sensors: A camera in every pocket
CN211208448U (zh) 堆叠芯片图像传感器和固态堆叠芯片图像传感器
EP3629573B1 (fr) Capteur d'images rapide a regroupement de pixels
US20090194798A1 (en) Backside illuminated imaging sensor having a carrier substrate and a redistribution layer
EP3688808B1 (fr) Redimensionnement des entites de detection d'un capteur d'image matriciel hybride
FR3114439A1 (fr) Circuit microelectronique tridimensionnel a repartition optimisee de ses fonctions numerique et analogique
FR2751155A1 (fr) Dispositif de lecture pour une mosaique de detecteurs electromagnetiques, et systeme de detection equipe d'un tel dispositif
FR2966678A1 (fr) Dispositif d'imagerie en particulier du type cmos a report et integration.
EP3767678A1 (fr) Pixel de capteur d'images
FR3085541A1 (fr) Pixel à obturateur global en mode de tension
FR3119707A1 (fr) Détecteur numérique à intégration numérique de charges

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20120926

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

RIN1 Information on inventor provided before grant (corrected)

Inventor name: CAZAUX, YVON

Inventor name: PEIZERAT, ARNAUD

Inventor name: TCHAGASPANIAN, MICHAEEL

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20131118

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

INTG Intention to grant announced

Effective date: 20191205

RIN1 Information on inventor provided before grant (corrected)

Inventor name: PEIZERAT, ARNAUD

Inventor name: CAZAUX, YVON

Inventor name: TCHAGASPANIAN, MICHAEEL

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20200603