EP2160755A2 - Verfahren zur herstellung von folienartigen halbleiterwerkstoffen und/oder elektronischen elementen durch urformen und/oder beschichtung - Google Patents

Verfahren zur herstellung von folienartigen halbleiterwerkstoffen und/oder elektronischen elementen durch urformen und/oder beschichtung

Info

Publication number
EP2160755A2
EP2160755A2 EP08760281A EP08760281A EP2160755A2 EP 2160755 A2 EP2160755 A2 EP 2160755A2 EP 08760281 A EP08760281 A EP 08760281A EP 08760281 A EP08760281 A EP 08760281A EP 2160755 A2 EP2160755 A2 EP 2160755A2
Authority
EP
European Patent Office
Prior art keywords
substrate
semiconductor material
mold
film
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP08760281A
Other languages
English (en)
French (fr)
Inventor
Martin Trocha
Georg-J. Schmitz
Dieter Franke
Thomas Bähr
Rüdiger TIEFERS
Stephan Rex
Markus Apel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Evonik Operations GmbH
Original Assignee
Evonik Degussa GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Evonik Degussa GmbH filed Critical Evonik Degussa GmbH
Publication of EP2160755A2 publication Critical patent/EP2160755A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3461—Nanoparticles
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/169—Thin semiconductor films on metallic or insulating substrates
    • H10F77/1692—Thin semiconductor films on metallic or insulating substrates the films including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/26—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition
    • H10P14/265—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition using solutions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium

Definitions

  • the present invention relates to a method for the production of film-like semiconductor materials and / or electronic elements by prototyping and / or coating.
  • sizing agents are coating materials that form castings and / or casting cores are applied to smooth the porous molding surface. For this one uses usually finely ground refractory to highly refractory materials as base material. The coating layer insulates the substrate and protects against thermal and / or chemical stress on the mold by the molten metal.
  • Forming methods essentially shape the spatial shape of a component.
  • the educts or educt mixtures used in the form of a powdery state of matter for the component are referred to here and hereinafter as the starting powder.
  • Examples of primary molding processes are casting, solidification, crystallization, but also melting or sintering with or without mold, and curing processes.
  • Semiconductor materials are understood to mean materials which contain at least one element of groups 3 and 4 of the Periodic Table, as well as their compounds and mixtures thereof. These materials can be present as a solid, as a layer or as a powder or powder mixture.
  • the element distribution, in particular of dopants, in Film-like semiconductor material, in particular the distribution of dopants selected from elements of the 3 and 5 th group of the periodic table, is preferably such in the production of electronic elements that at least one charge-separating pn junction is represented.
  • Lift-off of a layer means the detachment of this layer from a substrate without significantly damaging the layer.
  • An electronic element is understood here and hereinafter to mean an element which has at least one charge-separating transition, as it is known, for example. occurs in diodes and transistors.
  • Special electronic elements are, for example, solar cells or photodiodes.
  • Nanoscale is understood to mean all sizes from 1 nm (10 ⁇ 9 m) to 999.9 nm.
  • systemically inherent components / powders which only contain chemical elements which appear desirable in the later semiconductor material or electronic element.
  • these are all elements of the 3rd, 4th and 5th group of the periodic table, their compounds with each other and / or their mixtures.
  • the prior art relating to prototypes and / or coating methods of film-type semiconductor materials, in particular Si discloses, for example, methods described below: a) thin-film methods in which the material is deposited from the gas phase. These include, for example, plasma vapor deposition (PVD), chemical vapor deposition (CVD), low-pressure chemical vapor deposition (LPCVD), "hot wire” vapor deposition (HWCVD) Use of relatively expensive substrates and a generally low productivity, which manifests itself in a low thickness growth at the level of 1 to several 10 nm / min of the deposited material on the substrate.
  • PVD plasma vapor deposition
  • CVD chemical vapor deposition
  • LPCVD low-pressure chemical vapor deposition
  • HWCVD hot wire” vapor deposition
  • Coating methods for producing layers with thicknesses typical for wafers are, for example, thermal spraying methods with which highly adhesive coatings, in particular in the area of wear protection coatings, are achieved.
  • the thermal spraying of silicon powders was already patented in 1977.
  • US 4,003,770 discloses the deposition of p- and n-doped layers with thicknesses between 3 and 18 mils, corresponding to thicknesses between about 75 and about 425 microns, on various substrates using a suitable atmosphere, and the subsequent heat treatment to improve the grain size.
  • the replacement of thick silicon layers is mentioned, but without saying anything about the process conditions for the detachment or about the parameters for a lift-off of such silicon layers.
  • Dickey, HC, and Meek, TT describe direct current plasma spraying of p-doped silicon under normal conditions or under low vacuum in their article "Active electronic devices made by DC plasma arc spray process" (Vacuum 59 (2000), 179) Roughness of the surface of the substrate has been achieved by adhering to the substrate adhered coatings or freestanding tapes Using smooth glass surfaces, free standing silicon foams having a thickness of about 3 to 10 mils, corresponding to about 75 to 250 microns, were produced.
  • this A layer is obtained which is detached from the remaining volume of wafers and onto which crystalline silicon in the last process step is applied epitaxially in a thickness of 50 ⁇ m
  • a similar process is described by HJ Kim et al in the "Layer Transfer Process” (Proceedings WCPEC IV, US Pat. Hawaii, May 2006).
  • the "consumption" of the wafer material occurring in these processes and the required processing of the single-crystal surface after each detachment of a layer are complicated and expensive, and the achievable layer surface sizes are limited by the available wafer sizes.
  • material costs and a possible flexibility of the semiconductor material it is desirable to obtain self-supporting or, if appropriate, low-cost films, for example plastic films, laminated semiconductor materials or films applied to such films.
  • the object of the invention was therefore to provide a comparison with the prior art improved manufacturing process for film-like semiconductor materials and / or electronic elements.
  • film-like semiconductor materials can be produced by an original molding and / or coating process, which is characterized in that at least one system-immanent, nano-sized sizing, at least partially, on the mold used in the primary molding process prior to the actual coating and / or molding the substrate used in the coating process is brought.
  • the present invention thus provides a process for producing film-like semiconductor materials or electronic elements by a master mold and / or Coating process, characterized in that at least one system-immanent nanoscale size is at least partially applied to the mold used in the primary molding process or to the substrate used in the coating process prior to the coating and / or primary molding.
  • the subject matter of the present invention is likewise a film-type semiconductor material which is obtained by the process according to the invention.
  • the subject of the present invention is also a film-like semiconductor material, characterized in that the semiconductor material has on the contact side with the mold or the substrate up and / or melted particles of the system-immanent, nanosize sizing.
  • the present invention likewise relates to an electronic component which contains the film-type semiconductor material according to the invention.
  • the inventive method has the advantage that the film-like semiconductor materials or electronic elements on the substrate show no liability, so that they are easily removable after a prototyping or coating process over the prior art, without being separated from the substrate in complex additional process steps to have to.
  • the method according to the invention has the further advantage that the sizing reduces the heat transfer between the starting powder or the melt and the substrate during the primary molding process or thermal spraying process compared with the prior art processes and thus the fusion or sintering of the particles of the starting powder favored.
  • Another advantage of the method according to the invention is the lower thermal conductivity of a nanoscale size compared to the sizes used in known methods.
  • the method according to the invention also has the advantage that the foil-like semiconductor materials are not contaminated by foreign substances, because the only contact during the conversion of the starting powder to the finished semiconductor material is given by the system-immanent sizing.
  • the method according to the invention also has the advantage that due to the lower thermal conductivity of the nanoscale size compared to the sizes used in conventional processes, the starting powders can be fused or sintered with a lower heat input than is achieved in the prior art.
  • the thermally driven diffusion of atoms or particles from the substrate or the mold is suppressed and a reaction with the substrate or molding material is reduced.
  • the inventive method has the advantage that a diffusion of desired elements in the material of the starting powder can be controlled by the choice of dopants in the sizing, so that the properties of the semiconductor material can be specifically influenced during the production and thus costly post-treatment steps such Example ion implantation of dopants omitted.
  • a dopant pattern can be generated in a defined pattern by controlled introduction of the dopant or the dopants in the system-immanent size or system-immanent sizes provided with different dopants.
  • This dopant pattern can be transferred by diffusion into the semiconductor material during the prototyping or coating process. In zones with different doping, charge separation may occur.
  • electronic elements can be obtained in the inventive method, from which electronic components can be constructed.
  • the present invention is a process for producing film-like semiconductor materials or electronic elements by a prototype and / or Coating process, characterized in that at least one system-immanent, nanoscale size is at least partially applied to the mold used in the primary molding process or to the substrate used in the coating process before the coating and / or Urformung.
  • the mold or the substrate may preferably be chosen to be temperature-stable, particularly preferably high-temperature-stable.
  • a size can be used which has at least one dispersion of at least one nanoscale, systemic powder in a dispersion medium.
  • preference may be given to using a size which contains or consists of silicon powder, doped and / or undoped.
  • a powder in the method according to the invention a powder can be used, which has particles with a diameter dso % of 4 to 900 nm. Preference is given to using particles having a diameter dso% of from 10 to 600 nm, particularly preferably from 15 to 250 nm.
  • an organic dispersion or binder can be used.
  • the organic dispersant or binder may preferably be selected in the process of the invention from alcohols, esters, ethers, acrylates, polymethyl methacrylates, polyvinyl alkylates, or a mixture of these dispersants or binders.
  • a nitrogen-free organic dispersant or binder can be used in the process according to the invention.
  • an aqueous dispersion medium selected from silicic acid, water, or a mixture of these dispersants can be used in the process according to the invention. It may be advantageous if a dispersing agent or binder is used in the process according to the invention which evaporates or sublimates without residue before the melting or sintering of the starting powder. In the method according to the invention, it is just as advantageous to use a dispersing agent or binder which depolymerises without leaving any residue before the starting powder melts or sinters together.
  • the advantage lies in both cases in the fact that no material of the dispersion or binder can penetrate into the film-like semiconductor material or can be incorporated into it during the original molding and / or coating process, so that the film-like semiconductor material can remain free from impurities and thus its electronic , Mechanical and / or chemical properties can be controlled solely by the choice of the starting powder and the nanoscale, systemic powder.
  • the nano-scale, system-immanent sizing according to the invention may preferably be knife-coated onto the mold or the substrate, painted, brushed, sprayed, blown, printed, applied by screen printing, sprayed with a mask, or applied by immersing the mold or the substrate.
  • the size may particularly preferably be applied to the mold or the substrate by means of screen printing.
  • a size with pasty properties is used in the process according to the invention, which can be obtained by suitable choice and dosage of said dispersion or binder and their intimate mixing with the nanoscale, system-inherent powder. Suitable process steps of the mixing are known to the person skilled in the art.
  • the advantage lies in the fact that a size with pasty properties can be applied to inclined or vertical surfaces of the mold or of the substrate without the size running or running off uncontrolled on such surfaces.
  • the size is pressed dry onto the mold or the substrate. This allows a particularly rapid application of the size, which is cost-saving, especially in processes of mass production.
  • the sizing dry on the mold or the substrate to press is in that no vapors, sublimates or depolymerization products of binders or dispersants can be released and thus the inventive film-like semiconductor material can be prepared under high vacuum conditions.
  • a size which has at least one dopant selected from the 3rd or 5th main group it is preferably possible to use a size which has at least one dopant selected from the 3rd or 5th main group. In a further option, at least two sizes, each containing a dopant selected from the 3rd or 5th main group, can be used.
  • the method according to the invention it may be advantageous if at least two nanoscale, system-immanent sizing with different dopants or dopant components are arranged on the surface of the mold or the substrate.
  • 2, 3, 4, or 5, more preferably 2, 3, or 4, most preferably 2 or 3 nanoscale, system-immanent sizing with different dopants or Dotierstoffan turnover on the surface of the mold or the substrate can be arranged.
  • the method according to the invention has the advantage that a dopant pattern can be generated in a defined pattern by arranging different dopants or different dopant components in the system-immanent sizings.
  • This Dotierstoffmuster can be transferred during the prototyping or coating process by diffusion into the starting material or the reactants of the semiconductor material. In zones with different doping, charge separation may occur.
  • foil-like semiconductor materials can be obtained, which have electronic elements, for example diodes by an alternating arrangement of 2 nanoscale, system-immanent p-type or n-doped soils, or transistors by an arrangement of 3 alternating doping grades .
  • system-immanent sizing with different dopants or Dotierstoffan lateral or vertical relative to the surface of the mold or the substrate, different dimensions of the zones in which charge separation can occur, and thus different charge density distributions can be obtained.
  • the educt or the educts used in the coating and / or reshaping can preferably be applied in the process according to the invention by screen printing, printing, casting, thermal spraying, or plasma spraying.
  • the starting material or the educts can be applied by casting, thermal spraying, or plasma spraying, very particularly preferably by plasma spraying.
  • the starting material or the educts can be applied in a defined, two- or three-dimensional pattern.
  • different starting materials preferably 2, 3, 4, or 5 different starting materials, wherein the starting materials in at least one property selected from particle size, dopant content, chemical composition, particle morphology, or in several These properties differ, be applied.
  • film-like semiconductor materials can be obtained after the primary molding and / or coating process, in which 2, 3, 4, or 5 zones with different properties, preferably different dopant content, can abut each other.
  • sheet-like semiconductor materials having electronic elements can be obtained.
  • the educt or the educts can preferably be applied to the size according to the invention in the process according to the invention and then be fused or sintered.
  • the starting material or the starting materials can preferably be melted at a temperature which is the melting temperature of the non-sized substrate and / or the mold for a period of from 0.01 to 60 s, particularly preferably for a period of from 0.1 to 40 s, most preferably over a period of 0.5 to 20 s by a maximum of 200 0 C, preferably by a maximum of 100 0 C, more preferably by more than 80 0 C exceeds.
  • the educt or the educts can preferably be applied several times in the process according to the invention.
  • the starting material or the educts can be fused or sintered after each application.
  • the starting material or the educts can after each, every second to fourth, more preferably every third Application, or even in an irregular sequence after application fused or sintered.
  • the starting material or the educts can be fused or sintered after each application.
  • any variation of the order of repeated application and fusing or sintering can also be selected. With very particular preference, all starting materials can first be applied and then fused or sintered, or all starting materials can be fused or sintered after the last application.
  • the educt or the educts may preferably first be melted, and then the melt obtained in this way may be applied to the systemic, nano-sized size according to the invention.
  • the application can be carried out in a manner known to the person skilled in the art, for example by casting, printing, injection molding, or spinning.
  • the mold or the substrate is preheated to 200 to 800 ° C. and then the educt or the educts or the molten starting material or the molten educts are applied.
  • the temperature of the mold or of the substrate can be changed during the application of the educt or of the educts or of the molten educt or the molten educts.
  • the cooling rate can be controlled in a manner known to the person skilled in the art. This has the advantage that a film-like semiconductor material with a coarse-grained crystal structure can be obtained.
  • the film-type semiconductor material can be detached from the mold or the substrate after the primary or coating process.
  • the semiconductor material can be removed from the mold or the substrate by stripping, unwinding, peeling, or with the aid of transfer films made of plastic.
  • the semiconductor material can be detached from the mold or the substrate by means of an adhesive film known to the person skilled in the art.
  • the present invention therefore also relates to a film-type semiconductor material which is obtained by the method according to the invention.
  • the film-type semiconductor materials according to the invention may preferably contain or be at least one electronic element, preferably a diode or a transistor.
  • the present invention also provides a film-type semiconductor material, characterized in that the semiconductor material has on the contact side with the mold or the substrate and / or melted particles of the system-immanent, nanosize sizing.
  • the subject of the present invention is such a semiconductor material which is obtained by the method according to the invention.
  • Another object of the present invention is an electronic component, comprising the film-like semiconductor material according to the invention.
  • the film-type semiconductor material according to the invention may preferably have a thickness of 10 to 500 ⁇ m. Further preferably, the film-like semiconductor material may have a longitudinal extent of the crystallites of 10 nm to 300 microns.
  • the electronic component according to the invention may preferably be a photodiode, particularly preferably a solar cell.
  • a size of nano-scale Si powder in a dispersion of 8 wt .-% Si in ethanol was applied by spraying on a quartz glass substrate and at room temperature by Evaporation of the ethanol dried.
  • the further coating of the substrate with the semiconductor material Si was carried out by means of a known thermal spraying method, plasma spraying in argon plasma in air, using silicon powder with particle sizes in the range of 50-150 ⁇ m as the material to be sprayed.
  • the deposited layer thicknesses were typically between 50 and 100 ⁇ m, in some cases up to 300 ⁇ m.
  • Figures 1 and 2 show a strip of the film-like semiconductor material (1) according to the invention, which has been removed after cooling to room temperature of the quartz glass substrate (2) using a commercially available adhesive film as a thin layer.
  • EXAMPLE 2 Preparation of a Silicon Foil by Immersion in a Melting Bath A layer of the size which is several ⁇ m thick was produced on a quartz glass substrate by spraying a dispersion of nanoscale Si powder, 8% by weight of Si in ethanol and drying at room temperature by evaporation of the ethanol , The thus provided with the sizing quartz glass substrate was then preheated in a vacuum oven under less than 1 mbar residual pressure to a temperature of about 1000 0 C, then for a short time of 1 to 2 seconds in a silicon melt having a temperature of about 1450 0 C. exhibited, dipped and then pulled out. It formed a silicon film, which could be removed after cooling using a commercially available adhesive film as a thin layer of the substrate.
  • nanoscale Si powder in ethanol was wetted in a wet pressing process, which wetted a quartz glass surface.
  • this thin green sheet was placed between two Si wafers, both previously by means of an airbrush method with a nano Si dispersion, 8 wt .-% Si in ethanol, with a size of Si nanopowder were provided.
  • the sintering of the thin film was carried out to avoid a geometric distortion between the wafers under light, uniaxial contact pressure of a few Pa in a protective gas oven under argon at temperatures of about 1200 0 C for about 4 hours. After cooling the oven to room temperature, the assembly could be removed and the sintered film, having a thickness of less than 100 microns, easily removed between the wafers as it did not adhere to the wafers.
  • the silicon foils produced in this way were laminated between two plastic films and have electrical conductivity even after repeated bending stress.
  • Example 4 Generation of a doping and a p-n junction by using a doped size
  • a single-crystal wafer of n-doped silicon was spin-coated with a dispersion of boron p-doped nano-Si particles in ethanol, 6.25 wt .-% Si in ethanol, coated on one side and a heat treatment at a Temperature of 800 0 C for a period of 0.5 hours under inert gas subjected. After this treatment, the size was removed from the wafer. The p-dopants were diffused into the n-doped wafer, and the pn junction thus produced by local re-doping of the previously n-doped wafer could be detected by measuring a diode characteristic.

Landscapes

  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Herstellverfahren für folienartige Halbleiterwerkstoffe und/oder elektronische Elemente durch Urformen und/oder Beschichtung. Kennzeichnendes Merkmal des Verfahrens ist die Anwendung einer Schlichte aus nanoskaligen, systemimmanenten Stoffen auf der Oberfläche des zu beschichtenden Substrates bzw. auf der Oberfläche der im Urformverfahren verwendeten Form. Diese Schlichte ermöglicht ein einfacheres Ablösen des folienartigen Halbleiterwerkstoffes vom Substrat nach dem Urform- bzw. Beschichtungsvorgang, vermindert Reaktionen mit dem Substrat-bzw. Formwerkstoff und damit die Kontamination des Halbleiterwerkstoffes und verringert den Wärmeübergang vom Halbleiterwerkstoff in das Substrat mit ggf. vorteilhaften Auswirkungen aufdie Gefügestruktur des Halbleiterwerkstoffes insbesondere seine mittlere Korngröße. In einer vorteilhaften Ausgestaltung der Erfindung wird die Schlichte nicht nur im Hinblick aufeine bessere Ablösbarkeit vom Substrat und geringere Kontamination des Halbleiterwerkstoffes eingesetzt, sondern kann darüber hinaus gezielt zur Erzeugung eines Dotierstoffmusters im Halbleiterwerkstoff verwendetwerden. Hierzu werden mindestens zwei Schlichten mit unterschiedlichen Dotierstoffgehalten in einem definierten Muster auf das Substrat aufgebracht. Diese Dotierstoffmuster werden während des Urform-und/oder Beschichtungsvorganges durch Diffusion in den Halbleiterwerkstoff übertragen.

Description

Verfahren zur Herstellung von folienartigen Halbleiterwerkstoffen und/oder elektronischen Elementen durch Urformen und/oder Beschichtung
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von folienartigen Halbleiterwerkstoffen und/oder elektronischen Elementen durch Urformen und/oder Beschichtung.
Folgende übliche Begriffsdefinitionen werden zu Grunde gelegt:
Schlichte: Im Vergleich zu einer fest haftenden Beschichtung wird unter einer Schlichte eine einfach aufgetragene und leicht wieder zu entfernende - z. B. durch einfaches Abreiben - Schicht verstanden. Im Bereich der Gießereitechnik sind Schlichten Überzugsstoffe, die auf Guß formen und/oder Gießkerne aufgetragen werden, um die poröse Formteiloberfläche zu glätten. Dazu benutzt man in der Regel fein gemahlene feuerfeste bis hochfeuerfeste Stoffe als Grundmaterial. Die Überzugsschicht isoliert den Untergrund und schützt vor thermischer und/oder chemischer Belastung der Form durch die Metallschmelze.
Formverfahren prägen im Wesentlichen die räumliche Gestalt eines Bauteils. Bekannt sind Urformverfahren, die - aus dem flüssigen oder plastischen oder aus dem körnigen oder pulvrigen Aggregatzustand, in der Einteilung nach DIN 8580 -, die räumliche Gestalt erstmals schaffen und Umformverfahren, die - durch Druck -, Zugdruck-, Zug-, Biege- oder Schubbeanspruchung, in der Einteilung nach DIN 8550 -, eine im festen Aggregatzustand vorhandene räumliche Gestalt verändern. Die für das Bauteil verwendeten Edukte oder Eduktgemische in Form eines pulvrigen Aggregatzustandes werden an dieser Stelle und im Folgenden auch als Ausgangspulver bezeichnet. Beispiele für Urformverfahren sind Gießen, Erstarren, Kristallisieren, aber auch Schmelzen oder Sintern mit oder ohne Form, und Aushärtungsprozesse.
Unter Halbleiterwerkstoffen werden Werkstoffe verstanden, die mindestens ein Element der 3. 4. und 5. Gruppe des Periodensystems enthalten, sowie deren Verbindungen untereinander und deren Gemische. Diese Werkstoffe können als Festkörper, als Schicht oder als Pulver bzw. Pulvergemisch vorliegen. Die Elementverteilung, insbesondere von Dotierstoffen, im folienartigen Halbleiterwerkstoff, insbesondere die Verteilung von Dotierstoffen, die aus Elementen der 3 und 5. Gruppe des Periodensystems ausgewählt sind, ist bei der Herstellung elektronischer Elemente vorzugsweise so, dass mindestens ein ladungstrennender p-n-Übergang dargestellt wird.
Unter Lift-off einer Schicht wird die Ablösung dieser Schicht von einem Substrat verstanden, ohne die Schicht wesentlich zu beschädigen.
Unter einem elektronischen Element wird an dieser Stelle und im Folgenden ein Element verstanden, das mindestens einen ladungstrennenden Übergang aufweist, wie er z.B. in Dioden und Transistoren auftritt. Spezielle elektronische Elemente sind beispielsweise Solarzellen oder Photodioden.
Unter nanoskalig werden alle Größen von 1 nm (10~9 m) bis 999,9 nm verstanden.
Unter systemimmanent werden im Folgenden Komponenten/Pulver verstanden, die nur chemische Elemente beinhalten, die im späteren Halbleiterwerkstoff oder elektronischen Element erwünscht auftreten. Insbesondere sind dies alle Elemente der 3., 4. und 5. Gruppe des Periodensystems, deren Verbindungen untereinander und/oder deren Gemische.
Unter folienartigen Strukturen werden Strukturen verstanden, welche in zwei Raumdimensionen eine räumliche Ausdehnung von mindestens 1 cm aufweisen, während ihre Ausdehnung in der dritten Raumrichtung weniger als 1 mm beträgt.
Aus dem Stand der Technik in Bezug auf Urformen und/oder Beschichtungsverfahren von folienartigen Halbleiterwerkstoffen, insbesondere Si, sind zum Beispiel nachfolgend beschriebene Verfahren bekannt: a) Dünnschichtverfahren, bei denen das Material aus der Gasphase abgeschieden wird. Zu nennen sind z.B. Plasma-Dampf- Abscheidung (PVD), Chemische Gasphasenabscheidung (CVD), Niederdruck-Chemische Gasphasenabscheidung (LPCVD), „Hot wire" - Gasphasenabscheidung (HWCVD). Wesentlicher Nachteil dieser Verfahren ist die Verwendung relativ teurer Substrate und eine in der Regel geringe Produktivität, die sich in einem geringen Dickenwachstum in Höhe von 1 bis zu einigen 10 nm/min des auf dem Substrat abgeschiedenen Materials manifestiert.
b) Als Urformverfahren zur Herstellung von Wafern mit typischen Dicken im Bereich von etwa 100 μm bis 1 mm sind z.B. das RGS-Verfahren, String Ribbon Verfahren, oder EFG Stand der Technik. Eine zusammenfassende Darstellung hierzu findet sich bei G. Hahn et al. in Proceedings WCPEC IV, Hawaii, Mai 2006. Andere Urformverfahren für multikristallines Massivmaterial bzw. für Einkristalle sind zum Beispiel Blockguss- oder Einkristallzucht- Verfahren nach Bridgman oder Czochralski.
Eine weitere Beschreibung des Standes der Technik findet sich in Photon Special 2006, Solar Verlag Aachen, oder bei A. Luque and S. Hegedus im Handbook of Photovoltaic Science and Engineering, Wiley, Sussex 2002.
c) In DE 29 27 086 wird ein Urformverfahren zum Sintern von Halbleitern und Folien aus Halbleitern offenbart, bei dem Binder und Siliciumpulver zu einem Schlicker verrührt werden, der anschließend auf einer Unterlage zu einem Film ausgezogen und unter Schutzgasatmosphäre bei 1400 0C zu einer Schicht aus einkristallinen Siliciumkörnern versintert wird.
d) Beschichtungsverfahren zur Herstellung von Schichten mit für Wafer typischen Dicken sind z.B. thermische Spritzverfahren, mit denen gut haftende Beschichtungen, insbesondere im Bereich von Verschleißschutzbeschichtungen erzielt werden. Das thermische Spritzen von Siliciumpulvern wurde bereits 1977 patentiert. US 4,003,770 offenbart die Abscheidung p- und n-dotierter Schichten mit Dicken zwischen 3 und 18 mil, entsprechend Dicken zwischen etwa 75 und etwa 425 μm, auf verschiedenen Substraten unter Verwendung einer geeigneten Atmosphäre, sowie die nachträgliche Wärmebehandlung zur Verbesserung der Korngröße. Die Ablösung dicker Siliciumschichten wird erwähnt, ohne jedoch etwas über die Verfahrensbedingungen für die Ablösung bzw. über die Parameter für ein Lift-o ff solcher Siliciumschichten auszusagen. B. Kharas et al, Journal of Applied Physics 97 (2005) 094906, offenbaren impedanzspektroskopische Messungen an dicken Siliciumfilmen, die durch Plasmaspritzverfahren erhalten wurden. Um den Einfluß der mikrostrukturellen Anisotropie der Siliciumfüme auf die Impedanzspektren zu untersuchen, wurden die Filme von den Siliciumsubstraten auf mechanischem Wege getrennt. Die dabei angewandten Verfahrensschritte werden nicht erläutert.
Dickey, HC, und Meek, TT beschreiben in ihrem Aufsatz „Active electronic devices made by DC plasma arc spray process" (Vacuum 59 (2000), 179) Gleichstrom-Plasmaspritzen von p- dotiertem Silicium unter Normalbedingungen oder unter Niedervakuum. Je nach der Rauigkeit der Oberfläche des Substrates wurden fest auf dem Substrat haftende Beschichtungen oder freistehende Bänder erhalten. Bei der Verwendung glatter Glasoberflächen wurden frei stehende Siliciumfüme mit einer Dicke von etwa 3 bis 10 mil, entsprechend etwa 75 bis 250 μm, erzeugt.
Kraiem, J. Papet, P. et al. (Proceedings WCPEC IV, Hawaii, Mai 2006) stellen in ihrem Aufsatz das „ELIT" - Verfahren vor, in welchem Si-Dünnfϊlme für Solarzellen epitaktisch aufgewachsen werden. Die Oberfläche eines Bor-dotierten Si-Wafers wird durch Eloxieren unter Fluorsäure porös gemacht und anschließend in zwei Schritten geätzt, wodurch zwei übereinander angeordnete Lagen unterschiedlicher Porosität erhalten werden. Danach wird das System unter Wasserstoffatmosphäre bei 1100 0C getempert. Dabei restrukturiert sich die unterste poröse Schicht, und es bildet sich ein durchgehender Trennbruch zum darunter befindlichen Wafermaterial. Dadurch wird eine Schicht erhalten, die sich vom übrigen Wafervolumen ablöst und auf die im letzten Verfahrensschritt kristallines Silicium epitaktisch in einer Stärke von 50 μm aufgebracht wird. Ein ähnliches Verfahren wird von H. J. Kim et. al. im „Layer Transfer Process" (Proceedings WCPEC IV, Hawaii, Mai 2006) beschrieben. Der in diesen Verfahren auftretende „Verbrauch" des Wafermaterials und die erforderliche Aufarbeitung der Einkristalloberfläche nach jeder Ablösung einer Schicht sind jedoch aufwändig und teuer. Darüber hinaus sind die erzielbaren Schichtflächengrößen durch die verfügbaren Wafergrößen limitiert. Im Hinblick auf Materialkosten und eine eventuelle Flexibilität des Halbleiterwerkstoffes ist die Erzielung freitragender oder ggf. zwischen kostengünstigen Folien, z.B. Kunststofffolien, laminierter oder auf solche Folien aufgebrachter Halbleiterwerkstoffe wünschenswert.
Alle Verfahren gemäß Stand der Technik stellen hohe Anforderungen an Rauigkeit bzw. Glattheit der Oberfläche des Substrates, oder an dessen kristalline Ordnung. Als weiterer Nachteil ist den Verfahren gemäß Stand der Technik gemeinsam, dass bei der Herstellung dicker Halbleiterschichten mit einer Dicke von 0,05 bis 10 mm mindestens ein Hochtemperaturschritt mit einer Temperatur von mindestens 600 0C erforderlich ist, so dass solche Schichten nicht auf Kunststoffsubstraten hergestellt werden können. Zur Herstellung solcher Schichten bzw. folienartiger Halbleiterwerkstoffe auf oder zwischen Kunststoff- Folien muss der Halbleiterwerkstoff daher zunächst auf einem Substrat erzeugt werden, das einer Temperatur von mindestens 600 0C standhält. Die erhaltenen Schichten bzw. folienartigen Halbleiterwerkstoffe müssen dann technisch aufwändig von diesem Substrat abgelöst und anschließend auf eine Kunststofffolie bzw. einen anderen Träger aufgebracht werden.
In dem Stand der Technik ist kein Verfahren bekannt, das eine integrierte Herstellung elektronischer Elemente durch einen Urform- und/oder Beschichtungsprozess ermöglicht.
Aufgabe der Erfindung war es deshalb, ein gegenüber dem Stand der Technik verbessertes Herstellverfahren für folienartige Halbleiterwerkstoffe und/oder elektronische Elemente bereit zu stellen.
Überraschend wurde gefunden, dass sich folienartige Halbleiterwerkstoffe durch einen Urform- und/oder Beschichtungsprozess herstellen lassen, der dadurch gekennzeichnet ist, dass vor der eigentlichen Beschichtung und/oder Urformung mindestens eine systemimmanente, nanoskalige Schlichte zumindest teilweise auf die im Urformverfahren verwendete Form bzw. auf das im Beschichtungsverfahren verwendete Substrat gebracht wird.
Gegenstand der vorliegenden Erfindung ist also ein Verfahren zur Herstellung folienartiger Halbleiterwerkstoffe oder elektronischer Elemente durch einen Urform- und/oder Beschichtungsprozess, dadurch gekennzeichnet, dass vor der BeSchichtung und/oder Urformung mindestens eine systemimmanente, nanoskalige Schlichte zumindest teilweise auf die im Urformverfahren verwendete Form bzw. auf das im Beschichtungsverfahren verwendete Substrat gebracht wird.
Gegenstand der vorliegenden Erfindung ist ebenfalls ein folienartiger Halbleiterwerkstoff, der nach dem erfindungsgemäßen Verfahren erhalten wird.
Gegenstand der vorliegenden Erfindung ist ebenfalls ein folienartiger Halbleiterwerkstoff, dadurch gekennzeichnet, dass der Halbleiterwerkstoff auf der Kontaktseite mit der Form bzw. dem Substrat auf- und/oder eingeschmolzene Partikel der systemimmanenten, nanoskaligen Schlichte aufweist.
Gegenstand der vorliegenden Erfindung ist ebenfalls ein elektronisches Bauteil, welches den erfindungsgemäßen folienartigen Halbleiterwerkstoff enthält.
Das erfindungsgemäße Verfahren hat den Vorteil, dass die folienartigen Halbleiterwerkstoffe bzw. elektronischen Elemente auf dem Substrat keinerlei Haftung zeigen, so dass diese nach einem Urform- bzw. Beschichtungsprozess gegenüber dem Stand der Technik einfach ablösbar sind, ohne in aufwändigen zusätzlichen Verfahrensschritten von dem Substrat getrennt werden zu müssen.
Das erfindungsgemäße Verfahren hat des weiteren den Vorteil, dass die Schlichte den Wärmeübergang zwischen dem Ausgangspulver bzw. der Schmelze und dem Substrat während des Urformprozesses oder thermischen Spritzverfahrens gegenüber den Verfahren des Standes der Technik mindert und so die Verschmelzung bzw. das Versintern der Partikel des Ausgangspulvers begünstigt. Weiterer Vorteil des erfindungsgemäßen Verfahrens ist die geringere Wärmeleitfähigkeit einer nanoskaligen Schlichte gegenüber den in bekannten Verfahren eingesetzten Schlichten. Das erfindungsgemäße Verfahren hat auch den Vorteil, dass die folienartigen Halbleiterwerkstoffe nicht durch Fremdstoffe kontaminiert werden, weil der einzige Kontakt während der Umwandlung des Ausgangspulvers zu dem fertigen Halbleiterwerkstoff durch die systemimmanente Schlichte gegeben ist.
Das erfindungsgemäße Verfahren hat ebenfalls den Vorteil, dass durch die geringere Wärmeleitfähigkeit der nanoskaligen Schlichte gegenüber den in üblichen Verfahren eingesetzten Schlichten die Ausgangspulver bei geringerem Wämeeinsatz verschmolzen bzw. versintert werden können, als in dem Stand der Technik erreicht wird. Vorteilhafterweise wird die thermisch getriebene Diffusion von Atomen bzw. Teilchen aus dem Substrat bzw. der Form unterdrückt und eine Reaktion mit dem Substrat- bzw. Formwerkstoff vermindert. Weiterhin hat das erfindungsgemäße Verfahren den Vorteil, dass durch die Wahl von Dotierstoffen in der Schlichte eine Diffusion gewünschter Elemente in das Material des Ausgangspulvers gesteuert werden kann, so dass die Eigenschaften des Halbleiterwerkstoffes bereits während der Herstellung gezielt beeinflusst werden können und somit kostenintensive Nachbehandlungsschritte wie zum Beispiel das Ionenimplantieren von Dotierstoffen entfallen. Auch ist es ein Vorteil des erfindungsgemäßen Verfahrens, dass durch kontrolliertes Einbringen des Dotierstoffes oder der Dotierstoffe in der systemimmanenten Schlichte oder mit unterschiedlichen Dotierstoffen versehenen systemimmanenten Schlichten in einem definierten Muster ein Dotierstoffmuster erzeugt werden kann. Dieses Dotierstoffmuster kann während des Urform- bzw. Beschichtungsvorganges durch Diffusion in den Halbleiterwerkstoff übertragen werden. In Zonen mit unterschiedlicher Dotierung kann Ladungstrennung auftreten. Somit können in dem erfindungsgemäßen Verfahren elektronische Elemente erhalten werden, aus denen elektronische Bauteile aufgebaut werden können.
Nachfolgend wird die vorliegende Erfindung beispielhaft beschrieben, ohne dass die Erfindung, deren Schutzumfang sich aus den Ansprüchen und der Beschreibung ergibt, auf diese Ausführungsform beschränkt sein soll.
Gegenstand der vorliegenden Erfindung ist ein Verfahren zur Herstellung folienartiger Halbleiterwerkstoffe oder elektronischer Elemente durch einen Urform- und/oder Beschichtungsprozess, dadurch gekennzeichnet, dass vor der Beschichtung und/oder Urformung mindestens eine systemimmanente, nanoskalige Schlichte zumindest teilweise auf die im Urformverfahren verwendete Form bzw. auf das im Beschichtungsverfahren verwendete Substrat gebracht wird.
Bevorzugt kann die Form oder das Substrat temperaturstabil, besonders bevorzugt hochtemperaturstabil gewählt sein.
Vorzugsweise kann in dem erfindungsgemäßen Verfahren eine Schlichte eingesetzt werden, die zumindest eine Dispersion zumindest eines nanoskaligen, systemimmanenten Pulvers in einem Dispersionsmittel aufweist. Bevorzugt kann in dem erfindungsgemäßen Verfahren eine Schlichte eingesetzt werden, die Siliciumpulver, dotiert und/oder nicht dotiert, enthält oder daraus besteht.
Vorzugsweise kann in dem erfindungsgemäßen Verfahren ein Pulver eingesetzt werden, welches Partikel mit einem Durchmesser dso% von 4 bis 900 nm aufweist. Bevorzugt können Partikel mit einem Durchmesser dso% von 10 bis 600 nm, besonders bevorzugt von 15 bis 250 nm eingesetzt werden.
Vorzugsweise kann in dem erfmdungsgemäßen Verfahren ein organisches Dispersions- oder Bindemittel eingesetzt werden. Das organische Dispersionsmittel oder Bindemittel kann in dem erfindungsgemäßen Verfahren bevorzugt aus Alkoholen, Estern, Ethern, Acrylaten, Polymethylmethacrylaten, Polyvinylalkylaten, oder einem Gemisch dieser Dispersionsmittel oder Bindemittel, ausgewählt werden. Besonders bevorzugt kann in dem erfindungsgemäßen Verfahren ein Stickstoff- freies organisches Dispersionsmittel oder Bindemittel eingesetzt werden.
Weiterhin bevorzugt kann ein wässriges Dispersionsmittel, ausgewählt aus Kieselsäure, Wasser, oder ein Gemisch dieser Dispersionsmittel in dem erfindungsgemäßen Verfahren eingesetzt werden. Es kann vorteilhaft sein, wenn in dem erfindungsgemäßen Verfahren ein Dispersionsmittel oder Bindemittel eingesetzt wird, das vor dem Verschmelzen bzw. dem Versintern des Ausgangspulvers rückstandslos verdampft oder sublimiert. Ebenso vorteilhaft kann in dem erfindungsgemäßen Verfahren ein Dispersionsmittel oder Bindemittel eingesetzt werden, das vor dem Verschmelzen bzw. Versintern des Ausgangspulvers rückstandslos depolymerisiert. Der Vorteil liegt in beiden Fällen darin, dass kein Material des Dispersions- oder Bindemittels in den folienartigen Halbleiterwerkstoff eindringen oder während des Urform- und/oder Beschichtungsprozesses in diesen eingebunden werden kann, so dass der folienartige Halbleiterwerkstoff frei von Verunreinigungen bleiben kann und somit dessen elektronische, mechanische und/oder chemische Eigenschaften allein durch die Wahl des Ausgangspulvers und des nanoskaligen, systemimmanenten Pulvers gesteuert werden können.
Bevorzugt kann die erfindungsgemäße nanoskalige, systemimmanente Schlichte auf die Form bzw. das Substrat aufgerakelt, gestrichen, gepinselt, gesprüht, geblasen, gedruckt, mittels Siebdruck aufgebracht, mit Maske gesprüht, oder durch Eintauchen der Form bzw. des Substrates aufgebracht werden. Besonders bevorzugt kann in dem erfindungsgemäßen Verfahren die Schlichte auf die Form bzw. das Substrat mittels Siebdruck aufgebracht werden.
Es kann vorteilhaft sein, wenn in dem erfindungsgemäßen Verfahren eine Schlichte mit pastösen Eigenschaften eingesetzt wird, die durch geeignete Wahl und Dosierung der genannten Dispersions- bzw. Bindemittel und deren innige Vermischung mit dem nanoskaligen, systemimmanenten Pulver erhalten werden kann. Geeignete Verfahrensschritte der Vermischung sind dem Fachmann bekannt. Der Vorteil liegt darin, dass eine Schlichte mit pastösen Eigenschaften auf schräg stehende oder senkrechte Flächen der Form bzw. des Substrates aufgebracht werden kann, ohne dass die Schlichte auf solchen Flächen unkontrolliert verläuft oder abläuft.
Es kann auch vorteilhaft sein, wenn in dem erfindungsgemäßen Verfahren die Schlichte trocken auf die Form bzw. das Substrat gepresst wird. Dies ermöglicht eine besonders rasche Aufbringung der Schlichte, was insbesondere in Prozessen der Massenfertigung kostensparend ist. Ein weiterer Vorteil, die Schlichte trocken auf die Form bzw. das Substrat zu pressen, liegt darin, dass keine Dämpfe, Sublimate oder Depolymerisationsprodukte von Binde- oder Dispersionsmitteln freigesetzt werden können und somit der erfmdungsgemäße folienartige Halbleiterwerkstoff unter Hochvakuumbedingungen hergestellt werden kann.
In dem erfmdungsgemäßen Verfahren kann vorzugsweise eine Schlichte eingesetzt werden, die mindestens einen Dotierstoff, ausgewählt aus der 3. oder 5. Hauptgruppe, aufweist. In einer weiteren Option können mindestens zwei Schlichten, die jeweils einen Dotierstoff, ausgewählt aus der 3. oder 5. Hauptgruppe, enthalten, eingesetzt werden.
In dem erfmdungsgemäßen Verfahren kann es vorteilhaft sein, wenn mindestens zwei nanoskalige, systemimmanente Schlichten mit unterschiedlichen Dotierstoffen oder Dotierstoffanteilen auf der Oberfläche der Form oder des Substrates angeordnet werden. Bevorzugt können 2, 3, 4, oder 5, besonders bevorzugt 2, 3, oder 4, ganz besonders bevorzugt 2 oder 3 nanoskalige, systemimmanente Schlichten mit unterschiedlichen Dotierstoffen oder Dotierstoffanteilen auf der Oberfläche der Form oder des Substrates angeordnet werden. Dadurch hat das erfindungsgemäße Verfahren den Vorteil, dass durch die Anordnung unterschiedlicher Dotierstoffe oder unterschiedlicher Dotierstoffanteile in den systemimmanenten Schlichten in einem definierten Muster ein Dotierstoffmuster erzeugt werden kann. Dieses Dotierstoffmuster kann während des Urform- bzw. Beschichtungsvorganges durch Diffusion in das Edukt oder die Edukte des Halbleiterwerkstoffes übertragen werden. In Zonen mit unterschiedlicher Dotierung kann Ladungstrennung auftreten. Somit können in dem erfindungsgemäßen Verfahren folienartige Halbleiterwerkstoffe erhalten werden, die elektronische Elemente aufweisen, zum Beispiel Dioden durch eine wechselweise Anordnung von 2 nanoskaligen, systemimmanenten Schlichten mit p- bzw. n-Dotierung, bzw. Transistoren durch eine Anordnung von 3 Schlichten mit alternierender Dotierung. Je nachdem die nanoskaligen, systemimmanenten Schlichten mit unterschiedlichen Dotierstoffen oder Dotierstoffanteilen lateral oder vertikal relativ zur Oberfläche der Form oder des Substrates angeordnet werden, können unterschiedliche Abmessungen der Zonen, in denen Ladungstrennung auftreten kann, und somit auch unterschiedliche Ladungsdichteverteilungen erhalten werden. Somit können in dem erfindungsgemäßen Verfahren auch elektronische Elemente mit kontrolliertem Kennlinienfeld erhalten werden. Das bei der Beschichtung und/oder Umformung eingesetzte Edukt oder die eingesetzten Edukte können in dem erfindungsgemäßen Verfahren bevorzugt durch Siebdruck, Druck, Gießen, thermisches Spritzen, oder Plasmaspritzen aufgebracht werden. Besonders bevorzugt können das Edukt oder die Edukte durch Gießen, thermisches Spritzen, oder Plasmaspritzen, ganz besonders bevorzugt durch Plasmaspritzen aufgebracht werden.
Vorzugsweise können das Edukt oder die Edukte in einem definierten, zwei- oder dreidimensionalen Muster, aufgebracht werden.
Es kann vorteilhaft sein, wenn in dem erfindungsgemäßen Verfahren unterschiedliche Edukte, bevorzugt 2, 3, 4, oder 5 unterschiedliche Edukte, wobei sich die Edukte in zumindest einer Eigenschaft, ausgewählt aus Partikelgröße, Dotierstoffgehalt, chemischer Zusammensetzung, Partikel-Morphologie, oder in mehreren dieser Eigenschaften unterscheiden, aufgebracht werden. Dadurch können nach dem Urform- und/oder Beschichtungsprozess folienartige Halbleiterwerkstoffe erhalten werden, in denen 2, 3, 4, oder 5 Zonen mit unterschiedlichen Eigenschaften, bevorzugt unterschiedlichen Dotierstoffgehaltes, aneinander stoßen können. Somit können folienartige Halbleiterwerkstoffe erhalten werden, die elektronische Elemente aufweisen.
Das Edukt oder die Edukte können in dem erfmdungsgemäßen Verfahren vorzugsweise auf die erfindungsgemäße Schlichte aufgebracht und anschließend verschmolzen oder versintert werden. Bevorzugt können das Edukt oder die Edukte bei einer Temperatur verschmolzen werden, die die Schmelztemperatur des nicht mit der Schlichte versehenen Substrates und/oder der Form während einer Zeitdauer von 0,01 bis 60 s, besonders bevorzugt während einer Zeitdauer von 0,1 bis 40 s, ganz besonders bevorzugt während einer Zeitdauer von 0,5 bis 20 s um maximal 200 0C, bevorzugt um maximal 100 0C, besonders bevorzugt um maximal 80 0C überschreitet.
Das Edukt oder die Edukte können in dem erfindungsgemäßen Verfahren vorzugsweise mehrfach aufgebracht werden. Bevorzugt können das Edukt oder die Edukte nach jedem Aufbringen verschmolzen oder versintert werden. Besonders bevorzugt können das Edukt oder die Edukte nach jedem, jedem zweiten bis vierten, weiters besonders bevorzugt jedem dritten Aufbringen, oder auch in unregelmäßiger Abfolge nach dem Aufbringen verschmolzen oder versintert werden. Ganz bevorzugt können das Edukt oder die Edukte nach jedem Aufbringen verschmolzen oder versintert werden. In dem erfindungsgemäßen Verfahren kann auch jegliche Variation der Reihenfolge aus mehrmaligem Aufbringen und Verschmelzen oder Versintern gewählt werden. Weiterhin ganz besonders bevorzugt können zunächst alle Edukte aufgebracht und anschließend verschmolzen oder versintert, oder alle Edukte nach dem jeweils letztmaligen Aufbringen verschmolzen oder versintert werden.
In dem erfindungsgemäßen Verfahren können das Edukt oder die Edukte vorzugsweise zunächst aufgeschmolzen und anschließend die dadurch erhaltene Schmelze auf die erfindungsgemäße systemimmanente, nanoskalige Schlichte aufgebracht werden. Die Aufbringung kann auf eine dem Fachmann bekannte Art und Weise erfolgen, zum Beispiel durch Gießen, Drucken, Spritzgießen, oder Schleudern.
Es kann vorteilhaft sein, wenn in dem erfindungsgemäßen Verfahren die Form oder das Substrat auf 200 bis 800 0C vorgeheizt wird und anschließend das Edukt oder die Edukte bzw. das geschmolzene Edukt oder die geschmolzenen Edukte aufgebracht werden. Bevorzugt kann die Temperatur der Form oder des Substrates während der Aufbringung des Eduktes oder der Edukte bzw. des geschmolzenen Eduktes oder der geschmolzenen Edukte verändert werden. Besonders bevorzugt kann die Abkühlrate auf eine dem Fachmann bekannte Weise gesteuert werden. Dies hat den Vorteil, dass ein folienartiger Halbleiterwerkstoff mit grobkörniger Kristallstruktur erhalten werden kann.
Vorzugsweise kann in dem erfindungsgemäßen Verfahren der folienartige Halbleiterwerkstoff nach dem Urform- bzw. Beschichtungsprozess von der Form oder dem Substrat abgelöst werden. Bevorzugt kann der Halbleiterwerkstoff durch Abstreifen, Abrollen, Abziehen, oder mit Hilfe von Transferfolien aus Kunststoff von der Form oder dem Substrat abgelöst werden. Besonders bevorzugt kann in dem erfindungsgemäßen Verfahren der Halb leiterwerksto ff mittels dem Fachmann bekannter Klebefolie von der Form oder dem Substrat abgelöst werden. Gegenstand der vorliegenden Erfindung ist daher auch ein folienartiger Halbleiterwerkstoff, der mit dem erfindungsgemäßen Verfahren erhalten wird.
Vorzugsweise können die erfindungsgemäßen folienartigen Halbleiterwerkstoffe zumindest ein elektronisches Element, bevorzugt eine Diode oder ein Transistor, enthalten oder sein.
Gegenstand der vorliegenden Erfindung ist auch ein folienartiger Halbleiterwerkstoff, dadurch gekennzeichnet, dass der Halbleiterwerkstoff auf der Kontaktseite mit der Form bzw. dem Substrat auf- und/oder eingeschmolzene Partikel der systemimmanenten, nanoskaligen Schlichte aufweist. Insbesondere ist Gegenstand der vorliegenden Erfindung ein solcher Halbleiterwerkstoff, der mit dem erfindungsgemäßen Verfahren erhalten wird.
Ein weiterer Gegenstand der vorliegenden Erfindung ist ein elektronisches Bauteil, enthaltend den erfindungsgemäßen folienartigen Halbleiterwerkstoff.
Bevorzugt kann der erfindungsgemäße folienartige Halbleiterwerkstoff eine Dicke von 10 bis 500 μm aufweisen. Weiterhin bevorzugt kann der folienartige Halbleiterwerkstoff eine Längsausdehnung der Kristallite von 10 nm bis 300 μm aufweisen.
Vorzugsweise kann das erfindungsgemäße elektronische Bauteil eine Photodiode, besonders bevorzugt eine Solarzelle sein.
Die im Folgenden aufgeführten Beispiele dienen der experimentellen Erläuterung einzelner Ansprüche insbesondere zum Beschichten, Urformen durch Schmelzverfahren und Urformen durch Sinterverfahren sowie zur Verwendung von Schlichten, welche Dotierstoffe enthalten, ohne dass diese den Schutzumfang der vorliegenden Erfindung einschränken sollen.
Beispiel 1 : Beschichtung durch Plasmaspritzen von Silizium auf mit nanoskaligem Si-Schlichte versehenem Quarzglassubstrat
Eine Schlichte aus nanoskaligem Si-Pulver in einer Dispersion von 8 Gew.-% Si in Ethanol wurde durch Aufsprühen auf ein Quarzglassubstrat aufgebracht und bei Raumtemperatur durch Verdampfen des Ethanols getrocknet. Die weitere Beschichtung des Substrates mit dem Halbleiterwerkstoff Si erfolgte mittels eines bekannten thermischen Spritzverfahrens, Plasmaspritzen in Argon-Plasma an Luft, unter Verwendung von Siliziumpulver mit Korngrößen im Bereich von 50 - 150 μm als zu verspritzendem Werkstoff. Die abgeschiedenen Schichtdicken betrugen typischerweise zwischen 50 und 100 μm, teilweise bis 300 μm. Die Abbildungen 1 und 2 zeigen einen Streifen des erfindungsgemäßen folienartigen Halbleiterwerkstoffes (1), der nach Abkühlung auf Raumtemperatur von dem Quarzglassubstrat (2) unter Verwendung einer handelsüblichen Klebefolie als dünne Schicht abgelöst wurde.
Beispiel 2: Herstellen einer Siliziumfolie durch Eintauchen in ein Schmelzbad Auf einem Quarzglassubstrat wurde durch Aufsprühen einer Dispersion von nanoskaligem Si- Pulver, 8 Gew.-% Si in Ethanol, und Trocknen bei Raumtemperatur durch Verdampfen des Ethanols eine einige μm dicke Schicht der Schlichte erzeugt. Das so mit der Schlichte versehene Quarzglassubstrat wurde anschließend in einem Vakuumofen unter weniger als 1 mbar Restdruck auf eine Temperatur von etwa 1000 0C vorgeheizt, anschließend während einer kurzen Zeit von 1 bis 2 Sekunden in eine Siliziumschmelze, die eine Temperatur von etwa 1450 0C aufwies, eingetaucht und anschließend herausgezogen. Es bildete sich ein Siliziumfilm, der nach Abkühlen unter Verwendung einer handelsüblichen Klebefolie als dünne Schicht vom Substrat abgelöst werden konnte.
Diese Anordnung korrespondierte im wesentlichen mit den grundlegenden Bedingungen bei der Herstellung typischer Waferdicken im Bereich von 100 μm bis 1 mm im sogenannten RGS- Verfahren oder RST-Verfahren, die in einer zusammenfassenden Darstellung bei G. Hahn et al. in Proceedings WCPEC IV, Hawaii, Mai 2006 beschrieben werden.
Beispiel 3: Herstellung eines folienartigen Sinterlings aus Silizium
Zur Herstellung eines Grünlings bzw. einer Grünfolie aus Si wurde in einem Nasspressverfahren nanoskaliges Si-Pulver in Ethanol eingepresst, welches eine Quarzglasoberfläche benetzte.
Aufgrund des hohen Volumenanteils von Si-Nanopartikeln bildete sich so eine handhabbare, dünne Folie aus Si-Pulver, welches über das Ethanol an der Oberfläche haftete.
Zum Sintern wurde diese dünne Grünfolie zwischen zwei Si-Wafer gelegt, welche beide zuvor mittels eines Airbrush- Verfahrens mit einer nano Si-Dispersion, 8 Gew.-% Si in Ethanol, mit einer Schlichte aus Si-Nanopulver versehen wurden. Das Sintern der dünnen Folie erfolgte zur Vermeidung eines geometrischen Verzugs zwischen den Wafern unter leichtem, uniaxialem Anpressdruck von einigen Pa in einem Schutzgasofen unter Argon bei Temperaturen von ca. 1200 0C für ca. 4 Stunden. Nach Abkühlung des Ofens auf Raumtemperatur konnte die Anordnung entnommen und die gesinterte Folie, die eine Dicke von weniger als 100 μm aufwies, einfach zwischen den Wafern entnommen werden, da diese nicht an den Wafern haftete. Die so hergestellten Siliziumfolien wurden zwischen zwei Kunststofffolien einlaminiert und weisen auch nach mehrfacher Biegebelastung eine elektrische Leitfähigkeit auf.
Beispiel 4: Erzeugung einer Dotierung und eines p-n Überganges durch Verwendung einer dotierten Schlichte
Ein einkristalliner Wafer aus n-dotiertem Silizium wurde mittels Spin-Coating mit einer Dispersion von mit Bor p-dotierten nano-Si Partikeln in Ethanol, 6,25 Gew.-% Si in Ethanol, einseitig mit einer Schlichte versehen und einer Wärmebehandlung bei einer Temperatur von 800 0C während einer Zeit von 0,5 Stunden unter Schutzgas unterzogen. Nach dieser Behandlung wurde die Schlichte vom Wafer entfernt. Die p-Dotierstoffe waren in den n- dotierten Wafer eindiffundiert, und der so durch lokale Umdotierung des zuvor n-dotierten Wafers hergestellte p-n Übergang konnte durch Messung einer Diodenkennlinie nachgewiesen werden.

Claims

Patentansprüche:
1. Verfahren zur Herstellung folienartiger Halbleiterwerkstoffe oder elektronischer Elemente durch einen Urform- und/oder Beschichtungsprozess, dadurch gekennzeichnet, dass vor der Beschichtung und/oder Urformung mindestens eine systemimmanente, nanoskalige Schlichte zumindest teilweise auf die im Urformverfahren verwendete Form bzw. auf das im Beschichtungsverfahren verwendete Substrat gebracht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine Schlichte eingesetzt wird, die zumindest eine Dispersion zumindest eines nanoskaligen, systemimmanenten Pulvers in einem Dispersionsmittel aufweist.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass ein Pulver, welches Partikel mit einem Durchmesser dso% von 4 bis 900 nm aufweist, eingesetzt wird.
4. Verfahren nach zumindest einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass eine Schlichte, die mindestens einen Dotierstoff aufweist, eingesetzt wird.
5. Verfahren nach zumindest einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass eine Schlichte, die einen Dotierstoff, ausgewählt aus der 3. oder 5. Hauptgruppe aufweist, eingesetzt wird.
6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass ein organisches Dispersionsmittel eingesetzt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass ein organisches Dispersionsmittel, ausgewählt aus Alkoholen, Acrylaten, Polymethylmethacrylaten, Polyvinylalkylaten, oder ein Gemisch dieser Dispersionsmittel, eingesetzt wird.
8. Verfahren nach zumindest einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Schlichte auf die Form bzw. das Substrat aufgerakelt, gestrichen, gepinselt, gesprüht, geblasen, gedruckt, mittels Siebdruck aufgebracht, mit Maske gesprüht, oder durch Eintauchen der Form bzw. des Substrates aufgebracht wird.
9. Verfahren nach zumindest einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass mindestens zwei nanoskalige, systemimmanente Schlichten mit unterschiedlichen Dotierstoffen oder Dotierstoffanteilen auf der Oberfläche der Form bzw. des Substrates aufgebracht werden.
10. Verfahren nach Anspruch 1 - 9, dadurch gekennzeichnet, dass das bei der Beschichtung und/oder Umformung eingesetzte Edukt oder die eingesetzten Edukte durch Siebdruck, Druck, Gießen, thermisches Spritzen, oder Plasmaspritzen aufgebracht werden.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das Edukt oder die Edukte in einem definierten, zwei- oder dreidimensionalen Muster aufgebracht werden.
12. Verfahren nach zumindest einem der Ansprüche 1 - 11, dadurch gekennzeichnet, dass das Edukt oder die Edukte verschmolzen oder versintert werden.
13. Verfahren nach Anspruch 12 , dadurch gekennzeichnet, dass das Edukt oder die Edukte bei einer Temperatur verschmolzen oder versintert werden, die die Schmelztemperatur der nicht mit der Schlichte versehenen Form bzw. des Substrates während einer Zeitdauer von 0,01 bis 60 s um maximal 200 0C überschreitet.
14. Verfahren nach zumindest einem der Ansprüche 1 - 13, dadurch gekennzeichnet, dass das Edukt oder die Edukte mehrfach aufgebracht werden.
15. Verfahren nach Anspruch 14 , dadurch gekennzeichnet, dass das Edukt oder die Edukte nach jedem Aufbringen verschmolzen oder versintert werden.
16. Verfahren nach zumindest einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass unterschiedliche Edukte, die sich in zumindest einer Eigenschaft, ausgewählt aus Partikelgröße, Dotierstoffgehalt, chemische Zusammensetzung, Partikel-Morphologie, oder mehrere dieser Eigenschaften, unterscheiden, aufgebracht werden.
17. Verfahren nach zumindest einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass der Halbleiterwerkstoff nach dem Urform- bzw. Beschichtungsprozess von der Form bzw. dem Substrat abgelöst wird.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass der Halbleiterwerkstoff durch Abstreifen, Abrollen, Abziehen, oder mit Hilfe von Transferfolien aus Kunststoff von der Form bzw. dem Substrat abgelöst wird.
19. Fo lienartiger Halbleiterwerkstoff, der mit einem Verfahren nach zumindest einem der Ansprüche 1 bis 18 erhalten wird.
20. Folienartiger Halbleiterwerkstoff, dadurch gekennzeichnet, dass der Halbleiterwerkstoff auf der Kontaktseite mit der Form bzw. dem Substrat auf- und/oder eingeschmolzene Partikel der systemimmanenten, nanoskaligen Schlichte aufweist.
21. Folienartiger Halbleiterwerkstoff nach Anspruch 19 oder 20, mit einer Dicke von 10 bis 500 μm.
22. Folienartiger Halbleiterwerkstoff nach zumindest einem der Ansprüche 19 bis 21, mit einer Längsausdehnung der Kristallite von 10 nm bis 300 μm.
23. Folienartiger Halbleiterwerkstoff nach zumindest einem der Ansprüche 19 bis 22, enthaltend zumindest ein elektronisches Element.
24. Elektronisches Bauteil, enthaltend einen folienartigen Halbleiterwerkstoff nach zumindest einem der Ansprüche 19 bis 23.
EP08760281A 2007-06-26 2008-05-30 Verfahren zur herstellung von folienartigen halbleiterwerkstoffen und/oder elektronischen elementen durch urformen und/oder beschichtung Withdrawn EP2160755A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007029576A DE102007029576A1 (de) 2007-06-26 2007-06-26 Verfahren zur Herstellung von folienartigen Halbleiterwerkstoffen und/oder elektronischen Elementen durch Urformen und/oder Beschichtung
PCT/EP2008/056693 WO2009000608A2 (de) 2007-06-26 2008-05-30 Verfahren zur herstellung von folienartigen halbleiterwerkstoffen und/oder elektronischen elementen durch urformen und/oder beschichtung

Publications (1)

Publication Number Publication Date
EP2160755A2 true EP2160755A2 (de) 2010-03-10

Family

ID=39798099

Family Applications (1)

Application Number Title Priority Date Filing Date
EP08760281A Withdrawn EP2160755A2 (de) 2007-06-26 2008-05-30 Verfahren zur herstellung von folienartigen halbleiterwerkstoffen und/oder elektronischen elementen durch urformen und/oder beschichtung

Country Status (4)

Country Link
EP (1) EP2160755A2 (de)
CN (1) CN101335194A (de)
DE (1) DE102007029576A1 (de)
WO (1) WO2009000608A2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008049303B4 (de) * 2008-09-29 2012-05-24 Qimonda Ag Verfahren zur Herstellung eines Silizium-Wafers und Siliziumwafer für Solarzellen
DE102015226516B4 (de) * 2015-12-22 2018-02-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Dotierung von Halbleitersubstraten mittels eines Co-Diffusionsprozesses

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4003770A (en) 1975-03-24 1977-01-18 Monsanto Research Corporation Plasma spraying process for preparing polycrystalline solar cells
DE2927086C2 (de) 1979-07-04 1987-02-05 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen von platten- oder bandförmigen Siliziumkristallkörpern mit Säulenstruktur für Solarzellen
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
DE102004060737B4 (de) * 2004-12-15 2007-03-08 Degussa Ag Verfahren zur Herstellung von halbleitenden oder photovoltaisch aktiven Filmen
KR100682880B1 (ko) * 2005-01-07 2007-02-15 삼성코닝 주식회사 결정 성장 방법
TWI415288B (zh) * 2005-03-22 2013-11-11 住友化學股份有限公司 獨立基板、其製造方法，以及半導體發光元件
US8946674B2 (en) * 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2009000608A2 *

Also Published As

Publication number Publication date
CN101335194A (zh) 2008-12-31
DE102007029576A1 (de) 2009-01-08
WO2009000608A3 (de) 2009-02-19
WO2009000608A2 (de) 2008-12-31

Similar Documents

Publication Publication Date Title
DE60125174T2 (de) Direktes drucken von dünnschicht-leitern mit metallchelat-tinten
DE69325764T2 (de) Verfahren zur Herstellung einer verbesserte Solarzelle aus säulenförmigem, körnigem, polycrystallinem Silizium
KR101451322B1 (ko) 실리콘 카바이드계 비-접착 코팅을 형성하기 위한 공정
US20100120192A1 (en) Synthesis of i-iii-vi2 nanoparticles and fabrication of polycrystalline absorber layers
EP3245158B1 (de) Vorrichtung und verfahren zum herstellen von siliziumcarbid
EP3347303A1 (de) Verfahren zur herstellung von strukturierten oberflächen
DE112009002056T5 (de) Transparenter elektrisch leitfähiger Film für Solarzellen, Zusammensetzung für transparente elektrisch leitfähige Filme und Mehrfach-Solarzellen
EP2683777A2 (de) Aluminiumoxid basierte metallisierungsbarriere
WO2008011920A1 (de) Metallische nanodrähte mit einer hülle aus oxid und herstellungsverfahren derselben
EP2351087A1 (de) Nonodrähte auf substratoberflächen, verfahren zu deren herstellung sowie deren verwendung
Han et al. Crystal orientation-ordered ZnO nanorod bundles on hexagonal heads of ZnO microcones: epitaxial growth and self-attraction
DE102013108791B3 (de) Verfahren zum Abscheiden von thermoelektrischem Material
DE102007014608A1 (de) Poröser halbleitender Film sowie ein Verfahren zu dessen Herstellung
EP1341737B1 (de) Verwendung eines substrats auf basis von siliciumnitrid für die herstellung von halbleiter bauelemente
EP2160755A2 (de) Verfahren zur herstellung von folienartigen halbleiterwerkstoffen und/oder elektronischen elementen durch urformen und/oder beschichtung
EP3707099A1 (de) Verfahren zur herstellung von hydrogenierten amorphen siliciumhaltigen kolloiden und/oder komposit-kolloiden und zur verkapselung von substanzen mit hydrogenierten amorphen siliciumhaltigen komposit-kolloiden, sowie hydrogenierte amorphe siliciumhaltige kolloide und/oder komposit-kolloide und mit siliciumhaltigen komposit-schichten verkapselte substanzen und deren verwendung
KR20130057915A (ko) Ｃｚｔｓ 박막용 하이브리드 잉크
DE202023001840U1 (de) Siliciumcarbidhalbleiter-Schichtstruktur
Wei-ya et al. Self-organized formation of hexagonal nanopore arrays in anodic alumina
DE102008049303B4 (de) Verfahren zur Herstellung eines Silizium-Wafers und Siliziumwafer für Solarzellen
DE102011008263A1 (de) Verfahren zur Herstellung einer Siliziumschicht
KR101395790B1 (ko) 태양전지 광활성층의 제조방법
DE102011054207A1 (de) Photovoltaische Schmelztiegelformtrennmischung
DE102017116972A1 (de) Verfahren zur Herstellung einer einphasigen Schicht aus intermetallischen Verbindungen
Liu et al. Fabrication and Photoluminescence Properties of Graphite Fiber/ZnO Nanorod Core–Shell Structures

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20091209

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MT NL NO PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA MK RS

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20120828

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20160301