EP1911036A1 - Polyoxometallates dans des dispositifs de memoire - Google Patents

Polyoxometallates dans des dispositifs de memoire

Info

Publication number
EP1911036A1
EP1911036A1 EP06794273A EP06794273A EP1911036A1 EP 1911036 A1 EP1911036 A1 EP 1911036A1 EP 06794273 A EP06794273 A EP 06794273A EP 06794273 A EP06794273 A EP 06794273A EP 1911036 A1 EP1911036 A1 EP 1911036A1
Authority
EP
European Patent Office
Prior art keywords
memory device
charge storage
molecules
memory
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP06794273A
Other languages
German (de)
English (en)
Inventor
Gérard Bidan
Eric Jalaguier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP1911036A1 publication Critical patent/EP1911036A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/701—Organic molecular electronic devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate

Definitions

  • the present invention relates to a storage device for charge storage, its manufacturing method and its use in the field of electronics.
  • Memory devices are present in all electronic systems for storing data.
  • the basic elements that constitute them, the memory cells, are still the subject of intense research to improve their performance (retention, reliability, speed of programming) in particular through so-called innovative memories.
  • the term "innovative" means that they implement previously unexploited storage mechanisms in the field of electronics or original in their architectures.
  • Nonvolatile memory devices The design of nonvolatile memory devices is sought for large capacity, very limited access times and high throughput.
  • the capacity represents the amount of information (usually in bits) that the memory can store.
  • Access time is the time interval between the read / write request and the availability of data.
  • the rate defines the volume of information exchanged per unit time, expressed in bits per second.
  • Non-volatility characterizes the ability of a memory to retain data when it is no longer electrically powered.
  • RAMs Random access memories
  • DRAMs dynamic random access memories
  • Flash memories have the non-volatility of the read only memories, while being easily accessible for reading or writing.
  • Flash comes from the fact that the operations of erasing memories are very fast (about 10 s / byte). Flash memories are designed so that a memory elementary cell can be programmed electrically individually, and a large number of elementary cells, called block, sector or page, can be electrically erased at the same time. Flash memories combine both the high densities of Erasable Programmable Read OnYy Memories (EPROMs) and the electrically erasable Programmable Read OnIy Memories (EEPROMs).
  • EPROMs Erasable Programmable Read OnYy Memories
  • EEPROMs electrically erasable Programmable Read OnIy Memories
  • NOR and NAND architectures There are two different technologies of flash memory which are differentiated by the organization of their memory networks: NOR and NAND architectures.
  • the NOR architecture proposes an assembly of the memory elementary cells in parallel with selection lines as in a conventional EEPROM.
  • the NAND architecture proposes a series assembly of these same elementary cells with the selection lines. Both NOR and NAND architectures both exploit the same principle of charge storage in the floating gate of a field effect transistor.
  • floating gate is meant an additional electrically insulated gate having a charge storage function. It is usually located between the channel and the control grid ( Figure 1). In the MOS (Metal Oxide Semiconductor) technology, the floating gate is typically n-doped polycrystalline silicon (or polysilicon).
  • the write step corresponding to the increase of the threshold voltage is obtained by injecting electrons into the floating gate.
  • Writing can be done according to two different mechanisms. The first is Fowler-Nordheim Tunneling. This involves applying a high positive voltage (between 10 and 20 volts) on the control grid while maintaining the drain and the source to ground. The electrons of the canal pass through then the tunnel tunnel dielectric and charge the floating gate.
  • the second mechanism consists of writing by hot carriers. A high positive voltage is always applied to the gate, as well as to the drain (drain voltage VD ⁇ gate voltage control VCG / 2), the source being maintained at ground.
  • the drain voltage then induces a strong electric field in the channel which allows the electrons to acquire a high enough energy to cross the energy barrier constituted by the tunnel dielectric and thus charge the floating gate.
  • the Fowler-Nordheim tunnel effect writing is rather slow (of the order of a millisecond), it is done by block of cells. Writing by hot carriers is faster, but consuming more energy, allows selective access to a single memory point.
  • the charge stored in this floating gate therefore induces a shift of the characteristic ID (VCG) (drain current I 0 as a function of the control gate voltage V C G) of the transistor.
  • VCG characteristic ID
  • the reading is done by applying a voltage on the control gate between the two threshold voltages of the states "erased" V th i and "written" Vth2 ( Figure 2).
  • the erase operation consists in evacuating the electrons stored in the floating gate by applying a negative voltage to the control gate.
  • the mechanism used for the electrical erasure of floating gate structures is the Fowler-Nordheim tunnel effect. This erasure can be done by the channel, by the source or by both, the source and the channel.
  • the performance of non-volatile memory, including Flash memory must meet certain criteria of functionality and reliability. In particular, the programmed information must be kept for a period of at least ten years. Moreover, the endurance of the current Flash memories must reach 10 5 to 10 6 write / read cycles without variation between the two threshold voltages of the states "erased" Vt M and "written" Vt h2 -
  • the RAM RAMs are able, thanks to their CMOS (complementary MOS) architecture, to operate at voltages of the order of 1 to 2 volts.
  • CMOS complementary MOS
  • Flash memories require much higher operating voltages. In order to reduce the energy consumption, it would therefore be particularly advantageous to develop memory devices that would be able to operate at voltages almost identical to those of the CMOS transistors.
  • Flash architecture It is also proposed to keep the Flash architecture and to incorporate discrete trapping sites within the floating gate. Discrete trapping sites have the advantage of being electrically isolated from each other. Two main types of discrete storage site memories are currently known.
  • Nitride memories of the SONOS (Silicon Oxide Nitride Oxide Silicon) or NROM (Nitride ROM) type in which the electrons are trapped in localized defects in a silicon nitride layer
  • This type of memory advantageously has a high density of sites trapping (of the order of 10 13 / cm 2 ).
  • the injection of electrons into the nitride layer by the control gate during the erase phase causes saturation of the erase characteristics (M. Sadd et al., IEEE Non-Volatile Semiconductor Memory Workshop 2003, p. 71).
  • Nanocrystal memories have also been developed. Nanocrystals, ranging in size from approximately 5 to 10 nm, are discrete trapping sites. However, such memories are obtained by complex processes which limit future miniaturizations.
  • organic compounds having oxidation-reduction properties as discrete trapping sites in a floating gate of a Flash memory appears to be a promising alternative to the use of conventional semiconductors.
  • the organic compounds must imperatively fulfill the same requirements as those of semiconductor materials, in particular be thermally stable in order to withstand the very high temperatures used in the manufacture of the memory cells or when their usage.
  • Flash-type molecular memories already known use floating gates comprising organic redox compounds which are electrostatically or electrochemically oxidized (US 2003/0111670 A1).
  • the oxidation-reduction phenomena of the organic compounds are controlled either by faradic charge transfer or by tunnel effect. This control makes it possible to modulate the capacity of the floating gate and therefore the threshold voltage of the transistor. ⁇
  • MOS transistor memory cell comprising an In 2 O 3 nanowire as a channel, a backward control gate, and organic compounds as a floating gate.
  • the compounds used are complexes of Fe 2+ terpyridine.
  • the electrical characteristics of this memory cell correspond to an on / off ratio greater than 10 4 , a functionality of three bits per cell (eight levels, thanks to three oxidation states) and a 60Oh charge retention.
  • Other organic compounds such as fullerenes (Ganguly et al., Mat. Res. Symp. Proc, 2004, 789: 403-403) or metal complexes, especially porphyrins (A.
  • SAMs for self-assembled monolayers
  • zinc porphyrins and ferrocenes as charge storage molecules
  • self-assembly is meant the spontaneous formation of complex hierarchical structures from simple elements.
  • the phenomenon of self-assembly is at the base of the formation of SAM, LbL or Langmuir-Blodgett layers.
  • the forces involved in this phenomenon are supramolecular types, including Van der Waals, dipoles, and hydrogen bonds.
  • US 2003/111670 discloses flash memory devices using, as charge storage molecules, various compounds with redox properties.
  • US-A-2003/0111670 discloses a capacitive type memory device comprising charge storage molecules, mainly of the family of porphyrins incorporated in a field effect transistor between the channel and the control gate, which act as gateways. floating gate.
  • the molecules are grafted onto the channel and are encapsulated by an electrolyte, which acts as a control dielectric.
  • U S-A-2005/0162895 discloses capacitive-type memory devices and arrays comprising charge storage molecules primarily of the porphyrin family.
  • the charge storage molecular device comprises an electrochemical cell forming a capacitance consisting of two electrodes separated by an electrolyte, and electrolyte encapsulated charge storage molecules electronically coupled to one of the two electrodes.
  • the organic compounds used in the memory cells of the prior art and which have redox properties are thermally unstable.
  • macrocyclic complexes in particular porphyrins or phthalocyanines, retain oxidation-reduction properties up to temperatures up to 400 ° C. in an inert atmosphere, but begin to degrade as early as 200 ° C.
  • the relative thermal stability of the compounds of the invention prior art confines their use in so-called back-gate transistors while CMOS technology manufacturing processes favor front gate transistors. Indeed, these methods require the deposition of an oxide layer and then the gate on the molecular layer at temperatures above 400 ° C.
  • no memory device is particularly known of the DRAM type comprising a capacitance associated with a field effect transistor, or such as a Flash type and using at least one field effect transistor, comprising thermally stable organic compounds and having redox properties.
  • the present invention improves the situation. To this end, it proposes a memory device comprising molecules capable of storing charges which are used for the storage of information.
  • charge storage molecules and “charge storage molecules” are used interchangeably in this application. At least part of these molecules is and / or comprises at least one polyoxometalate (POM).
  • POM polyoxometalate
  • the charge storage molecules have a multiplicity of oxidation states, allowing their advantageous use in multibit storage devices.
  • multibit storage is meant storage of several bits in a memory cell.
  • the multiplicity of oxidation states of the charge storage molecules can be obtained in particular by using several different types of POM each having at least one oxidation state distinct from the oxidation state (s) of the other POMs.
  • the multiplicity of oxidation states can also be obtained by using identical POMs but having several different oxidation states.
  • the POMs of the memory device according to the invention comprises at least two oxidation states.
  • the charge storage devices according to the invention are advantageously devices of the capacitive memory type.
  • capacitor memory any structure capable of storing charges, integrating or not a capacity as such.
  • the invention is particularly applicable to flash-type capacitive memories, which store charges in a transistor, or DRAM type which store charges in a capacitance.
  • redox compound any compound or molecule comprising elements involved in oxidation-reduction reactions induced by the application of a suitable potential.
  • polyoxometalates refers to oxides of metal atoms having at least one oxidation state, preferably two distinct oxidation states.
  • the metal atoms are transition or rare earth metals which are generally at their highest degree of oxidation and which are at the center of a distorted octahedron of O 2 " oxygen atoms.
  • heteropolyanions of general formula [X z M q O y ] n " comprising at least one additional cation X, where M represents a metal atom and z represents 1 or 2, q represents an integer varying from 11 to 21, y represents an integer from 39 to 62 and n represents an integer ranging from 1 to 20.
  • the present application more specifically relates to a memory device
  • a capacitance associated with a field effect transistor in which all or part of the molecules capable of storing charges comprising at least one polyoxometallate are incorporated in the capacitor, for example of the DRAM type, or using at least one field effect transistor, in which the molecules capable of storing charges comprising at least one polyoxometalate are incorporated in the floating gate of said transistor, for example of the Flash type.
  • a POM used for the storage of charges can in particular be a heteropolyanion whose structure is of the Keggin (XMi 2 ⁇ 40 ) n " or Dawson type (X 2 Mi 8 O 62 ) 11" , n being an integer varying from 1 to 20.
  • the additional cation X is chosen from phosphorus, silicon, arsenic, germanium, sulfur and boron. The cation can in particular act as an assembler of the oxide aggregates of the metal atoms.
  • Keggin type structures are chosen from (PW 12 O 40 ) 3 " , (SiWi 2 O 40 ) 4" , (PM012O40) 3 " , while the Dawson type structures will be chosen from (P 2 Wi 8 O 62 ) 6 " , (Si 2 Wi 8 O 62 ) 6 ' , (P 2 Mo 18 O 62 ) 6" .
  • the POM of the device according to the invention comprises at least one transition metal atom or rare earth.
  • the transition metal atom or rare earth is selected from tungsten, molybdenum, vanadium, niobium or tantalum, lanthanum, actinium, ruthenium, iron, nickel and chromium.
  • the POM according to the invention does not contain or is generally not associated with Europium, such as in the form of a Europium derivative of heteropolytungstate of formula [Eu (H 2 O) P 5 W 30 O 12 ] 12 " .
  • the POM according to the invention further comprises at least one additional cation separate from the metal or rare earth atoms.
  • the additional cation is chosen from phosphorus, silicon, arsenic, germanium, boron and sulfur.
  • the charge storage molecules form a molecular architecture structured according to a motherboard, and / or by grafting along polymer chains and / or by dispersion and / or grafting in a polymer network.
  • the charge storage molecules may comprise functions that allow polymerization, preferably radical or ionic polymerization.
  • functions allowing chain polymerization of the molecules capable of storing charges are of acrylic, ethylenic or vinylic type, such as the CH 2 CC (Me) C (O) OPr function (C. Mayer and R.
  • At least one POM of a charge storage molecule comprises at least one polymerization function.
  • a preferred POM of the invention having the formula [La (III) ( ⁇ -SiW- 1 O 39 XH 2 O) 3 ] 5 "is organized in the form of mineral polymer chains, allowing unidimensional monovacant structures of Keggin type ( ⁇ -SiWnO 3 9) 8 " .
  • a POM comprises at least one gap capable of combining with another element.
  • gap denotes an insertion site.
  • other element is meant a metal or rare earth atom of the charge storage molecule incorporating POM or other charge storage molecule.
  • the metal atom can in particular be chosen from lanthanum and actinium.
  • transition metals By modifying the nature of the transition metals, their oxidation-reduction properties can be modulated. Depending on their oxidation state, they can give or accept several electrons without modifying the initial structure.
  • the POMs are particularly thermally stable and have distinct oxidation states which allow advantageous use in memory devices, including in particular field effect transistors as in Flash type memories or capacitors associated with solid-state transistors. field as in DRAM type memories.
  • the charge storage molecules according to the invention are incorporated into a capacitance associated with a field effect transistor.
  • the capacity incorporating the charge storage molecules is provided in a DRAM type memory.
  • a field effect transistor of the device according to the invention comprises:
  • a substrate comprising a channel, a source and a drain disposed on both sides of the channel and in electrical contact therewith,
  • control gate disposed above the channel and separated at least from the latter by a control dielectric and a floating gate, the floating gate comprising at least part of said molecules capable of storing charges.
  • the control dielectric of the transistor of the device according to the invention comprises at least one mineral insulating layer or an electrolytic gel.
  • the ions of the electrolytic gel provide a control dielectric function.
  • the characteristics of the material and the thickness of the electrolytic gel can be optimized for voltages that determine electron transfer and / or charge storage.
  • the electrolytic gel is prepared by dissolving an electrolyte selected from tetrabutylammonium hexafluorophosphate (TBAH), LiPF 6 , LiClO 4 and LiBF 4 in a solvent selected from propylene carbonate, sulfolane, 3-methyl-2- oxazolidinone, 4-methyl-2-pentanone.
  • TBAH tetrabutylammonium hexafluorophosphate
  • LiPF 6 LiClO 4
  • LiBF 4 a solvent selected from propylene carbonate, sulfolane, 3-methyl-2- oxazolidinone, 4-methyl-2-pentanone.
  • the viscosity of the gel can be controlled by adding a high molecular weight polymer material selected from poly (vinylidene fluoride) -hexafluoropropylene, 2-hydroxyethyl methacrylate, acrylonitrile, methyl methacrylate, polyethylene oxide polyphosphazenes.
  • a high molecular weight polymer material selected from poly (vinylidene fluoride) -hexafluoropropylene, 2-hydroxyethyl methacrylate, acrylonitrile, methyl methacrylate, polyethylene oxide polyphosphazenes.
  • the solvent / electrolyte medium may be replaced by an ionic liquid whose viscosity is controlled by a polymer material as described above.
  • the ionic liquids which are generally used in the context of the invention are 1-ethyl-3-methyl imidazolium tetrafluoroborate, 1-ethyl-3-methyl imidazolium trifluoromethanesulfonate and 1- (1-butyl) hexafluorophosphate. 3-methylimidazolium or 1-butylpyridinium tetrafluoroborate.
  • the molecules capable of storing charges are arranged directly and / or via fasteners on a surface of the device according to the invention.
  • a POM of a charge storage molecule comprises at least one attachment.
  • a surface of the device is meant a channel or tunnel dielectric or capacitance surface.
  • the fastener comprises a spacer and at least one bonding group capable of bonding to a surface of the device.
  • the spacer may be aliphatic, in particular linear, branched or cyclic may include one or more heteroatoms.
  • the heteroatom is chosen from a nitrogen, oxygen, sulfur, phosphorus, silicon or halogen atom.
  • linking group denotes any group or function capable of generating one or more covalent or non-covalent type bonds with at least one molecule on the surface of the device.
  • the attachment comprises alkyl and / or aryl.
  • this alkyl is preferably C 1 to C 15, advantageously C 1 to C 12 , especially C 1 to C m, especially C 1 to C 8 , especially C 1 to C 5.
  • linear or branched selected from: hydroxyalkyl, mercaptoalkyl, selenylalkyl, tellurylalkyl, cyanoalkyl, isocyanoalkyl, carboxyalkyl, aminoalkyl, dihydroxyphosphorylalkyl, trichlorosilylalkyl, trimethoxysilylalkyl, dithioalkyl, dithiocarboxyalkyl, alkyldiazonium.
  • this alkyl is preferably C 1 -C 15 , advantageously C 1 -C 12 , especially C 1 -C 10 , particularly C 1 -C 8 , especially C 1 to C 8.
  • C 5 linear or branched, selected from: hydroxyaryl, mercaptoaryl, selenylaryl, tellurylaryl, cyanoaryl, isocyanoaryl, carboxyaryl, aminoaryl, dihydroxyphosphorylaryl, trichlorosilylaryl, trimethoxysilylaryl, dithioaryl, dithiocarboxyaryl, aryldiazonium.
  • the field effect transistor of the device according to the invention further comprises a tunnel dielectric disposed between the floating gate and the channel, said tunnel dielectric comprising at least one layer of dielectric material.
  • dielectric material is meant at least any of the materials selected from a semiconductor oxide, a semiconductor nitride, a rare earth oxide, a metal oxide, an electrolytic gel, an electrolytic polymer, fasteners charge storage molecules.
  • each charge-storage molecule of the device according to the invention comprises at least one function that enables the polymerization and / or at least one attachment for fixing said molecule on a surface of said device.
  • the surface on which the charge storage molecules are arranged preferably comprises a metal such as platinum, mercury, gold, indium-tin oxide (ITO) or carbon and its various forms such as graphite, highly oriented pyrolytic graphite (HOPG), carbon nanotubes, diamond, or conductive or semiconductor electronic polymers, or inorganic or semiconductor semiconductors. a mixture of these.
  • the conductive or semiconductor electronic polymers are linear and / or cyclic polyenes chosen from polypyrrole, polyaniline, polythiophene and their derivatives, said polyenes possibly being substituted by heteroatoms.
  • Inorganic semiconductors are selected preferentially from among silicon, germanium, carbon, or alloys of these, or semiconductors III-V compounds such as GaAs, I 1 InP, I 1 InSb or alloys thereof and / or metal oxides, or compound semiconductors H-VI, such as CdTe, or alloys thereof and / or metal oxides.
  • the charge storage molecules are dispersed in an electrolytic layer.
  • the electrolytic layer may be composed solely of an electrolyte gel. It may further comprise polyelectrolytes (cationic and / or anionic) and / or ionomers (cationic and / or anionic).
  • the electrolytic layer comprises the fasteners which make it possible to bind the molecules according to the invention to the surface of the device, said molecules being dispersed in an electrolyte gel.
  • the molecules capable of storing the charges are arranged in separate regions.
  • said molecules are separated by a deposit thus creating discrete trapping sites.
  • Such a structure therefore decreases the leakage currents (SILC effect).
  • SISC effect leakage currents
  • the deposition or control dielectric of the device according to the invention comprises a cationic electrolytic polymer, preferably chosen from poly (ethylenimine), poly (allylamine), various quaternized forms of poly (vinylpyridine), soluble precursors. and cationic poly (paraphenylenevinylene) and their derivatives substituted on the ring or the ethylenic bond.
  • a cationic electrolytic polymer preferably chosen from poly (ethylenimine), poly (allylamine), various quaternized forms of poly (vinylpyridine), soluble precursors. and cationic poly (paraphenylenevinylene) and their derivatives substituted on the ring or the ethylenic bond.
  • the deposition or the control dielectric comprises at least one surfactant layer, preferably cationic, more preferably dimethyldioctadecylammonium bromide (DODA).
  • surfactant layer preferably cationic, more preferably dimethyldioctadecylammonium bromide (DODA).
  • DODA dimethyldioctadecylammonium bromide
  • the deposition or the control dielectric comprises a layer comprising at least one electrolyte polymer and at least one surfactant, at least one electrolyte gel, at least one semiconductor oxide (such as SiO 2 ), at least one semiconductor nitride (such as S ' i 3 N 4 ), at least one rare earth oxide (such as HfOa) or at least one metal oxide.
  • at least one electrolyte polymer and at least one surfactant at least one electrolyte gel, at least one semiconductor oxide (such as SiO 2 ), at least one semiconductor nitride (such as S ' i 3 N 4 ), at least one rare earth oxide (such as HfOa) or at least one metal oxide.
  • the charge storage properties of the charge storage molecules are dependent on the POMs and not on the surface on which they are immobilized.
  • the charge is stored in the oxidation states of the POM, which allows a high charge density.
  • Charge retention times are also a property of the POMs and therefore are not dependent on leakage characteristics of conventional information storage devices (capacitor-transistor type).
  • POMs can be easily immobilized on a very high density surface by simple and inexpensive methods as described below, thereby minimizing the surface area.
  • Temperatures as high as 400 ° C. can be used during the manufacture or implementation of the device according to the invention without the POMs degrading since they have a thermal stability up to 500 ° C. in transient and 350 ° C.
  • the present invention also relates to a method for producing a memory device according to the invention, according to which POMs are deposited on a surface of said device, preferably using a process chosen from adsorption, immersion followed by controlled rate shrinkage, electrodeposition, grafting, electrolysis, sequential layer deposition, adsorption, immersion followed by controlled rate shrinkage, and deposition on the rotated surface.
  • the surface on which the charge storage molecules are deposited is treated prior to the deposition of said molecules, for example using, and preferably, a process for preparing said surface selected from pickling, surface activation, irradiation, heating, surface sensitization, surface oxidation, surface reduction, hydration, binder compound deposition intended to be at least partly removed upon deposition of the charge storage molecules.
  • any surface having pendant groups -OH, -NH 2 , -COOH or their chemical, photochemical, thermal or electrochemical precursors may be included.
  • the surface is previously etched or oxidized when it comprises silicon.
  • the charge storage molecules according to the invention may advantageously be solubilized in aqueous solvents, such as H 2 SO 4 , in particular aqueous, or in organic solvents such as an alcohol, acetonitrile or dimethylformamide (DMF). .
  • aqueous solvents such as H 2 SO 4
  • organic solvents such as an alcohol, acetonitrile or dimethylformamide (DMF).
  • the charge storage molecules according to the invention can also be dispersed within a binder compound which may be especially a polymer such as polyvinyl alcohol, or a butyl alcohol / vinyl alcohol gel or cellulose gel (Kuhr et al., MRS Bulletin, 2004, 11, 838-842), or a hybrid gel by reaction on 3-glycidoxypropyltrimethoxysilane (Judeinstein et al., Advance Mat., For Optics & Electronics, 1997, 7, 123-133).
  • the molecules according to the invention can also be organized in a network in polymer chains. These deposits may optionally be followed by a temperature annealing eliminating the binder compound and leaving the molecules according to the invention in a homogeneous deposition in three dimensions, the distribution is controlled.
  • Adsorption is a universal surface phenomenon based on the fact that any surface composed of atoms not having all their chemical bonds fulfilled tends to fill this gap by capturing the atoms and compounds passing nearby.
  • Physisorption corresponds to a preferred embodiment. The energy involved during a chemisorption process, which leads to a covalent grafting, is more consistent than that brought into play during a physisorption process.
  • the deposition of the charge storage molecules can also be carried out by electrodeposition.
  • a first step comprises the spontaneous adsorption by immersion as described above, followed by a second step of electrochemical activation by reduction.
  • the aggregation mechanism is poorly understood, such an electrodeposition process has the advantage of allowing strong attachment by electrical addressing.
  • An alternative embodiment of the electrodeposition implements an electropolymerization associated with doping of the conductive and / or semiconducting electronic polymers, preferably chosen from polypyrrole, polyaniline, polythiophene and their derivatives. So, the electropolymerization of polypyrrole in the presence of Keggin-type POM advantageously allows the deposition of polypyrrole doped with POM (Bidan G. et al., J. Electroanal Chem., 1988, 251, 297-306). The thickness of the deposit corresponding to the quantity of charge storage molecules deposited on the surface is directly controlled by the coulomb number of the electrosynthesis.
  • the charge storage molecules can be deposited by inclusion in Langmuir blodgett type films (E. Coronado and C. mingotaud, Adv Matt.).
  • This technique exploits the adsorption properties of POMs on positively charged monolayers previously deposited on the channel.
  • this layer may be an aminoalkyl or a SAM, in particular obtained from 3-aminopropyltrimethoxysilane.
  • the deposition of the charge storage molecules can be carried out by LBL (Layer-by-Layer) technique in order to obtain POM multilayers superimposed on a suitable surface.
  • LBL Layer-by-Layer
  • the LbL technique conventionally leads to the manufacture of composite deposits consisting of alternating layers of oppositely charged polymers (G. Decher, Science, 277 ', 1232-1237 (1997)). Since POMs are large enough and are charged species, the LBL technique can be applied to them.
  • the charge-storage molecules are associated with cationic polymers according to a technique comparable to that used in electrochromism (Liu, S. et al., J.
  • the first layer of the LbL assembly may consist of adsorbed or grafted POMs on a previously modified surface, in particular by imine groups.
  • the LbL deposit makes it possible to disperse the POMs in multilayer in order to obtain a POM network in three dimensions.
  • the LbL deposit also makes it possible to associate POMs of different natures, in particular having different oxidation states, in order to optimize the storage of the charges, in particular in a multibit storage device.
  • the LbL deposit finally makes it possible to adapt the concentration and the distribution of the POMs of different nature within a multilayer system. Such a multilayer system can be considered as a new concept of floating gate capacitive memory.
  • the deposition of the molecules according to the invention can be carried out by covalent grafting on a surface using the binder group.
  • the R group may be an organic component pre-assembled on a surface (Angew Chem Int Ed, 2005, 44).
  • the covalent grafting of the charge-storage molecules according to the invention on a surface is possible thanks to the presence of vacancies in the Keggin-type POMs.
  • the gap can serve as an anchor for compounds capable of reacting on lacunary oxygen atoms, especially silanes (C. Mayer et al., Chem Mat, 2000, 12, 257- 260) or stannanes (S. Bareyt et al., J. Amer Chem Soc, 2005, 127, 6788-6794).
  • memory devices comprising charge storage molecules which are not only stable at high temperatures, but which are also manufactured according to methods commonly used in the field.
  • these molecules can be used as a mixture for multibit storage devices without distribution problems appearing.
  • the Applicant has indeed discovered with astonishment that molecules of which at least a portion is and / or comprises at least one polyoxometalate (POM) allowed the manufacture of memory storage devices for heat-stable charges. Moreover, due to the thermal stability and the multiplicity of POM oxidation states, the design of multibit storage devices is possible.
  • POM polyoxometalate
  • the invention also relates to the use of a polyoxometalate to produce in a memory device variations of charge quantities large enough to have an electric memory effect usable in DRAM and Flash memory applications.
  • the invention finally relates to any electronic device containing memory devices as defined above and in particular a computer, a game console, a phone, an organizer, a video or music player, an appliance.
  • FIG. 1 represents a field effect transistor of a Flash memory cell comprising a source (7), a drain (6), a channel (5) and a substrate (8).
  • the two dielectrics of the memory play a complementary role.
  • the tunnel dielectric (4) situated between the transistor channel and the floating gate is generally a silicon oxide (SiO 2 ) with a thickness of about 7 to 9.5 nm for the Flash F technology node of 90 nm ( source: International Technology Roadmap for Semiconductor 2004 [http://www.itrs.net/Common/2004Update/2004Update.htm]). It is through this oxide that the charges are injected to the floating gate.
  • the control dielectric (2) between the floating gate (3) and the control gate (1) has a dual role.
  • This control dielectric is generally either a silicon oxide type HTO (High Thermal Oxide), or composed of three oxide layers (SiO 2 ) -nitride (Si 3 N 4 ) -oxide (SiO 2 ), and also called "ONO".
  • Vs, V D) VCG respectively represent the voltages applied to the source, the drain and the control gate.
  • FIG. 2 represents a characteristic graph of the drain current ID as a function of the control gate voltage VCG of the memory in the "written” and “erased” states.
  • Vt h corresponds to the threshold voltage.
  • Figure 3 highlights the advantages that are related to the incorporation of discrete trapping sites in a floating transistor gate (3).
  • a fault in the tunnel oxide (4) causes the loss of all the stored charge (FIG 3a).
  • a floating gate memory (3) with a discrete trap site only the storage site located above the defect loses its charge (FIG 3b).
  • FIG. 5 corresponds to a polyhedral (A) and linked (B) representation of the structure of the Keggin phosphomolybdate ion (PMOi 2 O 40 ) 3 " .
  • Figure 6 shows a multilayer system of POM of different nature deposited on a suitable surface.
  • a layer of cationic electrolytic polymers (symbol (+)) separates two layers of POM (stack of aggregates).
  • FIG. 7 shows a structure of a field effect transistor in which the charge storage molecules (9) according to the invention are arranged on the channel surface (5) of a substrate (8), the channel being located between the drain (6) and the source (7).
  • the control dielectric (2) may comprise an electrolyte gel.
  • FIG. 8 represents a structure of a field effect transistor in which the charge storage molecules (9) according to the invention are assembled on a channel surface (5) by means of fasteners (10). .
  • the fasteners are dispersed in an electrolyte gel (4) and thus can act as tunnel dielectric.
  • FIG. 9 represents a structure of a field effect transistor in which the charge storage molecules according to the invention are arranged in superposed multilayers on a channel surface. Two layers of molecules (9) according to the invention are separated by an electrolytic layer (electrolytic gel, electrolyte polymer, ionomers, etc.).
  • the electrolytic layer disposed on the channel surface can act as a tunnel dielectric.
  • FIG. 10 represents a structure of a field effect transistor in which the charge storage molecules (9) according to the invention are arranged on the surface of a tunnel dielectric (4) comprising at least one layer of material dielectric and / or electrolytic layer.
  • the control dielectric (2) may comprise an electrolytic gel.
  • FIG. 11 represents a structure of a field effect transistor in which the charge storage molecules (9) according to the invention are assembled via fasteners (10) on a surface comprising at least one layer of dielectric material and / or an electrolytic layer, the assembly forming a tunnel dielectric (4).
  • FIG. 12 represents a structure of a field effect transistor in which the charge storage molecules (9) according to the invention are arranged in superposed multilayers on a tunnel dielectric surface (4) comprising at least one layer of dielectric material and / or an electrolytic layer. Two layers of molecules (9) according to the invention are separated by an electrolytic layer (electrolytic gel, electrolyte polymer, ionomers, etc.).
  • electrolytic layer electrolytic gel, electrolyte polymer, ionomers, etc.
  • Figures 13 to 16 illustrate a method of manufacturing a transistor with a 130 nm MOS (Metal Oxide Semiconductor) technology with saccharine damascene gate.
  • MOS Metal Oxide Semiconductor
  • thick SiO 2 oxide side insulating zones (a few hundred nm to a few ⁇ m thick) (FIG 13a) are created in the silicon substrate (doped p for NMOS and n for a PMOS) (8) around active zones (ZA), in which the devices will be realized.
  • These isolation zones are fabricated using conventional techniques such as shallow trench isolation (STI) or LOCOS (LOCalized Oxidation of Silicon).
  • the manufacturing stage of the The channel consists in adjusting the surface doping of the silicon of the active zones, taking obviously into account the initial doping of the Si substrate to adjust the threshold voltage V th (threshold voltage) of the transistor. This is achieved with conventional ion implantation techniques ( Figure 13b). Then, a sacrificial dielectric (12), of a few nm thick, is conventionally formed by a thermal oxidation process. The sacrificial gate (11), made of polycrystalline silicon and of thickness in the order of a few tens of nanometers to a few hundred nanometers, is manufactured by conventional deposition, photolithography and etching techniques (FIG. 13c). The step of manufacturing the source and drain regions (FIG.
  • LDD Lightly Doped Drain
  • RTA Rapid Thermal Annealing
  • the sacrificial gate is then subjected to an etching step illustrated in FIG. 14 and involving the steps of: encapsulation by a thick dielectric with a material such as SiO 2 (FIG. 15a), chemical-mechanical polishing to clear the top of the sacrificial poly Si gate, etching of the Si gate poly selectively with respect to the dielectrics, - etching of the sacrificial dielectric at the bottom of the gate (FIG.
  • the tunnel dielectric (a few nanometers thick) is conventionally produced according to a thermal oxidation process illustrated in FIG. 17.
  • the molecules (9) in accordance with the invention are then grafted or deposited selectively (S) or not (NS). at the bottom of the sacrificial grid ( Figure 16).
  • the step of manufacturing the control dielectric and the control gate (polycrystalline Si or metal for the control gate) is carried out by deposition followed by the mechano-chemical planarization of the stacking of the different layers in order to open the control gate on the grid stack ( Figure 17).
  • the last steps of making contacts and metallizations are conventional (pre-metal dielectric deposition, contacts, metallization, passivation).
  • FIG. 18 a a deposition of the electrolyte gel (2) (FIG. 18 a), a mechano-chemical planarization of the surface associated or not with an etching process in order to preserve the electrolyte gel only at the location of the sacrificial gate (FIG. 18b); - production of the control gate (1) made of polycrystalline silicon or metal by conventional deposition, photolithography and etching techniques (FIG. 19).
  • the last steps for producing contacts and metallizations are conventional (pre-metal dielectric deposition, contacts, metallization, passivation).
  • EXAMPLE 1 MULTIPLICITY OF STATES OF OXIDOREDUCTION OF POM
  • Keggin POMs of formula (PWi 2 O 40 ) 3 ' , (SiW 12 O 40 ) 4 " , (PMo i 2 O 40 ) 3 - each have 5 oxidation states which correspond to the successive reductions of the W v ⁇ or Mo atoms. v ⁇ their degree V. If we restrict our to the first 3 two-electron systems, the first reduction appears respectively -0.37, -0.3 and 0.42 V, the second -0.51 -0.49 and +0.28 V and the third at -0.79, -0.74 and +0.04 V (vs. Ag / Ag +) For each POM, the potential are separated by about 140 mV, which is particularly interesting in terms of multibit storage.
  • the negative differential resistance (RDN) obtained by near-field microscopy of the Keggin POM layers on graphite has been correlated with the reduction potentials of the POMs.
  • Cross-substitutions of the cation, heteroatom, and lacunary polyatome can be used to modulate RDN by more than one volt.
  • lacunar Dawson POMs substituted by Fe " 1 , Co", Mn “Cu” make it possible to enrich the electroactivity of the POM by that of the substitute transition metal (T. McCormac et al., J. Electroanal Chem., 1997, 425, 49-54).
  • the thermal stability varies according to the structure and nature of the associated counterions.
  • the compound H 3 PMOi 2 O 4 O decomposes at 443 ° C and its potassium salt at 493 ° C.
  • the diallylammonium salts of POM, especially PMoi 2 O 40 3 " are capable of withstanding temperatures above 300 ° C. in an ambient atmosphere (R. Baur et al., Chem., Abstr., 1993, 120: 334828).
  • the POM corresponding to the formula H 3 PMO 2 O 40 is capable of withstanding temperatures ranging from -50 to 500 ° C. (Schmidtpott, H. et al., Chem Abstr, 1987, 106: 55168).
  • a charge storage molecule according to the invention is ⁇ 2 -
  • EXAMPLE 4 LOAD STORAGE MOLECULE COMPRISING AN ATTACHMENT FOR FORMING SELF-ASSEMBLED MONOLAYERS
  • the molecule is ⁇ , 2 - [P 2 Wi7 ⁇ 6i ⁇ Sn (CH2) 2C ⁇ 2 ⁇ ] 7 " , the carboxylic groups allow the attachment on any surface comprising groups capable of coupling such as hydroxyls.
  • a POM of formula K 4 SiW 4O 2 O is dissolved to 0.07 M in an aqueous solution of H 2 SO 4 0.5 M.
  • a silicon surface previously electrochemically etched is immersed in the solution of K 2 O 4 4 SiW O for 15 minutes and then dried.
  • the surface concentration of the POM is 10 -10 mol / cm -2 .
  • This first adsorption step is followed by a reduction activation step at -1.2V which produces "heteropolyanion blue" films formed from the complex arrangement of colloidal species comprising the elements present in the POMs.
  • initial data determined by electron microprobe analysis (Electron analysis, Castaing technique) (B. Keita et al., J. Electroanal Chem., 1988, 247, 157).
  • the silicon surface alone or covered with a tunnel dielectric layer may be previously covered with a layer of hydroxyundécyle, which then reacts by alcoholysis of a structure of POM [(RO) TiW 5 O 8] 3 ', to give a type of SAM ⁇ > - (CH2) i2-O- [TiW 5 O 18] 3 " ⁇ where n> - symbolyse binding to the support.
  • Such a method can be extended to SAM formation with larger POMs of Keggin type [(RO) TiPWn O 39 ] 4 " , or Dawson [(R 2 Si 2 O) PW 17 O 61 ] 6 -.
  • ITO-coated quartz, silicon, or glass surfaces are cleaned according to the procedures known to those skilled in the art (Kern W. RCA Eng 1983, 28, 99, Phillips B. Vac, Soi, Technol A 1983, A1, 646, Kern, W. Semicond Int 1984, 94).
  • the surfaces are immersed in a solution of poly (ethylenimine) polymer (PEI, molecular weight 50 kDa) with a concentration of 10 -2 mol / L for 20 minutes, rinsed with water and then dried under a stream of Argon.
  • PEI poly (ethylenimine) polymer
  • the multilayer Keggin phosphomolybdate / electrolytic polymer aggregates system was prepared by first depositing the poly (styrenesulfonate) (PSS, MW 70 kDa) and poly (allylaminehydrochloride) (PAH, MW 8-11 kDa) polymers on the modified surface.
  • PSS poly (styrenesulfonate)
  • PAH poly (allylaminehydrochloride)
  • These layers of electrolytic polymers are deposited by adsorption of aqueous solutions of concentration 10 -3 mol / L (pH 5-6), using a immersion time of 10 minutes.After immersions, the surfaces are rinsed with water then The aggregates of Keggin phosphomolybdate in aqueous solution (concentration of 5x10 -4 mol / l, pH 5-6) are adsorbed on the surface, the immersion time being 10 minutes. The ionic strength of the solutions is adjusted by NaCl.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Semiconductor Memories (AREA)

Abstract

La présente invention concerne un dispositif de mémoire de type DRAM comprenant une capacité associée à un transistor à effet de champ, dans lequel tout ou partie des molécules aptes à stocker les charges comprenant un polyoxométallate sont incorporées dans la capacité, ou de type Flash et utilisant au moins un transistor à effet de champ, dans lequel les molécules aptes à stocker les charges comprenant un polyoxométallate sont incorporées dans la grille flottante dudit transistor, procédé de fabrication d'un tel dispositif et appareil électronique renfermant un tel dispositif de mémoire.

Description

POLYOXOWIETALLATES DANS DES DISPOSITIFS DE MEMOIRE
La présente invention concerne un dispositif de mémoire à stockage de charges, son procédé de fabrication et son utilisation dans le domaine de l'électronique.
Les dispositifs de mémoire sont présents dans tous les systèmes électroniques pour le stockage des données. Les éléments de base qui les constituent, les cellules mémoires, font toujours l'objet d'intenses recherches pour améliorer leurs performances (rétention, fiabilité, vitesse de programmation) notamment par le biais de mémoires dites innovantes. On entend par « innovantes » le fait qu'elles mettent en œuvre des mécanismes de stockage jusqu'alors inexploités dans le domaine de l'électronique ou encore originales dans leurs architectures.
On recherche dans la conception de dispositifs de mémoire non- volatiles une grande capacité, des temps d'accès très restreints et un débit élevé. La capacité représente le volume d'informations (généralement exprimée en bits) que la mémoire peut stocker. Le temps d'accès correspond à l'intervalle de temps entre la demande de lecture/écriture et la disponibilité d'une donnée. Le débit définit le volume d'informations échangé par unité de temps, exprimé en bits par seconde. La « non volatilité » caractérise l'aptitude d'une mémoire à conserver les données lorsqu'elle n'est plus alimentée électriquement.
Il existe plusieurs types de mémoires. Les mémoires vives, généralement appelées RAM (mémoires à accès aléatoire), dont notamment les mémoires DRAM (mémoires à accès aléatoire dynamiques), sont de type volatil car elles permettent de stocker des données uniquement lorsqu'elles sont alimentées électriquement. Les mémoires mortes, appelée ROM (mémoires en lecture seule) sont non-volatiles et permettent de conserver les informations qui y sont contenues même lorsqu'elles ne sont plus alimentées électriquement. Les mémoires Flash possèdent la non-volatilité des mémoires mortes tout en étant facilement accessibles en lecture ou en écriture. La dénomination "Flash" vient du fait que les opérations d'effacement des mémoires sont très rapides (env. 10 s/byte). Les mémoires Flash sont conçues pour qu'une cellule élémentaire mémoire puisse être programmée électriquement individuellement, et qu'un grand nombre de cellules élémentaires, appelé bloc, secteur ou page, puisse être effacé électriquement en même temps. Les mémoires Flash associent à la fois les hautes densités des mémoires EPROM (Erasable Programmable Read OnIy Memories) et l'effacement électrique en système des EEPROM (Electrically Erasable Programmable Read OnIy Memories).
Il existe deux technologies différentes de mémoires flash qui se différencient par l'organisation de leurs réseaux mémoire : les architectures NOR et NAND. L'architecture NOR propose un assemblage des cellules élémentaires mémoires en parallèle avec des lignes de sélection comme dans une EEPROM classique. L'architecture NAND propose un assemblage en série de ces mêmes cellules élémentaires avec les lignes de sélection. Les deux architectures NOR et NAND exploitent toutes deux le même principe de stockage de charges dans la grille flottante d'un transistor à effet de champ.
Par « grille flottante », on désigne une grille supplémentaire isolée électriquement ayant une fonction de stockage de charges. Elle est généralement située entre le canal et la grille de contrôle (Figure 1 ). Dans la technologie MOS (Métal Oxide Semiconductor), la grille flottante est typiquement en silicium polycristallin (ou polysilicium) dopé n.
Le principe de fonctionnement des mémoires à semi-conducteurs dites à grille flottante comme les Flash est d'augmenter la tension de seuil Vth (Threshold Voltage) de certains transistors au-delà de la tension d'alimentation pour les rendre non conducteurs lors des cycles de lecture. Les points correspondants aux transistors avec des tensions de seuil augmentées seront donc dans l'état "1" (état écrit ou programmé), les autres dans l'état "O" (état effacé).
L'étape d'écriture correspondant à l'augmentation de la tension de seuil est obtenue par injection d'électrons dans la grille flottante. L'écriture peut être effectuée selon deux mécanismes différents. Le premier consiste en l'écriture par effet tunnel Fowler-Nordheim. Il s'agit d'appliquer une tension positive élevée (entre 10 et 20 Volts) sur la grille de contrôle tout en maintenant le drain et la source à la masse. Les électrons du canal traversent alors le diélectrique tunnel par effet tunnel et chargent la grille flottante. Le second mécanisme consiste en l'écriture par porteurs chauds. Une tension positive élevée est toujours appliquée à la grille, ainsi que sur le drain (tension de drain VD ~ tension de grille contrôle VCG/2), la source étant maintenue à la masse. La tension de drain induit alors un fort champ électrique dans le canal qui permet aux électrons d'acquérir une énergie assez élevée pour franchir la barrière énergétique que constitue le diélectrique tunnel et donc charger la grille flottante. L'écriture par effet tunnel Fowler-Nordheim étant assez lente (de l'ordre de la milliseconde), elle se fait par bloc de cellules. L'écriture par porteurs chauds étant quant à elle plus rapide, mais consommant plus d'énergie, permet un accès sélectif en un seul point mémoire. La charge stockée dans cette grille flottante induit donc un décalage de la caractéristique ID (VCG) (courant de drain I0 en fonction de la tension de grille de contrôle VCG) du transistor. La lecture se fait en appliquant une tension sur la grille de contrôle comprise entre les deux tensions de seuil des états « effacé » Vthi et « écrit » Vth2 (Figure 2). L'opération d'effacement consiste à évacuer les électrons stockés dans la grille flottante en appliquant une tension négative sur la grille de contrôle. Le mécanisme utilisé pour l'effacement électrique des structures à grille flottante est l'effet tunnel Fowler-Nordheim. Cet effacement peut se faire par le canal, par la source ou bien par les deux, la source et le canal. Les performances des mémoires non-volatiles, dont notamment les mémoires Flash doivent répondre à certains critères de fonctionnalité et de fiabilité. En particulier, l'information programmée doit être conservée pendant une période d'au moins dix ans. Par ailleurs, l'endurance des mémoires Flash actuelles doit atteindre 105 à 106 cycles d'écriture/lecture sans variation entre les deux tensions de seuil des états « effacé » VtM et « écrit » Vth2-
Les capacités des mémoires n'ont pas cessé d'augmenter malgré la miniaturisation des cellules élémentaires des dispositifs de mémoire. Cependant, plusieurs obstacles technologiques s'opposent à la miniaturisation toujours croissante des dispositifs de mémoire. Ainsi, la réduction des dimensions des dispositifs de mémoire s'accompagne d'une réduction des épaisseurs des diélectriques, en particulier de l'oxyde de grille. Il est d'ailleurs prévu qu'en 2007, les épaisseurs d'oxyde tunnel seront de 8-9 nm pour les NOR et de 6-7 nm pour les NAND (source : International Technology Roadmap for Semiconductor 2004 (ITRS 2004) [http://www.itrs.net/Common/2004Update/2004Update.htm].). Toutefois, réduire l'épaisseur de l'oxyde tunnel, en particulier au dessous de 8 nm, provoque des courants de fuite plus importants. Ces courants de fuite sont induits soit par effet tunnel direct, soit par des défauts dans l'oxyde résultants d'opérations d'écriture et d'effacement répétées (SILC pour « Strain Induced Leakage Current »). L'intégrité de l'information programmée en est donc affectée.
Les mémoires vives RAM sont capables, grâce à leur architecture CMOS (complementary MOS), de fonctionner à des tensions de l'ordre de 1 à 2 volts. En revanche, les mémoires Flash nécessitent des tensions d'utilisation beaucoup plus élevées. Afin de réduire la consommation en énergie, il serait donc particulièrement intéressant de développer des dispositifs de mémoire qui seraient capables de fonctionner à des tensions quasi identiques à celles des transistors CMOS.
Afin de répondre à des exigences croissantes de miniaturisation et d'amélioration des caractéristiques des dispositifs de mémoire (consommation réduite, grande capacité avec des temps d'accès très restreint, débit élevé, rétention), de nouvelles architectures et de nouveaux matériaux sont aujourd'hui étudiés.
On peut notamment citer l'adaptation de l'architecture FinFET dont le transistor double grille a une fonctionnalité Flash (S. Jacob et al., Proceedings of IEEE 1st International Conférence on Memory Technology and Design, 153- 156, 2005, May 21-24, Giens, France).
Il est également proposé de conserver l'architecture Flash et d'incorporer des sites de piégeage discrets au sein de la grille flottante. Les sites de piégeage discrets présentent l'avantage d'être isolés électriquement entre eux. Deux types principaux de mémoires à sites de stockage discrets sont actuellement connus.
Les mémoires à nitrure, de type SONOS (Silicon Oxide Nitride Oxide silicon) ou de type NROM (Nitride ROM) dans lesquelles les électrons sont piégés dans des défauts localisés dans une couche de nitrure de silicium
(Si3N4) (B. Eitan et al., IEEE Electron Device Letters, 2000, 21 : 11 : 543-545,).
Ce type de mémoires présente avantageusement une grande densité de sites de piégeage (de l'ordre de 1013/cm2). Toutefois, l'injection d'électrons dans la couche de nitrure par la grille de contrôle pendant la phase d'effacement entraîne une saturation des caractéristiques d'effacement (M. Sadd et al, IEEE Non-Volatile Semiconductor Memory Workshop 2003, p. 71).
Des mémoires à nanocristaux de silicium ont également été développées. Les nanocristaux, dont la taille varie approximativement de 5 à 10 nm constituent des sites de piégeage discrets. Cependant de telles mémoires sont obtenues par des procédés complexes qui en limitent les miniaturisations futures.
L'utilisation de composés organiques ayant des propriétés d'oxydoréduction en tant que sites de piégeage discrets dans une grille flottante d'une mémoire Flash semble être une alternative prometteuse à l'utilisation de semi-conducteurs classiques. Pour être adaptés à une telle utilisation, les composés organiques doivent impérativement remplir les mêmes exigences que celles des matériaux semi-conducteurs, dont notamment être thermiquement stables afin de supporter les températures très élevées mises en œuvre lors de la fabrication des cellules mémoires ou lors de leur utilisation.
Les mémoires moléculaires de type Flash déjà connues utilisent des grilles flottantes comprenant des composés organiques rédox qui sont oxydés électrostatiquement ou électrochimiquement (US 2003/0111670 A1 ). Les phénomènes d'oxydoréduction des composés organiques sont contrôlés soit par transfert de charges faradique, soit par effet tunnel. Ce contrôle permet de moduler la capacité de la grille flottante et donc Ia tension de seuil du transistor. ~
Li et al {Appl. Phys. Lett, 2004, 84 : 1949-1951 ) décrivent une cellule mémoire de type transistor MOS comprenant un nanofil de In2O3 comme canal, une grille de contrôle face arrière, et des composés organiques comme grille flottante. Les composés utilisées sont des complexes de Fe2+terpyridine. Les caractéristiques électriques de cette cellule mémoire correspondent à un rapport on/off supérieur à 104, une fonctionnalité de trois bits par cellule (huit niveaux, grâce à trois états d'oxydation) et une rétention de charge de 60Oh. D'autres composés organiques tels que les fullérènes (Ganguly et al., Mat. Res. Symp. Proc, 2004, 789 : 403-403) ou des complexes métalliques, dont notamment les porphyrines (A. Yasseri et al., J. Amer. Chem. Soc, 2004, 126 : 15603-15612), métallocènes sur Silicium (Q. Li et al., Adv. Mat, 2004, 16 : 133-137), ou porphyrine sur In2O3 (C. Li et al., J. Phys. Chem., 2004, 108 : 9646-9649) ont également été utilisées dans des mémoires moléculaires. Celles-ci ont montré des propriétés similaires à celle de Li et al.
Des monocouches auto-assemblées (ou SAMs pour Self-Assembled Monolayers) mixtes comprenant des porphyrines de zinc et des ferrocènes comme molécules de stockage de charges ont été utilisées dans des cellules tests capacitives (Q. Li et al., Advanced Materials, 2004, 16 : 2, 133-137,).. Ces composés ont des structures très différentes et leur répartition homogène au sein des SAM est difficile à maîtriser. Par ailleurs, l'immobilisation sur une surface d'un semi-conducteur ou de l'oxyde par un procédé SAM est en lui- même long, coûteux, et reste peu reproductible en terme d'épaisseur et d'homogénéité des couches. Les SAM obtenues par une étape de silanisation donnent lieu à des réactions secondaires de polymérisation.
Par « auto-assemblage », on désigne la formation spontanée de structures hiérarchiques complexes à partir d'éléments simples. Le phénomène d'auto-assemblage est à la base de la formation des couches SAM, LbL ou de Langmuir-Blodgett. Les forces impliquées dans ce phénomène sont de types supramoléculaires, dont notamment Van der Waals, dipolaires, liaisons hydrogène.
US 2003/111670 décrit des dispositifs de mémoire flash utilisant, à titre de molécules de stockage de charges, divers composés à propriétés redox.
US 2005/162895 décrit également des dispositifs de mémoire notamment de type DRAM utilisant, à titre de molécules de stockage de charges, divers composés à propriétés redox.
Chaidogiannos et al dans Microelectronic engineering, Vol 73-74, (2004/06) pp 746-751 et Glezos et al dans Applied Physics Letters, Vol 83, N°
3, (2004/07/21 ) pp 488-490 décrivent des mélanges de polymères et de polyoxométallates en tant que molécules à transport de charges électroniques Liu et al décrivent dans Advanced Materials, Vol 14, N° 3, (2002/02/05) pp 225-228 l'utilisation de polyoxométallates dans un dispositif électrochrome et étudient l'effet de stabilité optique d'un ensemble multicouches. Ils mesurent le changement de couleur dû à des changements d'état redox de polyoxométallates particuliers à base d'Europium. Les dispositifs décrits ne permettent pas de produire directement des variations de quantités de charge suffisantes pour obtenir un effet mémoire électrique utilisable dans des applications mémoires DRAM et Flash. Il faudrait par exemple dans ce but les coupler à un dispositif de lecture pour qu'ils puissent peut-être constituer une mémoire électrique.
US-A-2003/0111670 décrit un dispositif mémoire de type capacitif comprenant des molécules à stockage de charges, principalement de la famille des porphyrines incorporées dans un transistor à effet de champ entre le canal et la grille de contrôle, qui jouent le rôle de grille flottante. Les molécules sont greffées sur le canal et sont encapsulées par un électrolyte, qui joue le rôle de diélectrique de contrôle.
U S-A-2005/0162895 décrit des dispositifs et des matrices de mémoires de type capacitif comprenant des molécules à stockage de charges principalement de la famille des porphyrines. Le dispositif moléculaire à stockage de charges comprend une cellule électrochimique formant une capacité constituée de deux électrodes séparées par un électrolyte, et des molécules à stockage de charges encapsulées dans électrolyte couplées électroniquement à une des deux électrodes.
Un des principaux problèmes présenté par les cellules mémoires de l'art antérieur est qu'elles utilisent des composés organiques qui sont instables, notamment à des températures élevées.
On rappelle en effet que les composés organiques utilisés dans les cellules mémoires de l'art antérieur et qui ont des propriétés d'oxydoréduction sont instables thermiquement. Par exemple, les complexes macrocycliques, notamment les porphyrines ou les phthalocyanines conservent des propriétés d'oxydoréduction jusqu'à des températures atteignant 4000C en atmosphère inerte, mais commencent à se dégrader dès 2000C. La relative stabilité thermique des composés de l'art antérieur confine leur utilisation dans des transistors dits à grille arrière alors que les procédés de fabrication des technologies CMOS privilégient des transistors à grille avant. En effet, ces procédés imposent le dépôt d'une couche d'oxyde puis de la grille sur la couche moléculaire à des températures supérieures à 4000C.
L'instabilité thermique qui caractérise les composés organiques de l'art antérieur pose un sérieux problème lors de la conception de cellules mémoires à stockage multibit. En effet, les mélanges de composés organiques de familles différentes ayant des cinétiques de dégradation différentes entraînent des modifications dans la répartition des composés lorsque de très fortes températures sont atteintes.
En particulier on ne connaît pas de dispositif de mémoire notamment de type DRAM comprenant une capacité associée à un transistor à effet de champ, ou telle que de type Flash et utilisant au moins un transistor à effet de champ, comprenant des composés organiques thermiquement stables et ayant des propriétés d'oxydoréduction.
La présente invention vient améliorer la situation. Elle propose à cet effet, un dispositif mémoire comportant des molécules aptes à stocker des charges qui sont utilisées pour le stockage d'information. Les expressions « molécules à stockage de charges » et « molécules aptes à stocker des charges » sont utilisées de façon interchangeable dans la présente demande. Une partie au moins de ces molécules est et/ou comporte au moins un polyoxométallate (POM). Les molécules à stockage de charges présentent une multiplicité d'états d'oxydation, permettant leur utilisation avantageuse dans des dispositifs de stockage multibit. Par « stockage multibit », on désigne le stockage de plusieurs bits dans une cellule mémoire.
La multiplicité d'états d'oxydation des molécules à stockage de charge peut être notamment obtenue en utilisant plusieurs types de POM différents ayant chacun au moins un état d'oxydation distinct du ou des états d'oxydation des autres POM. La multiplicité d'états d'oxydation peut également être obtenue en utilisant des POM identiques mais ayant plusieurs états d'oxydation distincts.
Avantageusement, les POM du dispositif de mémoire conforme à l'invention comprend au moins deux états d'oxydation. Les dispositifs à stockage de charge conformes à l'invention sont avantageusement des dispositifs de type mémoire capacitive.
On entend par "mémoire capacitive" toute structure apte à stocker des charges, intégrant ou non une capacité en tant que telle. L'invention s'applique particulièrement bien aux mémoires capacitives de type flash, qui stockent des charges dans un transistor, ou de type DRAM qui stockent des charges dans une capacité.
Par « composé rédox », on désigne tout composé ou molécule comprenant des éléments impliqués dans des réactions d'oxydoréduction induites par l'application d'un potentiel approprié.
Dans la présente demande et dans ce qui suit, le terme « polyoxométallates» désigne des oxydes d'atomes métalliques présentant au moins un état d'oxydation, de préférence deux états d'oxydation distincts. Typiquement, les atomes métalliques sont des métaux de transition ou de terre rare qui sont généralement à leur plus haut degré d'oxydation et qui se trouvent au centre d'un octaèdre distordu d'atomes d'oxygène O2". Dans des conditions préférées de mise en œuvre de l'invention, on utilise des isopolyanions, de formule générale [MqOy]n' dans laquelle M représente un atome métallique de transition ou de terre rare, q représente un entier variant de 11 à 21 , y représente un entier de 39 à 62 et n représente en entier variant de 1 à 20. Dans d'autres conditions préférées de l'invention, on utilise des hétéropolyanions de formule générale [XzMqOy]n" comprenant au moins un cation supplémentaire X, M représentant un atome métallique et z représente 1 ou 2, q représente un entier variant de 11 à 21 , y représente un entier de 39 à 62 et n représente en entier variant de 1 à 20.
La présente demande a plus spécifiquement pour objet un dispositif de mémoire
- comprenant une capacité associée à un transistor à effet de champ, dans lequel tout ou partie des molécules aptes à stocker les charges comprenant au moins un polyoxométallate sont incorporées dans la capacité, par exemple de type DRAM, - ou utilisant au moins un transistor à effet de champ, dans lequel les molécules aptes à stocker les charges comprenant au moins un polyoxométallate sont incorporées dans la grille flottante dudit transistor, par exemple de type Flash.
Un POM utilisé pour le stockage de charges peut notamment être un hétéropolyanion dont la structure est du type Keggin (XMi2θ40)n" ou de type Dawson (X2Mi8O62)11", n étant un entier variant de 1 à 20. Préférentiellement, le cation supplémentaire X est choisi parmi le phosphore, le silicium, l'arsenic, le germanium, le soufre et le bore. Le cation peut notamment jouer le rôle d'assembleur des agrégats d'oxydes des atomes métalliques. Avantageusement, les structures de type Keggin sont choisies parmi (PW12O40)3" , (SiWi2O40)4", (PM012O40)3", alors que les structures de type Dawson seront choisies parmi (P2Wi8O62)6", (Si2Wi8O62)6', (P2Mo18O62)6".
Le POM du dispositif conforme à l'invention comprend au moins un atome métallique de transition ou de terre rare. Préférentiellement, l'atome métallique de transition ou de terre rare est choisi parmi le tungstène, le molybdène, le vanadium, le niobium ou le tantale, le lanthane, l'actinium, le ruthénium, le fer, le nickel et le chrome. Le POM selon l'invention ne contient ou n'est généralement pas associé à l'Europium, comme sous forme de dérivé d'Europium d'hétéropolytungstate de formule [Eu(H2O)P5W30Oi i0]12".
Avantageusement, le POM conforme à l'invention comprend en outre au moins un cation supplémentaire distinct des atomes métalliques ou de terre rare. Préférentiellement, le cation supplémentaire est choisi parmi le phosphore, le silicium, l'arsenic, le germanium, le bore et le soufre.
Selon un mode préféré de réalisation, les molécules à stockage de charges forment une architecture moléculaire structurée selon une chaîne mère, et/ou par greffage le long de chaînes polymères et/ou par dispersion et/ou greffage dans un réseau polymère. Une telle organisation est particulièrement avantageuse puisqu'elle permet une dispersion optimale des molécules aptes à stocker des charges sur une surface. Afin de permettre une telle architecture en chaîne polymère, les molécules à stockage de charge peuvent comprendre des fonctions qui permettent une polymérisation, de préférence une polymérisation radicalaire ou ionique. Avantageusement, les fonctions permettant une polymérisation en chaîne des molécules aptes à stocker des charges sont de type acrylique, éthylénique ou vinylique telle que la fonction CH2=C(Me)C(O)OPr (C. Mayer et R. Thouvenot, Chem. Mat, 2000, 12, 257). Plus préférentiellement, au moins un POM d'une molécule de stockage de charges comprend au moins une fonction de polymérisation. Par exemple, un POM préféré de l'invention répondant à la formule [La(lll)( α- SiW-i 1O39XH2O)3]5" s'organise sous la forme de chaînes polymères minérales, permettant une organisation unidimensionnelle des structures monovacantes de type Keggin (α-SiWnO39)8".
Selon un autre mode préféré de réalisation, un POM comprend au moins une lacune apte à se combiner à un autre élément. Ainsi, par « lacune », on désigne un site d'insertion. Par « autre élément », on désigne un atome de métal ou de terre rare de la molécule à stockage de charge incorporant le POM ou une autre molécule à stockage de charges. Avantageusement, l'atome métallique peut notamment être choisi parmi le lanthane et l'actinium.
En modifiant la nature des métaux de transition, on peut moduler leurs propriétés d'oxydoréduction. Selon leur état d'oxydation, ils peuvent donner ou accepter plusieurs électrons sans modification de la structure initiale.
Les POM sont particulièrement stables thermiquement et présentent des états d'oxydation distincts qui permettent une utilisation avantageuse dans des dispositifs de mémoire, dont notamment des transistors à effet de champ comme dans les mémoires de type Flash ou des capacités associées à des transistors à effet de champ comme dans les mémoires de type DRAM.
Selon un mode préféré de réalisation, les molécules à stockage de charges conformes à l'invention sont incorporées dans une capacité associée à un transistor à effet de champ. Préférentiellement, la capacité incorporant les molécules à stockage de charges est prévue dans une mémoire de type DRAM.
Selon un autre mode préféré de réalisation, les molécules à stockage de charges conformes à l'invention sont incorporées dans un élément d'un transistor à effet de champ. Généralement, un transistor à effet de champ du dispositif conforme à l'invention comprend :
- un substrat comportant un canal, - une source et un drain disposés de part et d'autre du canal et en contact électrique avec celui-ci,
- une grille de contrôle disposée au-dessus du canal et séparée au moins de celui-ci par un diélectrique de contrôle et une grille flottante, la grille flottante comprenant une partie au moins desdites molécules aptes à stocker des charges.
Préférentiellement, le diélectrique de contrôle du transistor du dispositif conforme à l'invention comporte au moins une couche isolante minérale ou un gel électrolytique. Les ions du gel électrolytique assurent une fonction de diélectrique de contrôle. Les caractéristiques du matériau et l'épaisseur du gel électrolytique peuvent être optimisées pour des tensions qui déterminent le transfert d'électrons et/ou le stockage de charges. Généralement, le gel électrolytique est préparé par dissolution d'un électrolyte choisi parmi le tétrabutylammonium hexafluorophosphate (TBAH), LiPF6, LiClθ4 et LiBF4 dans un solvant choisi parmi le carbonate de propylène, le sulfolane, le 3-méthyle-2- oxazolidinone, le 4-méthyle-2-pentanone. La viscosité du gel peut être contrôlée par ajout d'un matériau polymère de haut poids moléculaire choisi parmi le poly(fluorure de vinylidène)-hexafluoropropylène, le méthacrylate 2- hydroxyéthyle, l'acrylonitrile, le méthacrylate de méthyle, l'oxyde de polyéthylène, les polyphosphazènes. Selon un mode de réalisation alternatif, le milieu solvant/électrolyte peut être remplacé par un liquide ionique dont la viscosité est contrôlée par un matériau polymère tel que décrit ci-dessus. Les liquides ioniques qui sont généralement utilisés dans le cadre de l'invention sont le tétrafluoroborate de 1-éthyle-3-méthyle imidazolium, le trifluorométhanesulfonate du 1 -éthyle-3-méthyle imidazolium, l'hexafluorophosphate de 1-(1-butyl)-3-méthylimidazolium ou le tétrafluoroborate de 1-butylpyridinium.
Selon un autre mode préféré de réalisation, les molécules aptes à stocker des charges sont disposées directement et/ou par l'intermédiaire d'attaches sur une surface du dispositif conforme à l'invention.
Préférentiellement, un POM d'une molécule à stockage de charges comprend au moins une attache. Par « une surface du dispositif », on désigne une surface de canal ou de diélectrique tunnel ou de capacité. L'attache comprend un espaceur et au moins un groupe liant apte à se lier à une surface du dispositif. L'espaceur peut être aliphatique, notamment linéaire, ramifié ou cyclique pouvant comprendre un ou plusieurs hétéroatomes. Avantageusement l'hétéroatome est choisi parmi un atome d'azote, d'oxygène, de soufre, de phosphore, de silicium ou un halogène.
Par « groupe liant », on désigne tout groupe ou fonction capable de générer une ou plusieurs liaisons de type covalent ou non covalent avec au moins une molécule de la surface du dispositif.
Préférentiellement l'attache comprend un alkyle et/ou un aryle. Lorsque l'attache comprend un alkyle en Ci à C20, cet alkyle est de préférence en Ci à C15, avantageusement en Ci à C12, notamment en Ci à C-m, particulièrement en Ci à C8, tout particulièrement en Ci à C5, linéaire ou ramifié, choisi parmi: hydroxyalkyle, mercaptoalkyle, selenylalkyle, tellurylalkyle, cyanoalkyle, isocyanoalkyle, carboxyalkyle, aminoalkyle, dihydroxyphosphorylalkyle, trichlorosilylalkyle, .trimethoxysilylalkyle, dithioalkyle, dithiocarboxyalkyle, alkyldiazonium.
Lorsque l'attache comprend un aryle en Ci à C2o, cet alkyle est de préférence en Ci à C15, avantageusement en Ci à C12, notamment en Ci à C10, particulièrement en Ci à C8, tout particulièrement en Ci à C5, linéaire ou ramifié, choisi parmi : hydroxyaryle, mercaptoaryle, selenylaryle, tellurylaryle, cyanoaryle, isocyanoaryle, carboxyaryle, aminoaryle, dihydroxyphosphorylaryle, trichlorosilylaryle, triméthoxysilylaryle, dithioaryle, dithiocarboxyaryle, aryldiazonium.
Avantageusement, le transistor à effet de champ du dispositif conforme à l'invention comprend en outre un diélectrique tunnel disposé entre la grille flottante et le canal, ledit diélectrique tunnel comprenant au moins une couche de matériau diélectrique. Par « matériau diélectrique », on entend au moins l'un quelconque des matériaux choisi parmi un oxyde de semiconducteur, un nitrure de semi-conducteur, un oxyde de terre rare, un oxyde métallique, un gel électrolytique, un polymère électrolytique, des attaches des molécules à stockage de charges. Avantageusement, chaque molécule à stockage de charges du dispositif conforme à l'invention comprend au moins une fonction permettant la polymérisation et/ou au moins une attache permettant la fixation de ladite molécule sur une surface dudit dispositif.
La surface sur laquelle sont disposées les molécules à stockage de charges comprend de préférence un métal comme le platine, le mercure, l'or, l'oxyde d'Indium-Etain (ITO) ou du carbone et ses différentes formes comme le graphite, le graphite pyrolytique fortement orienté (HOPG), les nanotubes de carbone, le diamant, ou des polymères électroniques conducteurs ou semi- conducteurs, ou des semi-conducteurs minéraux ou. un mélange de ceux-ci. Les polymères électroniques conducteurs ou semi-conducteurs sont des polyènes linéaires et/ou cycliques choisis parmi le polypyrrole, la polyaniline, le polythiophène et leurs dérivés, lesdits polyènes pouvant éventuellement être substitués par des hétéroatomes. Les semi-conducteurs minéraux sont choisis préférentiellement parmi le silicium, le germanium, le carbone ou des alliages de ceux ci, ou des semi-conducteurs composés Hl-V tels que le GaAs, I1InP, I1InSb ou des alliages de ceux-ci et/ou les oxydes métalliques, ou des semiconducteurs composés H-Vl, tel que CdTe, ou des alliages de ceux-ci et/ou les oxydes métalliques.
Selon un mode préféré de réalisation, les molécules à stockage de charges sont dispersées dans une couche électrolytique. La couche électrolytique peut être composée uniquement d'un gel d'électrolyte. Elle peut comprendre en outre des polyélectrolytes (cationiques et/ou anioniques) et/ou des ionomères (cationiques et/ou anioniques). De façon avantageuse, la couche électrolytique comprend les attaches qui permettent de lier les molécules conformes à l'invention à la surface du dispositif, lesdites molécules étant dispersées dans un gel d'électrolyte.
Selon un autre mode préféré de réalisation, les molécules aptes à stocker les charges sont disposées dans des régions séparées. Préférentiellement, lesdites molécules sont séparées par un dépôt créant ainsi des sites de piégeages discrets. Ainsi, si un défaut apparaît, celui-ci n'affectera que la charge située au dessus du défaut (Figure 3). Une telle structure diminue donc les courants de fuite (effet SILC). Avantageusement, il est alors possible de diminuer l'épaisseur du diélectrique tout en conservant de bonnes caractéristiques de rétention et d'endurance.
Avantageusement, le dépôt ou le diélectrique de contrôle du dispositif conforme à l'invention comprend un polymère électrolytique cationique, préférentiellement choisi parmi le poly(éthylènimine), le poly(allylamine), différentes formes quaternisées de la poly(vinylpyridine), les précurseurs solubles et cationiques de poly(paraphénylènevinylène) et leurs dérivés substitués sur le cycle ou la liaison éthylènique.
Avantageusement, le dépôt ou le diélectrique de contrôle comprend au moins une couche de surfactant, préférentiellement cationique, plus préférentiellement le bromure de diméthyldioctadécylammonium (DODA).
Préférentiellement, le dépôt ou le diélectrique de contrôle comprend une couche comprenant au moins un polymère électrolyte et au moins un surfactant, au moins un gel d'électrolyte, au moins un oxyde de semi- conducteur (tel que Siθ2), au moins un nitrure de semi-conducteur (tel que S'i3N4), au moins un oxyde de terre rare (tel que HfOa) ou au moins un oxyde métallique.
Dans le dispositif conforme à l'invention, les propriétés de stockage de charge des molécules à stockage de charges sont dépendantes des POM et non de la surface sur laquelle elles sont immobilisées. La charge est stockée dans les états d'oxydation des POM, ce qui permet une forte densité de charge. Les temps de rétention de charge sont également une propriété des POM et par conséquent ne sont pas dépendants des fuites caractéristiques des dispositifs de stockage d'information classiques (de type condensateur- transistor). Les POM peuvent être immobilisés aisément sur une surface à très forte densité par des procédés simples et peu coûteux tels que décrits ci- après, permettant ainsi de minimiser la surface. Les températures aussi élevées que 400 0C peuvent être utilisées pendant la fabrication ou la mise en œuvre du dispositif conforme à l'invention sans que les POM se dégradent puisqu'ils présentent une stabilité thermique atteignant 5000C en transitoire et 3500C en stationnaire en milieu air/eau; cette propriété de stabilité thermique est d'autant plus importante que de nombreuses étapes de fabrication des dispositifs sont réalisées à de fortes températures. Ainsi, le POM de Dawson Ct-[Wi8O56(SO3)(H2O)2]8' ne perd que 0,9% de poids à 4000C par réarrangement redox interne et perte de deux molécules d'eau (Long et al., Angew. Chem. Int., 2005, 44, 3415-3419). Les dispositifs de mémoire peuvent être miniaturisés dans la mesure où les propriétés électroniques sont intrinsèques aux structures des POM. Enfin, des bits multiples peuvent être stockés dans une cellule mémoire en utilisant plusieurs états d'oxydation distincts de chaque POM. En effet, le stockage multibit exploite la présence d'états d'oxydation multiples des POM.
La présente invention a également pour objet un procédé de réalisation d'un dispositif de mémoire conforme à l'invention, suivant lequel des POM sont déposés sur une surface dudit dispositif, de préférence en utilisant un procédé choisi parmi une adsorption, une immersion suivie d'un retrait à vitesse contrôlée, un électrodépôt, un greffage, une électrolyse, un dépôt par couches successives, une adsorption, une immersion suivie d'un retrait à vitesse contrôlée, et un dépôt sur la surface mise en rotation.
Avantageusement, la surface sur laquelle les molécules à stockage de charges sont déposées est traitée préalablement au dépôt desdites molécules en utilisant par exemple et de préférence un procédé de préparation de ladite surface choisi parmi le décapage, une activation de la surface, une irradiation, un chauffage, une sensibilisation de la surface, une oxydation de la surface, une réduction de la surface, une hydratation, un dépôt de composé liant destiné à être éliminé au moins en partie lors du dépôt des molécules à stockage de charges.
Parmi les surfaces pouvant être utilisées, on pourra inclure toute surface possédant des groupements pendants -OH, -NH2, -COOH ou leurs précurseurs chimiques, photochimiques, thermiques ou électrochimiques.
Avantageusement, la surface est préalablement décapée ou oxydée lorsque celle-ci comprend du silicium.
Les molécules à stockage de charges conformes à l'invention peuvent avantageusement être solubilisées dans des solvants aqueux, tel que H2SO4, notamment aqueux, ou dans des solvants organiques tels qu'un alcool, l'acétonitrile, le diméthylformamide (DMF). Les molécules à stockage de charges conformes à l'invention peuvent également être dispersées au sein d'un composé liant qui peut être notamment un polymère comme l'alcool polyvinylique, ou un gel d'alcool butylique/alcool vinylique ou de cellulose, (Kuhr et al., MRS Bulletin, 2004, 11 , 838-842), ou un gel hybride par réaction sur le 3-glycidoxy-propyltrimethoxysilane (Judeinstein et al., Adv. Mat. For Optics & Electronics, 1997, 7, 123-133). Les molécules conformes à l'invention peuvent également être organisées en réseau dans des chaînes polymères. Ces dépôts peuvent être éventuellement suivis d'un recuit en température éliminant le composé liant et laissant les molécules conformes à l'invention dans un dépôt homogène en trois dimensions, dont la répartition est contrôlée.
Pour un dépôt par adsorption, la concentration surfacique dépend de la position relative des potentiels de réduction des molécules conformes à l'invention et d'oxydation du métal (Kuhn et al., J. Electroanal. Chem., 1999, 462, 187-194) L'adsorption est un phénomène de surface universel basé sur le fait que toute surface constituée d'atomes n'ayant pas toutes leurs liaisons chimiques satisfaites a donc tendance à combler ce manque en captant les atomes et composés passant à proximité. On distingue la physisorption, qui conserve l'identité aux composés adsorbées et la chimisorption qui conduit à la rupture de liaisons chimiques. La physisorption correspond à un mode de réalisation préféré. L'énergie mise en jeu au cours d'un processus de chimisorption, qui conduit à un greffage covalent, est plus conséquente que celle mise en jeu au cours d'un processus de physisorption.
Conformément à l'invention, le dépôt des molécules à stockage de charges peut également être réalisé par électrodépôt. Selon un mode de réalisation particulier, une première étape comprend l'adsorption spontanée par immersion telle que décrite précédemment, suivie d'une deuxième étape d'activation électrochimique par réduction. Bien que le mécanisme d'agrégation soit peu compris, un tel procédé d'électrodépôt a l'intérêt de permettre une fixation forte par adressage électrique.
Une variante de réalisation de l'électrodépôt met en œuvre une électropolymérisation associée à un dopage des polymères électroniques conducteurs et/ou semi-conducteurs, préférentiellement choisi parmi le polypyrrole, la polyaniline, le polythiophène et leurs dérivés. Ainsi, l'électropolymérisation du polypyrrole en présence de POM de type Keggin permet avantageusement le dépôt de polypyrrole dopé aux POM (G. Bidan et al., J. Electroanal. Chem., 1988, 251 ,297-306). L'épaisseur du dépôt correspondant à la quantité de molécules à stockage de charges déposés sur la surface est directement contrôlée par le nombre de coulomb de l'électrosynthèse.
Selon un autre mode de réalisation, les molécules à stockage de charges peuvent être déposés par inclusion dans des films de type langmuir blodgett (E. Coronado and C. mingotaud, Adv. Mat.). Cette technique exploite les propriétés d'adsorption des POM sur des monocouches chargées positivement, et au préalable déposées sur le canal. Avantageusement, cette couche peut-être un amino-alkyl ou une SAM, notamment obtenue à partir du 3-aminopropyltriméthoxysilane.
Selon un autre mode de réalisation, le dépôt des molécules à stockage de charges peut être réalisé par la technique de LbL (Layer-by-Layer, dépôt par couches successives) afin d'obtenir des multicouches de POM superposées sur une surface appropriée. La technique LbL conduit classiquement à la fabrication de dépôts composites constitués de couches alternées de polymères de charges opposées (G. Decher, Science, 277 ', 1232- 1237 (1997)). Dans la mesure où les POM sont suffisamment volumineux et sont des espèces chargées, la technique de LbL peut leur être appliquée. Préférentiellement, les molécules à stockage de charges sont associées à des polymères cationiques selon une technique comparable à celle mise en oeuvre en électrochromisme (S. Liu et al., J. Amer. Chem. Soc, 2002, 124, 12279- 12287; D. Ingersoll et al, J. Amer. Chem. Soc, 1994, 141 , 140; L. Cheng and S. Dong, electrochem. Commun., 1999, 1 , 159). Parmi les polymères polyélectrolytes cationiques utilisables, citons de façon non limitative le poly(éthylènimine) le poly(allylamine), différentes formes quaternisées de la poly(vinylpyridine). Préférentiellement, la première couche de l'assemblage LbL peut être constituée de POM adsorbés ou greffés sur une surface préalablement modifiée, notamment par des groupements imines. Il est possible de coupler la technique de LbL par immersion avec l'activation électrochimique (méthode potentiostatique ou potentiodynamique) afin d'obtenir des dépôts de POM successifs reproductibles. Avantageusement, le dépôt LbL permet de disperser les POM en multicouche afin d'obtenir un réseau de POM en trois dimensions. Le dépôt LbL permet également d'associer des POM de natures différentes, notamment ayant des états d'oxydation différents, afin d'optimiser le stockage des charges notamment dans un dispositif à stockage multibit. Le dépôt LbL permet enfin d'adapter la concentration et la répartition des POM de nature différente au sein d'un système multicouche. Un tel système multicouche peut être considéré comme un nouveau concept de mémoire capacitive à grille flottante.
Selon un autre mode de réalisation, le dépôt des molécules conformes à l'invention peut être réalisé par greffage covalent sur une surface à l'aide du groupe liant. Avantageusement, des groupements de surface -O" ou -OH sur des POM permettent d'appliquer de nombreuses réactions de condensation de composés organiques comportant des groupements R-NH2, R-OH ou R- COOH (ou leur forme activée, ester, ...), conduisant ainsi à des POM=N-R, POM-O-R ou POM=OOC-R. Le groupement R peut être un constituant organique pré-assemblé sur une surface (Angew. Chem. Int. Ed., 2005, 44, 1254-1257) ou permettant le greffage ou l'auto-assemblage. Avantageusement, le greffage covalent des molécules à stockage de charges conformes à l'invention sur une surface est possible grâce à la présence de lacunes dans les POM de type Keggin ou Dawson. En effet, la lacune peut notamment servir de point d'ancrage pour des composés capables de réagir sur les atomes d'oxygène lacunaires, dont notamment les silanes (C. Mayer et al, Chem. Mat, 2000, 12, 257-260) ou des stannanes (S. Bareyt et al, J. Amer. Chem. Soc, 2005, 127, 6788-6794).
On dispose désormais de dispositifs de mémoire comportant des molécules à stockage de charges qui sont non seulement stables à fortes températures, mais qui sont également fabriquées selon des procédés couramment utilisés dans le domaine.
De plus, on peut utiliser ces molécules en mélange pour des dispositifs de stockage multibit sans que des problèmes de répartition n'apparaissent. La demanderesse a en effet découvert avec étonnement que des molécules dont une partie au moins est et/ou comporte au moins un polyoxométallate (POM) permettaient la fabrication de dispositifs de mémoire à stockage de charges stables à la chaleur. Par ailleurs, de par la stabilité thermique et la multiplicité des états d'oxydation des POM, la conception de dispositifs de stockage multibit est possible.
Ainsi, elle a découvert que les propriétés d'oxydoréduction et de stabilité thermique des POM permettaient de les substituer ou de les incorporer en complément de matériaux diélectriques dans des dispositifs de mémoire à stockage de charges, dont notamment dans des diélectriques prévus pour des mémoires Flash ou des mémoires DRAM.
L'invention a également pour objet l'utilisation d'un polyoxométallate pour produire dans un dispositif de mémoire des variations de quantités de charge suffisamment importantes afin d'avoir un effet mémoire électrique utilisable dans des applications mémoires DRAM et Flash.
L'invention a enfin pour objet tout appareil électronique renfermant des dispositifs de mémoire tels que définis ci-dessus et notamment un ordinateur, une console de jeux, un téléphone, un agenda électronique, un lecteur vidéo ou de musique, un appareil électroménager.
L'invention sera mieux comprise si l'on se réfère aux figures annexées.
La figure 1 représente un transistor à effet de champ d'une cellule mémoire Flash comprenant une source (7), un drain (6), un canal (5) et un substrat (8). Les deux diélectriques de la mémoire jouent un rôle complémentaire. Le diélectrique tunnel (4), situé entre le canal du transistor et la grille flottante est généralement un oxyde de silicium (Siθ2) thermique d'épaisseur de l'ordre de 7 à 9.5 nm pour le nœud technologique Flash F de 90 nm (source : International Technology Roadmap for Semiconductor 2004 [http://www.itrs.net/Common/2004Update/2004Update.htm]). C'est à travers cet oxyde que sont injectées les charges vers la grille flottante. Le diélectrique de contrôle (2) situé entre la grille flottante (3) et la grille de contrôle (1 ) joue un double rôle. Il doit coupler capacitivement la grille de contrôle et la grille flottante afin que lors de l'application d'une tension de programmation sur la grille de contrôle, un maximum de tension se retrouve entre la grille flottante et le canal. Il doit également présenter des courants de fuite très faibles afin de ne pas détériorer le fonctionnement de la mémoire. Ce diélectrique de contrôle est généralement soit un oxyde de silicium de type HTO (High Thermal Oxide), soit composé de trois couches oxyde (Siθ2)-nitrure (Si3N4)-oxyde (Siθ2), que l'on appelle aussi "ONO". Vs, VD) VCG représentent respectivement les tensions appliquées sur la source, le drain et la grille de contrôle.
La figure 2 représente un graphe caractéristique du courant de drain ID en fonction de la tension de grille de contrôle VCG de la mémoire dans les états « écrit » et « effacé ». Vth correspond à la tension de seuil.
La figure 3 met en évidence les avantages qui sont liés à l'incorporation des sites de piégeage discrets au sein d'une grille flottante de transistor (3). Dans une mémoire à grille flottante continue (3) un défaut dans l'oxyde de tunnel (4) provoque la perte de toute la charge stockée (FIG. 3a). Dans une mémoire à grille flottante (3) à site de piégeages discrets, seul le site de stockage situé au dessus du défaut perd sa charge (FIG. 3b).
La figure 4 représente schématiquement un POM de type Dawson de formule (X2Mei8θ62)6" avec X= Si ou P et Me= W, Mo, Va, le composé lacunaire présenté est 0,2-[P2W17O61]10", (A) et un POM lacunaire de type Keggin de formule (SiWi2O40)4' (B).
La figure 5 correspond à une représentation polyédrique (A) et en liaison (B) de la structure de l'ion Keggin phosphomolybdate (PMOi2O40)3".
La figure 6 représente un système multicouche de POM de nature différente déposé sur une surface appropriée. Une couche de polymères électrolytiques cationiques (symbole (+)) sépare deux couches de POM (empilement d'agrégats).
La figure 7 représente une structure d'un transistor à effet de champ dans lequel les molécules à stockage de charges (9) conformes à l'invention sont disposées sur la surface de canal (5) d'un substrat (8), le canal étant situé entre le drain (6) et la source (7). Le diélectrique de contrôle (2) peut comprendre un gel d'électrolytes.
La figure 8 représente une structure d'un transistor à effet de champ dans lequel les molécules à stockage de charges (9) conformes à l'invention sont assemblées sur une surface de canal (5) par l'intermédiaire d'attaches (10). Selon une variante de réalisation, les attaches sont dispersées dans un gel d'électrolytes (4) et ainsi peuvent jouer le rôle de diélectrique tunnel. La figure 9 représente une structure d'un transistor à effet de champ dans lequel les molécules à stockage de charges conformes à l'invention sont disposées en multicouches superposées sur une surface de canal. Deux couches de molécules (9) conformes à l'invention sont séparées par une couche électrolytique (gel électrolytique, polymère d'électrolyte, ionomères...). La couche électrolytique disposée sur la surface de canal peut jouer le rôle de diélectrique tunnel.
La figure 10 représente une structure d'un transistor à effet de champ dans lequel les molécules à stockage de charges (9) conformes à l'invention sont disposées sur la surface d'un diélectrique tunnel (4) comprenant au moins une couche de matériau diélectrique et/ou une couche électrolytique. Le diélectrique de contrôle (2) peut comprendre un gel électrolytique.
La figure 11 représente une structure d'un transistor à effet de champ dans lequel les molécules à stockage de charges (9) conformes à l'invention sont assemblées par l'intermédiaire d'attaches (10) sur une surface comprenant au moins une couche de matériau diélectrique et/ou une couche électrolytique, l'ensemble formant un diélectrique tunnel (4).
La figure 12 représente une structure d'un transistor à effet de champ dans lequel les molécules à stockage de charges (9) conformes à l'invention sont disposées en multicouches superposées sur une surface de diélectrique tunnel (4) comprenant au moins une couche de matériau diélectrique et/ou une couche électrolytique. Deux couches de molécules (9) conformes à l'invention sont séparées par une couche électrolytique (gel électrolytique, polymère d'électrolyte, ionomères...).
Les figures 13 à 16 illustrent un procédé de fabrication d'un transistor avec une technologie MOS 130 nm (Métal Oxyde Semi conducteur) à grille damascène sacrificielle. Lors de la première étape, des zones d'isolation latérale d'oxyde SiO2 épais (quelques centaines de nm à quelques μm d'épaisseur) (FIG. 13a) sont créées dans le substrat silicium (dopé p pour un NMOS et n pour un PMOS) (8) autour de zones actives (ZA), dans lesquelles seront réaliser les dispositifs. Ces zones d'isolation sont fabriquées en utilisant les techniques classiques telle que le STI (shallow trench isolation) ou l'isolation LOCOS (LOCalized Oxidation of Silicon). L'étape de fabrication du canal consiste à ajuster le dopage surfacique du silicium des zones actives en tenant compte évidemment du dopage initial du substrat de Si pour ajuster la tension de seuil Vth (threshold voltage) du transistor. Ceci est réalisé avec les techniques classiques d'implantation ionique (figure 13b). Ensuite, un diélectrique sacrificiel (12), de quelques nm d'épaisseur, est formé classiquement par un procédé d'oxydation thermique. La grille sacrificielle (11), en silicium polycristallin et d'épaisseur de l'ordre de quelques dizaines de nanomètres à quelques centaines de nanomètres, est fabriquée par les techniques classiques de dépôt, photolithographie et de gravure (figure 13c). L'étape de fabrication des régions source et drain (figure 14) comprend : implantation ionique LDD (Lightly Doped Drain) de l'ordre de 1013 atomes/cm2, ceci pour diminuer la résistance des source et drain au canal (figure 14a), formation de l'espaceur (13) en matériau diélectrique (par exemple Siθ2 ou SÎ3N4) par dépôt du diélectrique et gravure plasma anisotrope avec arrêt de la gravure sur le silicium (figure 14b), implantation ionique HDD (Highly Doped Drain) à forte dose de l'ordre de 1015 atomes/cm2 (figure 14c), recuit d'activation des dopants au moyen par exemple d'un recuit rapide de RTA (rapid Thermal Annealing) entre 900 et 10500C d'une durée de quelques dizaines de secondes.
La grille sacrificielle est ensuite soumise à une étape de gravure illustrée par la figure 14 et impliquant les étapes : d'encapsulation par un diélectrique épais avec un matériau tel que SiO2 (figure 15a), de polissage mécano-chimique pour dégager le haut de la grille Si poly sacrificielle, de gravure de la grille Si poly sélectivement par rapport aux diélectriques, - de gravure du diélectrique sacrificiel au fond de la grille (figure
15b).
Le diélectrique tunnel (quelques nanomètres d'épaisseur) est classiquement réalisé selon un procédé d'oxydation thermique illustré par la figure 17. Les molécules (9) conformes à l'invention sont ensuite greffées ou déposées sélectivement (S) ou non (NS), au fond de la grille sacrificielle (figure 16). L'étape de fabrication du diélectrique de contrôle et de la grille de contrôle (Si polycristallin ou métal pour la grille de contrôle) est réalisé par dépôt suivi de la planarisation mécano-chimique de l'empilement des différentes couches afin ouvrir la grille de contrôle sur le stack de grille (figure 17). Enfin, les dernières étapes de réalisation des contacts et des métallisations sont classiques (dépôt diélectrique pré-métal, contacts, métallisation, passivation).
Les figures 18 et 19 illustrent une variante de réalisation selon laquelle le diélectrique de contrôle comprend un gel d'électrolyte. Les étapes de réalisation sont les suivantes : un dépôt du gel d'électrolyte (2) (figure 18 a), une planarisation mécano-chimique de la surface associée ou non à un procédé de gravure afin de conserver le gel d'électrolyte uniquement à l'emplacement de la grille sacrificielle (figure 18b), - réalisation de la grille de contrôle (1) en silicium polycristallin ou en métal par les techniques classiques de dépôt, photolithographie et de gravure (figure 19).
Comme dans le mode de réalisation précédent (figures 13 à 17), les dernières étapes de réalisation des contacts et des métallisations sont classiques (dépôt diélectrique pré-métal, contacts, métallisation, passivation).
La présente invention sera mieux comprise à l'aide des exemples qui suivent ; ces exemples sont donnés uniquement à titre d'illustration des objets de l'invention, dont ils ne constituent en aucune manière une limitation.
EXEMPLE 1 : MULTIPLICITE DES ETATS D'OXYDOREDUCTION DES POM
Les POM de Keggin de formule (PWi2O40)3', (SiW12O40)4", (PMoi2O40)3- présentent chacun 5 états d'oxydation qui correspondent aux réductions successives des atomes Wvι ou Movι à leur degré V. Si on se restreint aux 3 premiers systèmes biélectroniques, la première réduction apparaît respectivement à -0,37, -0,3 et +0,42 V, la seconde à -0,51 -0,49 et +0,28 V et la troisième à -0,79, -0,74 et +0,04 V (vs Ag/Ag+). Pour chaque POM, les potentiels sont séparés d'environ 140 mV, ce qui est particulièrement intéressant en terme de stockage multibit.
La résistance différentielle négative (RDN) obtenue par microscopie à champ proche des couches de POM de Keggin sur graphite a été corrélée aux potentiels de réduction des POM. Les substitutions croisées du cation, de l'hétéroatome et du polyatome lacunaire permettent de moduler sur plus d'un volt la RDN. H3PWi2O40, RDN = -1 ,14V, H5PMOIOV2O40, RDN = -0,48V.
Egalement, des POM lacunaire de Dawson substitués par Fe"1, Co", Mn" Cu" permet d'enrichir l'électroactivité du POM par celle du métal de transition substituant (T. McCormac et al, J. Electroanal. Chem., 1997, 425, 49-54).
EXEMPLE 2 : STABILITE THERMIQUE DES POM
La stabilité thermique varie en fonction de la structure et de la nature des contre-ions asssociés. Par exemple, le composé H3PMOi2O4O se décompose à 443°C et son sel de potassium à 493°C. Les sels diallylammonium de POM, dont notamment le PMoi2O40 3"sont capables de supporter des températures supérieures à 3000C en atmosphère ambiante (R. Baur et al; Chem. Abstr., 1993, 120 : 334828). Egalement, le POM répondant à la formule H3PMOi2O4O est capable de supporter des températures allant de - 50 à 5000C (H. Schmidtpott et al; Chem. Abstr., 1987, 106 : 55168).
EXEMPLE 3 : GEL DE POM :
Une molécule à stockage de charges conforme à l'invention est α2-
[P2W17O6i{(RSi)2O}]6' avec α2-[P2W17O6i]6" désignant un POM Dawson lacunaire et R étant un groupe comprenant une fonction permettant la polymérisation de type vinylique R = CH2=C(Me)C(O)OPr décrit par C. Mayer et R. Thouvenot (Chem. Mat, 2000, 12 : 257). Selon un autre procédé décrit par S. Bareyt, et al., (JyACS, 2005, 127 : 6788), une molécule conforme à l'invention est ot2- [P2W17θ6i{SnCH2CH=CH2}]7".
EXEMPLE 4 : MOLECULE A STOCKAGE DE CHARGE COMPRENANT UNE ATTACHE POUR FORMER DES MONOCOUCHES AUTO-ASSEMBLEES
Selon un procédé proche du précédent, la molécule est α,2- [P2Wi7θ6i{Sn(CH2)2Cθ2}]7", les groupements carboxyiiques permettent la fixation sur toute surface comportant des groupes capables de se coupler comme les hydroxyles.
EXEMPLE 5 : PREPARATION D'UNE MONOCOUCHE DE PHOSPHOMOLYBDATE
5.1. Etape d'adsorption par immersion
Un POM de formule K4SiWi2O4O est solubilisé à 0,07 M dans une solution aqueuse de H2SO4 0,5 M. Une surface de silicium préalablement décapée électrochimiquement est immergée dans la solution de K4SiWi2O4O pendant 15 minutes puis séchée. La concentration surfacique du POM est de 10"10 mol/cm"2.
5.2. Etape d'activation électrochimique
Cette première étape d'adsorption est suivie d'une étape d'activation par réduction à -1 ,2V qui produit des films de « bleus d'hétéropolyanions » formés de l'arrangement complexe d'espèces colloïdales comprenant les éléments présents dans les POM initiaux déterminés par analyse à microsonde électronique (électron microprobe analysis, technique Castaing) (B. Keita et al., J. Electroanal. Chem., 1988, 247, 157).
EXEMPLE 6 : FORMATION D'UNE SAM EN DEUX ETAPES
Selon un procédé décrit par R.Errington, et al., (Chem. Int. Ed., 2005, 44 : 1254), la surface de silicium seule ou recouverte d'un couche de diélectrique tunnel peut être préalablement recouverte d'une couche d'hydroxyundécyle, qui réagit ensuite par alcoolyse sur un POM de structure [(RO)TiW5Oi8]3", pour donner une SAM de type {>-(CH2)i2-O-[TiW5O18]3"}n où >- symbolyse la liaison au support.
Un tel procédé peut être étendu à la formation de SAM comportant des POM plus volumineux de type Keggin [(RO)TiPWn O39]4", ou Dawson [(R2Si2O)PW17O61]6-.
EXEMPLE 7 : DEPOT DE POM EN MULTICOUCHES
Des surfaces de quartz, de silicium ou de verre recouvertes de ITO sont nettoyées selon les procédures connues de l'homme de l'art (Kern W. RCA Eng. 1983, 28, 99 ; Phillips B. Vac. Soi. Technol. A 1983, A1 , 646 ; Kern, W. Semicond. Int. 1984, 94). Les surfaces sont immergées dans une solution de polymère poly(éthylenimine) (PEI, poids moléculaire 50 kDa) de concentration de 1O-2 mol/L pendant 20 minutes, rincées à l'eau, puis séchées sous un flux d'Argon. Le système mutlicouche agrégats de phosphomolybdate de Keggin / polymères électrolytiques est préparé en déposant d'abord les polymères poly(styrènesulfonate) (PSS, MW 70 kDa) et poly(allylaminehydrochloride) (PAH, MW 8-11 kDa) sur la surface modifiée par PEI. Ces couches de polymères électrolytiques sont déposées par adsorption de solutions aqueuses de concentration 10"3 mol/L (pH 5-6), en utilisant un temps d'immersion de 10 minutes. Après immersions, les surfaces sont rincées à l'eau puis séchées après dépôt des secondes couches de polymères électrolytiques. Les agrégats de phosphomolybdate de Keggin en solution aqueuse (concentration de 5x10-4 mol/l, pH 5-6) sont adsorbés sur la surface, le temps d'immersion étant de 10 minutes. La force ionique des solutions est ajustée par NaCI.

Claims

REVENDICATIONS
1. Dispositif de mémoire à stockage de charges comportant des molécules aptes à stocker des charges dans lequel une partie au moins des molécules aptes à stocker des charges est et/ou comporte au moins un polyoxométallate.
2. Dispositif de mémoire selon la revendication 1 caractérisé en ce que le dispositif à stockage de charges est de type mémoire capacitive.
3. Dispositif de mémoire selon la revendication 1 ou 2
- comprenant une capacité associée à un transistor à effet de champ, dans lequel tout ou partie des molécules aptes à stocker les charges comprenant au moins un polyoxométallate sont incorporées dans la capacité, par exemple de type DRAM,
- ou utilisant au moins un transistor à effet de champ, dans lequel les molécules aptes à stocker les charges comprenant au moins un polyoxométallate sont incorporées dans un élément comme la grille flottante dudit transistor, par exemple de type Flash.
4. Dispositif de mémoire selon l'une des revendications 1 à 3, caractérisé en ce que le polyoxométallate comprend au moins deux états d'oxydation.
5. Dispositif de mémoire selon l'une des revendications 1 à 4, caractérisé en ce que le polyoxométallate comprend au moins un atome métallique de transition ou de terre rare.
6. Dispositif selon la revendication 5, caractérisé en ce que l'atome métallique de transition ou de terre rare est choisi parmi le tungstène, le molybdène, le vanadium, le niobium ou le tantale, le lanthane, l'actinium, le ruthénium, le fer, le nickel et le chrome.
7. Dispositif selon l'une des revendications 1 à 6, caractérisé en ce que le polyoxométallate contient en outre au moins un cation supplémentaire distinct desdits atomes métalliques ou de terre rare.
8. Dispositif selon la revendication 7 caractérisé en ce que le cation supplémentaire est choisi parmi le phosphore, le silicium, l'arsenic, le germanium, le bore et le soufre.
9. Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce que les molécules à stockage de charges forment une architecture moléculaire structurée selon une chaîne polymère.
10. Dispositif selon la revendication 9 prise en combinaison avec l'une des revendications 5 et 6, caractérisé en ce que le polyoxométallate comprend au moins une lacune apte à se combiner à un autre élément.
11. Dispositif selon la revendication 10, caractérisé en ce que ledit autre élément est un atome de métal ou de terre rare d'une autre molécule à stockage de charges.
12. Dispositif de mémoire selon l'une quelconque des revendications 1 à 11 de type DRAM comprenant une capacité associée à un transistor à effet de champ, dans lequel tout ou partie des molécules aptes à stocker les charges comprenant au moins un polyoxométallate sont incorporées dans la capacité.
13. Dispositif de mémoire selon l'une quelconque des revendications 1 à 11 de type Flash et utilisant au moins un transistor à effet de champ, dans lequel les molécules aptes à stocker les charges comprenant au moins un polyoxométallate sont incorporées dans la grille flottante dudit transistor.
14. Dispositif de mémoire selon la revendication 13, caractérisé en ce que le transistor à effet de champ comprend :
- un substrat comportant un canal, - une source et un drain disposés de part et d'autre du canal et en contact électrique avec celui-ci,
- une grille de contrôle disposée au-dessus du canal et séparée au moins de celui-ci par un diélectrique de contrôle et une grille flottante,
et en ce que la grille flottante comprend une partie au moins desdites molécules aptes à stocker des charges.
15. Dispositif de mémoire selon la revendication 13 ou 14, caractérisé en ce que le diélectrique de contrôle comporte au moins une couche isolante minérale ou un gel d'électrolyte.
16. Dispositif de mémoire selon l'une quelconque des revendications 13 à 15, caractérisé en ce que le transistor à effet de champ comprend en outre un diélectrique tunnel disposé entre la grille flottante et le canal, ledit diélectrique tunnel comprenant au moins une couche de matériau diélectrique.
17. Dispositif de mémoire selon l'une quelconque des revendications 12 à 16, caractérisé en ce que les molécules aptes à stocker des charges sont disposées directement et/ou par l'intermédiaire d'attaches sur une surface, ladite surface étant une surface de canal ou de diélectrique tunnel ou de capacité.
18. Dispositif de mémoire selon la revendication 17, caractérisé en ce que l'attache comprend un espaceur et au moins un groupe liant.
19. Dispositif de mémoire selon l'une des revendications 17 et 18, caractérisé en ce que la surface sur laquelle sont disposées les molécules à stockage de charges comprend un métal comme le platine, le mercure, l'or, l'oxyde d'Indium-Etain ou du carbone et ses différentes formes comme le graphite, le graphite pyrolytique fortement orienté, les nanotubes de carbone, le diamant, ou des polymères électroniques conducteurs ou semi-conducteurs, ou des semi-conducteurs minéraux ou un mélange de ceux-ci.
20. Dispositif de mémoire selon la revendication 19, caractérisé en ce que les polymères électroniques conducteurs ou semi-conducteurs sont des polyènes linéaires et/ou cycliques choisis parmi le polypyrrole, la polyaniline, le polythiophène et leurs dérivés, lesdits polyènes pouvant éventuellement être substitués par des hétéroatomes.
21. Dispositif de mémoire selon la revendication 19, caractérisé en ce que les semi-conducteurs minéraux sont choisis parmi le silicium, le germanium, le carbone ou des alliages de ceux ci, ou des semi-conducteurs composés IN-V tels que le GaAs, I1InP, I1InSb ou des alliages de ceux-ci et/ou les oxydes métalliques, ou des semi-conductetirs composés N-Vl, tel que CdTe, ou des alliages de ceux-ci et/ou les oxydes métalliques.
22. Dispositif de mémoire selon l'une quelconque des revendications précédentes, caractérisé en ce que les molécules à stockage de charges sont dispersées dans une couche électrolytique.
23. Dispositif de mémoire selon l'une quelconque des revendications précédentes, caractérisé en ce que les molécules aptes à stocker les charges sont disposées dans des régions séparées géographiquement.
24. Dispositif de mémoire selon la revendication 23, caractérisé en ce que les molécules aptes à stocker des charges sont séparées par dépôt, créant des sites de piégeage discrets.
25. Dispositif de mémoire selon l'une quelconque des revendications
13 à 16 et 24, caractérisé en ce que le dépôt ou le diélectrique de contrôle comprend un polymère électrolytique cationique.
26. Dispositif de mémoire selon la revendication 25, caractérisé en ce que le polymère électrolytique cationique est choisi parmi le poly(éthylènimine), le poly(allylamine), différentes formes quatemisées de la poly(vinylpyridine), les précurseurs solubles et cationiques de poly(paraphényiènevinylène) et leurs dérivés substitués sur le cycle ou la liaison éthylènique.
27. Dispositif de mémoire selon l'une quelconque des revendications 13 à 16, 24 à 26, caractérisé en ce que le dépôt ou le diélectrique de contrôle comprend au moins une couche de surfactant, préférentiellement cationique, plus préférentiellement le bromure de diméthyldioctadécylammonium.
28. Dispositif de mémoire selon l'une quelconque des revendications 13 à 16 et 24 à 27, caractérisé en ce que le dépôt ou le diélectrique de contrôle comprend une couche comprenant au moins un polymère électrolyte et au moins un surfactant.
29. Procédé de fabrication d'un dispositif de mémoire à stockage de charges tel que défini à l'une quelconque des revendications précédentes, caractérisé en ce que les molécules à stockage de charges sont déposées sur une surface dudit dispositif.
30. Procédé selon la revendication 29, caractérisé en ce que la surface est traitée préalablement au dépôt des molécules à stockage de charges en utilisant un procédé de préparation de ladite surface choisi parmi le décapage, une activation de la surface, une irradiation, un chauffage, une sensibilisation de la surface, une oxydation de la surface, une réduction de la surface, une hydratation, un dépôt de composé liant destiné à être éliminé au moins en partie lors du dépôt desdites molécules.
31. Appareil électronique renfermant au moins un dispositif de mémoire à stockage de charges tel que défini à l'une quelconque des revendications 1 à 28.
32. Utilisation d'un polyoxométallate pour produire dans un dispositif de mémoire des variations de quantités de charge suffisamment importantes pour obtenir un effet mémoire électrique utilisable dans des applications mémoires DRAM et Flash.
EP06794273A 2005-08-02 2006-08-02 Polyoxometallates dans des dispositifs de memoire Withdrawn EP1911036A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0508263A FR2889620B1 (fr) 2005-08-02 2005-08-02 Polyoxometallates dans des dispositifs de memoire
PCT/FR2006/001882 WO2007015010A1 (fr) 2005-08-02 2006-08-02 Polyoxometallates dans des dispositifs de memoire

Publications (1)

Publication Number Publication Date
EP1911036A1 true EP1911036A1 (fr) 2008-04-16

Family

ID=36201513

Family Applications (1)

Application Number Title Priority Date Filing Date
EP06794273A Withdrawn EP1911036A1 (fr) 2005-08-02 2006-08-02 Polyoxometallates dans des dispositifs de memoire

Country Status (4)

Country Link
US (1) US7829927B2 (fr)
EP (1) EP1911036A1 (fr)
FR (1) FR2889620B1 (fr)
WO (1) WO2007015010A1 (fr)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070202648A1 (en) * 2006-02-28 2007-08-30 Samsung Electronics Co. Ltd. Memory device and method of manufacturing the same
KR100884240B1 (ko) * 2006-10-20 2009-02-17 삼성전자주식회사 반도체 소자 및 그 형성 방법
WO2008097300A2 (fr) * 2007-02-08 2008-08-14 Regents Of The University Of Minnesota Gels ioniques et dispositifs électroniques utilisant des gels ioniques
US20080296662A1 (en) * 2007-05-30 2008-12-04 Gerhard Poeppel Discrete Trap Memory (DTM) Mediated by Fullerenes
KR101463064B1 (ko) * 2007-10-17 2014-11-19 삼성전자주식회사 나노도트 형성방법, 이 방법으로 형성된 나노도트를포함하는 메모리 소자 및 그 제조방법
FR2922680A1 (fr) * 2007-10-18 2009-04-24 Commissariat Energie Atomique Procede de fabrication d'un composant microelectronique avec realisation de nanocristaux metalliques localises sur une couche en materiau dielectrique
US7978504B2 (en) * 2008-06-03 2011-07-12 Infineon Technologies Ag Floating gate device with graphite floating gate
FR2938689B1 (fr) * 2008-11-14 2010-12-24 Commissariat Energie Atomique Procede d'elaboration d'une couche a stockage de charges d'une cellule de memoire
JP5670704B2 (ja) * 2010-11-10 2015-02-18 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
CN103380503B (zh) * 2011-02-19 2017-07-28 阿联酋大学 半导体聚合物
JP5717490B2 (ja) 2011-03-24 2015-05-13 株式会社東芝 有機分子メモリ
KR101903747B1 (ko) * 2011-11-16 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
US8890234B2 (en) * 2012-09-05 2014-11-18 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9105707B2 (en) * 2013-07-24 2015-08-11 International Business Machines Corporation ZRAM heterochannel memory
EP3063782A1 (fr) * 2013-10-31 2016-09-07 The University Court of the University of Glasgow Dispositif électronique
JP2015177128A (ja) 2014-03-17 2015-10-05 株式会社東芝 不揮発性半導体記憶装置
JP2016063113A (ja) 2014-09-19 2016-04-25 株式会社東芝 不揮発性半導体記憶装置
JP6352843B2 (ja) * 2015-03-24 2018-07-04 東芝メモリ株式会社 半導体記憶装置
CN106169536A (zh) * 2016-07-29 2016-11-30 南京邮电大学 一种基于核壳型簇星状结构聚合物有机场效应晶体管存储器及其制备方法
US11049968B2 (en) * 2018-03-07 2021-06-29 X-Fab Semiconductor Foundries Gmbh Semiconductor device and method of manufacturing a semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3513761A1 (de) 1985-04-17 1986-10-23 Bayer Diagnostic & Electronic Elektrochemischer messfuehler
DE4142541A1 (de) 1991-12-21 1993-06-24 Hoechst Ag Diallylammonium-verbindungen, verfahren zu ihrer herstellung sowie ihre verwendung
US5548052A (en) * 1994-12-27 1996-08-20 Dow Corning Corporation Silane modified polyoxometalate anions
US20030027052A1 (en) * 2001-07-27 2003-02-06 Yuhong Huang Cationic conductive material
KR100427030B1 (ko) * 2001-08-27 2004-04-14 주식회사 하이닉스반도체 다성분계 박막의 형성 방법 및 그를 이용한 커패시터의제조 방법
US6674121B2 (en) * 2001-12-14 2004-01-06 The Regents Of The University Of California Method and system for molecular charge storage field effect transistor
US20050162895A1 (en) * 2004-01-28 2005-07-28 Kuhr Werner G. Molecular memory arrays and devices
US7429767B2 (en) * 2005-09-01 2008-09-30 Micron Technology, Inc. High performance multi-level non-volatile memory device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2007015010A1 *

Also Published As

Publication number Publication date
WO2007015010A1 (fr) 2007-02-08
FR2889620B1 (fr) 2007-11-30
US7829927B2 (en) 2010-11-09
FR2889620A1 (fr) 2007-02-09
US20080191256A1 (en) 2008-08-14

Similar Documents

Publication Publication Date Title
EP1911036A1 (fr) Polyoxometallates dans des dispositifs de memoire
US7122853B1 (en) Method to improve yield and simplify operation of polymer memory cells
JP5333777B2 (ja) 有機メモリデバイス及びその製造方法
US6873540B2 (en) Molecular memory cell
US7402492B2 (en) Method of manufacturing a memory device having improved erasing characteristics
Leong et al. Micellar poly (styrene-b-4-vinylpyridine)-nanoparticle hybrid system for non-volatile organic transistor memory
US20030111670A1 (en) Method and system for molecular charge storage field effect transistor
EP0843361A1 (fr) Dispositif de mémoire
KR100996191B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR20110074749A (ko) 전자 디바이스를 위한 전자 차단 층
JP2005513786A6 (ja) 分子電荷蓄積型電界効果トランジスターのための方法及びシステム
DE112005002011T5 (de) Polymerspeicher mit variabler Datenhaltezeit
EP2240956B1 (fr) Cellule EEPROM à perte de charges, son procédé de formation et procédé de mesure d'une information temporelle
Balliou et al. Low-dimensional polyoxometalate molecules/tantalum oxide hybrids for non-volatile capacitive memories
Paydavosi et al. Performance comparison of different organic molecular floating-gate memories
EP1958205B1 (fr) Dispositif nanostructure
EP2234115B1 (fr) Procédé de réalisation d'un dispositif mémoire à nanoparticules conductrices
Prime et al. Gold nanoparticle charge trapping and relation to organic polymer memory devices
EP2187401A1 (fr) Procédé d'élaboration d'une couche à stockage de charges d'une cellule de mémoire
EP1042818B1 (fr) Dispositif de mémoire multiniveaux à blocage de Coulomb et méthodes correspondantes de fabrication et d'opération
KR20100123250A (ko) 비휘발성 메모리 소자 및 그 제조 방법
US7344913B1 (en) Spin on memory cell active layer doped with metal ions
KR101482723B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
DE102004057790A1 (de) Hybrid-Silizium-molekulare Speicherzelle mit hoher Speicherdichte
Lebon Nano-composants à base de films minces organiques électrogreffés: Fabrication, caractérisation, étude du transport électronique et intégration Organic electrografted thin films based

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20080129

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

17Q First examination report despatched

Effective date: 20090603

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20120301