EP1735828A1 - Substrat de type semi-conducteur sur isolant comportant une couche enterree en carbone diamant et procede de realisation d'un tel substrat - Google Patents

Substrat de type semi-conducteur sur isolant comportant une couche enterree en carbone diamant et procede de realisation d'un tel substrat

Info

Publication number
EP1735828A1
EP1735828A1 EP05744615A EP05744615A EP1735828A1 EP 1735828 A1 EP1735828 A1 EP 1735828A1 EP 05744615 A EP05744615 A EP 05744615A EP 05744615 A EP05744615 A EP 05744615A EP 1735828 A1 EP1735828 A1 EP 1735828A1
Authority
EP
European Patent Office
Prior art keywords
layer
dielectric
deposition
semiconductor material
diamond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP05744615A
Other languages
German (de)
English (en)
Inventor
Simon Deleonibus
Alain Deneuville
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universite Joseph Fourier Grenoble 1
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Universite Joseph Fourier Grenoble 1
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Universite Joseph Fourier Grenoble 1 filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP1735828A1 publication Critical patent/EP1735828A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Definitions

  • the invention relates to a semiconductor on insulator type substrate successively comprising a base, a diamond carbon layer, a layer of dielectric material and a layer of semiconductor material intended to constitute microelectronic elements.
  • the dielectric layer 4 constitutes a potential barrier which further prevents migration of the holes from the layer of semiconductor material 5 to the carbon diamond layer 3, provided that the upper level Edi of the valence band of the material dielectric 4 is lower than the upper level Ecd of the valence band of the carbon diamond 3.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Le substrat comporte successivement une base (1), une couche en carbone diamant (3), une couche diélectrique (4) et une couche en matériau semi-conducteur (5) qui est destiné à constituer des éléments microélectroniques. Une couche de nucléatin (2) est, de préférence, disposée entre la base (1) et la couche en carbone diamant (3). Le matériau diélectrique (4) est choisi de manière à ce que le niveau supérieur (Edi) de la bande de valence du matériau diélectrique (4) soit inférieur au niveau supérieur (Ecd) de la bande de valance du carbone diamant (3). Le matériau semi-conducteur (5) est choisi de manière à ce que le niveau supérieur (Esc) de la bande de valence du matériau semi-conducteur (5) soit supérieure au niveau supérieur (Ecd) de la bande de valence du carbone diamant (3). Le substrat peut être réalisé par dépôts successifs ou par assemblage de premier et second empilements

Description

SUBSTRAT DE TYPE SEMI-CONDUCTEUR SUR ISOLANT COMPORTANT UNE COUCHE ENTERRÉE EN CARBONE DIAMANT ET PROCEDE DE REALISATION D ' UN TEL SUBSTRAT Domaine technique de l'invention
L'invention concerne un substrat de type semi-conducteur sur isolant comportant successivement une base, une couche en carbone diamant, une couche en matériau diélectrique et une couche en matériau semi-conducteur destinée à constituer des éléments microélectroniques.
État de la technique Les capacités parasites et la dissipation thermique posent des problèmes importants dans les circuits comportant plusieurs centaines de millions de transistors, en particulier dans le domaine de l'électronique de puissance et dans le domaine des circuits intégrés rapides. Typiquement, les transistors sont réalisés sur des substrats de silicium ou sur des substrats de type semi- conducteur sur isolant comportant une base semi-conductrice, une couche diélectrique et une couche en matériau semi-conducteur destinée à constituer des éléments microélectroniques. La couche diélectrique permet d'améliorer l'environnement électrostatique de transistors disposés sur la couche diélectrique, par rapport aux substrats en silicium sans couche diélectrique. Cependant, la couche diélectrique est typiquement réalisée à partir de matériaux qui ne permettent pas d'obtenir une dissipation thermique suffisante, comme illustré dans le document « SOI MOSFET Thermal Conductance and Its Geometry Dependence » de H. Nakayama et Al. (2000 IEEE International SOI Conférence, Oct. 2000). De plus, le fonctionnement des circuits intégrés peut être limité par des effets de canaux courts, rencontrés en particulier dans des transistors fabriqués sur des substrats de type semi-conducteur sur isolant.
Le document WO02/43124-A décrit la fabrication d'un substrat de type semiconducteur sur isolant comportant une couche épaisse, une couche en diamant, une couche mince, par exemple en saphir, et une couche utile semi-conductrice. La couche utile est, par exemple, en GaN, AIN, AIGaN ou GalnN. Cependant, un empilement de ces matériaux présente des propriété électroniques qui ne sont pas satisfaisantes.
Le document DE4423067 propose, pour obtenir des couches électriquement isolantes, de déposer des couches ayant une forte conductivité thermique, par exemple en diamant ou en alumine. Le document DE4423067 décrit un empilement comportant une plaque semi-conductrice, une couche isolante et une couche en diamant.
Les documents US5863324 et US5743957 décrivent la fabrication d'un film en diamant sur une couche de platine disposée sur un substrat de base.
Objet de l'invention
L'invention a pour but de remédier à ces inconvénients et, en particulier, de permettre d'améliorer le fonctionnement d'éléments microélectroniques, tout en réduisant la taille des éléments.
Selon l'invention, ce but est atteint par les revendications annexées et, en particulier, par le fait que le matériau diélectrique est choisi de manière à ce que le niveau supérieur de la bande de valence du matériau diélectrique soit inférieur au niveau supérieur de la bande de valence du carbone diamant et en ce que le matériau semi-conducteur est choisi de manière à ce que le niveau supérieur de la bande de valence du matériau semi-conducteur soit supérieur au niveau supérieur de la bande de valence du carbone diamant.
L'invention a également pour but un procédé de réalisation d'un substrat selon l'invention comportant la préparation d'un premier empilement par : dépôt, sur la base, de la couche en carbone diamant, et dépôt, sur la couche en carbone diamant, de la couche en matériau diélectrique.
Description sommaire des dessins
D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre de modes particuliers de réalisation de l'invention donnés à titre d'exemples non limitatifs et représentés aux dessins annexés, dans lesquels :
La figure 1 représente un mode de réalisation particulier d'un substrat selon l'invention.
Les figures 2 et 3 illustrent deux dispositifs microélectroniques réalisés à partir d'un substrat selon la figure 1.
Les figures 4 et 5 représentent respectivement des étapes d'assemblage et de gravure d'un mode de réalisation particulier d'un procédé de réalisation d'un substrat selon l'invention.
Les figures 6 et 7 représentent respectivement des étapes d'assemblage et de dissociation d'un mode de réalisation particulier d'un procédé de réalisation d'un substrat selon l'invention. La figure 8 représente les niveaux supérieurs des bandes de valence du carbone diamant, du matériau diélectrique et du matériau semi-conducteur d'un mode de réalisation particulier d'un substrat selon l'invention.
Description de modes particuliers de réalisation
Sur la figure 1 , le substrat de type semi-conducteur sur isolant comporte successivement une base 1 , de préférence une base semi-conductrice, typiquement en silicium, une couche de nucléation 2, non obligatoire, une couche en carbone diamant 3, une couche en matériau diélectrique 4, de préférence à forte constante diélectrique, et une couche en matériau semiconducteur 5 destinée à constituer des éléments microélectroniques. La constante diélectrique du carbone diamant est de 5,7 et sa conductivité thermique est comprise entre 1500 et 2000W/m/K, selon le procédé de dépôt utilisé, tandis que la constante diélectrique du silicium est de 11 ,9 et sa conductivité thermique est de 140W/m/K, à température ambiante. La conductivité thermique du carbone diamant étant donc environ dix fois supérieure à celle du silicium, la couche en carbone diamant 3 enterrée permet d'obtenir une bonne évacuation de la chaleur, tout en minimisant les capacités parasites et en limitant les effets de canaux courts. En effet, la constante diélectrique du carbone diamant permet de réaliser une adaptation des constantes diélectriques des différentes couches constitutives du substrat.
Comme représenté à la figure 8, le matériau diélectrique 4 est choisi de manière à ce que le niveau supérieur Edi de la bande de valence du matériau diélectrique 4 soit inférieur au niveau supérieur Ecd de la bande de valence du carbone diamant 3 (Ed Ecd). Le matériau semi-conducteur 5 est choisi (figure 8) de manière à ce que le niveau supérieur Esc de la bande de valence du matériau semi-conducteur 5 soit supérieur au niveau supérieur Ecd de la bande de valence du carbone diamant 3 (EsoEcd).
La couche diélectrique 4 est, par exemple, en alumine (Edi=-8,1 eV), de préférence monocristalline, en oxyde de Hafnium Hf02 (Edi=-7,67eV) ou en oxyde de zirconium Zr02 (Edi=-7,57eV). Ainsi, le niveau supérieur Edi de la bande de valence de la couche diélectrique 4 est inférieur au niveau supérieur Ecd de la bande de valence du carbone diamant 3 qui est de -5,47eV. La couche en matériau semi-conducteur 5 est, par exemple, en silicium Si (Esc=- 5,17eV), en germanium Ge (Esc=-4,79eV) ou en antimoniure d'indium InSb
(Esc=-4,75eV). Le niveau supérieur Esc de la bande de valence de la couche en matériau semi-conducteur 5 est ainsi supérieur au niveau supérieur Ecd de la bande de valence du carbone diamant 3 (Ecd=-5,47eV). Le choix de ces matériaux semi-conducteurs pour le substrat de type semi-conducteur sur isolant permet d'améliorer le fonctionnement d'éléments microélectroniques. En effet, des matériaux semi-conducteurs ayant, contrairement à l'invention, un niveau supérieur Esc de la bande de valence qui est inférieur à celui du diamant (par exemple GaN : Esc=-7,3eV) présenteraient l'inconvénient que les trous de la couche semi-conductrice 5, porteurs de charge positive, se déplacent vers le diamant 3, ce qui détériorait le fonctionnement des éléments microélectroniques. La couche diélectrique 4 constitue une barrière de potentiel qui permet d'empêcher davantage une migration des trous de la couche en matériau semi-conducteur 5 vers la couche en carbone diamant 3, à condition que le niveau supérieur Edi de la bande de valence du matériau diélectrique 4 soit inférieur au niveau supérieur Ecd de la bande de valence du carbone diamant 3.
Sur la figure 2, la couche en matériau semi-conducteur 5 est gravée pour constituer un canal 6 d'un transistor, comportant une source 7, un drain 8, un isolant de grille 9, une électrode de grille 10, des isolants latéraux 16 et des éléments de contact métalliques 17 pour la reprise de contact sur la source 7 et le drain 8. Il est possible, après gravure du matériau 5, de déposer un autre matériau semi-conducteur sur les zones du substrat où le matériau semi- conducteur 5 a été enlevé, afin de réaliser des transistors ayant un canal d'un autre type.
En variante, la source 7 et le drain 8 peuvent, par exemple, être obtenus, de manière connue, par implantation d'ions dans le matériau semi-conducteur 5, comme représenté à la figure 3.
Un procédé de réalisation d'un substrat selon l'invention comporte, de préférence, la préparation d'un premier empilement 11 , représenté à la figure 4, par dépôt, sur la base 1 , de la couche de nucléation 2, de la couche en carbone diamant 3 et de la couche diélectrique 4. Il est possible de déposer la couche en carbone diamant 3 directement sur la base 1. Cependant la présence de la couche de nucléation 2 facilite le dépôt de la couche en carbone diamant 3 sur la base 1. La couche de nucléation 2 est, par exemple, déposée par épitaxie. Dans un premier mode de réalisation, la couche de nucléation 2 est en un matériau métallique, par exemple en nickel, iridium ou platine, en vue d'évacuer le mieux possible la chaleur. Dans un deuxième mode de réalisation particulier, la couche de nucléation 2 est en alumine (Al203), de préférence monocristalline, qui présente l'avantage d'avoir une structure cristalline appropriée au dépôt du carbone diamant. Cependant, l'épaisseur de la couche de nucléation 2 en alumine est, de préférence, minimisée, afin de réduire la résistance thermique de la couche de nucléation 2. La couche de nucléation 2 peut également être en titanate de strontium (SrTi03). La couche en carbone diamant 3 est, de préférence, déposée par épitaxie sur la couche de nucléation 2. Ensuite, on fait croître la couche diélectrique 4, de préférence, par épitaxie d'un matériau à forte constante diélectrique, par exemple du SrTi03, du Al203 ou du Hf02, destiné à constituer l'isolant enterré du substrat de type semi-conducteur sur isolant. On peut également déposer la couche diélectrique 4 par dépôt chimique en phase gazeuse ou par dépôt par plasma. Dans ce cas, on planarise, de préférence, la couche en carbone diamant 3 avant de procéder à ce dépôt. La couche diélectrique 4 est, de préférence, en alumine, de préférence monocristalline. Ceci permet d'obtenir un très bon compromis entre les capacités parasites et l'évacuation de chaleur, la constante diélectrique de l'alumine étant de 10 et la conductivité thermique étant comprise entre 25 et 43W/m/K, selon le procédé de dépôt utilisé. L'alumine monocristalline a notamment une conductivité thermique de 43W/m/K. Ainsi, la chaleur produite dans les éléments microélectroniques disposés à la surface du substrat est évacuée et les capacités parasites de l'environnement des transistors sont minimisées par l'empilement constitué par la couche de nucléation 2, la couche en carbone diamant 3 et la couche diélectrique 4.
Dans un premier mode de réalisation particulier d'un procédé de réalisation du substrat, on dépose, ensuite, sur la couche diélectrique 4, le matériau semiconducteur 5 destiné à constituer des éléments microélectroniques, comme représenté à la figure 1. Le matériau 5 est, de préférence, déposé par épitaxie. Ensuite, on réalise, de manière connue, des éléments microélectroniques à partir du matériau semi-conducteur 5, comme représenté aux figures 2 et 3.
Dans un deuxième mode de réalisation particulier d'un procédé de réalisation du substrat, représenté à la figure 4, on prépare un second empilement 12, par exemple, par dépôts successifs, sur une base supplémentaire 13, d'une première couche diélectrique additionnelle 14, du matériau semi-conducteur 5 destiné à constituer des éléments microélectroniques et d'une seconde couche diélectrique additionnelle 15. Les première 14 et seconde 15 couches diélectriques additionnelles peuvent être réalisées par épitaxie d'un matériau à forte constante diélectrique. Le matériau semi-conducteur 5 peut être réalisé par épitaxie. Les premier 11 et second 12 empilements sont ensuite assemblés par collage moléculaire de la seconde couche diélectrique additionnelle 15 et de la couche diélectrique 4. En pratique, on retourne alors l'un des empilements, le second empilement 12 sur la figure 4, pour le poser sur l'autre empilement, dans des conditions de température et de pression appropriées. Ensuite, la base supplémentaire 13 est enlevée par gravure. La première couche diélectrique additionnelle 14 ayant subi la gravure de la base supplémentaire 13, elle est, de préférence, enlevée en fin de procédé, comme représenté à la figure 5.
La couche diélectrique du substrat ainsi obtenue est alors constituée par la superposition de deux couches diélectriques, plus particulièrement par la superposition de la seconde couche diélectrique additionnelle 15 et de la couche diélectrique 4, comme représenté à la figure 5.
Dans un troisième mode de réalisation particulier d'un procédé de réalisation du substrat, illustré aux figures 6 et 7, le second empilement 12 est constitué par un substrat supplémentaire semi-conducteur, massif ou non, comportant en surface un film mince 18 du matériau semi-conducteur 5 destiné à constituer des éléments microélectroniques. Ce substrat supplémentaire comporte une zone 19 enterrée fragilisée par implantation, délimitant dans ce substrat supplémentaire le film mince 18 du matériau semi-conducteur 5. Le film mince
18 peut être oxydé pour former, à sa surface, une couche 20 d'oxyde thermique, représenté à la figure 6. Comme représenté à la figure 6, les premier 11 et second 12 empilements sont assemblés par collage moléculaire de la couche diélectrique 4 et du film mince 18 comportant la couche 20. On dissocie ensuite (figure 7) le second empilement 12 au niveau de la zone 19 enterrée fragilisée, par traitement thermique et/ou mécanique, de manière à obtenir un résidu 21 du second empilement 12.
L'invention n'est pas limitée aux modes de réalisation représentés. En particulier, comme indiqué, la couche de nucléation 2 n'est pas obligatoire. On peut, pour certaines applications, polariser la base 1 et favoriser le dépôt de diamant par accélération à partir d'un gaz carboné à haute température. Le dépôt obtenu est fortement orienté et reste compatible avec de nombreuses applications, en particulier si la couche de diamant n'a qu'une fonction thermique.

Claims

Revendications
1. Substrat de type semi-conducteur sur isolant comportant successivement une base (1), une couche en carbone diamant (3), une couche en matériau diélectrique (4) et une couche en matériau semi-conducteur (5) destinée à constituer des éléments microélectroniques, substrat caractérisé en ce que le matériau diélectrique (4) est choisi de manière à ce que le niveau supérieur (Edi) de la bande de valence du matériau diélectrique (4) soit inférieur au niveau supérieur (Ecd) de la bande de valence du carbone diamant (3) et en ce que le matériau semi-conducteur (5) est choisi de manière à ce que le niveau supérieur (Esc) de la bande de valence du matériau semi-conducteur (5) soit supérieur au niveau supérieur (Ecd) de la bande de valence du carbone diamant (3).
2. Substrat selon la revendication 1 , caractérisé en ce que le matériau semiconducteur (5) est choisi parmi le silicium, le germanium et l'antimoniure d'indium.
3. Substrat selon l'une des revendications 1 et 2, caractérisé en ce que le matériau diélectrique (4) est choisi parmi l'alumine (AI203), l'oxyde de Hafnium
(Hf02) et l'oxyde de zirconium (Zr02).
4. Substrat selon la revendication 3, caractérisé en ce que la couche en matériau diélectrique (4) est en alumine monocristalline.
5. Substrat selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il comporte une couche de nucléation (2) disposée entre la base (1) et la couche en carbone diamant (3).
6. Substrat selon la revendication 5, caractérisé en ce que la couche de nucléation (2) est en un matériau métallique.
7. Substrat selon la revendication 6, caractérisé en ce que le matériau de la couche de nucléation (2) est choisi parmi le nickel, l'iridium et le platine.
8. Substrat selon la revendication 5, caractérisé en ce que la couche de nucléation (2) est en alumine.
9. Substrat selon la revendication 8, caractérisé en ce que la couche de nucléation (2) est en alumine monocristalline.
10. Substrat selon l'une quelconque des revendications 1 à 9, caractérisé en ce que la couche en matériau diélectrique (4) est constituée par la superposition de deux couches diélectriques.
11. Procédé de réalisation d'un substrat selon l'une quelconque des revendications 1 à 10, caractérisé en ce qu'il comporte la préparation d'un premier empilement (11) par : - dépôt, sur la base (1), de la couche en carbone diamant (3), et dépôt, sur la couche en carbone diamant (3), de la couche en matériau diélectrique (4).
12. Procédé selon la revendication 11 , caractérisé en ce qu'il comporte le dépôt de la couche de nucléation (2) sur la base (1), avant dépôt de la couche en carbone diamant (3).
13. Procédé selon l'une des revendications 11 et 12, caractérisé en ce qu'il comporte, après le dépôt de la couche en matériau diélectrique (4), le dépôt du matériau semi-conducteur (5) destiné à constituer des éléments microélectroniques.
14. Procédé selon l'une des revendications 11 et 12, caractérisé en ce qu'il comporte la préparation d'un second empilement (12) par dépôt, sur une base supplémentaire (13), d'une première couche diélectrique additionnelle (14), dépôt, sur la première couche diélectrique additionnelle (14), du matériau semi-conducteur (5) destiné à constituer des éléments microélectroniques, - et dépôt, sur le matériau semi-conducteur (5), d'une seconde couche diélectrique additionnelle (15), et, après préparation des premier (1 1 ) et second (12) empilements, l'assemblage des premier (11) et second (12) empilements par collage moléculaire de la seconde couche diélectrique additionnelle (15) et de la couche en matériau diélectrique (4), la base supplémentaire (13) étant ensuite éliminée par gravure.
15. Procédé selon la revendication 14, caractérisé en ce qu'il comporte l'enlèvement de la première couche diélectrique additionnelle (14).
16. Procédé selon l'une des revendications 11 et 12, caractérisé en ce que, un second empilement (12) étant constitué par un substrat supplémentaire comportant un film mince (18) du matériau semi-conducteur (5) destiné à constituer des éléments microélectroniques, le film mince (18) étant délimité par une zone (19) enterrée fragilisée par implantation, les premier (11 ) et second
(12) empilements sont assemblés par collage moléculaire du film mince (18) et de la couche en matériau diélectrique (4), le second empilement (12) étant dissocié, après collage, au niveau de la zone (19) enterrée fragilisée.
17. Procédé selon la revendication 16, caractérisé en ce qu'il comporte, avant assemblage, une oxydation thermique du film mince (18) de manière à former une couche (20) d'oxyde thermique.
EP05744615A 2004-03-25 2005-03-25 Substrat de type semi-conducteur sur isolant comportant une couche enterree en carbone diamant et procede de realisation d'un tel substrat Withdrawn EP1735828A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0403071A FR2868204B1 (fr) 2004-03-25 2004-03-25 Substrat de type semi-conducteur sur isolant comportant une couche enterree en carbone diamant
PCT/FR2005/000719 WO2005093823A1 (fr) 2004-03-25 2005-03-25 Substrat de type semi-conducteur sur isolant comportant une couche enterree en carbone diamant et procede de realisation d'un tel substrat

Publications (1)

Publication Number Publication Date
EP1735828A1 true EP1735828A1 (fr) 2006-12-27

Family

ID=34944501

Family Applications (1)

Application Number Title Priority Date Filing Date
EP05744615A Withdrawn EP1735828A1 (fr) 2004-03-25 2005-03-25 Substrat de type semi-conducteur sur isolant comportant une couche enterree en carbone diamant et procede de realisation d'un tel substrat

Country Status (4)

Country Link
US (1) US20070215941A1 (fr)
EP (1) EP1735828A1 (fr)
FR (1) FR2868204B1 (fr)
WO (1) WO2005093823A1 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263126A (ja) * 2007-04-13 2008-10-30 Oki Data Corp 半導体装置、該半導体装置の製造方法、ｌｅｄヘッド、及び画像形成装置
FR2934713B1 (fr) * 2008-07-29 2010-10-15 Commissariat Energie Atomique Substrat de type semi-conducteur sur isolant a couches de diamant intrinseque et dope
WO2020008116A1 (fr) * 2018-07-05 2020-01-09 Soitec Substrat pour un dispositif integre radioafrequence et son procede de fabrication

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276338A (en) * 1992-05-15 1994-01-04 International Business Machines Corporation Bonded wafer structure having a buried insulation layer
DE4423067C2 (de) * 1994-07-01 1996-05-09 Daimler Benz Ag Verfahren zum Herstellen eines isolierten Halbleitersubstrats
JP3728467B2 (ja) * 1995-08-04 2005-12-21 株式会社神戸製鋼所 単結晶ダイヤモンド膜の形成方法
JPH0948694A (ja) * 1995-08-04 1997-02-18 Kobe Steel Ltd 単結晶ダイヤモンド膜の形成方法
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
JP3697495B2 (ja) * 1999-09-22 2005-09-21 株式会社神戸製鋼所 ダイヤモンド紫外線発光素子
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6603156B2 (en) * 2001-03-31 2003-08-05 International Business Machines Corporation Strained silicon on insulator structures

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2005093823A1 *

Also Published As

Publication number Publication date
FR2868204A1 (fr) 2005-09-30
US20070215941A1 (en) 2007-09-20
WO2005093823A1 (fr) 2005-10-06
FR2868204B1 (fr) 2006-06-16

Similar Documents

Publication Publication Date Title
FR2806832A1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor
FR3011386A1 (fr) Transistor mos a espaceurs d'air
EP1091417A1 (fr) Procédé fabrication d'un dispositif semi-conducteur à grille enveloppante et dispositif obtenu
EP1811560A1 (fr) Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
FR2911721A1 (fr) Dispositif a mosfet sur soi
FR2838238A1 (fr) Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant
FR2916305A1 (fr) Dispositif a transistor a canal contraint.
FR3052592A1 (fr) Structure pour applications radiofrequences
EP1829100A1 (fr) Procede de report d'un circuit sur un plan de masse
EP3549172A1 (fr) Transistor à hétérojonction à structure verticale
EP0122822B1 (fr) Procédé de fabrication d'un dispositif semi-conducteur du type comprenant au moins une couche de silicium déposée sur un substrat isolant
EP1480266A2 (fr) Procédé de réalisation d'un circuit électronique intégré comprenant des composants superposés et circuit électronique intégré ainsi obtenu
EP3127142A1 (fr) Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue
EP3531444A1 (fr) Circuit intégré comprenant un substrat équipé d'une région riche en pièges, et procédé de fabrication
EP2332171B1 (fr) Procede de fabrication d'une structure semi-conductrice plan de masse enterre
JP3054862B2 (ja) ダイヤモンド状炭素膜を含むゲート絶縁膜とこれを用いた薄膜トランジスタ及びゲート絶縁膜の形成方法並びにこれらの製造方法
FR2911431A1 (fr) Procede de fabrication de structures soi a couche isolante d'epaisseur controlee
EP2795668B1 (fr) Procede de fabrication d'un empilement mos sur un substrat en diamant
EP1735828A1 (fr) Substrat de type semi-conducteur sur isolant comportant une couche enterree en carbone diamant et procede de realisation d'un tel substrat
WO2017182739A1 (fr) Dispositif avec plaques de champ segmentees
EP3903340A1 (fr) Structure de type semi-conducteur pour applications digitales et radiofréquences
EP0901158B1 (fr) Circuit intégré de puissance, procédé de fabrication d'un tel circuit et convertisseur incluant un tel circuit
EP4379801A1 (fr) Dispositif microélectronique à tenue en tension verticale améliorée
FR3080710A1 (fr) Transistor hemt et procedes de fabrication favorisant une longueur et des fuites de grille reduites
JP7342949B2 (ja) 積層体、電子素子および積層体の製造方法

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20061009

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU MC NL PL PT RO SE SI SK TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20090313

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20090924