EP1665350A1 - Verfahren zur behandlung heteroepitaktisch gewachsener halbleiterschichten auf halbleitersubstraten, halbleitersubstrat mit einer behandelten halbleiterschicht und halbleiterbauelement aus einem solchen halbleitersubstrat - Google Patents

Verfahren zur behandlung heteroepitaktisch gewachsener halbleiterschichten auf halbleitersubstraten, halbleitersubstrat mit einer behandelten halbleiterschicht und halbleiterbauelement aus einem solchen halbleitersubstrat

Info

Publication number
EP1665350A1
EP1665350A1 EP04786866A EP04786866A EP1665350A1 EP 1665350 A1 EP1665350 A1 EP 1665350A1 EP 04786866 A EP04786866 A EP 04786866A EP 04786866 A EP04786866 A EP 04786866A EP 1665350 A1 EP1665350 A1 EP 1665350A1
Authority
EP
European Patent Office
Prior art keywords
layer
semi
conductor
substrate
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP04786866A
Other languages
English (en)
French (fr)
Inventor
Wolfgang Skorupa
Dieter Panknin
Gabriel Ferro
Thoralf Gebel
Rossen Yankov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
nanoparc GmbH
Helmholtz Zentrum Dresden Rossendorf eV
Universite Claude Bernard Lyon 1
Original Assignee
nanoparc GmbH
Helmholtz Zentrum Dresden Rossendorf eV
Universite Claude Bernard Lyon 1
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by nanoparc GmbH, Helmholtz Zentrum Dresden Rossendorf eV, Universite Claude Bernard Lyon 1 filed Critical nanoparc GmbH
Publication of EP1665350A1 publication Critical patent/EP1665350A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H10P95/904—Thermal treatments, e.g. annealing or sintering of Group III-V semiconductors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3822—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering

Definitions

  • the invention relates to a method for the treatment of heteroepitaxically grown semiconductor layers on semiconductor substrates, a semiconductor substrate with a treated semiconductor layer and a semiconductor component made from such a semiconductor substrate.
  • the invention relates to a method with which it is possible to use semiconductor layers such as thin cubic SiC layers (3C- S ⁇ C) to produce with improved quality on semiconductor substrates, such as in particular silicon substrates
  • SiC exists in two main crystalline modifications, the hexagonal and the cubic the hexagonal modification, commonly referred to as ⁇ -SiC, has a large number of polytypes, of which 4H-S ⁇ C and 6H-S / C are the best known, the cubic modification has the zinc blende structure and is known as ⁇ -SiC or 3C-SiC
  • the cubic material should be given preference, since it has the highest electron mobility of all SiC polytypes in the temperature range from 300 to 1000 K.
  • carefully manufactured cubic layers should be free from certain stallographic defects, which are also unavoidable in hexagonal modifications the components produced in cubic material a lower diode threshold voltage.
  • a natural problem of 3C-SiC / Si heteroepitaxy is the lattice mismatch of approximately 20% between the two lattices, which leads to the generation of a very high density of crystallographic defects in the thin (20-40nm) 3C-SiC- Layer leads already during the initial phase of growth. These defects then lead to the formation of extensive defects as they continue to grow, which extend through the entire grown layer. These are considered to be the cause of the poor component properties compared to the components produced on hexagonal 4H or 6H SiC.
  • epitaxial layers Semiconductor layers (hereinafter referred to as epitaxial layers) on silicon substrates are known, in which the surface of the respective epitaxial layer is irradiated over the entire area with a light pulse.
  • This process creates a complex SiC / Si heterostructure in which the SiC layer consists of two regions of different crystalline quality, namely an upper one of poor quality and a lower one - directly on the silicon - of good quality with regard to the level of the defect density. Therefore, the advantage of the qualitatively better area of the SiC layer cannot be used directly for further growth. There is also considerable ripple in the layer. As a result, this complex heterostructure has a rough, uneven surface. Such inhomogeneities make in
  • the invention has for its object to provide a method by which it is possible to make the desired properties of the semiconductor substrates treated with light pulses available in the lower layer mentioned usable for the further process and to reduce the ripple of the layer or even to avoid it entirely , Furthermore, the invention is based on the object of specifying a semiconductor substrate and a semiconductor component with a heteroepitaxially grown semiconductor layer with improved properties.
  • the object is achieved by a method for treating a semiconductor substrate with the features of claim 1 or a semiconductor substrate with the features of claim 20 and a semiconductor component with the features of claim 21.
  • Advantageous embodiments of the method are the subject of the respective subclaims.
  • the method according to the invention is based on the basic idea of applying at least one auxiliary layer before the heat treatment in addition to the heat treatment already described in DE 101 27 073 A1 and removing it again after the heat treatment.
  • the method comprises: (i) the deposition of a first auxiliary layer (hereinafter referred to as the intermediate layer) of a suitable material on the substrate, (ii) then the deposition of a further auxiliary layer (hereinafter referred to as the cover layer), and
  • the auxiliary layer system can also consist of one or three or more layers of appropriate thickness or composition. It is also essential that the substrates are cleaned before the layer deposition or between the corresponding depositions. Likewise, the auxiliary layer system should be removed using suitable chemical and / or physical methods without impairing the properties of the SiC layer. DESCRIPTION OF A PREFERRED EMBODIMENT
  • a commercial, (100) -oriented Si substrate is treated with standard chemical cleaning that is common in the semiconductor industry to produce a clean surface. This can e.g. include rinsing in methanol and an HF dip to remove the natural oxide layer.
  • the formation of cavities at the 3C-SiC-Si interface is avoided by first introducing propane into the reactor and then heating the substrate at 8K / s. After carbonation is complete, the temperature is raised to 1350 ° C. at a heating rate of 4.5 K / s.
  • silane is introduced into the reactor to perform the 3C-SiC epitaxial growth.
  • the thickness of the layer thus grown is usually below 50 nm and typically 35 nm.
  • An intermediate layer of polycrystalline, amorphous or defect-rich single-crystal silicon is then deposited on the 3C-SiC layer according to (b).
  • the Si layer can be grown in the same CVD reactor as the 3C-SiC layer using silane gas at a temperature of 1000 ° C. According to the invention, the thickness of the Si layer should be in the range 0.1-1 ⁇ m.
  • a thin covering layer of SiC, SiO 2 or SiO x N ⁇ is then deposited on the intermediate layer according to (c), the general formula SiO x N ⁇ denoting the oxynitrides of silicon and here X and Y numbers between 0 and 2 (including fractions such as 0.5). The thickness of this layer should be in the range of 20 to 50 nm.
  • the typical process conditions with which the present invention is applied are as follows:
  • the duration of the light pulse which is realized by means of xenon lamps, is in the range of 1-100 ms.
  • a process with a pulse duration of 20 ms is preferably used.
  • the energy density must be sufficiently high to achieve the required effect, typically 50-200 J / cm 2 .
  • a value of 100 J / cm 2 should preferably be used.
  • Preheating is carried out using a bank of halogen lamps.
  • the preheating temperature range should be between 200 ° and 2000 ° C. A preferred value is 800 ° C.
  • the entire annealing process takes place in an inert atmosphere at normal pressure, preferably in argon gas.
  • cover layer and the intermediate layer are removed by a suitable physical and / or chemical etching procedure in order to expose the 3C-SiC layer produced with improved quality.
  • a suitable physical and / or chemical etching procedure in order to expose the 3C-SiC layer produced with improved quality.
  • wet chemical etching or reactive ion etching is used.
  • the deposited SiC layer contains microstructural defects of high density, the cause of which lies essentially in the high lattice mismatch of approximately 20% between Si and 3S-SiC. For example, studies have shown that the dislocation density is close to the
  • Interface SiC / Si is in the range from 1 ⁇ 10 11 to 1 10 12 cm "2.
  • An additional stress in the interface region is brought about by the difference in the thermal expansion coefficients of the two materials.
  • a direct treatment of the deposited 3C-SiC layer with a high defect density according to (b) with the heat treatment according to (e) without the prior deposition of the additional layers according to (c) and (d), as described in DE 101 27 073 A1 leads to a significant reduction in both the dislocation density and the accumulated tensions, but has two unwanted ones
  • the 3C-SiC layer consists of two zones of clearly different crystalline quality, the near-surface part being of poorer quality than the near-substrate part; on the other hand, the buckling effect (generation of a layer ripple) is shown to be unavoidable, although the stresses after the heat treatment according to (e) have been significantly reduced.
  • a preheating step for heating the substrate to a selected temperature, e.g. with a halogen lamp bank for a period of time which is sufficient for thermal equilibrium to be reached and thus to avoid thermal shock during the actual light pulse annealing;
  • preheating the assembly to a certain temperature is an essential part of the annealing process. As soon as the temperature of the arrangement reaches the required value, the flash lamps are activated, a light pulse produce. This then leads to a temperature jump on the top of the arrangement.
  • the light pulse generated by the xenon lamp arrangement is directed onto the substrate material, irradiates its near surface and selectively influences regions located therein.
  • the energy deposited by the light pulse leads to an extremely fast thermal process on the top of the substrate, whereby high temperatures for effective periods of time in the millisecond range are reached in the processed region until the thermal compensation has taken place after the end of the light pulse.
  • the intermediate layer consisting of Si is melted and brought into the liquid state.
  • the upper part of the thin 3C-SiC layer is then dissolved and, with the end of the light pulse, is cooled, causing the liquid to solidify
  • a controlled directed and selective melting of the layer can be achieved by appropriate selection of the parameters of the heat treatment.
  • the resulting thin SiC layer with significantly improved quality can serve as a seed for the further epitaxial growth of a thick (up to 10 ⁇ m) 3C-SiC layer.
  • the possibility of producing such layers in turn simplifies the development of (100) -oriented 3C-SiC substrates.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Behandlung heteroepitaktischer gewachsener Halbleiterschichten (Epitaxieschichten) auf Halbleitersubstraten, ein Halbleitersubstrat mit einer behandelten Halbleiterschicht und ein Halbleiterbauelement aus einem solchen Halbleitersubstrat. Es ist bekannt, Epitaxieschichten auf einem Substraten einer Wärmebehandlung zu unterziehen. Allerdings entstehen dabei komplexe Heterostrukturen mit zwei Bereichen unterschiedlicher kristalliner Qualität, die zudem rauhe, unebene Oberflächen besitzen. Um die Qualität der Epitaxieschicht deutlich zu erhöhen, schlägt die Erfindung vor, daß vor der Wärmebehandlung wenigstens eine Hilfsschicht auf die Epitaxieschicht aufgebracht wird und daß die wenigstens eine Hilfsschicht nach der Wärmebeahndlung wieder entfernt wird.

Description

VERFAHREN ZUR BEHANDLUNG HETEROEPITAKTISCH GEWACHSENER HALBLEITERSCHICHTEN AUF HALBLEITERSUBSTRATEN, HALBLEITERSUBSTRAT MIT EINER BEHANDELTEN HALBLEITERSCHICHT UND HALBLEITERBAUELEMENT AUS EINEM SOLCHEN HALBLEITERSUBSTRAT
TECHNISCHES GEBIET DER ERFINDUNG
Die Erfindung betrifft ein Verfahren zur Behandlung heteroepitaktisch gewachsener Halbleiterschichten auf Halbleitersubstraten, ein Halbleitersubstrat mit einer behandelten Halbleiterschicht und ein Halbleiterbauelement aus einem solchen Halbleitersubstrat Insbesondere betrifft die Erfindung ein Verfahren, mit dem es möglich wird, Halbleiterschichten wie insbesondere dünne kubische SiC-Schichten (3C-SιC) mit verbesserter Qualität auf Halbleitersubstraten wie insbesondere Siliziumsubstraten zu erzeugen
HINTERGRUND DER ERFINDUNG
Die Eignung von SiC für die Verwendung in elektronischen Bauelementen zum Einsatz bei hohen Temperaturen, hoher Leistung und hohen Frequenzen ist in der Halbleitertechnologie bestens bekannt
SiC existiert in zwei kristallinen Hauptmodifikationen, der hexagonalen und der kubischen die hexagonale Modifikation, allgemein als α-SiC bezeichnet, hat eine große Zahl von Polytypen, wovon 4H-SιC und 6H-S/C die bekanntesten sind, die kubische Modifikation hat die Zinkblendestruktur und ist als ß-SiC oder 3C- SiC bekannt
Rein theoretisch sollte dem kubischen Material der Vorzug gegeben werden, da es die höchste Elektronenbeweglichkeit aller SiC-Polytypen im Temperaturbereich von 300 bis 1000 K hat Darüber hinaus sollten sorgfaltig hergestellte kubische Schichten frei von bestimmten kπstallografischen Defekten sein, die in hexagonalen Modifikationen unvermeidlich sind Ebenso zeigen die in kubischem Material erzeugten Bauelemente eine niedrigere Dioden-Einsatzspannung. Nachteilig ist allerdings, daß kubisches Material in Form von einkristallinen Substraten hoher Qualität und ausreichender Größe noch nicht kommerziell verfügbar ist.
Die nach heutigem Kenntnisstand vielversprechendste Technik für die Erzeugung von 3C-SiC ist das heteroepitaktische CVD-Wachstum auf einkristallinen, (100)-orientierten Si-Substraten, da es sich bei letzteren um Material exzellenter Qualität mit vergleichsweise niedrigen Kosten handelt. Bis jetzt sind aber alle Versuche zur Erzeugung von 3C-SiC/Si-Substraten ausreichender Größe nicht erfolgreich gewesen.
Ein in der Natur der Sache liegendes Problem der 3C-SiC/Si-Heteroepitaxie ist die Gitterfehlanpassung von ca. 20% zwischen den beiden Gittern, die zur Erzeugung einer sehr hohen Dichte kristallografischer Defekte in der dünnen (20-40nm) 3C-SiC- Schicht schon während der Anfangsphase des Wachstums führt. Diese Defekte führen dann während des weiteren Wachstums zur Ausbildung ausgedehnter Defekte, die sich durch die gesamte aufgewachsene Schicht ziehen. Diese werden als Ursache für die schlechten Bauelementeigenschaften gegenüber den auf hexagonalem 4H-oder 6H-SiC hergestellten Bauelementen angesehen.
Aus der DE 101 27 073 A1 ist ein Verfahren zur Behandlung heteroepitaktischer
Halbleiterschichten (im folgenden Epitaxieschichten genannt) auf Siliziumsubstraten bekannt, bei dem die Oberfläche der jeweiligen Epitaxieschicht ganzflächig mit einem Lichtimpuls bestrahlt wird. Dieses Verfahren erzeugt eine komplexe SiC/Si- Heterostruktur, in welcher die SiC-Schicht aus zwei Bereichen unterschiedlicher kristalliner Qualität besteht, nämlich einer oberen von minderer Qualität und einer unteren - direkt auf dem Silizium - von guter Qualität hinsichtlich der Höhe der Defektdichte. Deshalb kann der Vorteil des qualitativ besseren Bereiches der SiC- Schicht nicht direkt für das weitere Wachstum genutzt werden. Außerdem kommt es zu einer erheblichen Welligkeit in der Schicht. Diese komplexe HeteroStruktur besitzt in der Folge eine rauhe, unebene Oberfläche. Solche Inhomogenitäten machen in
Verbindung mit der vorher beschriebenen besseren SiC-Teilschicht unterhalb der schlechteren die resultierenden HeteroStrukturen für die nachfolgende epitaktische Abscheidung und Bauelementerzeugung ungeeignet. Andererseits ist ein Entfernen nur der oberen Schicht nicht möglich. Somit kann die untere Schicht mit ihren gewünschten Eigenschaften nicht wirksam werden. OFFENBARUNG DER ERFINDUNG
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem es möglich ist, die in der genannten unteren Schicht vorhandenen gewünschten Eigenschaften der mit Lichtimpulsen behandelten Halbleitersubstrate für den weiteren Prozeß verwertbar zu machen und die Welligkeit der Schicht zu verringern oder sogar gänzlich zu vermeiden. Des weiteren liegt der Erfindung die Aufgabe zugrunde, ein Halbleitersubstrat und ein Halbleiterbauelement mit einer heteroepitaktisch aufgewachsenen Halbleiterschicht mit verbesserten Eigenschaften anzugeben.
Die Aufgabe wird gelöst von einem Verfahren zur Behandlung eines Halbleitersubstrats mit den Merkmalen des Anspruchs 1 bzw. einem Halbleitersubstrat mit den Merkmalen des Anspruchs 20 und einem Halbleiterbauelement mit den Merkmalen des Anspruchs 21. Vorteilhafte Durchführungsformen des Verfahrens sind Gegenstand der jeweiligen Unteransprüche.
Das erfindungsgemäße Verfahren basiert auf dem Grundgedanken, über die bereits in der DE 101 27 073 A1 beschriebene Wärmebehandlung hinaus wenigstens eine Hilfsschicht vor der Wärmebehandlung aufzubringen und diese nach der Wärmebehandlung wieder zu entfernen.
Bei einer bevorzugten Durchführungsform umfaßt das Verfahren: (i) die Abscheidung einer ersten Hilfsschicht (im weiteren Zwischenschicht genannt) eines geeigneten Materials auf dem Substrat, (ii) darauf die Abscheidung einer weiteren Hilfsschicht (im weiteren Abdeckschicht genannt), sowie
(iii) die Entfernung der Abdeckschicht sowie der Zwischenschicht, um eine Epitaxieschicht mit dann verbesserter Kristallqualität freizulegen.
Erfindungsgemäß kann das Hilfsschichtsystem aber auch aus einer oder drei und mehr Schichten entsprechender Dicke bzw. Zusammensetzung bestehen. Wesentlich ist weiterhin, daß vor der Schichtabscheidung bzw. zwischen den entsprechenden Abscheidungen eine Reinigung der Substrate erfolgt. Ebenso soll die Entfernung des Hilfsschichtsystems mit geeigneten chemischen und/oder physikalischen Verfahren ohne Beeinträchtigung der Eigenschaften der SiC-Schicht erfolgen. BESCHREIBUNG EINER BEVORZUGTEN AUSFÜHRUNGSFORM
Im folgenden wird die Erfindung rein beispielhaft und nicht beschränkend am Beispiel der Herstellung einer 3C-SiC-Si-Heterostruktur auf einem Halbleitersubstrat näher erläutert.
(a) Ein kommerzielles, (100)-orientiertes Si-Substrat wird mit einer in der Halbleiterindustrie üblichen chemischen Standardreinigung zur Erzeugung einer sauberen Oberfläche behandelt. Das kann z.B. die Spülung in Methanol und einen HF- Dip zur Entfernung der natürlichen Oxidschicht umfassen.
(b) Das optimierte CVD-Wachstum einer dünnen 3C-SiC-Schicht auf Si erfolgt entsprechend der Beschreibung von T. Chassange et al. in Thin Solid Films 402 (2002) 83. In diesem Fall wird die Ausgangsschicht bei Atmosphärendruck in einem vertikalen Kaltwand-Reaktor unter Verwendung von Silan (1% in H2) und Propan (5% in H2) als Reaktionsgase und gereinigtem H2 als Trägergas gewachsen. Der Wachstumsprozeß umfaßt die Karbonisierung des Si-Substrates bei 1150°C unter Verwendung eines Gemisches von H2 (12 slm) und Propan (C3H8, 12 sccm) für 10 min.
Die Bildung von Hohlräumen an der 3C-SiC-Si Grenzfläche wird dadurch vermieden, daß zuerst Propan in den Reaktor eingeleitet wird und danach die Aufheizung des Substrates mit 8K/s erfolgt. Nach Abschluß der Karbonisierung wird die Temperatur auf 1350°C mit einer Heizrate von 4,5 K/s erhöht.
Danach wird Silan in den Reaktor eingeleitet, um das epitaktische 3C-SiC-Wachstum durchzuführen. Die Dicke der so gewachsenen Schicht ist üblicherweise unter 50 nm und typischerweise 35 nm.
(c) Danach wird eine Zwischenschicht aus polykristallinem, amorphem oder defektreichem einkristallinem Silizium auf der 3C-SiC-Schicht nach (b) abgeschieden. Die Si-Schicht kann in demselben CVD-Reaktor wie die 3C-SiC-Schicht aufgewachsen werden, wobei Silangas bei einer Temperatur von 1000°C verwendet werden kann. Die Dicke der Si-Schicht sollte erfindungsgemäß im Bereich 0,1 - 1 μm liegen. (d) Danach wird eine dünne Abdeckschicht aus SiC, SiO2 oder SiOxNγ auf die Zwischenschicht nach (c) abgeschieden, wobei die allgemeine Formel SiOxNγ die Oxynitride des Siliziums bezeichnet und hier X und Y Zahlen zwischen 0 und 2 (einschließlich Bruchzahlen wie z.B. 0,5) bedeuten. Die Dicke dieser Schicht sollte im Bereich von 20 bis 50 nm liegen.
(e) Nachfolgend wird die Wärmebehandlung mit Vorheizung und Lichtimpuls in bekannter Weise an der vorher beschriebenen Schichtstruktur durchgeführt.
Die typischen Prozeßbedingungen, mit welchen die gegenwärtige Erfindung angewendet wird, sind wie folgt: Die Dauer des Lichtimpulses, der mittels Xenon- Lampen realisiert wird, ist im Bereich von 1-100 ms. Vorzugsweise wird ein Prozeß mit einer Pulsdauer von 20 ms verwendet. Die Energiedichte muß genügend hoch sein, um den geforderten Effekt zu erreichen, typischerweise 50-200 J/cm2. Vorzugsweise sollte ein Wert von 100 J/cm2 verwendet werden.
Die Vorheizung erfolgt mittels einer Bank von Halogenlampen. Der Bereich der Vorheiztemperatur sollte zwischen 200° und 2000°C liegen. Ein bevorzugter Wert ist 800°C. Der gesamte Temperprozeß erfolgt in inerter Atmosphäre bei Normaldruck, vorzugsweise in Argongas.
(f) Schließlich werden die Abdeckschicht und die Zwischenschicht durch eine geeignete physikalische und/oder chemische Ätzprozedur entfernt, um die mit verbesserter Qualität erzeugte 3C-SiC-Schicht freizulegen. Typischerweise wird naßchemisches Ätzen oder reaktives lonenätzen angewendet.
Nach dem Abschluß von Schritt (b) enthält die abgeschiedene SiC-Schicht mikrostrukturelle Defekte hoher Dichte, deren Ursache wesentlich in der hohen Gitterfehlanpassung von ca. 20% zwischen Si und 3S-SiC liegen. Beispielsweise haben Untersuchungen gezeigt, daß die Versetzungsdichte in der Nähe der
Grenzfläche SiC/Si im Bereich von 1 χ1011 bis 1 1012 cm"2 liegt. Eine zusätzliche Spannung in der Grenzflächenregion wird durch den Unterschied der thermischen Ausdehnungskoeffizienten der beiden Materialien bewirkt. Eine direkte Behandlung der abgeschiedenen 3C-SiC-Schicht mit hoher Defektdichte nach (b) mit der Wärmebehandlung nach (e) ohne die vorherige Abscheidung der zusätzlichen Schichten nach (c) und (d), wie dies in der DE 101 27 073 A1 beschrieben wird, führt zu einer deutlichen Reduzierung sowohl der Versetzungsdichte als auch der akkumulierten Spannungen, hat allerdings zwei ungewollte
Konsequenzen: zum einen besteht die 3C-SiC-Schicht aus zwei Zonen deutlich unterschiedlicher kristalliner Qualität, wobei der oberflächennahe Teil von schlechterer Qualität als der substratnahe Teil ist; zum anderen zeigt sich der Buckling-Effekt (Erzeugung einer Schichtwelligkeit) als unvermeidbar, obwohl die Spannungen nach der Wärmebehandlung gemäß (e) deutlich reduziert worden sind.
Die oben angeführten Nachteile des Standes der Technik werden jetzt durch die Einführung der Zwischenschicht aus Silizium nach Schritt (c) beseitigt. Die Rolle dieser Schicht wird aus der folgenden Beschreibung deutlich. Die Funktion der Abdeckschicht nach (d) dient der Vermeidung der Inselbildung der Zwischenschicht bzw. ihrer
Verdampfung während des Temperprozesses.
Die Qualität der resultierenden 3C-SiC-Schichten hängt entscheidend von der Wärmebehandlung nach (e) ab. Dieser Prozeß umfaßt drei Schritte:
(i) einen Vorheizschritt für das Aufheizen des Substrates auf eine ausgewählte Temperatur, z.B. mit einer Halogenlampen-Bank für eine Zeitdauer, die für das Erreichen des thermischen Gleichgewichtes ausreichend ist und damit einen thermischen Schock während der eigentlichen Lichtimpuls-Temperung vermeiden soll;
(ii) den eigentlichen Ausheilschritt mittels Lichtimpuls bei einer höheren Temperatur und einer deutlich kürzeren Zeit und einen Abkühlschritt, währenddessen Prozesse wie Streßausgleich, Erstarrung und Rekristallisation stattfinden können.
Es sei betont, daß die Vorheizung der Anordnung auf eine bestimmte Temperatur ein wesentlicher Teil des Temperprozesses ist. Sobald die Temperatur der Anordnung den geforderten Wert erreicht, werden die Blitzlampen aktiviert, einen Lichtimpuls zu erzeugen. Dieser führt dann zu einem Temperatursprung auf der Oberseite der Anordnung.
Der von der den Xenonlampen-Anordnung generierte Lichtimpuls ist auf das Substratmaterial gerichtet, bestrahlt dessen nahe Oberfläche und beeinflußt selektiv darin befindliche Regionen. Die durch den Lichtimpuls deponierte Energie führt zu einem extrem schnellen thermischen Prozeß auf der Substratoberseite, wobei in der bearbeiteten Region hohe Temperaturen für effektive Zeitdauern im Millisekunden- Bereich erreicht werden, solange bis der thermische Ausgleich nach dem Ende des Lichtimpulses stattgefunden hat.
Dabei wird erfindungsgemäß die aus Si bestehende Zwischenschicht aufgeschmolzen und in den flüssigen Zustand versetzt. Entsprechend dem Si-SiC Phasendiagramm erfolgt nun ein Auflösen des oberen Teils der dünnen 3C-SiC-Schicht und mit dem Ende des Lichtimpulses eine Abkühlung, wobei es zur Erstarrung des flüssigen
Bereiches und damit einhergehend einer epitaktischen Rekristallisation kommt.
Infolge des eben beschriebenen Prozesses wird eine 3C-SiC-Schicht erzeugt, deren oberer Teil von deutlich besserer Qualität als der der Ausgangsschicht ist.
Ein kontrolliert gerichtetes und selektives Schmelzen der Schicht kann durch zweckgerichtete Wahl der Parameter der Wärmebehandlung erreicht werden.
Die resultierende dünne SiC-Schicht mit deutlich verbesserter Qualität kann als Keim für das weitere epitaktische Wachstum einer dicken (bis zu 10 μm) 3C-SiC-Schicht dienen. Die Möglichkeit der Herstellung solcher Schichten vereinfacht wiederum die Entwicklung von (100)-orientierten 3C-SiC-Substraten.
Während der offengelegte grundsätzliche Aspekt der Erfindung im Zusammenhang mit der Erzeugung einer dünnen 3C-SiC-Schicht beschrieben wurde, ergibt sich für die mit dem Fachgebiet Vertrauten sofort, daß andere epitaktische Schichten wie Galliumnitrid (GaN) unter Verwendung der hier beschriebenen Verfahren ebenso aufgewachsen werden können. In ähnlicher Weise ist das Verfahren auf andere heteroepitaktische Schicht/Schicht bzw. Schicht/Substrat-Systeme erweiterbar.

Claims

PATENTANSPRÜCHE
1. Verfahren zur Behandlung eines Halbleitersubstrats mit einer heteroepitaktisch aufgewachsenen Halbleiterschicht (Epitaxieschicht), wobei das Halbleitersubstrat einer schnellen Aufheizung insbesondere mittels starker Lichtimpulse unterzogen wird, dadurch gekennzeichnet, daß vor der schnellen Aufheizung wenigstens eine Hilfsschicht auf die Epitaxieschicht aufgebracht wird und daß die wenigstens eine Hilfsschicht nach erfolgter Aufheizung wieder entfernt wird.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, daß die Epitaxieschicht aus einem Halbleitermaterial der allgemeinen Formel AxBy besteht, insbesondere aus SiC, GaN, ZnO und vorzugsweise 3C-SiC.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleitersubstrat aus Silizium besteht.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß wenigstens zwei Hilfsschichten auf die Epitaxieschicht aufgebracht werden, und zwar zunächst eine direkt auf der Oberfläche der Epitaxieschicht liegende sogenannte Zwischenschicht und eine auf der Zwischenschicht liegende Abdeckschicht.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Zwischenschicht aus einem Material besteht, daß zumindest ein Element des Materials enthält, aus dem die Epitaxieschicht besteht, und zwar vorzugsweise in amorpher, polykristalliner oder defektreicher einkristalliner Form.
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Zwischenschicht aus Silizium besteht.
7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die Zwischenschicht eine Dicke von 0,1 bis 1 μm besitzt.
8. Verfahren nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß das Material der Abdeckschicht aus einem Material besteht, das aus der Gruppe der folgenden Materialien ausgewählt ist: das Halbleitermaterial der Epitaxieschicht in amorpher oder polykristalliner Form, SiC, Siliziumdioxid oder Sliziumoxynitrid.
9. Verfahren nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß die Abdeckschicht eine Dicke von weniger als 100 nm, vorzugsweise eine Dicke von 20 bis 50 nm aufweist.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die
Hilfsschicht/Hilfschichten durch wenigstens einen chemischen und/oder physikalischen Ätzprozeß entfernt werden, insbesondere durch naßchemisches Ätzen und/oder reaktives lonenätzen.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die schnelle Aufheizung derart erfolgt, daß es insbesondere im Bereich der Grenze zwischen dem Substrat und der Epitaxieschicht zu einem Schmelzen kommt.
12. Verfahren nach einem der Ansprüche 1 bis 1 1, dadurch gekennzeichnet, daß es die folgenden Schritte umfaßt: Reinigen der Oberfläche des Substrates, epitaktisches Aufwachsen einer Halbleiterschicht (Epitaxieschicht) auf dem Substrat, Aufbringen einer ersten Hilfsschicht (Zwischenschicht) auf der Epitaxieschicht, - Aufbringen einer zweiten Hilfsschicht (Abdeckschicht) auf der Zwischenschicht, Tempern des Substrates und der Schichten mittels starker Lichtimpulse, Entfernen der beiden Hilfsschichten.
13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß das Substrat vor der schnellen Aufheizung und nach dem Aufbringen der wenigstens einen Hilfsschicht einer Vorerwärmung unterzogen wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Vorerwärmung auf eine Temperatur von 200 bis 1100 °C erfolgt.
15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß die schnelle Aufheizung mittels Blitzlichtlampen erfolgt, wobei wenigstens ein Blitz weißen Lichts hoher Energiedichte derart auf das Substrat gerichtet wird, das es zu einer selektiven lokalen Erwärmung in bestimmten Regionen kommt.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß der Lichtblitz eine Dauer im Bereich von 1 bis 100 ms, vorzugsweise von 20 ms hat.
17. Verfahren nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß der Lichtblitz eine Energiedichte im Bereich von 50 J/cm2 bis 200 J/cm2, vorzugsweise von
100 J/cm2 hat.
18. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß die schnelle Erwärmung auf eine Spitzentemperatur im Bereich von 800 bis 2000 °C erfolgt.
19. Verfahren nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, daß die schnelle Erwärmung derart erfolgt, daß ein lokales selektives Schmelzen im Bereich der Grenze zwischen der Epitaxieschicht und dem Substrat hervorgerufen wird begleitet von einer zumindest partiellen Auflösung des oberen Bereichs der wenigstens einen Hilfsschicht, insbesondere der Abdeckschicht.
20. Verfahren nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, daß die Epitaxieschicht eine Dicke von etwa 100 nm oder weniger besitzt.
21. Halbleitersubstrat mit einer epitaktisch aufgewachsenen Halbleiterschicht schicht (Epitaxieschicht), dadurch gekennzeichnet, daß das Substrat einem Verfahren nach einem der Ansprüche 1 bis 20 unterzogen wurde.
22. Halbleiterbauelement, dadurch gekennzeichnet, daß es unter Verwendung eines Halbleitersubstrat nach Anspruch 21 hergestellt ist.
EP04786866A 2003-09-27 2004-09-27 Verfahren zur behandlung heteroepitaktisch gewachsener halbleiterschichten auf halbleitersubstraten, halbleitersubstrat mit einer behandelten halbleiterschicht und halbleiterbauelement aus einem solchen halbleitersubstrat Withdrawn EP1665350A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10344986A DE10344986B4 (de) 2003-09-27 2003-09-27 Verfahren zur Erzeugung verbesserter heteroepitaktischer gewachsener Siliziumkarbidschichten auf Siliziumsubstraten
PCT/DE2004/002153 WO2005031825A1 (de) 2003-09-27 2004-09-27 Verfahren zur behandlung heteroepitaktisch gewachsener halbleiterschichten auf halbleitersubstraten, halbleitersubstrat mit einer behandelten halbleiterschicht und halbleiterbauelement aus einem solchen halbleitersubstrat

Publications (1)

Publication Number Publication Date
EP1665350A1 true EP1665350A1 (de) 2006-06-07

Family

ID=34384315

Family Applications (1)

Application Number Title Priority Date Filing Date
EP04786866A Withdrawn EP1665350A1 (de) 2003-09-27 2004-09-27 Verfahren zur behandlung heteroepitaktisch gewachsener halbleiterschichten auf halbleitersubstraten, halbleitersubstrat mit einer behandelten halbleiterschicht und halbleiterbauelement aus einem solchen halbleitersubstrat

Country Status (3)

Country Link
EP (1) EP1665350A1 (de)
DE (1) DE10344986B4 (de)
WO (1) WO2005031825A1 (de)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3279842D1 (en) * 1981-04-16 1989-08-31 Massachusetts Inst Technology Lateral epitaxial growth by seeded solidification
US5306662A (en) * 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP4406995B2 (ja) * 2000-03-27 2010-02-03 パナソニック株式会社 半導体基板および半導体基板の製造方法
US20020157596A1 (en) * 2001-04-30 2002-10-31 Stockman Stephen A. Forming low resistivity p-type gallium nitride
US6653166B2 (en) * 2001-05-09 2003-11-25 Nsc-Nanosemiconductor Gmbh Semiconductor device and method of making same
DE10127073A1 (de) * 2001-06-02 2002-12-12 Rossendorf Forschzent Verfahren zur Behandlung heteroepitaktischer Halbleiterschichten auf Siliziumsubstraten
US20030015760A1 (en) * 2001-07-20 2003-01-23 Motorola, Inc. Structure and process for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same including a combined anneal of CMOS and compound semiconductor regions

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2005031825A1 *

Also Published As

Publication number Publication date
WO2005031825A1 (de) 2005-04-07
DE10344986B4 (de) 2008-10-23
DE10344986A1 (de) 2005-04-28

Similar Documents

Publication Publication Date Title
DE602004003910T2 (de) Pufferstruktur für Heteroepitaxie auf einem Siliciumsubstrat
DE60004722T2 (de) Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats
DE3587377T2 (de) Verfahren zur herstellung von halbleiteranordnungen unter verwendung von silizium-auf- isolator techniken.
DE4029060C2 (de) Verfahren zur Herstellung von Bauteilen für elektronische, elektrooptische und optische Bauelemente
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
WO1999038201A1 (de) Verfahren zur herstellung einer einkristallinen schicht auf einem nicht gitterangepassten substrat, sowie eine oder mehrere solcher schichten enthaltendes bauelement
DE112016005028T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE102007011347A1 (de) Nitridhalbleitereinkristallfilm
DE102007023041A1 (de) Polykristalliner Siliciumstab für das Zonenziehen und ein Verfahren zu dessen Herstellung
EP1014431A2 (de) Verfahren zur Herstellung epitaktischer Silizium-Germaniumschichten
EP1160360A1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE102005042587A1 (de) Verfahren und Vorrichtung zur Herstellung eines auf Galliumnitrid basierenden Einzelkristallsubstrats
DE112015005134T5 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats und Siliziumkarbid-Epitaxiesubstrat
DE112019002977T5 (de) Verfahren zur herstellung eines gan-schichtsubstrats
DE102012217631B4 (de) Optoelektronisches Bauelement mit einer Schichtstruktur
DE2153862C3 (de)
DE102018213437B4 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung von Hydrid-Gasphasenepitaxie
DE102009019281B4 (de) Oberflächenbehandlungsverfahren für Gruppe-III-Nitrid-Halbleiter und Verfahren zum Herstellen desselben
DE112018002163T5 (de) Verfahren zur Herstellung eines Silicium-Einkristalls, Verfahren zur Herstellung eines epitaktischen Silicium-Wafers, Silicium-Einkristall, und epitaktischer Silicium-Wafer
DE102018213434B4 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung der Multiionimplantation
DE10393440T5 (de) Verfahren zum Behandeln von Halbleitermaterial
DE60303014T2 (de) Zwischenprodukt für die Herstellung von optischen, elektronischen oder optoelektronischen Komponenten
DE69515162T2 (de) Verfahren zur Herstellung von einkristallinem Material und Verbundmaterial für dieses Verfahren
DE102004010377A1 (de) Herstellung von Substratwafern für defektarme Halbleiterbauteile, ihre Verwendung, sowie damit erhaltene Bauteile
EP1665350A1 (de) Verfahren zur behandlung heteroepitaktisch gewachsener halbleiterschichten auf halbleitersubstraten, halbleitersubstrat mit einer behandelten halbleiterschicht und halbleiterbauelement aus einem solchen halbleitersubstrat

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20060410

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PL PT RO SE SI SK TR

DAX Request for extension of the european patent (deleted)
RIN1 Information on inventor provided before grant (corrected)

Inventor name: PANKNIN, DIETER

Inventor name: GEBEL, THORALF

Inventor name: FERRO, GABRIEL

Inventor name: YANKOV, ROSSEN

Inventor name: SKORUPA, WOLFGANG

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: FORSCHUNGSZENTRUM DRESDEN - ROSSENDORF E.V.

Owner name: UNIVERSITE CLAUDE BERNARD - LYON 1

Owner name: NANOPARC GMBH

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: UNIVERSITE CLAUDE BERNARD - LYON 1

Owner name: NANOPARC GMBH

Owner name: FORSCHUNGSZENTRUM DRESDEN - ROSSENDORF E.V.

17Q First examination report despatched

Effective date: 20090716

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: UNIVERSITE CLAUDE BERNARD - LYON 1

Owner name: NANOPARC GMBH

Owner name: HELMHOLTZ-ZENTRUM DRESDEN - ROSSENDORF E.V.

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20120403