EP1629597A2 - Schaltnetzteil mit einer schaltungsanordnung zur verbesserung des abschaltverhaltens eines schalttransistors - Google Patents

Schaltnetzteil mit einer schaltungsanordnung zur verbesserung des abschaltverhaltens eines schalttransistors

Info

Publication number
EP1629597A2
EP1629597A2 EP04739302A EP04739302A EP1629597A2 EP 1629597 A2 EP1629597 A2 EP 1629597A2 EP 04739302 A EP04739302 A EP 04739302A EP 04739302 A EP04739302 A EP 04739302A EP 1629597 A2 EP1629597 A2 EP 1629597A2
Authority
EP
European Patent Office
Prior art keywords
transistor
switching transistor
power supply
switching
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP04739302A
Other languages
English (en)
French (fr)
Inventor
Günther Bergk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Braun GmbH
Original Assignee
Braun GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Braun GmbH filed Critical Braun GmbH
Publication of EP1629597A2 publication Critical patent/EP1629597A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches

Definitions

  • Switched-mode power supply with a circuit arrangement for improving the switch-off behavior of a switching transistor
  • the invention relates to a switching power supply with a circuit arrangement for improving the switch-off behavior of a switching transistor, for example a circuit breaker in a choke converter.
  • a switching transistor has a parasitic capacitance between its control terminal and a further terminal, for example a parasitic gate capacitance between gate and source in a field effect transistor or a parasitic base capacitance between the base and the emitter in a bipolar transistor. If the switching transistor is switched from the conductive state to the blocking state by a corresponding control voltage at its control connection, the current flow between the main electrodes, source and drain or emitter and collector, is only interrupted with a certain delay because the control voltage is only in the Parasitic capacity must eliminate stored carriers. During this delay time, power is consumed that reduces the efficiency of the switching process.
  • a switching power supply which has a circuit arrangement with a pair of complementary transistors, the main current path of one complementary transistor being connected in parallel with the parasitic capacitance of the switching transistor, and this complementary transistor being controllable by the other complementary transistor.
  • This switching power supply has a relatively complex control for the other complementary transistor.
  • This object is achieved in a circuit arrangement with a pair of complementary transistors, in which one complementary transistor can be driven by the other complementary transistor in order to short-circuit the parasitic capacitance of the switching transistor, in that a control circuit capacitively drives the other complementary transistor.
  • the invention is explained below using an exemplary embodiment for a choke converter, which is shown in the single drawing. Further configurations are described in the description.
  • the figure shows a throttle converter known per se, which has a switching transistor T4, a diode D1, a choke L1, a control transistor T3 for the switching transistor T4 and a control circuit for the control transistor T3, which is only shown schematically.
  • the control transistor T3 is a field effect transistor, the control connection of which is connected to the output of the control circuit (point A), which can emit a positive control voltage V3 with respect to ground.
  • the other two connections of the control transistor T3 are connected to ground or via a fifth resistor R5 to the control connection of the switching transistor T4, which is also a field effect transistor.
  • the two other connections of the switching transistor T4 are connected to the positive pole of a supply voltage source VI referenced to ground or to the cathode of the diode D1, which is also connected to one end of the choke L1.
  • the anode of diode D1 is connected to ground.
  • the output voltage V2 of the choke converter which is related to ground, can be tapped.
  • the circuit arrangement also shown in the figure for improving the switch-off behavior of the switching transistor T4 of the choke converter contains two complementary transistors, namely an npn transistor T1 and a pnp transistor T2.
  • the base of the npn transistor T1 is connected to ground, and the emitter of the npn transistor T1 is connected to ground on the one hand via a first resistor R1 and on the other hand via a capacitor C1 to point A, i.e. the output of the control circuit.
  • the collector of the NPN transistor T1 is connected to the base of the PNP transistor T2 via a second resistor R2.
  • the base of the pnp transistor T2 is also connected via a third resistor R3 to the positive pole of the supply voltage source V1 and the emitter of the pnp transistor T2.
  • the collector of the pnp transistor T2 is connected on the one hand to the control terminal of the switching transistor T4 and on the other hand via a fourth resistor R4 to the positive pole of the supply voltage source V1.
  • the operation of this circuit is briefly described below. Since the base of the npn transistor T1 is grounded, the npn transistor T1 is only then switched when the emitter of the npn transistor T1 is at a sufficiently negative potential. This can be generated by means of the first resistor R1 (emitter resistance of the npn transistor T1) only by the falling edge of a pulse which is applied to the emitter of the npn transistor T1 via the capacitor C1. The npn transistor T1 remains blocked on the positive edge of a pulse.
  • a positive control voltage V3 present at the output (point A) of the control circuit is switched off, whereupon the control transistor T3 blocks and the capacitor C1 discharges via the emitter resistor R1.
  • This discharge current briefly generates an adequately negative potential at the emitter of the npn transistor T1, which is therefore briefly conductive and thus the pnp transistor T2 is briefly overdriven, ie switched through.
  • the parasitic capacitance of the switching transistor T4 is short-circuited for a short time via the pnp transistor T2, which results in a very rapid discharge of the gate capacitance in the case of a field-effect transistor or a very rapid removal of the charge carriers in the base in the case of a bipolar transistor.
  • This capacitive control of the npn transistor T1 has a high efficiency because the npn transistor T1 is almost always switched off and therefore does not consume any current.
  • a short pulse by which the capacitor C1 is recharged is sufficient on the emitter side.
  • the fourth resistor R4 serves as a gate terminating resistor for the switching transistor T4.
  • the third resistor R3 serves as a base terminating resistor for the pnp transistor T2.
  • the fifth resistor R5 limits the collector current of the pnp transistor T2 or drain current of the control transistor T3 at the overlapping switching edges of the control transistor T3 and the pnp transistor T2.
  • the degree of clipping of the pnp transistor T2 can be set by suitable dimensioning of the second resistor R2.
  • the switching transistor does not consist of a field effect transistor but of a bipolar transistor or an IGBT.
  • the second and / or fifth resistor are missing.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zur Verbesserung des Abschaltverhaltens eines Schalttransistors (T4). Sie enthält ein Paar komplementärer Transistoren (T1, T2), wobei die parasitäre Kapazität des Schalttransistors (T4) parallel zur Hauptstromstrecke des einen Transistors (T2) geschaltet ist, und dieser Transistor (T2) durch den anderen Transistor (T1) ansteuerbar ist. Bei einem mit dieser Schaltungsanordnung ausgerüsteten Schaltnetzteil kann die Steuerschaltung für den Schalttransistor (T4) auf einem im Vergleich zum Schalttransistor (T4) niedrigen Potential (Punkt A) arbeiten und sowohl den Schalttransistor (T4) als auch den anderen Transistor (T1) ansteuern, und zwar letzteren kapazitiv, sodass sich ein hoher Wirkungsgrad ergibt.

Description

Schaltnetzteil mit einer Schaltungsanordnung zur Verbesserung des Abschaltverhaltens eines Schalttransistors
Die Erfindung betrifft ein Schaltnetzteil mit einer Schaltungsanordnung zur Verbesserung des Abschaltverhaltens eines Schalttransistors, beispielsweise eines Leistungsschalters in einem Drosselwandler.
Ein Schalttransistor besitzt eine parasitäre Kapazität zwischen seinem Steueranschluß und einem weiteren Anschluß, beispielsweise eine parasitäre Gatekapazität zwischen Gate und Source bei einem Feldeffekttransistor oder eine parasitäre Basiskapazität zwischen der Basis und dem Emitter bei einem Bipolartransistor. Soll der Schalttransistor durch eine entsprechende Steuerspannung an seinem Steueranschluß vom leitenden Zustand in den sperrenden Zustand geschaltet werden, wird der Stromfluß zwischen den Hauptelektroden, Source und Drain bzw. Emitter und Kollektor, nur mit einer gewissen Verzögerung unterbrochen, weil die Steuerspannung erst die in der parasitären Kapazität gespeicherten Ladungsträger beseitigen muß. Während dieser Verzögerungszeit wird Leistung verbraucht, die den Wirkungsgrad des Schaltvorgangs verringert.
Aus der JP 2000-354360 A ist ein Schaltnetzteil bekannt, das eine Schaltungsanordnung mit einem Paar komplementärer Transistoren aufweist, wobei die Hauptstromstrecke des einen komplementären Transistors parallel zur parasitären Kapazität des Schalttransistors geschaltet ist, und dieser komplementäre Transistor durch den anderen komplementären Transistor ansteuerbar ist. Dieses Schaltnetzteil besitzt eine relativ aufwendige Ansteuerung für den anderen komplementären Transistor.
Es ist Aufgabe der vorliegenden Erfindung ein Schaltnetzteil mit einer Schaltungsanordnung zur Verbesserung des Wirkungsgrads eines Schalttransistors anzugeben, die von einer einfachen Steuerschaltung mit möglichst hohem Wirkungsgrad angesteuert wird.
Die Lösung dieser Aufgabe gelingt bei einer Schaltungsanordnung mit einem Paar komplementärer Transistoren, bei denen der eine komplementäre Transistor durch den anderen komplementären Transistor ansteuerbar ist, um die parasitäre Kapazität des Schalttransistors kurzzuschließen, dadurch, daß eine Steuerschaltung den anderen komplementären Transistor kapazitiv ansteuert. Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels für einen Drosselwandler erläutert, der in der einzigen Zeichnung dargestellt ist. Weitere Ausgestaltungen sind in der Beschreibung beschrieben.
In der Figur ist ein an sich bekannter Drosselwandler dargestellt, der einen Schalttransistor T4, eine Diode D1 , eine Drossel L1 , einen Steuertransistor T3 für den Schalttransistor T4 und eine nur schematisch dargestellte Steuerschaltung für den Steuertransistor T3 aufweist. Der Steuertransistor T3 ist ein Feldeffekttransistor, dessen Steueranschluß mit dem Ausgang der Steuerschaltung (Punkt A) verbunden ist, die eine auf Masse bezogene positive Steuerspannung V3 abgeben kann. Die beiden anderen Anschlüsse des Steuertransistors T3 sind mit Masse bzw. über einen fünften Widerstand R5 mit dem Steueranschluß des Schalttransistors T4 verbunden, der ebenfalls ein Feldeffekttransistor ist. Die beiden anderen Anschlüsse des Schalttransistors T4 sind mit dem Pluspol einer auf Masse bezogenen Versorgungsspannungsquelle VI bzw. der Kathode der Diode D1 verbunden, die ferner mit dem einen Ende der Drossel L1 verbunden ist. Die Anode der Diode D1 ist mit Masse verbunden. Am anderen Ende der Drossel ist die gegen Masse bezogene Ausgangsspannung V2 des Drosselwandlers abgreifbar.
Die ebenfalls in der Figur dargestellte Schaltungsanordnung zur Verbesserung des Abschaltverhaltens des Schalttransistors T4 des Drosselwandlers enthält zwei komplementäre Transistoren, nämlich einen npn-Transistor T1 und einen pnp-Transistor T2. Die Basis des npn-Transistors T1 ist mit Masse verbunden, und der Emitter des npn- Transistors T1 ist einerseits über einen ersten Widerstand R1 mit Masse und andererseits über einen Kondensator C1 mit Punkt A verbunden, d.h. dem Ausgang der Steuerschaltung. Der Kollektor des npn-Transistors T1 ist über einen zweiten Widerstand R2 mit der Basis des pnp-Transistors T2 verbunden. Die Basis des pnp-Transistors T2 ist ferner über einen dritten Widerstand R3 mit dem Pluspol der Versorgungsspannungsquelle V1 und dem Emitter des pnp-Transistors T2 verbunden. Der Kollektor des pnp-Transistors T2 ist einerseits mit dem Steueranschluß des Schalttransistors T4 und andererseits über einen vierten Widerstand R4 mit dem Pluspol der Versorgungsspannungsquelle V1 verbunden.
Nachstehend wird kurz die Funktionsweise dieser Schaltung beschrieben. Da die Basis des npn-Transistors T1 auf Masse liegt, ist der npn-Transistor T1 nur dann durch- geschaltet, wenn der Emitter des npn-Transistors T1 auf einem hinreichend negativen Potential liegt. Dieses kann mittels des ersten Widerstands R1 (Emitterwiderstand des npn-Transistors T1 ) nur durch die abfallende Flanke eines Impulses erzeugt werden, der über den Kondensator C1 an den Emitter des npn-Transistors T1 angelegt wird. Bei der positiven Flanke eines Impulses bleibt der npn-Transistor T1 gesperrt. Wenn durch die Steuerschaltung der Schalttransistor T4 abgeschaltet werden soll, wird eine am Ausgang (Punkt A) der Steuerschaltung vorhandene positive Steuerspannung V3 abgeschaltet, woraufhin der Steuertransistor T3 sperrt und sich der Kondensator C1 über den Emitterwiderstand R1 entlädt. Dieser Entladestrom erzeugt kurzzeitig ein hinreichend negatives Potential am Emitter des npn-Transistors T1 , der daher kurzzeitig leitend und dadurch der pnp-Transistor T2 kurzzeitig stark übersteuert, d.h. durchgeschaltet, wird. Somit wird kurzzeitig über den pnp-Transistor T2 die parasitäre Kapazität des Schalttransistors T4 kurzgeschlossen, was bei einem Feldeffekttransistor eine sehr schnelle Entladung der Gatekapazität bzw. bei einem Bipolartransistor eine sehr schnelle Ausräumung der Ladungsträger in der Basis zur Folge hat.
Diese kapazitive Ansteuerung des npn-Transistors T1 besitzt einen hohen Wirkungsgrad, weil der npn-Transistor T1 praktisch immer ausgeschaltet ist, und daher keinen Strom verbraucht. Zum kurzzeitigen Einschalten des npn-Transistors T1 genügt emitterseitig ein kurzer Impuls, durch den der Kondensator C1 umgeladen wird.
Der vierte Widerstand R4 dient als Gate-Abschlußwiderstand für den Schalttransistor T4. Der dritte Widerstand R3 dient als Basis-Abschlußwiderstand für den pnp-Transistor T2. Der fünfte Widerstand R5 begrenzt den Kollektorstrom des pnp-Transistors T2 bzw. Drainstrom des Steuertransistors T3 bei den sich überschneidenden Schaltflanken des Steuertransistors T3 und des pnp-Transistors T2. Durch geeignete Dimensionierung des zweiten Widerstands R2 kann der Übersteuerungsgrad des pnp-Transistors T2 eingestellt werden.
Bei einer anderen Ausführung der erfindungsgemäßen Schaltungsanordnung besteht der Schalttransistor nicht aus einem Feldeffekttransistor sondern aus einem Bipolartransistor oder einem IGBT. Bei anderen Varianten erfindungsgemäßer Schaltungsanordnungen fehlen der zweite und/oder fünfte Widerstand.

Claims

Patentansprüche
1 . Schaltnetzteil mit einer Steuerschaltung und einer Schaltungsanordnung zur Verbesserung des Abschaltverhaltens eines Schalttransistors, der einen Steueranschluß und eine parasitäre Kapazität zwischen dem Steueranschluß und einem weiteren Anschluß aufweist, wobei die Hauptstromstrecke eines zweiten Transistors (T2) parallel zur parasitären Kapazität geschaltet ist, und der zweite Transistor (T2) durch einen komplementären dritten Transistor (T1 ) ansteuerbar ist, dadurch gekennzeichnet, daß der dritte Transistor (T1 ) kapazitiv von der Steuerschaltung ansteuerbar ist.
2. Schaltnetzteil nach Anspruch 1 , dadurch gekennzeichnet, daß der Steueranschluß des dritten Transistors (T1 ) auf niedrigem Potential liegt, wenn die Hauptstromstrecke des Schalttransistors (T4) auf hohem Potential liegt oder umgekehrt.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Steuerschaltung sowohl den Schalttransistor (T4) als auch den dritten Transistor (T1 ) ansteuert.
4. Schaltnetzteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß es ein Drosselwandler ist.
EP04739302A 2003-05-31 2004-05-22 Schaltnetzteil mit einer schaltungsanordnung zur verbesserung des abschaltverhaltens eines schalttransistors Withdrawn EP1629597A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2003124781 DE10324781A1 (de) 2003-05-31 2003-05-31 Schaltungsanordnung zur Verbesserung des Abschaltverhaltens eines Schalttransistors und Schaltnetzteil mit einer solchen Schaltungsanordnung
PCT/EP2004/005535 WO2004107544A2 (de) 2003-05-31 2004-05-22 Schaltnetzteil mit einer schaltungsanordnung zur verbesserung des abschaltverhaltens eines schalttransistors

Publications (1)

Publication Number Publication Date
EP1629597A2 true EP1629597A2 (de) 2006-03-01

Family

ID=33441545

Family Applications (1)

Application Number Title Priority Date Filing Date
EP04739302A Withdrawn EP1629597A2 (de) 2003-05-31 2004-05-22 Schaltnetzteil mit einer schaltungsanordnung zur verbesserung des abschaltverhaltens eines schalttransistors

Country Status (3)

Country Link
EP (1) EP1629597A2 (de)
DE (1) DE10324781A1 (de)
WO (1) WO2004107544A2 (de)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3405936A1 (de) * 1984-02-18 1985-08-22 ANT Nachrichtentechnik GmbH, 7150 Backnang Einrichtung zur ansteuerung eines leistungs-feldeffekt-schalttransistors
DE3723581A1 (de) * 1986-07-16 1988-03-03 Siemens Ag Verlustarme schaltungsanordnung zur verringerung der abschaltverluste von bipolaren schalttransistoren
US4862013A (en) * 1987-12-02 1989-08-29 Zenith Electronics Corporation Constant current source and battery charger
JP2000332587A (ja) * 1999-05-21 2000-11-30 Matsushita Electric Ind Co Ltd Ｐチャネルｍｏｓｆｅｔのスイッチング回路
JP2000354360A (ja) * 1999-06-08 2000-12-19 Sankyo Seiki Mfg Co Ltd モータの電圧変換器
JP2002034236A (ja) * 2000-07-18 2002-01-31 Murata Mfg Co Ltd Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2004107544A3 *

Also Published As

Publication number Publication date
WO2004107544A3 (de) 2005-04-21
DE10324781A1 (de) 2004-12-16
WO2004107544A2 (de) 2004-12-09

Similar Documents

Publication Publication Date Title
DE112017006120B4 (de) Bootstrap-kondensator-überspannungs-überwachungsschaltung für wandler auf gan-transistorbasis
DE102013217173B4 (de) Schaltungsanordnung umfassend eine Halbbrücke und Schaltungsanordnung zum Ansteuern eines High-Side-Schalters
DE102013002266B4 (de) Bootstrap-Schaltungsanordnung für einen IGBT
DE60015052T2 (de) Halbleiter-Leistungswandlungsvorrichtung
DE102012207155B4 (de) Schaltungsanordnung zum Ansteuern eines Halbleiter-Schaltelements
EP0060336A2 (de) Verfahren zur Ansteuerung eines Leistungs-Feldeffekt-Schalttransistors und Schaltungsanordnungen zur Durchführung des Verfahrens
DE102005045099B4 (de) Entsättigungsschaltung mit einem IGBT
DE3126525A1 (de) "spannungsgesteuerter halbleiterschalter und damit versehene spannungswandlerschaltung"
DE102019102311A1 (de) Gate-Treiber-Schaltung mit Spannungsinvertierung für einen Leistungshalbleiterschalter
DE102013223184A1 (de) Treiberschaltung mit straffer Steuerung der Gate-Spannung
DE10333111A1 (de) Ansteuerschaltung für eine Halbleiter-Schaltvorrichtung
DE60313733T2 (de) Ansteuerschaltung für einen Steueranschluss eines Bipolartransistors, der in der Emitterschattkonfiguration ist und entsprechenes Ansteuerverfahren
EP1783910B1 (de) Schaltungsanordnung und ein Verfahren zur galvanisch getrennten Ansteuerung eines Halbleiterschalters
WO1993022835A1 (de) Schaltungsanordnung zum ansteuern eines mos-feldeffekttransistors
EP2744110B1 (de) Ansteuerschaltung und Verfahren zur Ansteuerung eines Leistungshalbleiterschalters
DE3237141C1 (de) Steuervorrichtung für einen Schalttransistor
DE102015110423B4 (de) Leistungselektronik-Baugruppe zur Verhinderung des parasitären Einschaltens von Leistungsschaltern
EP3317967B1 (de) Schaltungsanordnung zur ansteuerung eines transistors
EP2036202B1 (de) Schaltungsanordnung und verfahren zum ansteuern eines elektrischen verbrauchers
DE102016223312A1 (de) Leistungshalbleiterbaugruppe für ein Kraftfahrzeug, Kraftfahrzeug und Verfahren zum Betreiben einer Leistungshalbleiterbaugruppe
EP1629597A2 (de) Schaltnetzteil mit einer schaltungsanordnung zur verbesserung des abschaltverhaltens eines schalttransistors
DE19933161A1 (de) Schaltungsanordnung
WO1999001938A1 (de) Ansteuerschaltung für ein steuerbares halbleiterbauelement
DE102006026919B3 (de) Anordnung zur Ruhestromreduzierung für ein Fahrzeugsteuergerät
DE19725837C2 (de) Verfahren und Vorrichtung zur Ansteuerung eines Halbleiterschalters

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20051028

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PL PT RO SE SI SK TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20111214

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20120425