EP1454293A1 - Schaltungsanordnung und ein damit betreibbares datenverarbeitungsverfahren - Google Patents

Schaltungsanordnung und ein damit betreibbares datenverarbeitungsverfahren

Info

Publication number
EP1454293A1
EP1454293A1 EP02805257A EP02805257A EP1454293A1 EP 1454293 A1 EP1454293 A1 EP 1454293A1 EP 02805257 A EP02805257 A EP 02805257A EP 02805257 A EP02805257 A EP 02805257A EP 1454293 A1 EP1454293 A1 EP 1454293A1
Authority
EP
European Patent Office
Prior art keywords
circuit arrangement
circuit
arrangement according
subcircuits
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP02805257A
Other languages
English (en)
French (fr)
Inventor
Wolfgang Pockrandt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1454293A1 publication Critical patent/EP1454293A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit

Definitions

  • Circuit arrangement and a data processing method operable therewith are provided.
  • the invention relates to a circuit arrangement and a data processing method that can be operated with it, in which two parallel subcircuits with the same functionality are subjected to the same input signal and the output signals of which are compared in a common comparison arrangement.
  • electronic circuits are sensitive to interference such as fluctuations in the supply voltage of the clock frequency or environmental influences such as light and
  • the chip is turned off. It turns out to be difficult to define the tolerated range. On the one hand, it should be as large as possible, and on the other hand, error-free and reliable operation should be guaranteed within the tolerated range.
  • the sensors for, for example, light, temperature, voltage and clock frequency cannot determine the ambient conditions directly on or in the circuit, since they are normally realized spatially separate from the circuit to be monitored. This means that the measurement result provided by the sensors does not reflect the ambient and operating conditions that are directly effective in the circuit. The ambient and operating conditions' in the circuits may well differ from those at the. Differentiate sensors.
  • the object of the invention is to reliably identify and signal interfering influences as close as possible to the circuit concerned.
  • Subcircuits are operated in parallel. Both subcircuits have the same functionality, one of the subcircuits being designed to be stable to external influences and the other subcircuit to be deliberately more sensitive to external influences.
  • the output signal of the two subcircuits is applied to the inputs of a common comparison circuit and compared. Lie to the Inputs, the comparison circuit on different signals, the comparison circuit generates a defined value, which is interpreted as an alarm, or can be used to switch off the circuit arrangement.
  • the advantage of the circuit arrangement according to the invention or of the data processing method according to the invention lies in the detection of disturbing parameters not by determining the physical quantities of the parameters, but by their effect. Another advantage is that consequently the effect of the parameters gives the result; and sensors not placed on the edge of the electronic circuit. Monitoring of the environmental influences is thus possible, and the circuit can also be produced more cost-effectively and reliably than was previously the case.
  • the circuits are designed to be able to process digital signals.
  • a further embodiment of the invention carries out the subcircuits in a common circuit.
  • the circuit arrangement on a smart card or on a microchip that is integrated in a smart card.
  • Microchips and sensors on smart cards are integrated circuits for processing digital signals, a further advantageous embodiment of the invention.
  • the task of the circuit is of subordinate importance for the invention. It is thus possible for the individual subcircuits to have the functionality of electronic memory cells.
  • Electronic memory cells process digital signals. They either store a signal 1 for "high” or a signal 0 for “low”. Memory cells can only be optimized for one of the two switching directions. This requires, particularly for larger circuits, to optimize at least two corresponding circuits in the direction from “high” to “low” and two further corresponding circuits in the direction from “low” to “high”. If the at least four inputs of these circuits are then fed with the same input signal and the result from two corresponding circuits is compared in a comparison element, a circuit arrangement is obtained in which both switching directions are optimal, ie from "high” to "low” as well as monitored from “low” to “high".
  • the input signal should now even be unpredictable for a potential attacker, the input signal can be changed in a targeted manner by using suitable means, such as a random generator. This means that not only can disturbing parameters on the circuit itself, but also manipulation of the input signal by an attacker be excluded.
  • the drawing shows a memory element (1) and a memory element (2).
  • the memory element (2) is constructed from a fail-safe flip-flop (2).
  • Memory element (1) consists of transistors T1, T2, T3 and T4.
  • T1 and T2 are normally dimensioned fine defect transistors.
  • the transistors T3 and T4 are dimensioned very high-resistance. This enables this link to be "run over" when the information is stored. This means that T3 and T4 switch clearly to Tl and T2. Due to this high-impedance design of the transistors T3 and T4, the node K1 is also susceptible to interference, since it does not follow any changes quickly enough or can be discharged by environmental influences such as light or temperature.
  • a fail-safe flip-flop (2) acts in parallel with the memory element (1).
  • the Inputs of both circuits are connected to the same signal.
  • the outputs from the memory element (1) and the fail-safe flip-flop (2) are compared in a comparative circuit, an XOR element (3). If the output signals of the two sub-circuits (1) and (2) differ from one another, the output of the XOR element is "high". This information indicates a malfunction in the circuit due to impermissible changes in the operating or environmental parameters and can also be used for an alarm or other measures.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Storage Device Security (AREA)

Abstract

Die Erfindung betrifft eine Schaltungsanordnung bei der zwei parallele Teilschaltungen (1, 2) gleicher Funktionalität, mit einem gleichen Eingangssignal (input) beaufschlagt werden und deren Ausgangssignale (output) in einer gemeinsamen Vergleichsanordnung (3) verglichen werden. Beide Teilschaltungen sind bezüglich ihrer Empfindlichkeit auf Änderungen der Umgebungs- oder Betriebsparameter unterschiedlich ausgelegt. Ungleichheiten im Ausgangssignal weisen auf nicht zulässige Umgebungsparameter hin. Bei voneinander abweichenden Ausgangssignalen wird ein Signal zur Alarmgenerierung ausgegeben.

Description

Beschreibung
Schaltungsanordnung und ein damit betreibbares Datenverarbeitungsverfahren.
Die Erfindung betrifft eine Schaltungsanordnung und ein damit betreibbares Datenverarbeitungsverfahren bei der zwei parallele Teilschaltungen gleicher Funktionalität, mit einem gleichen Eingangs.Signal beaufschlagt werden und deren AusgangsSignale in einer gemeinsamen Vergleichsanordnung verglichen werden.
Idealerweise sind elektronische Schaltungen gegenüber Störeinflüssen wie Schwankungen der VersorgungsSpannung der Taktfrequenz oder Umgebungseinflüssen wie Licht und
Temperatur unempfindlich. Leider ist dies in praxi nicht gegeben. So funktioniert jede elektronische Schaltung nur in einem bestimmten Toleranzbereich der genannten Parameter fehlerfrei. Als problematisch erweist sich dabei die Definition der Toleranzgrenzen der oben genannten Parameter.
Noch schwieriger wird es, müßten verschiedene Parameter in ihren gemeinsamen .Wirkungs-Toleranzen berücksichtigt werden.
Schaltungen gänzlich unempfindlich gegenüber Störeinflüssen zu gestalten ist mit extrem hohen Kosten verbunden bzw. technisch nicht realisierbar oder physikalisch gar unmöglich. Diese Eigenschaft elektronischer Schaltungen nutzen Angreifer, die die Ausgabesignale der Schaltung bewusst beeinflussen wollen, böswillig aus und führen gezielt Störungen herbei. Insbesondere bei Smartcards und damit vergleichbaren Anwendungen ist aus diesem Grunde das Bedürfnis, die Informationen und Schaltungen auf diesen Medien vor unberechtigten Zugriffen zu schützen, sehr groß. Um für Smartcards einen Zustand herbeizuführen der eine möglichst hohe Sicherheit gewährleistet ist alleinig eine enge Eingrenzung der Betriebsbedingungen keine zufriedenstellende Lösung. Bisher ' stellt sich die Lösung jedoch so dar. Es werden die Umgebungseinflüsse wie zum Beispiel VersorgungsSpannung, Frequenz, Licht und Temperatur mit Sensoren überwacht. Gleitet einer der Parameter in einen nicht tolerierten
Bereich, wird der Chip abgeschaltet. Dabei erweist es sich als schwierig, den tolerierten Bereich zu definieren. Zum einem sollte er möglichst groß sein, zum anderen aber innerhalb des tolerierten Bereiches ein fehlerfreier und zuver- lässiger Betrieb gewährleistet sein.
Hinzu kommt, daß die Sensoren für zum Beispiel, Licht, Temperatur, Spannung und Taktfrequenz die Umgebungsbedingungen nicht unmittelbar an, bzw. in der Schaltung feststellen können, da sie normalerweise räumlich getrennt von der zu überwachenden Schaltung realisiert sind. Das heißt, das von den Sensoren gelieferte Messergebnis gibt nicht die direkt in der Schaltung wirkenden Umgebungs- und Betriebsbedingungen wieder. Die Umgebungs- und Betriebsbedingungen ' können sich in den Schaltungen durchaus stark zu denen an den. Sensoren unterscheiden.
Aufgrund dieser eingangs beschriebenen Problematik liegt der Erfindung die Aufgabe zugrunde, störende Einflüsse so nah als möglich an der betroffenen Schaltung zuverlässig zu erkennen und zu signalisieren.
Diese Aufgabe wird erfindungsgemäß durch die ,in Patentanspruch 1 oder Patentanspruch 9 angegebene Maßnahme gelöst . Es ist eine Schaltungsanordnung beschrieben, bei der zwei
Teilschaltungen parallel betrieben werden. Beide Teilschaltungen weisen dabei die gleiche Funktionalität auf, wobei eine der Teilschaltungen stabil gegenüber äußeren Einflüssen und die andere Teilschaltung bewußt sensibler gegenüber äußeren Einflüssen ausgeführt ist. Das AusgangsSignal der beiden Teilschaltungen wird an die Eingänge einer gemeinsamen Vergleichsschaltung angelegt und verglichen. Liegen an den Eingängen, der Vergleichsschaltung unterschiedliche Signale an, erzeugt die Vergleichsschaltung einen definierten Wert, der als Alarm interpretiert, oder zur Abschaltung der Schaltungsanordnung benutzt werden kann.
Der Vorteil der erfindungsgemäßen Schaltungsanordnung oder des erfindungsgemäßen Datenverarbeitungsverfahrens liegt dabei in der Erkennung störender Parameter nicht durch das Ermitteln der physikalischen Größen der Parameter, sondern durch deren Wirkung. Ein weiterer Vorteil ist, daß demzufolge die Wirkung der Parameter das Ergebnis liefert; und nicht am Rande der elektronischen Schaltung plazierte Sensoren. Damit ist die Überwachung der Umgebungseinflüsse auf , die Schaltung auch kostengünstiger und zuverlässiger herstellbar als das bisher der Fall war.
In einer erweiterten Ausführungsform sind die Schaltungen so gestaltet, daß sie in der Lage sind, digitale Signale zu verarbeiten. Eine weitere Ausgestaltung der Erfindung führt die Teilschaltungen in einer gemeinsamen Schaltung aus.
Wird die Größe der Bauteile aus der sich die Schaltung zusammensetzt klein genug gewählt, ist es möglich, die Schaltungsanordnung auf einer Smartcard beziehungsweise auf einem Microchip, der in einer Smartcard integriert ist, unterzubringen. Mikrochips und Sensoren auf Smardcards sind integrierte Schaltungen zur Verarbeitung digitaler Signale, eine weitere vorteilhafte Ausgestaltung der Erfindung. Welche Aufgabe die Schaltung erfüllt, ist für die Erfindung von untergeordneter Bedeutung. So ist es möglich, daß die einzelnen Teilschaltungen die Funktionalität von elektronischen Speicherzellen aufweisen.
Elektronische Speicherzellen verarbeiten digitale Signale. Sie speichern entweder ein Signal 1 für "high" oder ein Signal 0 für "low". Dabei können Speicherzellen nur für jeweils eine der beiden Schaltrichtungen optimiert werden. Dies erfordert, insbesondere für größere Schaltungen, mindestens zwei korrespondierende Schaltungen in die Richtung von "high" nach "low" und zwei weitere korrespondierende Schaltungen in die Richtung von "low" nach "high" zu optimieren. Werden dann die mindestens vier Eingänge dieser Schaltungen mit dem gleichen Eingangssignal gespeist und das Ergebnis aus jeweils zwei korrespondierenden Schaltungen in einem Vergleichsglied verglichen, so erhält man eine Schaltungsanordnung in der in optimaler Weise beide Schaltrichtungen, das heißt von "high" nach "low" ebenso wie von "low" nach "high", überwacht werden.
Soll nun selbst das Eingangssignal für einen potentiellen Angreifer unvorhersehbar sein, so kann durch die Verwendung von geeigneten Mitteln, wie zum Beispiel einem Zufallsgenerator, das Eingangssignal gezielt verändert werden. Damit ist erreicht, daß nicht nur störende Parameter an der Schaltung selbst, sondern auch eine Manipulation des Eingangssignals durch einen Angreifer ausgeschlossen werden kann.
Nachfolgend wird die Erfindung anhand eines in der Zeichnung dargestellten Beispiels näher erläutert .
Die Zeichnung zeigt ein Speicherglied (1) und ein Speicherelement (2) . Das Speicherelement (2) ist aus einem störungssicheren Flipflop (2) aufgebaut. Speicherglied (1) besteht aus den Transistoren Tl, T2, T3 und T4. Tl und T2 sind normal dimensionierte Feidefekt-Transistoren. Die Transitoren T3 und T4 sind sehr hochohmig dimensioniert . Das ermöglicht beim Einspeichern der Information ein "überfahren" dieses Glieds. Das heißt, T3 und T4 schalten deutlich nach Tl und T2. Durch diese hochohmige Ausführung der Transistoren T3 und T4 ist der Knoten Kl ausserdem anfällig gegenüber Störungen, da er etwaigen Veränderungen nicht schnell genug folgen, oder etwa durch Umgebungseinflüsse wie Licht oder Temperatur entladen werden kann. Parallel zu dem Speicherglied (1) wirkt ein störungssicheres Flipflop (2) . Die Eingänge beider Schaltungen sind mit dem gleichen Signal beschaltet. Die Ausgänge aus dem Speicherglied (1) und dem stδrungssicheren FlipFlop (2) werden in einer vergleichenden Schaltung, einem XOR-Glied (3) verglichen. Bei voneinander abweichenden AusgangsSignalen der beiden Teilschaltungen (1) und (2) liegt am Ausgang des XOR-Glieds "high" an. Diese Information weist auf eine Störung in der Schaltung durch unzulässige Veränderung der Betriebs- oder Umgebungsparameter hin und kann im weiteren für einen Alarm oder andere Maßnahmen verwendet werden.

Claims

Patentansprüche
1. Schaltungsanordnung mit zumindest einer ersten Teilschaltung und einer zweiten Teilschaltung, die eine gleiche Funktionalität aufweisen, und wobei die zwei Teilschaltungen Eingänge aufweisen, die miteinander verbunden sind und jeweils zumindest einen Ausgang aufweisen, der an einer gemeinsamen VergleichsSchaltung angeschlossen ist, dadurch gekennzeichnet, daß die beiden Teilschaltungen gegenüber äusseren Einflüssen eine unterschiedliche Empfindlichkeit aufweisen.
2. Schaltungsanordnung nach Patentanspruch 1, dadurch gekennzeichnet, daß diese digitale Signale verarbeitet.
3. Schaltungsanordnung nach Patentanspruch 1 oder 2 , dadurch gekennzeichnet, daß die Teilschaltungen in einer gemeinsamen Schaltung ausgeführt sind.
4. Schaltungsanordnung nach einem der vorhergehenden
Patentansprüche, dadurch gekennzeichnet, daß die Schaltungsanordnung in eine Trägeranordnung, die eine Smartcard ist, integriert ist. >
5. Schaltungsanordnung nach Patentanspruch 4, dadurch gekennzeichnet, daß diese als funktioneller Teil in Sensoren von Smartcards integriert ist .
6. Schaltungsanordnung nach einem der vorhergehenden Patentansprüche, dadurch gekennzeichnet, daß die Teilschaltungen die Funktionalität einer Speicherzelle aufweisen.
7. Schaltungsanordnung nach den Patentansprüchen 2 - 6, dadurch gekennzeichnet, daß mindestens zwei korrespondierende Schaltungsanordnungen für den digitalen Zustandswechsel von "low" nach "high" und zwei weitere korrespondierende Schaltungsanordnungen für den digitalen Zustandswechsel von "high" nach "low" optimiert sind.
8. Schaltungsanordnung nach einem der vorhergehenden Patentansprüche, dadurch gekennzeichnet, daß die Eingangssignale gezielt verändert werden, so daß die Folge der Eingangssignale nicht vorhersehbar ist .
9. Datenverarbeitungsverfahren, bei dem Daten in zumindest zwei parallelen Verarbeitungsströmen geführt werden, in beiden Verfahren die Verarbeitung in Abhängigkeit von Umgebungseinflüssen ausgeführt wird und die Daten nach der Verarbeitung miteinander verglichen werden, dadurch gekennzeichnet, daß bei Nichtübereinstimmung der verglichenen Daten ein Alarmsignal erzeugt wird.
EP02805257A 2001-12-12 2002-12-04 Schaltungsanordnung und ein damit betreibbares datenverarbeitungsverfahren Withdrawn EP1454293A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10161046 2001-12-12
DE10161046A DE10161046B4 (de) 2001-12-12 2001-12-12 Digitale Schaltungsanordnung
PCT/DE2002/004443 WO2003054789A1 (de) 2001-12-12 2002-12-04 Schaltungsanordnung und ein damit betreibbares datenverarbeitungsverfahren

Publications (1)

Publication Number Publication Date
EP1454293A1 true EP1454293A1 (de) 2004-09-08

Family

ID=7708945

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02805257A Withdrawn EP1454293A1 (de) 2001-12-12 2002-12-04 Schaltungsanordnung und ein damit betreibbares datenverarbeitungsverfahren

Country Status (4)

Country Link
US (1) US7103494B2 (de)
EP (1) EP1454293A1 (de)
DE (1) DE10161046B4 (de)
WO (1) WO2003054789A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006048969B4 (de) 2006-10-17 2018-08-16 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Unterbinden eines Schaltungsbetriebs
IL199272A0 (en) * 2009-06-10 2012-07-16 Nds Ltd Protection of secret value using hardware instability

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05256951A (ja) * 1991-12-09 1993-10-08 Forschungszentrum Juelich Gmbh 半導体検出器の信号をデジタル処理する回路装置
JP3188367B2 (ja) * 1994-12-26 2001-07-16 シャープ株式会社 座標検出装置
DE19626184C2 (de) * 1996-06-29 1998-07-30 Alexander Ernst Erdwin Lahmann Vorrichtung zum Betreiben eines Systems mit zwei funktionsmäßig in einem Rechner parallel geschalteten Prozessoren
JP3001454B2 (ja) * 1997-04-23 2000-01-24 日本電気アイシーマイコンシステム株式会社 半導体装置
US6246970B1 (en) * 1998-07-10 2001-06-12 Silverbrook Research Pty Ltd Method for making a chip tamper-resistant
EP1154375A1 (de) * 2000-05-11 2001-11-14 Infineon Technologies AG Schaltungsanordnung zur Detektion einer äusseren Einwirkung auf einen Halbleiterchip
DE10101995A1 (de) * 2001-01-18 2002-07-25 Philips Corp Intellectual Pty Schaltungsanordnung und Verfahren zum Schützen mindestens einer Chipanordnung vor Manipulation und/oder vor Mißbrauch
FR2829265A1 (fr) * 2001-09-04 2003-03-07 St Microelectronics Sa Detection d'une variation de l'environnement d'un circuit integre
JP4046987B2 (ja) * 2001-11-27 2008-02-13 富士通株式会社 受信回路
US6556155B1 (en) * 2002-02-19 2003-04-29 Texas Advanced Optoelectronic Solutions, Inc. Method and integrated circuit for temperature coefficient compensation
US7206797B2 (en) * 2003-04-14 2007-04-17 M-Systems Flash Disk Pioneers Ltd. Random number slip and swap generators

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO03054789A1 *

Also Published As

Publication number Publication date
DE10161046B4 (de) 2006-02-02
WO2003054789A1 (de) 2003-07-03
US7103494B2 (en) 2006-09-05
DE10161046A1 (de) 2003-07-03
US20040264273A1 (en) 2004-12-30

Similar Documents

Publication Publication Date Title
DE102008006301B4 (de) Schaltungsanordnung zum Detektieren von Spannungsänderungen und Verfahren zum Detektieren einer Spannungsänderung
WO2002017398A1 (de) Vorrichtung zum schutz einer in einem substrat ausgebildeten, integrierten schaltung
EP0843317A2 (de) Verfahren zum Testen eines in Zellenfelder unterteilten Speicherchips im laufenden Betrieb eines Rechners unter Einhaltung von Echtzeitbedingungen
DE102004015546B4 (de) Halbleiterchip mit integrierter Schaltung und Verfahren zum Sichern einer integrierten Halbleiterschaltung
DE2651314C2 (de) Sicherheits-Ausgabeschaltung für eine Binärsignale abgebende Datenverarbeitungsanlage
DE102015012089A1 (de) Vorrichtung zum störungsarmen und ISO26262 konformen Betrieb eines induktiven Drehwinkelsensors mit m Ausgängen
EP1454293A1 (de) Schaltungsanordnung und ein damit betreibbares datenverarbeitungsverfahren
DE112014006383T5 (de) Erfassung abhängiger Ausfälle
DE3916811A1 (de) Integrierte halbleiterschaltung mit einer internen nicht-wiederprogrammierbaren speichereinrichtung
DE102010031030B3 (de) Datenschnittstelle mit eigensicherer, integrierter Fehlererkennung
EP1099222B1 (de) Ferroelektrischer schreib-/lesespeicher mit in reihe geschalteten speicherzellen (cfram)
EP1854214A1 (de) Elektronikbaugruppe mit organischen logik-schaltelementen
DE10102349C1 (de) Verfahren und Schaltungsanordnung zur Kennzeichnung einer Betriebseigenschaft einer integrierten Schaltung
DE69909118T2 (de) Vorrichtung und verfahren zur sicherung einer integrierten schaltung
DE102004020870B4 (de) Verfahren und Vorrichtung zur Erfassung einer externen Manipulation einer elektrischen Schaltung
EP0411594A2 (de) Schaltungsanordnung und Verfahren zur Funktionssicherheitsprüfung für integrierte Halbleiterspeicher
EP1285489A2 (de) Schaltungsanordnung mit einem leistungsschalter
EP1687751B1 (de) Chipkartenlesevorrichtung und eine chipkarte zum betreiben an einer derartigen lesevorrichtung
DE4115432A1 (de) Schaltung zur stoerungserfassung fuer eine prozessorgesteuerte elektronische baugruppe
DE3821230A1 (de) Testanordnung zur erzeugung von testmustern fuer den test von mikroprozessoren
EP1330005A1 (de) Verfahren und Schaltungsanordnung zur Überwachung physikalischer Grössen, insbesondere zum Einsatz in Telekommunikationseinrichtungen
EP0725404A2 (de) Verzögerungsschaltung
DE4215955C1 (de) Informationsübertragungssystem, bestehend aus einer Schreib/Leseeinheit und einer tragbaren Datenträgeranordnung
DE102004003094A1 (de) Elektronische Schaltung
DE102020000137A1 (de) Elektronische vorrichtung und rauschentfernungssystem

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20040528

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LI LU MC NL PT SE SI SK TR

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

REG Reference to a national code

Ref country code: DE

Ref legal event code: 8566

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20100701