DE10161046B4 - Digitale Schaltungsanordnung - Google Patents

Digitale Schaltungsanordnung Download PDF

Info

Publication number
DE10161046B4
DE10161046B4 DE10161046A DE10161046A DE10161046B4 DE 10161046 B4 DE10161046 B4 DE 10161046B4 DE 10161046 A DE10161046 A DE 10161046A DE 10161046 A DE10161046 A DE 10161046A DE 10161046 B4 DE10161046 B4 DE 10161046B4
Authority
DE
Germany
Prior art keywords
circuit
subcircuits
circuits
subcircuit
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10161046A
Other languages
English (en)
Other versions
DE10161046A1 (de
Inventor
Wolfgang Pockrandt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10161046A priority Critical patent/DE10161046B4/de
Priority to EP02805257A priority patent/EP1454293A1/de
Priority to PCT/DE2002/004443 priority patent/WO2003054789A1/de
Publication of DE10161046A1 publication Critical patent/DE10161046A1/de
Priority to US10/866,070 priority patent/US7103494B2/en
Application granted granted Critical
Publication of DE10161046B4 publication Critical patent/DE10161046B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Storage Device Security (AREA)

Abstract

Digitale Schaltungsanordnung innerhalb von Sensoren von Smartcards mit zumindest einer ersten Teilschaltung und einer zweiten Teilschaltung, die eine gleiche Funktionalität aufweisen, und wobei die zumindest zwei Teilschaltungen Dateneingänge aufweisen, die miteinander verbunden sind und jeweils zumindest einen Datenausgang aufweisen, der an einer gemeinsamen Vergleichsschaltung angeschlossen ist, die für voneinander abweichende Eingangswerte einen vorbestimmten Wert ausgibt, wobei die beiden Teilschaltungen konstruktiv verschieden sind und unterschiedliche Signalpfade aufweisen, so daß sie gegenüber äusseren Einflüssen eine unterschiedliche Empfindlichkeit aufweisen, so daß bei einem Unterschied die Vergleichsschaltung einen Alarm oder ein Abschalten erzeugt.

Description

  • Die Erfindung betrifft eine digitale Schaltungsanordnung bei der zwei parallele Teilschaltungen gleicher Funktionalität, mit einem gleichen Eingangssignal beaufschlagt werden und deren Ausgangssignale in einer gemeinsamen Vergleichsanordnung verglichen werden.
  • Idealerweise sind elektronische Schaltungen gegenüber Störeinflüssen wie Schwankungen der Versorgungsspannung der Taktfrequenz oder Umgebungseinflüssen wie Licht und Temperatur unempfindlich. Leider ist dies in praxi nicht gegeben. So funktioniert jede elektronische Schaltung nur in einem bestimmten Toleranzbereich der genannten Parameter fehlerfrei. Als problematisch erweist sich dabei die Definition der Toleranzgrenzen der oben genannten Parameter. Noch schwieriger wird es, müßten verschiedene Parameter in ihren gemeinsamen Wirkungs-Toleranzen berücksichtigt werden.
  • Schaltungen gänzlich unempfindlich gegenüber Störeinflüssen zu gestalten ist mit extrem hohen Kosten verbunden bzw. technisch nicht realisierbar oder physikalisch gar unmöglich. Diese Eigenschaft elektronischer Schaltungen nutzen Angreifer, die die Ausgabesignale der Schaltung bewusst beeinflussen wollen, böswillig aus und führen gezielt Störungen herbei. Insbesondere bei Smartcards und damit vergleichbaren Anwendungen ist aus diesem Grunde das Bedürfnis, die Informationen und Schaltungen auf diesen Medien vor unberechtigten Zugriffen zu schützen, sehr groß. Um für Smartcards einen Zustand herbeizuführen der eine möglichst hohe Sicherheit gewährleistet ist alleinig eine enge Eingrenzung der Betriebsbedingungen keine zufriedenstellende Lösung.
  • Bisher stellt sich die Lösung jedoch so dar. Es werden die Umgebungseinflüsse wie zum Beispiel Versorgungsspannung, Frequenz, Licht und Temperatur mit Sensoren überwacht. Gleitet einer der Parameter in einen nicht tolerierten Bereich, wird der Chip abgeschaltet. Dabei erweist es sich als schwierig, den tolerierten Bereich zu definieren. Zum einem sollte er möglichst groß sein, zum anderen aber innerhalb des tolerierten Bereiches ein fehlerfreier und zuverlässiger Betrieb gewährleistet sein.
  • Hinzu kommt, daß die Sensoren für zum Beispiel, Licht, Temperatur, Spannung und Taktfrequenz die Umgebungsbedingungen nicht unmittelbar an, bzw. in der Schaltung feststellen können, da sie normalerweise räumlich getrennt von der zu überwachenden Schaltung realisiert sind. Das heißt, das von den Sensoren gelieferte Messergebnis gibt nicht die direkt in der Schaltung wirkenden Umgebungs- und Betriebsbedingungen wieder. Die Umgebungs- und Betriebsbedingungen können sich in den Schaltungen durchaus stark zu denen an den Sensoren unterscheiden.
  • Aus der Druckschrift DE 196 26 184 C2 ist eine parallele Anordnung wirkungsgleicher Teilschaltungen mit einer nachfolgenden Vergleichseinrichtung bekannt: Wobei die Vergleichseinrichtung die jeweiligen Ausgangswerte miteinander vergleicht. Dabei ist ein durch Umgebungseinflüsse induziertes unterschiedliches Ergebnis an den Ausgängen der Teilschaltungen durch Bauteiltoleranzen bedingt, und es erfolgt ein Ausgleich dieser Unterschiede. Damit wird eine höhere Ablaufsicherheit erzielt.
  • Aus Druckschrift US 6,246,970 B1 ist eine Schaltungsanordnung bekannt, bei der ein Schaltungseingang einer ersten Teilschaltung mit einem invertierten Signal eines Schaltungseingangs einer zweiten Schaltungsanordnung gleicher Funktion und Ausführung beaufschlagt wird. Die Ausgänge der Schaltungen werden Mittles eines XOR-Gliedes miteinander verglichen.
  • Aus Druckschrift EP 0874 369 A2 ist bekannt, zwei funktional- und ausführungsgleiche Schaltungsanordnungen zur Detektion von UV-Strahlung heranzuziehen. Die erste Schaltungsanordnung ist mit einem UV-Shield vor ultravioletten Strahlen geschützt, die zweite Schaltungsanordnung ist gegenüber UV-einflüssen ungeschützt. Diese Schaltungsanordnung zielt alleine auf durch ultraviolette Strahlung verursachte Veränderungen.
  • Aus der Druckschrift EP 1 154 375 A , ist eine Schaltungsanordnung bekannt, bei der zwei zu vergleichende Signaleingänge unmittelbar mit jeweils einem Eingang eines Vergleichsmittels verbunden sind und einer der Signaleingänge mit einem von äußeren Einflüssen abhängigen Element verbunden ist.
  • Nachteilig an den bekannten Anordnungen ist die jeweilige Einschränkung auf eine oder wenige Störgrößen oder Störfaktoren. Unbekannte Störgrößen oder Störfaktoren sind damit nicht detektierbar.
  • Aufgrund dieser eingangs beschriebenen Problematik liegt der Erfindung die Aufgabe zugrunde, die Nachteile der bekannten Maßnahmen zu verringern.
  • Diese Aufgabe wird erfindungsgemäß durch die in Patentanspruch 1 angegebene Maßnahme gelöst.
  • Es ist eine Schaltungsanordnung vorgeschlagen, bei der zwei Teilschaltungen parallel betrieben werden. Beide Teilschaltungen weisen dabei die gleiche Funktionalität auf, wobei eine der Teilschaltungen stabil gegenüber äußeren Einflüssen und die andere Teilschaltung bewußt sensibler gegenüber äußeren Einflüssen ausgeführt ist. Das Ausgangssignal der beiden Teilschaltungen wird an die Eingänge einer gemeinsamen Vergleichsschaltung angelegt und verglichen. Liegen an den Eingängen der Vergleichsschaltung unterschiedliche Signale an, erzeugt die Vergleichsschaltung einen definierten Wert, der als Alarm interpretiert, oder zur Abschaltung der Schaltungsanordnung benutzt werden kann.
  • Der Vorteil der erfindungsgemäßen Schaltungsanordnung liegt dabei in der Erkennung störender Parameter nicht durch das Ermitteln der physikalischen Größen der Parameter, sondern durch deren Wirkung. Ein weiterer Vorteil ist, daß demzufolge die Wirkung der Parameter das Ergebnis liefert und nicht am Rande der elektronischen Schaltung plazierte Sensoren. Damit ist die Überwachung der Umgebungseinflüsse auf die Schaltung auch kostengünstiger und zuverlässiger herstellbar als das bisher der Fall war.
  • In einer erweiterten Ausführungsform sind die Schaltungen so gestaltet, daß sie in der Lage sind, digitale Signale zu verarbeiten. Eine weitere Ausgestaltung der Erfindung führt die Teilschaltungen in einer gemeinsamen Schaltung aus.
  • Wird die Größe der Bauteile aus der sich die Schaltung zusammensetzt klein genug gewählt, ist es möglich, die Schaltungsanordnung auf einer Smartcard beziehungsweise auf einem Microchip, der in einer Smartcard integriert ist, unterzubringen. Mikrochips und Sensoren auf Smardcards sind integrierte Schaltungen zur Verarbeitung digitaler Signale, eine weitere vorteilhafte Ausgestaltung der Erfindung. Welche Aufgabe die Schaltung erfüllt, ist für die Erfindung von untergeordneter Bedeutung. So ist es möglich, daß die einzelnen Teilschaltungen die Funktionalität von elektronischen Speicherzellen aufweisen.
  • Elektronische Speicherzellen verarbeiten digitale Signale. Sie speichern entweder ein Signal 1 für "high" oder ein Signal 0 für "low". Dabei können Speicherzellen nur für jeweils eine der beiden Schaltrichtungen optimiert werden. Dies erfordert, insbesondere für größere Schaltungen, mindestens zwei korrespondierende Schaltungen in die Richtung von "high" nach "low" und zwei weitere korrespondierende Schaltungen in die Richtung von "low" nach "high" zu optimieren. Werden dann die mindestens vier Eingänge dieser Schaltungen mit dem gleichen Eingangssignal gespeist und das Ergebnis aus jeweils zwei korrespondierenden Schaltungen in einem Vergleichsglied verglichen, so erhält man eine Schaltungsanordnung in der in optimaler Weise beide Schaltrichtungen, das heißt von "high" nach "low" ebenso wie von "low" nach "high", überwacht werden.
  • Soll nun selbst das Eingangssignal für einen potentiellen Angreifer unvorhersehbar sein, so kann durch die Verwendung von geeigneten Mitteln, wie zum Beispiel einem Zufallsgenerator, das Eingangssignal gezielt verändert werden. Damit ist erreicht, daß nicht nur störende Parameter an der Schaltung selbst, sondern auch eine Manipulation des Eingangssignals durch einen Angreifer ausgeschlossen werden kann.
  • Nachfolgend wird die Erfindung anhand eines in der Zeichnung dargestellten Beispiels näher erläutert.
  • Die Zeichnung zeigt ein Speicherglied (1) und ein Speicherelement (2). Das Speicherelement (2) ist aus einem störungssicheren Flipflop aufgebaut. Speicherglied (1) besteht aus den Transistoren T1, T2, T3 und T4. T1 und T2 sind normal dimensionierte Feldefekt-Transistoren. Die Transitoren T3 und T4 sind sehr hochohmig dimensioniert. Das ermöglicht beim Einspeichern der Information ein "überfahren" dieses Glieds. Das heißt, T3 und T4 schalten deutlich nach T1 und T2. Durch diese hochohmige Ausführung der Transistoren T3 und T4 ist der Knoten K1 ausserdem anfällig gegenüber Störungen, da er etwaigen Veränderungen nicht schnell genug folgen, oder etwa durch Umgebungseinflüsse wie Licht oder Temperatur entladen werden kann. Parallel zu dem Speicherglied (1) wirkt ein störungssicheres Flipflop. Die Eingänge beider Schaltungen sind mit dem gleichen Signal beschaltet. Die Ausgänge aus dem Speicherglied (1) und dem störungssicheren FlipFlop werden in einer vergleichenden Schaltung, einem XOR-Glied (3) verglichen. Bei voneinander abweichenden Ausgangssignalen der beiden Teilschaltungen (1) und (2) liegt am Ausgang des XOR-Glieds "high" an. Diese Information weist auf eine Störung in der Schaltung durch unzulässige Veränderung der Betriebs- oder Umgebungsparameter hin und kann im weiteren für einen Alarm oder andere Maßnahmen verwendet werden.

Claims (4)

  1. Digitale Schaltungsanordnung innerhalb von Sensoren von Smartcards mit zumindest einer ersten Teilschaltung und einer zweiten Teilschaltung, die eine gleiche Funktionalität aufweisen, und wobei die zumindest zwei Teilschaltungen Dateneingänge aufweisen, die miteinander verbunden sind und jeweils zumindest einen Datenausgang aufweisen, der an einer gemeinsamen Vergleichsschaltung angeschlossen ist, die für voneinander abweichende Eingangswerte einen vorbestimmten Wert ausgibt, wobei die beiden Teilschaltungen konstruktiv verschieden sind und unterschiedliche Signalpfade aufweisen, so daß sie gegenüber äusseren Einflüssen eine unterschiedliche Empfindlichkeit aufweisen, so daß bei einem Unterschied die Vergleichsschaltung einen Alarm oder ein Abschalten erzeugt.
  2. Schaltungsanordnung nach Patentanspruch 1, dadurch gekennzeichnet, daß die Teilschaltungen die Funktionalität einer Speicherzelle aufweisen.
  3. Schaltungsanordnung nach den Patentansprüchen 1 – 2, dadurch gekennzeichnet, daß mindestens zwei korrespondierende Schaltungsanordnungen für den digitalen Zustandswechsel von "low" nach "high" und zwei weitere korrespondierende Schaltungsanordnungen für den digitalen Zustandswechsel von "high" nach "low" optimiert sind.
  4. Schaltungsanordnung nach einem der vorhergehenden Patentansprüche, dadurch gekennzeichnet, daß die Eingangssignale gezielt verändert werden, so daß die Folge der Eingangssignale nicht vorhersehbar ist.
DE10161046A 2001-12-12 2001-12-12 Digitale Schaltungsanordnung Expired - Fee Related DE10161046B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10161046A DE10161046B4 (de) 2001-12-12 2001-12-12 Digitale Schaltungsanordnung
EP02805257A EP1454293A1 (de) 2001-12-12 2002-12-04 Schaltungsanordnung und ein damit betreibbares datenverarbeitungsverfahren
PCT/DE2002/004443 WO2003054789A1 (de) 2001-12-12 2002-12-04 Schaltungsanordnung und ein damit betreibbares datenverarbeitungsverfahren
US10/866,070 US7103494B2 (en) 2001-12-12 2004-06-10 Circuit arrangement and data processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10161046A DE10161046B4 (de) 2001-12-12 2001-12-12 Digitale Schaltungsanordnung

Publications (2)

Publication Number Publication Date
DE10161046A1 DE10161046A1 (de) 2003-07-03
DE10161046B4 true DE10161046B4 (de) 2006-02-02

Family

ID=7708945

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10161046A Expired - Fee Related DE10161046B4 (de) 2001-12-12 2001-12-12 Digitale Schaltungsanordnung

Country Status (4)

Country Link
US (1) US7103494B2 (de)
EP (1) EP1454293A1 (de)
DE (1) DE10161046B4 (de)
WO (1) WO2003054789A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006048969B4 (de) 2006-10-17 2018-08-16 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Unterbinden eines Schaltungsbetriebs

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL199272A0 (en) 2009-06-10 2012-07-16 Nds Ltd Protection of secret value using hardware instability

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19626184C2 (de) * 1996-06-29 1998-07-30 Alexander Ernst Erdwin Lahmann Vorrichtung zum Betreiben eines Systems mit zwei funktionsmäßig in einem Rechner parallel geschalteten Prozessoren
EP0874369A2 (de) * 1997-04-23 1998-10-28 Nec Corporation Halbleiterbauelement mit einer lichtundurchlässigen Schicht
US6246970B1 (en) * 1998-07-10 2001-06-12 Silverbrook Research Pty Ltd Method for making a chip tamper-resistant
EP1154375A1 (de) * 2000-05-11 2001-11-14 Infineon Technologies AG Schaltungsanordnung zur Detektion einer äusseren Einwirkung auf einen Halbleiterchip

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05256951A (ja) * 1991-12-09 1993-10-08 Forschungszentrum Juelich Gmbh 半導体検出器の信号をデジタル処理する回路装置
JP3188367B2 (ja) * 1994-12-26 2001-07-16 シャープ株式会社 座標検出装置
DE10101995A1 (de) * 2001-01-18 2002-07-25 Philips Corp Intellectual Pty Schaltungsanordnung und Verfahren zum Schützen mindestens einer Chipanordnung vor Manipulation und/oder vor Mißbrauch
FR2829265A1 (fr) * 2001-09-04 2003-03-07 St Microelectronics Sa Detection d'une variation de l'environnement d'un circuit integre
JP4046987B2 (ja) * 2001-11-27 2008-02-13 富士通株式会社 受信回路
US6556155B1 (en) * 2002-02-19 2003-04-29 Texas Advanced Optoelectronic Solutions, Inc. Method and integrated circuit for temperature coefficient compensation
US7206797B2 (en) * 2003-04-14 2007-04-17 M-Systems Flash Disk Pioneers Ltd. Random number slip and swap generators

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19626184C2 (de) * 1996-06-29 1998-07-30 Alexander Ernst Erdwin Lahmann Vorrichtung zum Betreiben eines Systems mit zwei funktionsmäßig in einem Rechner parallel geschalteten Prozessoren
EP0874369A2 (de) * 1997-04-23 1998-10-28 Nec Corporation Halbleiterbauelement mit einer lichtundurchlässigen Schicht
US6246970B1 (en) * 1998-07-10 2001-06-12 Silverbrook Research Pty Ltd Method for making a chip tamper-resistant
EP1154375A1 (de) * 2000-05-11 2001-11-14 Infineon Technologies AG Schaltungsanordnung zur Detektion einer äusseren Einwirkung auf einen Halbleiterchip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006048969B4 (de) 2006-10-17 2018-08-16 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Unterbinden eines Schaltungsbetriebs

Also Published As

Publication number Publication date
DE10161046A1 (de) 2003-07-03
US20040264273A1 (en) 2004-12-30
US7103494B2 (en) 2006-09-05
WO2003054789A1 (de) 2003-07-03
EP1454293A1 (de) 2004-09-08

Similar Documents

Publication Publication Date Title
DE10324875B4 (de) Störimpuls-Detektionsschaltung und intelligente Karte
DE102006034271B4 (de) Spannungsstörimpulsdetektionsschaltung, zugehörige integrierte Schaltung und Steuerverfahren
DE102008006301B4 (de) Schaltungsanordnung zum Detektieren von Spannungsänderungen und Verfahren zum Detektieren einer Spannungsänderung
DE60206299T2 (de) Eingangspuffer und spannungspegel-detektionsverfahren
DE102005055158B4 (de) Schaltungsanordnung mit einer Einrichtung zur Erkennung von Manipulationsversuchen und Verfahren zur Erkennung von Manipulationsversuchen bei einer Schaltungsanordnung
DE102005058238A1 (de) Detektorschaltung zur Erfassung einer externen Manipulation einer elektrischen Schaltung sowie Verfahren zum Betreiben einer Schaltungsanordnung, bei dem externe Manipulation erfasst werden
EP1182702A1 (de) Vorrichtung zum Schutz einer integrierten Schaltung
DE102017102037A1 (de) Physisch unklonbare funktionsschaltung
DE102004015546B4 (de) Halbleiterchip mit integrierter Schaltung und Verfahren zum Sichern einer integrierten Halbleiterschaltung
DE102012215272A1 (de) Temperaturauswerteschaltung
DE10161046B4 (de) Digitale Schaltungsanordnung
DE102014102623A1 (de) Speicheranordnung und verfahren zum detektieren eines angriffs auf eine speicheranordnung
EP2019996A1 (de) Sensor mit einer schaltungs anordnung
DE69030575T2 (de) Integrierte Halbleiterschaltung mit einem Detektor
DE112016006788B4 (de) Integrierte Halbleiterschaltung, Sensor-Lesevorrichtung sowie Sensor-Auslese-Verfahren
DE69001176T2 (de) Nachweisgeraet fuer schnelle schwankungen der versorgungsspannung einer integrierten schaltung.
DE112014006383T5 (de) Erfassung abhängiger Ausfälle
DE10326089B3 (de) Manipulationsüberwachung für eine Schaltung
EP2428918B1 (de) Portabler Datenträger
DE10140045B4 (de) IC-Chip mit Schutzstruktur
WO2001037230A1 (de) Elektronisches bauelement und verfahren zum schützen einer in dem bauelement enthaltenen integrierten schaltung
DE102007058003B4 (de) Halbleiterbauelement, Sensorelement, Verwendung eines Halbleiterbauelements sowie Verfahren zur Abwehr von Lichtangriffen
DE102019105249B4 (de) Integrierte schaltung
DE4115432A1 (de) Schaltung zur stoerungserfassung fuer eine prozessorgesteuerte elektronische baugruppe
EP0411594A2 (de) Schaltungsanordnung und Verfahren zur Funktionssicherheitsprüfung für integrierte Halbleiterspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee