EP1447912B1 - Verfahren und Anordnung zur adaptiven Kompensation einer Ungenauigkeit in einem Analog-Digital-Wandler - Google Patents
Verfahren und Anordnung zur adaptiven Kompensation einer Ungenauigkeit in einem Analog-Digital-Wandler Download PDFInfo
- Publication number
- EP1447912B1 EP1447912B1 EP03026905A EP03026905A EP1447912B1 EP 1447912 B1 EP1447912 B1 EP 1447912B1 EP 03026905 A EP03026905 A EP 03026905A EP 03026905 A EP03026905 A EP 03026905A EP 1447912 B1 EP1447912 B1 EP 1447912B1
- Authority
- EP
- European Patent Office
- Prior art keywords
- signal
- coupled
- analog
- analog input
- decision
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 10
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 239000003607 modifier Substances 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Claims (8)
- Vorrichtung zum adaptiven Kompensieren einer Ungenauigkeit in einem Analog-Digital-Wandler (100, 200), wobei die Ungenauigkeit eine Quantisierungsverstärkung und einen Quantisierungsversatz enthält, wobei der Analog-Digital-Wandler (100, 200) enthält:einen Vergleicher (104, 218, 220, 222), der mit einem analogen Eingangssignal (102, 202) und mit einem Bezugssignal (108, 210, 212, 214) gekoppelt ist, um das analoge Eingangssignal (102, 202) mit dem Bezugssignal (108, 210, 212, 214) zu vergleichen, um ein Entscheidungssignal (110, 226, 228, 230) zu erzeugen,einen Vorzeichenbestimmer (128, 244, 246, 248), der mit dem Vergleicher (104, 218, 220, 222) und mit einem Akkumulator (124, 238, 240, 242) gekoppelt ist, um einen Steuerwert (130, 282, 284, 286) zu erzeugen, dessen Betrag ein akkumulierter Wert ist und dessen Vorzeichen durch das Entscheidungssignal (110, 226, 228, 230) bestimmt wird,einen Summierer (112, 250, 252), der mit dem analogen Eingangssignal (102, 202) und dem Vorzeichenbestimmer (128, 244, 246, 248) gekoppelt ist, um das analoge Eingangssignal (102, 202) und den Steuerwert (130, 282, 284, 286) zu summieren, wodurch ein Fehlersignal (114, 204) erzeugt wird,wobei die Vorrichtung gekennzeichnet ist durch:einen Korrelationsmultiplizierer (116, 232, 234, 236), der mit dem Summierer (112, 250, 252) und mit dem Vergleicher (104, 218, 220, 222) gekoppelt ist, um einen Korrelationswert zwischen dem Fehlersignal (114, 204) und dem Entscheidungssignal (110, 226, 228, 230) durch Multiplizieren des Fehlersignals (114, 204) mit dem Entscheidungssignal (110, 226, 228, 230) zur Erzeugung eines Produktsignals zu berechnen, undwobei der Akkumulator (124, 238, 240, 242) mit dem Korrelationsmultiplizierer (116, 232, 234, 236) gekoppelt ist, um den Korrelationswert zur Erzeugung des akkumulierten Werts zu akkumulieren und einen vorbestimmten Teil des Produktsignals zum akkumulierten Wert zu addieren, wodurch adaptiv die Ungenauigkeit kompensiert wird.
- Vorrichtung nach Anspruch 1,
wobei der Korrelationsmultiplizierer (116, 232, 234, 236) aufgebaut ist, das Fehlersignal (114, 204) und das Entscheidungssignal (110, 226, 228, 230) miteinander zu multiplizieren, um ein Produktsignal zu erzeugen, und
wobei der Akkumulator (124, 238, 240, 242) aufgebaut ist, einen vorbestimmten Teil des Produktsignals zum akkumulierten Wert zu addieren. - Vorrichtung nach Anspruch 2, wobei der Analog-Digital-Wandler (100) ein Pipeline-Wandler mit mehreren Stufen (144, 146, 148) ist, und
wobei die Vorrichtung mehrere Akkumulatoren (124), die mehrere akkumulierte Werte erzeugen, und außerdem mehrere Korrelationsmultiplizierer (116), die mehrere Produktsignale (118) erzeugen, aufweist, und
wobei die Akkumulatoren (124) aufgebaut sind, einen sich geometrisch verringernden Teil der Produktsignale zu den akkumulierten Werten in aufeinander folgenden Stufen der Bitsignifikanz zu addieren. - Vorrichtung nach Anspruch 1,
wobei der Analog-Digital-Wandler (100) ein Pipeline-Wandler mit mehreren Stufen (144, 146, 148) ist, und
wobei die Vorrichtung außerdem gekennzeichnet ist durch:mehrere erste Übertragungsverzögerungsleitungen (106), die den Stufen zugeordnet sind, wobei eine erste der ersten Übertragungsverzögerungsleitungen mit dem analogen Eingangssignal (102, 202) gekoppelt ist und eine erste vorbestimmte verteilte Übertragungsverzögerung in einem ersten Pfad aufweist, der das analoge Eingangssignal (102, 202) und Fehlersignale (114, 204), die für das analoge Eingangssignal (102, 202) in den Stufen abgeleitet werden, befördert, undmehrere zweite Übertragungsverzögerungsleitungen (134), die den Stufen zugeordnet sind, wobei eine erste der zweiten Verzögerungsleitungen mit einem Abtasttaktsignal (132) gekoppelt ist und eine zweite übereinstimmende verteilte Übertragungsverzögerung, die mit der ersten vorbestimmten verteilten Übertragungsverzögerung übereinstimmt, in einem zweiten Pfad erzeugt, der das Abtasttaktsignal (132) befördert, um einen digitalen Ausgang (140, 152, 154), der einer jeweiligen Stufe zugeordnet ist, zu lesen. - Vorrichtung nach Anspruch 4, wobei der Vergleicher (104, 218, 220, 222), der Vorzeichenbestimmer (128, 244, 246, 248), der Summierer (112, 250, 252), der Korrelationsmultiplizierer (116, 232, 234, 236), der Akkumulator (124, 238, 240, 242) und die ersten und zweiten Verzögerungsleitungen vollständig innerhalb eines integrierten Schaltungschips hergestellt sind.
- Vorrichtung nach Anspruch 1,
wobei der Analog-Digital-Wandler (200) ein Parallel-Sigma-Delta-Wandler mit mehreren Stufen ist, und
wobei die Vorrichtung aufweist:einen Filter, der mit einem Summierer (252) gekoppelt ist, der ein Fehlersignal (114, 204) erzeugt, das von einem analogen Eingangssignal (102, 202) abgeleitet wird, um ein gefiltertes Fehlersignal (216) zu erzeugen,mehrere Vergleicher (104, 218, 220, 222), die mit dem gefilterten Fehlersignal (114, 204) und entsprechenden Bezugssignalen (210, 212, 214) gekoppelt sind, um das gefilterte Fehlersignal (114, 204) mit den Bezugssignalen (210, 212, 214) zu vergleichen, um mehrere Entscheidungssignale (226, 228, 230) zu erzeugen,mehrere Vorzeichenbestimmer (244, 246, 248), die mit den Vergleichern (218, 220, 222) und mit mehreren Akkumulatoren (238, 240, 242) gekoppelt sind, um mehrere Steuerwerte (282, 284, 286) zu erzeugen, deren Beträge mehrere akkumulierte Werte sind und deren Vorzeichen durch die Entscheidungssignale (226, 228, 230) bestimmt werden,einen Summierer (250, 252), der mit dem analogen Eingangssignal (102, 202) und mit den Vorzeichenbestimmern (244, 246, 248) gekoppelt ist, um das analoge Eingangssignal (102, 202) und die Steuerwerte (282, 284, 286) zu summieren, wodurch ein Fehlersignal (204) erzeugt wird,mehrere Korrelationsmultiplizierer (232, 234, 236), die mit dem Summierer (112, 250, 252) und den Vergleichern (218, 220, 222) gekoppelt sind, um mehrere Korrelationswerte (270, 272, 274) zwischen dem Fehlersignal (114, 204) und den Entscheidungssignalen (226, 228, 230) zu berechnen, undwobei die Akkumulatoren (238, 240, 242) mit den Korrelationsmultiplizierern (232, 234, 236) gekoppelt sind, um die Korrelationswerte (270, 272, 274) zu akkumulieren, um die akkumulierten Werte zu erzeugen, wodurch die Ungenauigkeit adaptiv kompensiert wird. - Vorrichtung nach Anspruch 6, wobei der Summierer (250, 252), der Filter, die Vergleicher (218, 220, 222), die Vorzeichenbestimmer (244, 246, 248), die Korrelationsmultiplizierer (232, 234, 236) und die Akkumulatoren (238, 240, 242) vollständig innerhalb eines integrierten Schaltungschips hergestellt sind.
- Verfahren zum adaptiven Kompensieren einer Ungenauigkeit in einem Analog-Digital-Wandler (100, 200) mit einer Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die Ungenauigkeit eine Quantisierungsverstärkung und einen Quantisierungsversatz enthält, wobei das Verfahren aufweist:Vergleichen eines analogen Eingangssignals (102, 202) mit einem Bezugssignal (108, 210, 212, 214), um ein Entscheidungssignal (110, 226, 228, 230) zu erzeugen,Summieren des analogen Eingangssignals (102, 202) und des Steuerwerts (130, 282, 284, 286), dessen Betrag durch einen akkumulierten Wert und dessen Vorzeichen durch das Entscheidungssignal (110, 226, 228, 230) bestimmt wird, wodurch ein Fehlersignal (114, 204) erzeugt wird,wobei das Verfahren gekennzeichnet ist durch:Berechnen eines Korrelationswertes zwischen dem Fehlersignal (114, 204) und dem Entscheidungssignal (110, 226, 228, 230) durch Multiplizieren des Fehlersignals (114, 204) mit dem Entscheidungssignal (110, 226, 228, 230), um ein Produktsignal zu erzeugen, undAkkumulieren des Korrelationswertes, um den akkumulierten Wert zu erzeugen, und Addieren eines vorbestimmten Teils des Produktsignals zum akkumulierten Wert, wodurch die Ungenauigkeit adaptiv kompensiert wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US336234 | 2003-02-13 | ||
US10/366,234 US6690310B1 (en) | 2003-02-13 | 2003-02-13 | Method and apparatus for adaptively compensating for an inaccuracy in an analog-to-digital converter |
Publications (2)
Publication Number | Publication Date |
---|---|
EP1447912A1 EP1447912A1 (de) | 2004-08-18 |
EP1447912B1 true EP1447912B1 (de) | 2006-06-14 |
Family
ID=30770854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP03026905A Expired - Lifetime EP1447912B1 (de) | 2003-02-13 | 2003-11-24 | Verfahren und Anordnung zur adaptiven Kompensation einer Ungenauigkeit in einem Analog-Digital-Wandler |
Country Status (4)
Country | Link |
---|---|
US (1) | US6690310B1 (de) |
EP (1) | EP1447912B1 (de) |
JP (1) | JP4376598B2 (de) |
DE (1) | DE60306098T2 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6914549B2 (en) * | 2003-09-12 | 2005-07-05 | Texas Instruments Incorporated | Reconfigurable analog-to-digital converter |
JP4557761B2 (ja) * | 2005-03-17 | 2010-10-06 | 三菱電機インフォメーションシステムズ株式会社 | タイムスタンプ装置及びタイムスタンププログラム |
US7872823B2 (en) * | 2009-01-12 | 2011-01-18 | Lsi Corporation | AGC loop with weighted zero forcing and LMS error sources and methods for using such |
JP6197307B2 (ja) * | 2013-02-22 | 2017-09-20 | 日本電気株式会社 | 電源回路、これを用いた電力増幅器 |
EP3682377A4 (de) | 2017-09-15 | 2021-06-16 | Mythic, Inc. | System und verfahren zur berechnung von gemischten signalen |
US10389375B1 (en) | 2018-03-19 | 2019-08-20 | Mythic, Inc. | System and methods for mixed-signal computing |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4745394A (en) * | 1987-04-03 | 1988-05-17 | Motorola, Inc. | Pipelined A/D converter |
DE3925589C2 (de) * | 1989-08-02 | 1994-03-17 | Blaupunkt Werke Gmbh | Verfahren und Anordnung zur Störbefreiung von Sprachsignalen |
US5047772A (en) * | 1990-06-04 | 1991-09-10 | General Electric Company | Digital error correction system for subranging analog-to-digital converters |
US5027148A (en) * | 1990-08-13 | 1991-06-25 | Eastman Kodak Company | Autofocus chip with reference level determination circuit |
US5319370A (en) * | 1992-08-31 | 1994-06-07 | Crystal Semiconductor, Inc. | Analog-to-digital converter with a continuously calibrated voltage reference |
JPH06232747A (ja) * | 1993-02-05 | 1994-08-19 | Yokogawa Hewlett Packard Ltd | アナログ−ディジタル変換回路およびアナログ−ディジタル変換方法 |
JPH08330967A (ja) * | 1995-06-01 | 1996-12-13 | Matsushita Electric Ind Co Ltd | デルタ・シグマ変調回路 |
JP3513066B2 (ja) * | 1999-03-25 | 2004-03-31 | 株式会社東芝 | Ofdm伝送信号中継装置及び受信装置 |
DE69906927T2 (de) * | 1999-03-25 | 2003-12-24 | Toshiba Kawasaki Kk | Zwischenverstärker eines OFDM-Übertragungssignals und Empfänger |
FI107482B (fi) * | 1999-09-20 | 2001-08-15 | Nokia Networks Oy | Menetelmä analogia-digitaalimuuntimen kalibroimiseksi sekä kalibrointilaite |
US6373423B1 (en) * | 1999-12-14 | 2002-04-16 | National Instruments Corporation | Flash analog-to-digital conversion system and method with reduced comparators |
JP2002094368A (ja) * | 2000-09-18 | 2002-03-29 | Mitsubishi Electric Corp | 半導体集積回路装置 |
-
2003
- 2003-02-13 US US10/366,234 patent/US6690310B1/en not_active Expired - Lifetime
- 2003-11-24 EP EP03026905A patent/EP1447912B1/de not_active Expired - Lifetime
- 2003-11-24 DE DE60306098T patent/DE60306098T2/de not_active Expired - Lifetime
- 2003-11-28 JP JP2003398836A patent/JP4376598B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004248254A (ja) | 2004-09-02 |
US6690310B1 (en) | 2004-02-10 |
DE60306098T2 (de) | 2007-01-11 |
DE60306098D1 (de) | 2006-07-27 |
JP4376598B2 (ja) | 2009-12-02 |
EP1447912A1 (de) | 2004-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7383028B2 (en) | Timing adjustment method for wireless communication apparatus | |
US8159297B2 (en) | Transmission device, distortion compensation device, and distortion compensation method | |
US7555058B2 (en) | Delay locked loop circuit, digital predistortion type transmitter using same, and wireless base station | |
US20060239380A1 (en) | Power control system for a continuous time mobile transmitter | |
US7962109B1 (en) | Excess current and saturation detection and correction in a power amplifier | |
US10831220B2 (en) | Methods and apparatuses for voltage regulation using precharge rails | |
US8536837B1 (en) | Over-voltage protection accounting for battery droop | |
KR100920185B1 (ko) | 2 입력 위상 고정 루프를 이용한 직접 변조 및 극 변조의방법 및 시스템 | |
WO2000074241A1 (en) | Dc offset correction and hold capability | |
US20230079153A1 (en) | Amplitude-to-phase error correction in a transceiver circuit | |
US7545301B2 (en) | Multi-bit delta-sigma modulator | |
EP3393044A1 (de) | Analog/digital-wandler und milimeterwellenradarsystem | |
CN104115406A (zh) | 连续时间的mashς-δ模数转换 | |
US6075820A (en) | Sampling receiver with multi-branch sigma-delta modulators and digital channel mismatch correction | |
US20060125667A1 (en) | Switching amplifier | |
US7310058B2 (en) | Reducing the time to convert an analog input sample to a digital code in an analog to digital converter (ADC) | |
EP1447912B1 (de) | Verfahren und Anordnung zur adaptiven Kompensation einer Ungenauigkeit in einem Analog-Digital-Wandler | |
US8035397B1 (en) | Utilizing computed battery resistance as a battery-life indicator in a mobile terminal | |
US6696998B2 (en) | Apparatus for generating at least one digital output signal representative of an analog signal | |
US7248649B2 (en) | Digital baseband receiver including a time domain compensation module for suppressing group delay variation distortion incurred due to analog low pass filter deficiencies | |
US6683926B2 (en) | Gain controller with comparator offset compensation for circuit having in-phase and quadrature channels | |
US6671336B1 (en) | Gain controller for circuit having in-phase and quadrature channels, and method | |
US11415666B2 (en) | AD converter device and millimeter wave radar system | |
US7002395B2 (en) | Demodulating logarithmic amplifier | |
US20100297973A1 (en) | Orthogonality compensating device, radio receiving device, orthogonality compensating method, and non-transitory computer readable medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR |
|
AX | Request for extension of the european patent |
Extension state: AL LT LV MK |
|
17P | Request for examination filed |
Effective date: 20041116 |
|
17Q | First examination report despatched |
Effective date: 20050301 |
|
AKX | Designation fees paid |
Designated state(s): DE FR GB NL |
|
RBV | Designated contracting states (corrected) |
Designated state(s): DE FR GB NL |
|
GRAP | Despatch of communication of intention to grant a patent |
Free format text: ORIGINAL CODE: EPIDOSNIGR1 |
|
GRAS | Grant fee paid |
Free format text: ORIGINAL CODE: EPIDOSNIGR3 |
|
GRAA | (expected) grant |
Free format text: ORIGINAL CODE: 0009210 |
|
AK | Designated contracting states |
Kind code of ref document: B1 Designated state(s): DE FR GB NL |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: NL Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT Effective date: 20060614 |
|
REG | Reference to a national code |
Ref country code: GB Ref legal event code: FG4D |
|
REF | Corresponds to: |
Ref document number: 60306098 Country of ref document: DE Date of ref document: 20060727 Kind code of ref document: P |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: FR Payment date: 20061117 Year of fee payment: 4 |
|
NLV1 | Nl: lapsed or annulled due to failure to fulfill the requirements of art. 29p and 29m of the patents act | ||
ET | Fr: translation filed | ||
PLBE | No opposition filed within time limit |
Free format text: ORIGINAL CODE: 0009261 |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT |
|
26N | No opposition filed |
Effective date: 20070315 |
|
GBPC | Gb: european patent ceased through non-payment of renewal fee |
Effective date: 20071124 |
|
REG | Reference to a national code |
Ref country code: FR Ref legal event code: ST Effective date: 20080930 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: GB Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20071124 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: FR Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20071130 |
|
REG | Reference to a national code |
Ref country code: DE Ref legal event code: R082 Ref document number: 60306098 Country of ref document: DE Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE |
|
REG | Reference to a national code |
Ref country code: DE Ref legal event code: R081 Ref document number: 60306098 Country of ref document: DE Owner name: NORTHROP GRUMMAN SYSTEMS CORPORATION, US Free format text: FORMER OWNER: NORTHROP GRUMMAN CORP., LOS ANGELES, US Effective date: 20120814 Ref country code: DE Ref legal event code: R082 Ref document number: 60306098 Country of ref document: DE Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE Effective date: 20120814 Ref country code: DE Ref legal event code: R081 Ref document number: 60306098 Country of ref document: DE Owner name: NORTHROP GRUMMAN SYSTEMS CORPORATION, LOS ANGE, US Free format text: FORMER OWNER: NORTHROP GRUMMAN CORP., LOS ANGELES, CALIF., US Effective date: 20120814 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: DE Payment date: 20171121 Year of fee payment: 15 |
|
REG | Reference to a national code |
Ref country code: DE Ref legal event code: R119 Ref document number: 60306098 Country of ref document: DE |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: DE Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20190601 |