EP1437638B1 - Schaltung zur Erzeugung einer Versorgungsspannung - Google Patents

Schaltung zur Erzeugung einer Versorgungsspannung Download PDF

Info

Publication number
EP1437638B1
EP1437638B1 EP02028082.2A EP02028082A EP1437638B1 EP 1437638 B1 EP1437638 B1 EP 1437638B1 EP 02028082 A EP02028082 A EP 02028082A EP 1437638 B1 EP1437638 B1 EP 1437638B1
Authority
EP
European Patent Office
Prior art keywords
voltage
supply voltage
noise
low
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP02028082.2A
Other languages
English (en)
French (fr)
Other versions
EP1437638A1 (de
Inventor
Thomas Jean Ludovic Baglin
Admir Alihodzic
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to EP02028082.2A priority Critical patent/EP1437638B1/de
Priority to PCT/EP2003/013707 priority patent/WO2004055613A1/de
Publication of EP1437638A1 publication Critical patent/EP1437638A1/de
Priority to US11/155,321 priority patent/US7405548B2/en
Application granted granted Critical
Publication of EP1437638B1 publication Critical patent/EP1437638B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection

Definitions

  • the invention relates to a circuit for generating a supply voltage, which can serve for example for the power supply of a chip.
  • Some chips require that the external supply voltage generated by an external power source must first be regulated in order to be subsequently used for the chip core.
  • the required voltage regulators require a reference voltage, which is usually generated in the chip itself.
  • the first noise path relates to the path from the external voltage source to the reference voltage source and from the reference voltage source to the power supply for the chip core.
  • the second noise path relates to the path from the external voltage source to the power supply for the chip core.
  • a consideration of the noise paths is particularly important because the reference voltage regulator, which generates the reference voltage, usually has a worse noise suppression than the supply voltage regulator in the chip core. If the noise in the reference source is too high, it may even be destroyed.
  • a voltage regulator 1 which has no special provisions for noise suppression, is the input side connected to a voltage input IN, to which an external supply voltage EXTVDD is applied.
  • the voltage regulator 1 generates at its output a reference supply voltage REFVDD, which is fed to a reference voltage source 2.
  • the reference voltage source 2 generates from this a reference voltage VREF, which is then fed to a low-noise voltage regulator 3 via its first input 3.1.
  • At the second input 3.2 of the low-noise voltage regulator 3 is applied to the voltage input IN external supply voltage EXTVDD.
  • the low-noise voltage regulator 3 then generates a supply voltage VDD, which can be tapped off at the output 3.4 of the low-noise voltage regulator 3. If the low-noise voltage regulator 3 additionally requires a regulated voltage supply, this can be made available to it as the reference supply voltage REFVDD via the input 3.3, which is shown in FIG. 1 indicated by the dotted line.
  • shown embodiment of a circuit for a power supply has the disadvantage that the noise of the reference voltage supply is only partially suppressed, resulting in that the supply voltage VDD may be noisy at the output of the circuit.
  • shown circuit for powering the chip core has only a limited noise suppression.
  • FIG. 2 From the prior art is another in FIG. 2 shown embodiment of a circuit for generating a supply voltage shown.
  • the external supply voltage EXTVDD is applied to the input IN of the circuit.
  • the circuit in FIG. 2 is different from the one in FIG. 1 shown circuit in that the in FIG. 1 used noisy voltage regulator 1 by a low-noise voltage regulator 6 and a simple reference voltage regulator 4, which has no special noise suppression is replaced.
  • This is the second one poor voltage regulator 6 connected via its input 6.2 to the voltage input IN.
  • a first reference voltage VREF1 is formed from the external supply voltage EXTVDD, which is present at the input 6.1 of the low-noise voltage regulator 6.
  • the reference voltage REFVDD is generated with the low-noise second voltage regulator 6.
  • this embodiment has the following disadvantages.
  • the additional second low-noise voltage regulator 6 requires more space on the chip.
  • Other disadvantages are that the FIG. 2 embodiment shown consumes more power and the duty cycle is greater than in the FIG. 1 shown embodiment. If the low-noise voltage regulator itself needs a regulated supply voltage, another voltage regulator is required, which also consumes chip area.
  • EP 0 260 474 A1 is a supply voltage system with a voltage detector, a voltage converter and two switches described.
  • the state of the switches depends on the amount of input voltage which is compared in the detector with predefinable values. Depending on the amount, the input voltage is switched either directly to the output or via the voltage converter.
  • An object of the invention is to provide a circuit for generating a supply voltage, in which on the one hand the noise component in the supply voltage is as low as possible and on the other hand, the area required for the circuit is also minimized.
  • the supply voltage is available as quickly as possible, that is, the duty cycle is as short as possible.
  • the object is achieved by a circuit for generating a supply voltage having the features according to claim 1.
  • the inventive circuit for generating a supply voltage has a voltage input, which with a voltage regulator for, generating a first supply voltage and a low-noise voltage regulator for generating a low-noise supply voltage is connected.
  • a control unit is provided, by means of which it can be determined which of the two supply voltages is switched to a supply voltage output of the circuit.
  • the control unit determines depending on at least one supply voltage which of the supply voltages is switched to the supply voltage output.
  • a first controllable switch is provided, via which the voltage regulator can be connected to the supply voltage output.
  • a second controllable switch is provided, via which the low-noise voltage regulator can be connected to the supply voltage output.
  • the two controllable switches can be controlled via the control unit. This is a simple way to switch between the first supply voltage, which may be noisy, but is quickly available and the low-noise supply voltage, which, however, is available only a little later, achieved.
  • the first and the second controllable switch are formed as transistors.
  • control unit has a first control output and a second control output, wherein the second control output is formed by an inversion of the first control output.
  • control unit can be designed such that one of the two supply voltages depends on the low-noise supply voltage to the supply voltage output of the circuit is switched. It is thereby achieved that it is determined on the basis of specific criteria, which can be derived from the low-noise supply voltage, when switching between the first supply voltage and the low-noise supply voltage.
  • control unit can be designed so that, depending on a reference voltage, one of the two supply voltages is switched to the supply voltage output of the circuit. That is, only when the reference voltage meets certain criteria, is switched from the first supply voltage to the low-noise supply voltage.
  • control unit may be designed such that one of the two supply voltages is switched to the supply voltage output of the circuit as a function of the supply voltage applied to the voltage input.
  • the time of switching from the first supply voltage to the low-noise supply voltage is determined based on certain criteria, which result from the external supply voltage.
  • the circuit according to the invention comprises a unit for generating the reference voltage, which is connected upstream of the low-noise voltage regulator.
  • the low-noise voltage regulator has an input for a regulated supply voltage, which is connected via the first controllable switch to the output of the low-noise voltage regulator.
  • the voltage regulator has a P-channel MOS transistor. With its help, the supply voltage can be made available quickly during the switch-on.
  • the low-noise voltage regulator may have an N-channel MOP transistor. This can be made available at the output of the circuit low-noise power supply.
  • FIG. 3 shown embodiment of the circuit according to the invention for generating a supply voltage is applied to the voltage input IN an external supply voltage EXTVDD, which rests on the one hand at the input 1.1 of a voltage amplifier 1 and at the input 3.1 of a low-noise voltage amplifier 3.
  • the voltage amplifier 1 is the output side, that is connected via its output 1.2, via a controllable switch SWNOISY to the output O of the circuit.
  • the output 3.4 of the low noise voltage amplifier 3 is also connected via a further controllable switch SWQUIET to the output O of the circuit.
  • the reference supply voltage REFVDD can be tapped off, which is either equal to the non-noise-compensated supply voltage NOISYVDD or the low-noise supply voltage VDD.
  • the two controllable switches SWNOISY and SWQUIET are controlled via the two control voltages SWNOISYVDD or SWVDD, which originate from a control unit SE.
  • the control unit SE generates the two control voltages SWVDD and SWNOISYVDD as a function of the supply voltage VDD generated by the low-noise voltage regulator 3, which is fed to the input 7.3 of a decision unit 7 as a function of a reference voltage VREF which is applied to the input 7.1 of the decision maker 7 is and in dependence on the external voltage EXTVDD, which is fed to the input 7.2 of the Eritscheiders 7.
  • the control voltage SWNOISYVDD can be tapped off at the output 9.3 of an inverter INV and forms the inverted signal to the signal present at the input 9.1 of the inverter INV with the voltage SWVDD.
  • the reference voltage VREF is formed from the reference supply voltage REFVDD and fed to the input 3.2 of the low-noise voltage regulator 3. If the low-noise voltage regulator 3 requires an additional regulated supply voltage for operation, the input 3.3 is provided on the low-noise voltage regulator 3, which can be connected to the reference voltage REFVDD, if necessary, which is represented by the dotted line.
  • the decision unit 7 also referred to as the turn-on detector, generates at its output 7.4 a control signal with the control voltage SWVDD, which is equal to the external supply voltage EXTVDD.
  • a control voltage SWNOISYVDD which is equal to zero.
  • the reference supply voltage REFVDD is equal to the non-noise-compressed voltage NOISYVDD applied to the output 1.2 of the voltage regulator 1. Since the external supply voltage EXTVDD is high, the non-noise-compensated voltage NOISYVDD of zero will rise to a certain regulated value. During this time, the on-time, the non-noise-compensated voltage NOISYVDD is the reference supply voltage REFVDD of the power supply circuit. At the output of the reference voltage source 2, the reference voltage VREF also rises from the value zero to the value of the reference voltage.
  • the low noise voltage regulator 3 is then able to properly regulate the low noise voltage VDD so that the low noise voltage VDD at the output 3.4 of the low noise voltage regulator 3 rises from zero to the regulated value.
  • the switch-on detector 7 switches the voltage SWVDD to zero via its output 7.4, so that the controllable switch SWQUIET becomes conductive. Since the signal SWNOISYVDD is equal to the external supply voltage EXTVDD, the controllable switch SWNOISY is brought into the non-conductive state.
  • the reference voltage source 2 is now supplied via the low-noise voltage regulator 3 and the low-noise voltage regulator 3 uses the reference voltage VREF generated by the reference voltage source 2.
  • the control voltage SWVDD at the output 7.4 of the switch-on detector 7 is equal to the external supply voltage EXTVDD. As soon as the switch-on process is completed, the voltage SWVDD at the output 7.4 drops to the value zero.
  • various criteria can be used. This can be, for example, a time constant, the magnitude of the voltage VDD or the magnitude of the voltage difference between the two voltages VDD and VREF.
  • the two controllable switches SWNOISY and SWQUIET are preferably designed as transistors and operate in the same way. The following describes the operation of the controllable switch SWQUIET.
  • the controllable switch SWQUIET is conductive when the control voltage SWVDD is smaller than the difference between the voltages VDD - Vt or the control voltage SWVDD is smaller than the difference between the voltages REFVDD - Vt.
  • the voltage REFVDD at the output of the controllable switch SWQUIET is equal to the voltage VDD.
  • the control voltage SWVDD is greater than the difference between VDD - Vt and greater than the difference between REFVDD - Vt
  • the controllable switch SWQUIET becomes non-conductive and the two voltages VDD and REFVDD are independent of each other.
  • the voltage Vt is a constant voltage.
  • the inverter INV generates at its output 9.3 a signal with the voltage SWNOISYVDD equal to zero when the voltage SWVDD at its input 9.1 is equal to the supply voltage EXTVDD.
  • the inverter INV When the voltage at the input 9.1 of the inverter INV is equal to zero, the inverter INV generates a voltage SWNOISYVDD which is equal to the external supply voltage EXTVDD.
  • a PMOS voltage regulator by itself has an unfavorable PSRR (Power Supply Rejection Ratio).
  • PSRR Power Supply Rejection Ratio
  • the following example shows this.
  • the gate voltage must very quickly reduce the PMOS gate voltage by one volt in order to keep the output voltage at output OUT1 constant.
  • the circuit reduces the gate voltage only with a certain delay, the change by one volt at the input IN1 is at least partially also detected at the output OUT1. Therefore, there will always be some noise at the output OUT1.
  • the PMOS controller also has a poor response when the load changes at the output OUT1.
  • the regulator circuit must reduce the whole voltage.
  • the PMOS transistor 10 responds, however, only after a certain period of time, which causes the voltage at the output OUT1 drops while the gate voltage remains constant.
  • the gate-source voltage drops, which causes the output voltage at the output OUT 1 to drop further. Due to these characteristics, the PMOS voltage regulator is suitable for the voltage regulator 1.
  • N-channel MOS transistor 11 can be used in the inventive circuit for the low-noise voltage regulator 3.
  • the PMOS transistor 10 has the advantage that it has a good PSRR. If the voltage at the input IN2 drops very rapidly by one volt, the NMOS gate voltage must be kept constant in order to keep the voltage at the output OUT2 constant, which is also achieved by the NMOS voltage regulator. The NMOS regulator also has better behavior with respect to load changes at the OUT2 output than the in FIG. 4 shown PMOS transistor is the case. Assuming the load at output OUT2 increases very rapidly while the voltage at input IN2 remains constant, then the regulator circuit must increase the gate voltage to keep the voltage at output OUT2 constant. However, since the voltage regulator only reacts after a certain period of time, the voltage at the output OUT2 drops while the gate voltage remains constant. The gate-source voltage UGS increases, with the result that the ringing of the voltage at the output OUT2 is limited.
  • FIG. 4 PMOS transistor shown is much easier to implement on a chip and the cost is significantly lower than that in the FIG. 5 shown NMOS transistor.
  • the gate voltage remains between the voltage applied to the input IN1 and zero volts.
  • the ridge voltage may exceed the voltage applied to the input IN2, so that a charge pump is required.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

    Technisches Gebiet
  • Die Erfindung betrifft eine Schaltung zur Erzeugung einer Versorgungsspannung, welche beispielsweise zur Spannungsversorgung eines Chips dienen kann.
  • Bei manchen Chips ist es erforderlich, dass die von einer externen Spannungsquelle erzeugte externe Versorgungsspannung zuerst geregelt werden muss, um dann, anschließend für den Chipkern verwendet werden zu können. Die dafür erforderlichen Spannungsregler benötigen eine Referenzspannung, die in der Regel im Chip selbst erzeugt wird. Dabei können zwei Rauschpfade auftreten. Der erste Rauschpfad betrifft den Pfad von der externen Spannungsquelle zur Referenzspannungsquelle und von der Referenzspannungsquelle zur Spannungsversorgung für den Chipkern. Der zweite Rauschpfad betrifft den Weg von der externen Spannungsquelle zur Spannungsversorgung für den Chipkern. Eine Berücksichtigung der Rauschpfade ist insbesondere deshalb von Bedeutung, weil der Referenzspannungsregler, der die Referenzspannung erzeugt, in der Regel eine schlechtere Rauschunterdrückung aufweist als der Versorgungsspannungsregler im Chipkern. Wenn das Rauschen in der Referenzspanhungsquelle zu hoch ist, kann diese unter Umständen sogar zerstört werden.
    • Stand der Technik
  • Aus dem Stand der Technik ist eine Schaltung zur Erzeugung einer Versorgungsspannung, wie sie in Figur 1 gezeigt ist, bekannt. Ein Spannungsregler 1, der keine besonderen Vorkehrungen zur Rauschunterdrückung aufweist, ist eingangsseitig mit einem Spannungseingang IN verbunden, an dem eine externe Versorgungsspannung EXTVDD anliegt. Der Spannungsregler 1 erzeugt an seinem Ausgang eine Referenzversorgungsspannung REFVDD, die auf eine Referenzspannungsquelle 2 geführt wird. Die Referenzspannungsquelle 2 erzeugt daraus eine Referenzspannung VREF, welche anschließend einem rauscharmen Spannungsregler 3 über dessen ersten Eingang 3.1 zugeführt wird. Am zweiten Eingang 3.2 des rauscharmen Spannungsreglers 3 liegt die am Spannungseingang IN angelegte externe Versorgungsspannung EXTVDD an. Der rauscharme Spannungsregler 3 erzeugt dann eine Versorgungsspannung VDD, die am Ausgang 3.4 des rauscharmen Spannungsreglers 3 abgreifbar ist. Falls der rauscharme Spannungsregler 3 zusätzlich eine geregelte Spannungsversorgung benötigt, kann diese ihm als Referenzversorgungsspannung REFVDD über den Eingang 3.3 zur Verfügung gestellt werden, was in Figur 1 durch die punktierte Linie angedeutet ist.
  • Eine wie in Figur 1 gezeigte Ausführungsform einer Schaltung für eine Spannungsversorgung hat jedoch den Nachteil, dass das Rauschen der Referenzspannungsversorgung nur bedingt unterdrückt wird, was dazu führt, das die Versorgungsspannung VDD am Ausgang der Schaltung rauschbehaftet sein kann. Die in Figur 1 gezeigte Schaltung zur Spannungsversorgung für den Chipkern weist daher nur eine beschränkte Rauschunterdrückung auf.
  • Aus dem Stand der Technik ist eine weitere in Figur 2 gezeigte Ausführungsform einer Schaltung zur Erzeugung einer Versorgungsspannung gezeigt. Ebenso wie in Figur 1 wird an den Eingang IN der Schaltung die externe Versorgungsspannung EXTVDD angelegt. Die Schaltung in Figur 2 unterscheidet sich von der in Figur 1 gezeigten Schaltung dadurch, dass der in Figur 1 verwendete rauschbehaftete Spannungsregler 1 durch einen rauscharmen Spannungsregler 6 sowie einen einfachen Referenzspannungsregler 4, welcher keine besondere Rauschunterdrückung aufweist, ersetzt ist. Dabei ist der zweite arme Spannungsregler 6 über seinen Eingang 6.2 mit dem Spannungseingang IN verbunden. Mit Hilfe des Spannungsreglers 4 wird aus der externen Versorgungsspannung EXTVDD eine erste Referenzspannung VREF1 gebildet, die am Eingang 6.1 des rauscharmen Spannungsreglers 6 anliegt.
  • Bei der in Figur 2 gezeigten Ausführungsform wird die Referenzspannung REFVDD mit dem rauscharmen zweiten Spannungsregler 6 erzeugt. Diese Ausführungsform hat jedoch folgende Nachteile. Der zusätzliche zweite rauscharme Spannungsregler 6 benötigt auf dem Chip mehr Platz. Weitere Nachteile bestehen darin, dass die Figur 2 gezeigte Ausführungsform mehr Strom verbraucht und die Einschaltdauer größer ist als bei der in Figur 1 gezeigten Ausführungsform. Falls der rauscharme Spannungsregler selbst eine geregelte Versorgungsspannung braucht, ist ein weiterer Spannungsregler erforderlich, was zusätzlich Chipfläche in Anspruch nimmt.
  • In der US 2002/0043963 A1 ist eine Stromversorgungsanordnung mit einem schaltbaren Regler, einem linearen Regler und einem Controller beschrieben. Der Controller wird benutzt, um die Regler alternativ an- und abzuschalten. Die Umschaltung auf den rauscharmen linearen Regler erfolgt, wenn eine Messung durchgeführt werden soll. Zu Zeitpunkten an denen nicht gemessen wird, wird auf den schaltbaren Regler umgeschaltet und durch dessen hohen Wirkungsgrad der Stromverbrauch minimiert.
  • In der EP 0 260 474 A1 ist ein Versorgungsspannungssystem mit einem Spannungsdetektor, einem Spannungskonverter und zwei Schaltern beschrieben. Der Zustand der Schalter hängt von dem Betrag der Eingangsspannung ab, die im Detektor mit vorgebbaren Werten verglichen wird. Je nach Betrag wird die Eingangsspannung entweder direkt an den Ausgang weiter geschaltet oder über den Spannungskonverter.
    • Darstellung der Erfindung
  • Eine Aufgabe der Erfindung ist es, eine Schaltung zur Erzeugung einer Versorgungsspannung anzugeben, bei der einerseits der Rauschanteil in der Versorgungsspannung so gering wie möglich ist und andererseits die für die Schaltung erforderliche Fläche ebenfalls minimiert wird.
  • Zudem ist es von Vorteil, wenn die Versorgungsspannung so schnell wie möglich zur Verfügung steht, das heißt die Einschaltdauer so kurz wie möglich ist.
  • Die Aufgabe wird durch eine Schaltung zur Erzeugung einer Versorgungsspannung mit den Merkmalen gemäß Patentanspruch 1 gelöst.
  • Die erfindungsgemäße Schaltung zur Erzeugung einer Versorgungsspannung weist einen Spannungseingang auf, welcher mit einem Spannungsregler zur, Erzeugung einer ersten Versorgungsspannung und einem rauscharmen Spannungsregler zur Erzeugung einer rauscharmen Versorgungsspannung verbunden ist. Zusätzlich ist eine Steuereinheit vorgesehen, mittels welcher bestimmbar ist, welche der beiden Versorgungsspannungen auf einen Versorgungsspannungsausgang der Schaltung geschaltet wird.
  • Die Steuereinheit bestimmt dabei in Abhängigkeit von mindestens einer Versorgungsspannung, welche der Versorgungsspannungen auf den Versorgungsspannungsausgang geschaltet wird. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den in den abhängigen Patentansprüchen angegebenen Merkmalen.
  • Bei einer Ausführungsform der Erfindung ist ein erster steuerbarer Schalter vorgesehen, über den der Spannungsregler mit dem Versorgungsspannungsausgang verbindbar ist. Zudem ist ein zweiter steuerbarer Schalter vorgesehen, über den der rauscharme Spannungsregler mit dem Versorgungsspannungsausgang verbindbar ist. Über die Steuereinheit sind die beiden steuerbaren Schalter steuerbar. Damit wird auf einfache Art und Weise eine Umschaltung zwischen der ersten Versorgungsspannung, welche rauschbehaftet sein kann, aber schnell zur Verfügung steht und der rauscharmen Versorgungsspannung, welche jedoch erst etwas später zur Verfügung steht, erreicht.
  • Vorteilhafterweise sind bei der erfindungsgemäßen Schaltung der erste und der zweite steuerbare Schalter als Transistoren ausgebildet.
  • Entsprechend einer bevorzugten Ausführungsvariante der erfindungsgemäßen Schaltung weist die Steuereinheit einen ersten Steuerausgang und einen zweiten Steuerausgang auf, wobei der zweite Steuerausgang durch eine Invertierung des ersten Steuerausgangs gebildet ist.
  • Darüber hinaus kann bei der erfindungsgemäßen Schaltung die Steuereinheit so ausgebildet sein, dass abhängig von der rauscharmen Versorgungsspannung eine der beiden Versorgungsspannungen auf den Versorgungsspannungsausgang der Schaltung geschaltet wird. Dadurch wird erreicht, dass anhand bestimmter Kriterien, welche sich aus der rauscharmen Versorgungsspannung ableiten lassen, bestimmt wird, wann zwischen der ersten Versorgungsspannung und der rauscharmen Versorgungsspannung umgeschaltet wird.
  • Bei einer Weiterbildung der erfindungsgemäßen Schaltung kann die Steuereinheit so ausgebildet sein, dass abhängig von einer Referenzspannung eine der beiden Versorgungsspannungen auf den Versorgungsspannungsausgang der Schaltung geschaltet wird. Das heißt, erst wenn die Referenzspannung bestimmten Kriterien genügt, wird von der ersten Versorgungsspannung auf die rauscharme Versorgungsspannung umgeschaltet.
  • Darüber hinaus kann bei der erfindungsgemäßen Schaltung die Steuereinheit so ausgebildet sein, das abhängig von der am Spannungseingang anliegenden Versorgungsspannung eine der beiden Versorgungsspannungen auf den Versorgungsspannungsausgang der Schaltung geschaltet wird. Somit wird der Zeitpunkt der Umschaltung von der ersten Versorgungsspannung auf die rauscharme Versorgungsspannung anhand bestimmter Kriterien, welche sich aus der externen Versorgungsspannung ergeben, bestimmt.
  • Zur Lösung der Aufgabe wird ferner vorgeschlagen, dass die erfindungsgemäße Schaltung eine Einheit zur Erzeugung der Referenzspannung aufweist, welche dem rauscharmen Spannungsregler vorgeschaltet ist.
  • Bei einer weiteren Ausführungsform der Erfindung weist der rauscharme Spannungsregler einen Eingang für eine geregelte Versorgungsspannung auf, welcher über den ersten steuerbaren Schalter mit dem Ausgang des rauscharmen Spannungsreglers verbunden ist.
  • Bei einer Weiterbildung der erfindungsgemäßen Schaltung weist der Spannungsregler einen P-Kanal MOS-Transistor auf. Mit dessen Hilfe kann die Versorgungsspannung während der Einschaltphase schnell zur Verfügung gestellt werden.
  • Darüber hinaus kann schließlich bei der erfindungsgemäßen Schaltung der rauscharme Spannungsregler einen N-Kanal MOPSTransistor aufweisen. Damit kann am Ausgang der Schaltung eine rauschärme Versorgungsspannung zur Verfügung gestellt werden.
    • Kurze Beschreibung der Zeichnungen
  • Im folgenden wird die Erfindung anhand von fünf Figuren weiter erläutert.
    • Figur 1
    zeigt eine Schaltung zur Erzeugung einer Versorgungsspannung gemäß dem Stand der Technik.
    Figur 2
    zeigt eine zweite Ausführungsform einer Schaltung zur Erzeugung einer Versorgungsspannung gemäß dem Stand der Technik.
    Figur 3
    zeigt eine Schaltung zur Erzeugung einer Versorgungsspannung gemäß der Erfindung.
    Figur 4
    zeigt eine Ausführungsform für einen Spannungsregler, wie er bei der erfindungsgemäßen Schaltung zum Einsatz kommen kann.
    Figur 5
    zeigt eine Ausführungsform für einen rauscharmen Spannungsregler; wie er bei der erfindungsgemäßen Schaltung zum Einsatz kommen kann.
    Wege zur Ausführung der Erfindung
  • Auf die Figuren 1 und 2 wird im folgenden nicht weiter eingegangen, da deren Erläuterungen bereits in der Beschreibungseinleitung erfolgte. Es wird deshalb an dieser Stelle auf die Beschreibungseinleitung verwiesen.
  • Bei der in Figur 3 gezeigten Ausführungsform der erfindungsgemäßen Schaltung zur Erzeugung einer Versorgungsspannung wird an den Spannungseingang IN eine externe Versorgungsspannung EXTVDD angelegt, die einerseits am Eingang 1.1 eines Spannungsverstärkers 1 als auch am Eingang 3.1 eines rauscharmen Spannungsverstärkers 3 anliegt. Der Spannungsverstärker 1 ist ausgangseitig, das heißt über seinen Ausgang 1.2, über ein steuerbaren Schalter SWNOISY mit dem Ausgang O der Schaltung verbunden. Der Ausgang 3.4 des rauscharmen Spannungsverstärkers 3 ist über einen weiteren steuerbaren Schalter SWQUIET ebenfalls mit dem Ausgang O der Schaltung verbunden. Am Ausgang O der Schaltung ist die Referenzversorgungsspannung REFVDD abgreifbar, die entweder gleich der nicht rauschkompensierten Versorgungsspannung NOISYVDD oder der rauscharmen Versorgungsspannung VDD ist. Die beiden steuerbaren Schalter SWNOISY und SWQUIET werden über die beiden Steuerspannungen SWNOISYVDD bzw. SWVDD, welche von einer Steuereinheit SE stammen, gesteuert. Die Steuereinheit SE erzeugt die beiden Steuerspannungen SWVDD und SWNOISYVDD in Abhängigkeit von der von dem rauscharmen Spannungsregler 3 erzeugten Versorgungsspannung VDD, welche auf den Eingang 7.3 einer Entscheidungseinheit 7 geführt wird, in Abhängigkeit von einer Referenzspannung VREF, welche auf den Eingang 7.1 des Entscheiders 7 geführt wird und in Abhängigkeit von der externen Spannung EXTVDD, welche auf den Eingang 7.2 des Eritscheiders 7 geführt wird. Die Steuerspannung SWNOISYVDD ist am Ausgang 9.3 eines Inverters INV abgreifbar und bildet das invertierte Signal zum am Eingang 9.1 des Inverters INV anliegenden Signal mit der Spannung SWVDD. Mit Hilfe einer Referenzspannungsquelle 2 wird aus der Referenzversorgungsspannung REFVDD die Referenzspannung VREF gebildet und auf den Eingang 3.2 des rauscharmen Spannungsreglers 3 geführt. Falls der rauscharme Spannungsregler 3 eine zusätzliche geregelte Versorgungsspannung für den Betrieb benötigt, ist der Eingang 3.3 am rauscharmen Spannungsregler 3 vorgesehen, welcher im Bedarfsfall, was durch die punktierte Linie dargestellt ist, mit der Referenzspannung REFVDD verbindbar ist.
  • Die Funktionsweise der in Figur 3 gezeigten Schaltung wird im folgenden beschrieben. Beim Einschalten erzeugt die Entscheidungseinheit 7, auch als Einschaltdetektor bezeichnet, an dessen Ausgang 7.4 ein Steuersignal mit der Steuerspannung SWVDD, die gleich der externen Versorgungsspannung EXTVDD ist. Am Ausgang 9.3 des Inverters INV liegt dann eine Steuerspannung SWNOISYVDD an, die gleich Null ist. Dies hat zur Folge, dass der steuerbare Schalter SWNOISY, da die Steuerspannung SWNOISYVDD am Steuereingang des Schalters SWNOISY gleich Null ist, eingeschaltet, das heißt leitend wird. Der Schalter SWQUIET hingegen wird aufgrund der Steuerspannung SWVDD, die die Steuerspannung für den Schalter SWQUIET bildet ausgeschaltet, das heißt nicht leitend. In diesem Zustand ist die Referenzversorgungsspannung REFVDD gleich der nicht rauschkomperisierten Spannung NOISYVDD, die am Ausgang 1.2 des Spannungsreglers 1 anliegt. Da die externe Versorgungsspannung EXTVDD im Zustand high ist, wird die nicht rauschkompensierte Spannung NOISYVDD vom Wert Null auf einen bestimmten geregelten Wert ansteigen. Während dieser Zeit, also der Einschaltzeitdauer, ist die nicht rauschkompensierte Spannung NOISYVDD die Referenzversorgungsspannung REFVDD der Schaltung zur Spannungsversorgung. Am Ausgang der Referenzspannungsquelle 2 steigt die Referenzspannung VREF ebenfalls vom Wert Null auf den Wert der Referenzspannung an. Der rauscharme Spannungsregler 3 ist dann in der Lage, die rauscharme Spannung VDD richtig zu regeln, so dass die rauscharme Spannung VDD am Ausgang 3.4 des rauscharmen Spannungsreglers 3 vom Wert Null auf den geregelten Wert ansteigt. Wenn der Einschaltvorgang beendet ist, schaltet der Einschaltdetektor 7 über seinen Ausgang 7.4 die Spannung SWVDD auf den Wert Null, so daß der steuerbare Schalter SWQUIET leitend wird. Da nun das Signal SWNOISYVDD gleich der externen Versorgungsspannung EXTVDD ist, wird der steuerbare Schalter SWNOISY in den nicht leitenden Zustand gebracht. Die Referenzspannungsquelle 2 wird nun über den rauscharmen Spannungsregler 3 versorgt und der rauscharme Spannungsregler 3 benutzt die von der Referenzspannungsquelle 2 erzeugte Referenzspannung VREF.
  • Während der Einschaltphase ist die Steuerspannung SWVDD am Ausgang 7.4 des Einschaltdetektors 7 gleich der externen Versorgungsspannung EXTVDD. Sobald der Einschaltvorgang beendet ist, fällt die Spannung SWVDD am Ausgang 7.4 auf den Wert Null ab. Um das Ende des Einschaltvorgangs zu bestimmen, können verschiedene Kriterien herangezogen werden. Dies können beispielsweise eine Zeitkonstante, die Höhe der Spannung VDD oder auch die Höhe der Spannungsdifferenz zwischen den beiden Spannungen VDD und VREF sein.
  • Die beiden steuerbaren Schalter SWNOISY und SWQUIET sind vorzugsweise als Transistoren ausgebildet und arbeiten auf die gleiche Art und Weise. Im folgenden wird die Funktionsweise des steuerbaren Schalters SWQUIET beschrieben.
  • Der steuerbare Schalter SWQUIET ist leitend, wenn die Steuerspannung SWVDD kleiner als die Differenz zwischen den Spannungen VDD - Vt ist oder die Steuerspannung SWVDD kleiner als die Differenz zwischen den Spannungen REFVDD - Vt ist. In diesem Fall ist die Spannung REFVDD am Ausgang des steuerbaren Schalters SWQUIET ist gleich der Spannung VDD. Wenn die Steuerspannung SWVDD größer als die Differenz ist zwischen VDD - Vt und größer als die Differenz zwischen REFVDD - Vt ist, wird der steuerbare Schalter SWQUIET nicht leitend und die beiden Spannungen VDD und REFVDD sind unabhängig voneinander. Die Spannung Vt ist eine konstante Spannung.
  • Der Inverter INV erzeugt an seinem Ausgang 9.3 ein Signal mit der Spannung SWNOISYVDD gleich Null, wenn die Spannung SWVDD an seinem Eingang 9.1 gleich der Versorgungsspannung EXTVDD ist. Wenn die Spannung am Eingang 9.1 des Inverters INV gleich Null ist, erzeugt der Inverter INV eine Spannung SWNOISYVDD, die gleich der externen Versorgungsspannung EXTVDD ist.
  • Als Spannungsverstärker 1 kann beispielsweise der in Figur 4 gezeigte P-Kanal MOS-Transistor eingesetzt werden. Grundsätzlich hat ein PMOS-Spannungsregler von sich aus ein ungünstiges PSRR (Power Supply Rejection Ratio). Anhand des folgenden Beispiels lässt sich dies erkennen. Wenn die Spannung am Eingang IN1 sehr schnell um ein Volt fällt, muss die Gate-Spannung die PMOS-Gate-Spannung sehr schnell um ein Volt reduzieren, um die Ausgangsspannung am Ausgang OUT1 konstant zu halten. Da der Schaltkreis die Gate-Spannung allerdings erst mit einer gewissen Verzögerung reduziert, ist die Veränderung um ein Volt am Eingang IN1 wenigstens teilweise auch am Ausgang OUT1 festzustellen. Daher wird am Ausgang OUT1 immer ein gewisses Rauschen zu erkennen sein. Der PMOS-Regler weist auch ein schlechtes Antwortverhalten bei einer Veränderung der Last am Ausgang OUT1 auf. Wenn die Last am Ausgang OUT1 sehr schnell zunimmt, wobei die Spannung am Eingang IN 1 konstant bleibt, muss der Reglerschaltkreis die Ganze-Spannung reduzieren. Der PMOS-Transistor 10 reagiert auch hier aller-dings erst nach einer gewissen Zeitdauer, was dazu führt, dass die Spannung am Ausgang OUT1 sinkt während die Gate-Spannung noch konstant bleibt. Die Gate-Source-Spannung sinkt, was dazu führt, dass die Ausgangsspannung am Ausgang OUT 1 weiter absinkt. Aufgrund dieser Eigenschaften ist der PMOS-Spannungsregler für den Spannungsregler 1 geeignet.
  • Der in Figur 5 gezeigte N-Kanal MOS-Transistor 11 kann bei der erfindungsgemäßen Schaltung für den rauscharmen Spannungsregler 3 verwendet werden.
  • Gegenüber dem in Figur 4 gezeigten PMOS-Transistor 10 hat der NMOS-Transistor 11 den Vorteil, dass er ein gutes PSRR aufweist. Wenn die Spannung am Eingang IN2 sehr schnell um ein Volt sinkt, muss die NMOS-Gate-Spannung konstant gehalten werden, um die Spannung am Ausgang OUT2 konstant zu halten, was durch den NMOS Spannungsregler auch erreicht wird. Der NMOS-Regler weist auch ein besseres Verhalten bezüglich Laständerungen am Ausgang OUT2 als dies bei dem in Figur 4 gezeigten PMOS-Transistor der Fall ist. Angenommen die Last am Ausgang OUT2 nimmt sehr schnell zu, während die Spannung am Eingang IN2 konstant bleibt, dann muss die Reglerschaltung die Gate-Spannung erhöhen, um die Spannung am Ausgang OUT2 konstant zu halten. Da der Spannungsregler jedoch erst nach einer gewissen Zeitdauer reagiert, sinkt die Spannung am Ausgang OUT2 während die Gate-Spannung konstant bleibt. Die Gate-Source-Spannung UGS nimmt zu, was zur Folge hat, dass das Nachschwingen der Spannung am Ausgang OUT2 begrenzt ist..
  • Der in Figur 4 gezeigte PMOS-Transistor ist deutlich einfacher auf einem Chip zu implementieren und die Kosten sind deutlich niedriger als bei dem in Figur 5 gezeigten NMOS-Transistor. Bei einem PMOS-Transistor bleibt die Gate-Spannung zwischen der am Eingang IN1 anliegenden Spannung und Null Volt. Bei einem NMOS-Transistor kann die Grate-Spannung die am Eingang IN2 anliegende Spannung überschreiten, sodass eine Ladungspumpe erforderlich ist.
    • Bezugszeichenliste
    • 1
    Spannungsregler mit beschränkter Rauschunterdrükkung
    2
    Einheit zur Erzeugung einer Referenzspannung
    3
    erster rauscharmer Spannungsregler
    4
    rauschbehaftete Einheit zur Erzeugung einer Referenzspannung
    6
    zweiter rauscharmer Spannungsregler
    7
    Einschaltsteuerung
    7.1
    erster Eingang der Einschaltsteuerung
    7.2
    zweiter Eingang der Einschaltsteuerung
    7.3
    dritter Eingang der Einschaltsteuerung
    7.4
    Ausgang der Einschaltsteuerung
    9.1
    Invertereingang
    9.2
    Betriebsspannungsanschluss des Inverters
    9.3
    Inverterausgang
    10
    PMOS-Transistor
    11
    NMOS-Transistor
    SE
    Steuereinheit
    EXTVDD
    externe Versorgungsspannung
    REFVDD
    Referenzversorgungsspannung
    VREF
    Referenzspannung
    VREF1
    erste Referenzspannung
    VREF2
    zweite Referenzspannung
    VDD
    Versorgungsspannung
    IN
    Eingang
    O
    Ausgang
    INV
    Inverter
    NOISYVDD
    nicht rauschkompensierte Versorgungsspannung
    SWNOISY
    erster steuerbarer Schalter
    SWQUIET
    zweiter steuerbarer Schalter
    SWNOISYVDD
    erste Steuerspannung
    SWVDD
    zweite Steuerspannung

Claims (16)

  1. Schaltung zur Erzeugung einer Versorgungsspannung,
    mit einem Spannungseingang (IN), welcher mit einem Spannungsregler (1) zur Erzeugung einer ersten Versorgungsspannung (NOISYVDD) und mit einem rauscharmen Spannungsregler (3) zur Erzeugung einer rauscharmen Versorgungsspannung (VDD) verbunden ist, und
    mit einer Steuereinheit (SE) mittels welcher bestimmbar ist, welche der beiden Versorgungsspannungen (NOISYVDD, VDD) auf einen Versorgungsspannungsausgang (O) der Schaltung geschaltet wird,
    dadurch gekennzeichnet, dass
    die Steuereinheit (SE) in Abhängigkeit von der Versorgungsspannung VDD, einer Referenzspannung VREF und einer externen Spannung EXTVDD bestimmt, welche der Versorgungsspannungen (NOISYVDD, VDD) auf den Versorgungsspannungsausgang (O) geschaltet wird.
  2. Schaltung nach Patentanspruch 1,
    mit einem ersten steuerbaren Schalter (SWNOISY), über den der Spannungsregler (1) mit dem Versorgungsspannungsausgang (O) verbindbar ist,
    mit einem zweiten steuerbaren Schalter (SWQUIET), über den der rauscharme Spannungsregler (3) mit dem Versorgungsspannungsausgang (O) verbindbar ist, und
    wobei die Steuereinheit (SE) die beiden steuerbaren Schalter (SWNOISY, SWQUIET) steuert.
  3. Schaltung nach Patentanspruch 2,
    wobei der erste und der zweite steuerbare Schalter (SWNOISY, SWQUIET) als Transistoren ausgebildet sind.
  4. Schaltung nach einem der Patentansprüche 1 bis 3,
    wobei die Steuereinheit (SE) einen ersten Steuerausgang (7.4) und einen zweiten Steuerausgang (9.3) aufweist, wobei der zweiten Steuerausgang (9.3) durch eine Invertierung des ersten Steuerausgangs (7.4) gebildet ist.
  5. Schaltung nach einem der Patentansprüche 1 bis 4,
    wobei die Steuereinheit (SE) die erste Versorgungsspannung (NOISYVDD) auf den Versorgungsspannungsausgang (O) schaltet, solange die rauscharme Versorgungsspannung (VDD) einen geregelten Wert noch nicht erreicht hat.
  6. Schaltung nach einem der Patentansprüche 1 bis 5,
    wobei die Steuereinheit (SE) die rauscharme Versorgungsspannung (VDD) auf den Versorgungsspannungsausgang (O) schaltet, so bald die rauscharme Versorgungsspannung (VDD) einen geregelten Wert erreicht hat.
  7. Schaltung nach einem der Patentansprüche 1 bis 6,
    wobei die Steuereinheit (SE) die erste Versorgungsspannung (NOISYVDD) auf den Versorgungsspannungsausgang (O) schaltet, solange die Referenzspannung (VREF) einen geregelten Wert noch nicht erreicht hat.
  8. Schaltung nach einem der Patentansprüche 1 bis 7,
    wobei die Steuereinheit (SE) die rauscharme Versorgungsspannung (VDD) auf den Versorgungsspannungsausgang (O) schaltet, sobald die Referenzspannung (VREF) einen geregelten Wert erreicht hat.
  9. Schaltung nach einem der Patentansprüche 1 bis 8,
    wobei die Steuereinheit (SE) die erste Versorgungsspannung (NOISYVDD) auf den Versorgungsspannungsausgang (O) schaltet, solange die Differenz zwischen der Referenzspannung (VREF) und der rauscharmen Versorgungsspannung (VDD) einen geregelten Wert noch nicht erreicht hat.
  10. Schaltung nach einem der Patentansprüche 1 bis 9,
    wobei die Steuereinheit (SE) die rauscharme Versorgungsspannung (VDD) auf den Versorgungsspannungsausgang (O) schaltet, sobald die Differenz zwischen der Referenzspannung (VREF) und der rauscharmen Versorgungsspannung (VDD) einen geregelten Wert erreicht hat.
  11. Schaltung nach einem der Patentansprüche 1 bis 10,
    wobei die Steuereinheit (SE) die erste Versorgungsspannung (NOISYVDD) auf den Versorgungsspannungsausgang (O) schaltet, so bald eine Versorgungsspannung (EXTVDD) am Spannungseingang (IN) anliegt.
  12. Schaltung nach einem der Patentansprüche 1 bis 11,
    wobei die Steuereinheit (SE) nach einer vorgegebenen Zeit die rauscharme Versorgungsspannung (VDD) auf den Versorgungsspannungsausgang (O) schaltet.
  13. Schaltung nach einem der Patentansprüche 1 bis 12,
    mit einer Einheit (2) zur Erzeugung der Referenzspannung (VREF), welche dem rauscharmen Spannungsregler (3) vorgeschaltet ist.
  14. Schaltung nach einem der Patentansprüche 1 bis 13,
    wobei der rauscharme Spannungsregler (3) einen Eingang (3.3) für eine geregelte Versorgungsspannung (REFVDD) aufweist, welcher über den zweiten steuerbaren Schalter (SWQUIET) mit dem Ausgang (3.4) des rauscharmen Spannungsreglers (3) verbunden ist.
  15. Schaltung nach einem der Patentansprüche 1 bis 14,
    wobei der Spannungsregler (1) einen P-Kanal MOS Transistor (10) aufweist.
  16. Schaltung nach einem der Patentansprüche 1 bis 15,
    wobei der rauscharme Spannungsregler (3) einen N-Kanal MOS Transistor (11) aufweist.
EP02028082.2A 2002-12-17 2002-12-17 Schaltung zur Erzeugung einer Versorgungsspannung Expired - Lifetime EP1437638B1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP02028082.2A EP1437638B1 (de) 2002-12-17 2002-12-17 Schaltung zur Erzeugung einer Versorgungsspannung
PCT/EP2003/013707 WO2004055613A1 (de) 2002-12-17 2003-12-04 Schaltung zur erzeugung einer versorgungsspannung
US11/155,321 US7405548B2 (en) 2002-12-17 2005-06-16 Circuit for generating a supply voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP02028082.2A EP1437638B1 (de) 2002-12-17 2002-12-17 Schaltung zur Erzeugung einer Versorgungsspannung

Publications (2)

Publication Number Publication Date
EP1437638A1 EP1437638A1 (de) 2004-07-14
EP1437638B1 true EP1437638B1 (de) 2016-02-24

Family

ID=32479725

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02028082.2A Expired - Lifetime EP1437638B1 (de) 2002-12-17 2002-12-17 Schaltung zur Erzeugung einer Versorgungsspannung

Country Status (3)

Country Link
US (1) US7405548B2 (de)
EP (1) EP1437638B1 (de)
WO (1) WO2004055613A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006136034A1 (en) * 2005-06-24 2006-12-28 The Flewelling Ford Family Trust A method and device for lowering the impedance of a fet (field effect transistor)
US11095216B2 (en) * 2014-05-30 2021-08-17 Qualcomm Incorporated On-chip dual-supply multi-mode CMOS regulators

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4730122A (en) * 1986-09-18 1988-03-08 International Business Machines Corporation Power supply adapter systems
WO1993002407A1 (en) * 1991-07-17 1993-02-04 Halcro Nominees Pty Ltd Improved power supply regulator
IT1316002B1 (it) * 2000-11-08 2003-03-26 St Microelectronics Srl Regolatore di tensione per circuiti a basso consumo.
US6583610B2 (en) * 2001-03-12 2003-06-24 Semtech Corporation Virtual ripple generation in switch-mode power supplies
US6788035B2 (en) * 2001-06-12 2004-09-07 Primarion, Inc. Serial bus control method and apparatus for a microelectronic power regulation system
US20020043963A1 (en) * 2001-11-01 2002-04-18 Vipin Malik Power supply configuration for low-noise applications in limited-energy environments
US6977492B2 (en) * 2002-07-10 2005-12-20 Marvell World Trade Ltd. Output regulator

Also Published As

Publication number Publication date
WO2004055613A1 (de) 2004-07-01
EP1437638A1 (de) 2004-07-14
US20050264960A1 (en) 2005-12-01
US7405548B2 (en) 2008-07-29

Similar Documents

Publication Publication Date Title
DE2834110C2 (de)
DE4037206A1 (de) Quellspannungssteuerschaltkreis
DE69902199T2 (de) Halbleiteranordnung mit einer Pegelverschiebungsschaltung
DE69500086T2 (de) Schaltungsanordnung zur Spannungsbegrenzung mit Hysteresiskomparator
DE2625007B2 (de) Adressenpufferschaltung für Halbleiterspeicher
EP0591750A2 (de) Verfahren zur Stromeinstellung eines monolithisch integrierten Padtreibers
EP0499673B1 (de) Regelschaltung für einen Substratvorspannungsgenerator
DE69310162T2 (de) Pegelumsetzungsschaltung
DE2749051A1 (de) Mos-eingangspuffer mit hysteresis
DE10223763B4 (de) Halbleitervorrichtung
DE112019003896T5 (de) LDO-Spannungsreglerschaltung mit zwei Eingängen
DE3889211T2 (de) Speisespannungsschalteranordnung für nichtflüchtige Speicher in MOS-Technologie.
EP1437638B1 (de) Schaltung zur Erzeugung einer Versorgungsspannung
DE60121962T2 (de) Spannungsregler mit niedrigem energieverbrauch zur verwendung in integrierten schaltungen
DE102004004775B4 (de) Spannungsregelsystem
DE60036659T2 (de) Schaltung zur dynamischen Umschaltung einer Pufferschwelle
EP0637874A1 (de) MOS-Schaltstufe
DE69226524T2 (de) Schaltung zur spannungsmessung bei geringer leistung
DE10134215A1 (de) Verfahren zum Umschalten von einem ersten Betriebszustand einer integrierten Schaltung zu einem zweiten Betriebszustand der integrierten Schaltung
DE10332864B4 (de) Spannungsregler mit Stromspiegel zum Auskoppeln eines Teilstroms
EP0748047A1 (de) Integrierte Pufferschaltung
EP0735493A1 (de) Bus-Treiberschaltung
DE102008056864A1 (de) Verfahren zum Schutz einer Elektronik gegen Verpolung sowie eine elektrische Schaltungsanordnung zur Durchführung des Verfahrens
DE3882942T2 (de) Abfühlverstärker.
EP1439443B1 (de) Schaltung zur Spannungsversorgung und Verfahren zur Erzeugung einer Versorgungsspannung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LI LU MC NL PT SE SI SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK RO

17P Request for examination filed

Effective date: 20041227

AKX Designation fees paid

Designated state(s): AT DE FR GB

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

INTG Intention to grant announced

Effective date: 20150623

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

INTG Intention to grant announced

Effective date: 20151124

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT DE FR GB

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 777036

Country of ref document: AT

Kind code of ref document: T

Effective date: 20160315

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 50216128

Country of ref document: DE

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 50216128

Country of ref document: DE

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 15

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20161125

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20161217

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20161217

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 16

REG Reference to a national code

Ref country code: AT

Ref legal event code: MM01

Ref document number: 777036

Country of ref document: AT

Kind code of ref document: T

Effective date: 20161217

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20161217

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20191219

Year of fee payment: 18

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20210223

Year of fee payment: 19

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20201231

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 50216128

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20220701