WO2004055613A1 - Schaltung zur erzeugung einer versorgungsspannung - Google Patents

Schaltung zur erzeugung einer versorgungsspannung Download PDF

Info

Publication number
WO2004055613A1
WO2004055613A1 PCT/EP2003/013707 EP0313707W WO2004055613A1 WO 2004055613 A1 WO2004055613 A1 WO 2004055613A1 EP 0313707 W EP0313707 W EP 0313707W WO 2004055613 A1 WO2004055613 A1 WO 2004055613A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
supply voltage
noise
output
circuit
Prior art date
Application number
PCT/EP2003/013707
Other languages
English (en)
French (fr)
Inventor
Admir Alihodzic
Thomas Jean Ludovic Baglin
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2004055613A1 publication Critical patent/WO2004055613A1/de
Priority to US11/155,321 priority Critical patent/US7405548B2/en

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection

Definitions

  • the invention relates to a circuit for generating a supply voltage, which can be used, for example, to supply a chip with voltage.
  • the voltage regulators required for this require a reference voltage, which is usually generated in the chip itself.
  • the first noise path relates to the path from the external voltage source to the reference voltage source and from the reference voltage source to the voltage supply for the chip core.
  • the second noise path concerns the path from the external voltage source to the voltage supply for the chip core. Taking the noise paths into account is particularly important because the reference voltage regulator that generates the reference voltage generally has poorer noise suppression than the supply voltage regulator in the chip core. If the noise in the reference voltage source is too high, it may even be destroyed.
  • a circuit for generating a supply voltage, as shown in FIG. 1, is known from the prior art.
  • a voltage regulator 1 which has no special provisions for noise suppression, is on the input side connected to a voltage input IN, at which an external supply voltage EXTVDD is present.
  • the voltage regulator 1 generates a reference supply voltage REFVDD at its output, which is fed to a reference voltage source 2.
  • the reference voltage source 2 uses this to generate a reference voltage VREF, which is then fed to a low-noise voltage regulator 3 via its first input 3.1.
  • the external supply voltage EXTVDD applied to the voltage input IN is applied to the second input 3.2 of the low-noise voltage regulator 3.
  • the low-noise voltage regulator 3 then generates a supply voltage VDD which can be tapped off at the output 3.4 of the low-noise voltage regulator 3. If the low-noise voltage regulator 3 additionally requires a regulated voltage supply, this can be made available to it as a reference supply voltage REFVDD via the input 3.3, which is indicated in FIG. 1 by the dotted line.
  • an embodiment of a circuit for a voltage supply as shown in FIG. 1 has the disadvantage that the noise of the reference voltage supply is suppressed only to a limited extent, which means that the supply voltage VDD at the output of the circuit can be noisy.
  • the circuit for voltage supply for the chip core shown in FIG. 1 therefore has only limited noise suppression.
  • FIG. 2 A further embodiment of a circuit for generating a supply voltage shown in FIG. 2 is shown from the prior art.
  • the external supply voltage EXTVDD is applied to the input IN of the circuit.
  • the circuit in FIG. 2 differs from the circuit shown in FIG. 1 in that the noisy voltage regulator 1 used in FIG. 1 is replaced by a low-noise voltage regulator 6 and a simple reference voltage regulator 4, which has no special noise suppression.
  • the second is Low-noise voltage regulator 6 is connected via its input 6.2 to the voltage input IN.
  • a first reference voltage VREF1 is formed from the external supply voltage EXTVDD, which is present at the input 6.1 of the low-noise voltage regulator 6.
  • the reference voltage REFVDD is generated with the low-noise second voltage regulator 6.
  • this embodiment has the following disadvantages.
  • the additional second low-noise voltage regulator 6 requires more space on the chip.
  • Further disadvantages are that the embodiment shown in FIG. 2 consumes more current and the duty cycle is longer than in the embodiment shown in FIG. 1. If the low-noise voltage regulator itself needs a regulated supply voltage, a further voltage regulator is required, which takes up additional chip area.
  • An object of the invention is to provide a circuit for generating a supply voltage in which, on the one hand, the noise component in the supply voltage is as low as possible and, on the other hand, the area required for the circuit is also minimized.
  • the object is achieved by a circuit for generating a supply voltage with the features according to claim 1.
  • the circuit according to the invention for generating a supply voltage has a voltage input, which with a voltage regulator for generating a first supply voltage and a low-noise voltage regulator for generating a low-noise supply voltage is connected.
  • a control unit is provided, by means of which it can be determined which of the two supply voltages is switched to a supply voltage output of the circuit.
  • a first controllable switch is provided, via which the voltage regulator can be connected to the supply voltage output.
  • a second controllable switch is provided, via which the low-noise voltage regulator can be connected to the supply voltage output.
  • the two controllable switches can be controlled via the control unit. In this way, a switchover between the first supply voltage, which may be noisy, quickly becomes a problem
  • the first and the second controllable switch are advantageously designed as transistors.
  • control unit has a first control output and a second control output, the second control output being formed by an inversion of the first control output.
  • control unit can be designed such that one of the two supply voltages on the supply voltage output of the circuit depends on the low-noise supply voltage is switched. It is thereby achieved that it is determined on the basis of certain criteria, which can be derived from the low-noise supply voltage, when it is switched between the first supply voltage and the low-noise supply voltage.
  • control unit can be designed such that one of the two supply voltages is switched to the supply voltage output of the circuit depending on a reference voltage. This means that only when the reference voltage meets certain criteria does the first supply voltage switch to the low-noise supply voltage.
  • control unit can be designed such that one of the two supply voltages is switched to the supply voltage output of the circuit depending on the supply voltage present at the voltage input.
  • the time of switching from the first supply voltage to the low-noise supply voltage is determined on the basis of certain criteria that result from the external supply voltage.
  • the circuit according to the invention has a unit for generating the reference voltage, which is connected upstream of the low-noise voltage regulator.
  • the low-noise voltage regulator has an input for a regulated supply voltage, which is connected to the output of the low-noise voltage regulator via the first controllable switch.
  • the voltage regulator has a P-channel MOS transistor. With its help enables the supply voltage to be made available quickly during the switch-on phase.
  • the low-noise voltage regulator can finally have an N-channel MOS transistor. This enables a low-noise supply voltage to be made available at the output of the circuit.
  • Figure 1 shows a circuit for generating a supply voltage according to the prior art.
  • Figure 2 shows a second embodiment of a circuit for generating a supply voltage according to the prior art.
  • Figure 3 shows a circuit for generating a supply voltage according to the invention.
  • FIG. 4 shows an embodiment for a voltage regulator as can be used in the circuit according to the invention.
  • Figure 5 shows an embodiment for a low noise
  • Voltage regulator as it can be used in the circuit according to the invention.
  • an external supply voltage EXTVDD is applied to the voltage input IN, which is present on the one hand at the input 1.1 of a voltage amplifier 1 and also at the input 3.1 of a low-noise voltage amplifier 3.
  • the voltage amplifier 1 is connected on the output side, that is to say via its output 1.2, via a controllable switch SWNOISY to the output 0 of the circuit.
  • the output 3.4 of the low-noise voltage amplifier 3 is also connected to the output 0 of the circuit via a further controllable switch SWQUIET.
  • the reference supply voltage REFVDD which is either the same as the non-noise-compensated supply voltage NOISYVDD or the low-noise supply voltage VDD, can be tapped at output 0 of the circuit.
  • the two controllable switches SWNOISY and SWQUIET are controlled via the two control voltages SWNOISYVDD and SWVDD, which originate from a control unit SE.
  • the control unit SE generates the two control voltages SWVDD and SWNOISYVDD as a function of the supply voltage VDD generated by the low-noise voltage regulator 3, which is fed to the input 7.3 of a decision unit 7, as a function of a reference voltage VREF, which is applied to the input 7.1 of the decision maker 7 and is dependent on the external voltage EXTVDD, which is fed to the input 7.2 of the decision maker 7.
  • the control voltage SWNOISYVDD can be tapped at the output 9.3 of an inverter INV and forms the inverted signal with the voltage SWVDD at the input 9.1 of the inverter INV.
  • the reference voltage VREF is formed from the reference supply voltage REFVDD and fed to the input 3.2 of the low-noise voltage regulator 3. If the low-noise voltage regulator 3 requires an additional regulated supply voltage for operation, the input 3.3 is provided on the low-noise voltage regulator 3, which can be connected to the reference voltage REFVDD if necessary, which is shown by the dotted line.
  • the decision unit 7 also referred to as the switch-on detector, generates a control signal at its output 7.4 with the control voltage SWVDD, which is equal to the external supply voltage EXTVDD.
  • a control voltage SWNOISYVDD is then present at the output 9.3 of the inverter INV, which is equal to zero.
  • the controllable switch SWNOISY since the control voltage SWNOISYVDD at the control input of the switch SWNOISY is equal to zero, is switched on, that is to say becomes conductive.
  • the switch SWQUIET is switched off due to the control voltage SWVDD, which forms the control voltage for the switch SWQUIET, that is, it is not conductive.
  • the reference supply voltage REFVDD is equal to the non-noise-compensated voltage NOISYVDD, which is present at the output 1.2 of the voltage regulator 1. Since the external supply voltage EXTVDD is high, the non-noise-compensated voltage NOISYVDD will increase from zero to a certain regulated value. During this time, that is to say the switch-on period, the non-noise-compensated voltage NOISYVDD is the reference supply voltage REFVDD of the circuit for the voltage supply. At the output of the reference voltage source 2, the reference voltage VREF also increases in value
  • the low-noise voltage regulator 3 is then able to regulate the low-noise voltage VDD correctly, so that the low-noise voltage VDD at the output 3.4 of the low-noise voltage regulator 3 rises from the value zero to the regulated value.
  • the switch-on detector 7 switches the voltage SWVDD to the value zero via its output 7.4, so that the controllable switch SWQUIET becomes conductive. Since the signal SWNOISYVDD is now equal to the external supply voltage EXTVDD, the controllable switch SWNOISY is brought into the non-conductive state.
  • the reference voltage source 2 is now supplied via the low-noise voltage regulator 3 and the low-noise voltage regulator 3 uses the reference voltage VREF generated by the reference voltage source 2.
  • the control voltage SWVDD at the output 7.4 of the switch-on detector 7 is equal to the external supply voltage EXTVDD. As soon as the operation has ended, the voltage SWVDD at output 7.4 drops to the value zero.
  • Various criteria can be used to determine the end of the switch-on process. This can be, for example, a time constant, the level of the voltage VDD or the level of the voltage difference between the two voltages VDD and VREF.
  • the two controllable switches SWNOISY and SWQUIET are preferably designed as transistors and work in the same way.
  • the mode of operation of the SWQUIET controllable switch is described below. '
  • the controllable switch SWQUIET is conductive when the control voltage SWVDD is less than the difference between the voltages VDD - Vt or the control voltage SWVDD is less than the difference between the voltages REFVDD - Vt. In this case the voltage REFVDD at the output of the controllable switch SWQUIET is equal to the voltage VDD. If the control voltage SWVDD is greater than the difference between VDD - Vt and greater than the difference between REFVDD - Vt, the controllable switch SWQUIET becomes non-conductive and the two voltages VDD and REFVDD are independent of one another.
  • the voltage Vt is a constant voltage.
  • the inverter INV produces at its output 9.3 a signal with the voltage SWNOISYVDD equal to zero when the voltage SWVDD is equal to the supply voltage EXTVDD at its input 9.1. If the voltage at the input 9.1 of the inverter INV is zero, the inverter INV generates a voltage SWNOISYVDD which is equal to the external supply voltage EXTVDD.
  • the P-channel MOS transistor shown in FIG. 4 can be used as the voltage amplifier 1.
  • a PMOS voltage regulator inherently has an unfavorable PSRR (Power Supply Rejection Ratio). This can be seen from the following example. If the voltage at input INI drops very quickly by one volt, the gate voltage must reduce the PMOS gate voltage very quickly by one volt in order to keep the output voltage at output OUT1 constant. However, since the circuit only reduces the gate voltage after a certain delay, the change of one volt at the INI input can also be at least partially determined at the OUT1 output. A certain amount of noise will therefore always be detected at the 0UT1 output. The PMOS controller also exhibits poor response behavior when the load at output OUT1 changes.
  • PSRR Power Supply Rejection Ratio
  • the regulator circuit must reduce the gate voltage.
  • the PMOS transistor 10 only reacts after a certain period of time, which leads to the voltage at the output OUT1 falling while the gate voltage remains constant.
  • the gate-source voltage drops, which means that the output voltage at output OUT 1 drops further. Because of these properties, the PMOS voltage regulator is suitable for voltage regulator 1.
  • the N-channel MOS transistor 11 shown in FIG. 5 can be used for the low-noise voltage regulator 3 in the circuit according to the invention.
  • the NMOS transistor 11 has the advantage that it has a good PSRR. has. If the voltage at input IN2 drops very quickly by one volt, the NMOS gate voltage must be kept constant in order to keep the voltage at output OUT2 constant, which is also achieved by the NMOS voltage regulator.
  • the NMOS controller also has better behavior with regard to load changes at the output OUT2 than is the case with the PMOS transistor shown in FIG. 4. Assuming the load at output OUT2 increases very quickly while the voltage at input IN2 remains constant, the regulator circuit must increase the gate voltage in order to keep the voltage at output OUT2 constant. However, since the voltage regulator only reacts after a certain period of time, the voltage at output OUT2 drops while the gate voltage remains constant. The gate-source voltage UGS increases, which has the consequence that the ringing of the voltage at the output OUT2 is limited.
  • the PMOS transistor shown in FIG. 4 is much easier to implement on a chip and the costs are significantly lower than for the NMOS transistor shown in FIG. 5.
  • the gate voltage remains between the voltage present at the INI input and zero volts.
  • the gate voltage can exceed the voltage present at input IN2, so that a charge pump is required.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

Die erfindungsgemäße Schaltung zur Erzeugung einer Versorgungsspannung weist einen Spannungseingang (IN) auf, welcher mit einem Spannungsregler (1) zur Erzeugung einer ersten Versorgungsspannung (NOISYVDD) und mit einem rauscharmen Spannungsregler (3) zur Erzeugung einer rauscharmen Versorgungsspannung (VDD) verbunden ist. Zudem ist eine Steuereinheit (SE) vorgesehen, mittels welcher bestimmbar ist, welche der beiden Versorgungsspannungen (NOISYVDD, VDD) auf einen Versorgungsspannungsausgang (O) der Schaltung geschaltet wird.

Description

Beschreibung
Schaltung zur Erzeugung einer VersorgungsSpannung
Technisches Gebiet
Die Erfindung betrifft eine Schaltung zur Erzeugung einer VersorgungsSpannung, welche beispielsweise zur Spannungsver- sorgung eines Chips dienen kann.
Bei manchen Chips ist es erforderlich, dass die von einer externen Spannungsquelle erzeugte externe VersorgungsSpannung zuerst geregelt werden muss, um dann anschließend für den Chipkern verwendet werden zu können. Die dafür erforderlichen Spannungsregler benötigen eine Referenzspannung, die in der Regel im Chip selbst erzeugt wird. Dabei können zwei Rauschpfade auftreten. Der erste Rauschpfad betrifft den Pfad von der externen Spannungsquelle zur Referenzspannungsquelle und von der Referenzspannungsquelle zur Spannungsversorgung für den Chipkern. Der zweite Rauschpfad betrifft den Weg von der externen Spannungsquelle zur Spannungsversorgung für den Chipkern. Eine Berücksichtigung der Rauschpfade ist insbesondere deshalb von Bedeutung, weil der Referenzspannungsregler, der die Referenzspannung erzeugt, in der Regel eine schlechtere Rauschunterdrückung aufweist als der Versorgungsspannungsregler im Chipkern. Wenn das Rauschen in der Referenzspannungsquelle zu hoch ist, kann diese unter Umständen sogar zerstört werden.
Stand der Technik
Aus dem Stand der Technik ist eine Schaltung zur Erzeugung einer Versorgungsspannung, wie sie in Figur 1 gezeigt ist, bekannt. Ein Spannungsregler 1, der keine besonderen Vorkehrungen zur Rauschunterdrückung aufweist, ist eingangsseitig mit einem Spannungseingang IN verbunden, an dem eine externe VersorgungsSpannung EXTVDD anliegt. Der Spannungsregler 1 erzeugt an seinem Ausgang eine Referenzversorgungsspannung REFVDD, die auf eine Referenzspannungsquelle 2 geführt wird. Die Referenzspannungsquelle 2 erzeugt daraus eine Referenzspannung VREF, welche anschließend einem rauscharmen Spannungsregler 3 über dessen ersten Eingang 3.1 zugeführt wird. Am zweiten Eingang 3.2 des rauscharmen Spannungsreglers 3 liegt die am Spannungseingang IN angelegte externe Versor- gungsspannung EXTVDD an. Der rauscharme Spannungsregler 3 erzeugt dann eine VersorgungsSpannung VDD, die am Ausgang 3.4 des rauscharmen Spannungsreglers 3 abgreifbar ist. Falls der rauscharme Spannungsregler 3 zusätzlich eine geregelte Spannungsversorgung benötigt, kann diese ihm als Referenzversor- gungsspannung REFVDD über den Eingang 3.3 zur Verfügung gestellt werden, was in Figur 1 durch die punktierte Linie angedeutet ist.
Eine wie in Figur 1 gezeigte Ausführungsform einer Schaltung für eine Spannungsversorgung hat jedoch den Nachteil, dass das Rauschen der Referenzspannungsversorgung nur bedingt unterdrückt wird, was dazu führt, das die VersorgungsSpannung VDD am Ausgang der Schaltung rauschbehaftet sein kann. Die in Figur 1 gezeigte Schaltung zur Spannungsversorgung für den Chipkern weist daher nur eine beschränkte Rauschunterdrückung auf.
Aus dem Stand der Technik ist eine weitere in Figur 2 gezeigte Ausführungsform einer Schaltung zur Erzeugung einer Ver- sorgungsspannung gezeigt. Ebenso wie in Figur 1 wird an den Eingang IN der Schaltung die externe VersorgungsSpannung EXTVDD angelegt. Die Schaltung in Figur 2 unterscheidet sich von der in Figur 1 gezeigten Schaltung dadurch, dass der in Figur 1 verwendete rauschbehaftete Spannungsregler 1 durch einen rauscharmen Spannungsregler 6 sowie einen einfachen Referenzspannungsregler 4, welcher keine besondere Rauschunterdrückung aufweist, ersetzt ist. Dabei ist der zweite rauscharme Spannungsregler 6 über seinen Eingang 6.2 mit dem Spannungseingang IN verbunden. Mit Hilfe des Spannungsreglers 4 wird aus der externen Versorgungsspannung EXTVDD eine erste Referenzspannung VREF1 gebildet, die am Eingang 6.1 des rauscharmen Spannungsreglers 6 anliegt.
Bei der in Figur 2 gezeigten Ausführungsform wird die Referenzspannung REFVDD mit dem rauscharmen zweiten Spannungsregler 6 erzeugt. Diese Ausführungsform hat jedoch folgende Nachteile. Der zusätzliche zweite rauscharme Spannungsregler 6 benötigt auf dem Chip mehr Platz. Weitere Nachteile bestehen darin, dass die Figur 2 gezeigte Ausführungsform mehr Strom verbraucht und die Einschaltdauer größer ist als bei der in Figur 1 gezeigten Ausführungsform. Falls der rauschar- me Spannungsregler selbst eine geregelte Versorgungsspannung braucht, ist ein weiterer Spannungsregler erforderlich, was zusätzlich Chipfläche in Anspruch nimmt.
Darstellung der Erfindung
Eine Aufgabe der Erfindung ist es, eine Schaltung zur Erzeugung einer Versorgungsspannung anzugeben, bei der einerseits der Rauschanteil in der VersorgungsSpannung so gering wie möglich ist und andererseits die für die Schaltung erforderliche Fläche ebenfalls minimiert wird.
Zudem ist es von Vorteil, wenn die VersorgungsSpannung so schnell wie möglich zur Verfügung steht, das heißt die Ein- schaltdauer so kurz wie möglich ist.
Die Aufgabe wird durch eine Schaltung zur Erzeugung einer VersorgungsSpannung mit den Merkmalen gemäß Patentanspruch 1 gelöst.
Die erfindungsgemäße Schaltung zur Erzeugung einer Versorgungsspannung weist einen Spannungseingang auf, welcher mit einem Spannungsregler zur Erzeugung einer ersten Versorgungsspannung und einem rauscharmen Spannungsregler zur Erzeugung einer rauscharmen VersorgungsSpannung verbunden ist. Zusätzlich ist eine Steuereinheit vorgesehen, mittels welcher be- stimmbar ist, welche der beiden VersorgungsSpannungen auf einen Versorgungsspannungsausgang der Schaltung geschaltet wird.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den in den abhängigen Patentansprüchen angegebenen Merkmalen.
Bei einer Ausführungsform der Erfindung ist ein erster steuerbarer Schalter vorgesehen, über den der Spannungsregler mit dem Versorgungsspannungsausgang verbindbar ist. Zudem ist ein zweiter steuerbarer Schalter vorgesehen, über den der rauscharme Spannungsregler mit dem Versorgungsspannungsausgang verbindbar ist. Über die Steuereinheit sind die beiden steuerbaren Schalter steuerbar. Damit wird auf einfache Art und Weise eine Umschaltung zwischen der ersten Versorgungs- Spannung, welche rauschbehaftet sein kann, aber schnell zur
Verfügung steht und der rauscharmen Versorgungsspannung, welche jedoch erst etwas später zur Verfügung steht, erreicht.
Vorteilhafterweise sind bei der erfindungsgemäßen Schaltung der erste und der zweite steuerbare Schalter als Transistoren ausgebildet .
Entsprechend einer bevorzugten Ausführungsvariante der erfindungsgemäßen Schaltung weist die Steuereinheit einen ersten Steuerausgang und einen zweiten Steuerausgang auf, wobei der zweite Steuerausgang durch eine Invertierung des ersten Steuerausgangs gebildet ist.
Darüber hinaus kann bei der erfindungsgemäßen Schaltung die Steuereinheit so ausgebildet sein, dass abhängig von der rauscharmen Versorgungsspannung eine der beiden Versorgungs- Spannungen auf den Versorgungsspannungsausgang der Schaltung geschaltet wird. Dadurch wird erreicht, dass anhand bestimmter Kriterien, welche sich aus der rauscharmen Versorgungsspannung ableiten lassen, bestimmt wird, wann zwischen der ersten Versorgungsspannung und der rauscharmen Versorgungs- Spannung umgeschaltet wird.
Bei einer Weiterbildung der erfindungsgemäßen Schaltung kann die Steuereinheit so ausgebildet sein, dass abhängig von einer Referenzspannung eine der beiden Versorgungsspannungen auf den Versorgungsspannungsausgang der Schaltung geschaltet wird. Das heißt, erst wenn die Referenzspannung bestimmten Kriterien genügt, wird von der ersten VersorgungsSpannung auf die rauscharme VersorgungsSpannung umgeschaltet.
Darüber hinaus kann bei der erfindungsgemäßen Schaltung die Steuereinheit so ausgebildet sein, das abhängig von der am Spannungseingang anliegenden Versorgungsspannung eine der beiden VersorgungsSpannungen auf den Versorgungsspannungsausgang der Schaltung geschaltet wird. Somit wird der Zeitpunkt der Umschaltung von der ersten Versorgungsspannung auf die rauscharme VersorgungsSpannung anhand bestimmter Kriterien, welche sich aus der externen VersorgungsSpannung ergeben, bestimmt .
Zur Lösung der Aufgabe wird ferner vorgeschlagen, dass die erfindungsgemäße Schaltung eine Einheit zur Erzeugung der Referenzspannung aufweist, welche dem rauscharmen Spannungsregler vorgeschaltet ist.
Bei einer weiteren Ausführungsform der Erfindung weist der rauscharme Spannungsregler einen Eingang für eine geregelte Versorgungsspannung auf, welcher über den ersten steuerbaren Schalter mit dem Ausgang des rauscharmen Spannungsreglers verbunden ist.
Bei einer Weiterbildung der erfindungsgemäßen Schaltung weist der Spannungsregler einen P-Kanal MOS-Transistor auf. Mit dessen Hilfe kann die Versorgungs pannung während der Einschaltphase schnell zur Verfügung gestellt werden.
Darüber hinaus kann schließlich bei der erfindungsgemäßen Schaltung der rauscharme Spannungsregler einen N-Kanal MOS- Transistor aufweisen. Damit kann am Ausgang der Schaltung eine rauscharme Versorgungsspannung zur Verfügung gestellt werden.
Kurze Beschreibung der Zeichnungen
Im folgenden wird die Erfindung anhand von fünf Figuren weiter erläutert.
Figur 1 zeigt eine Schaltung zur Erzeugung einer Versorgungs- Spannung gemäß dem Stand der Technik.
Figur 2 zeigt eine zweite Ausführungsform einer Schaltung zur Erzeugung einer VersorgungsSpannung gemäß dem Stand der Technik.
Figur 3 zeigt eine Schaltung zur Erzeugung einer Versorgungs- Spannung gemäß der Erfindung.
Figur 4 zeigt eine Ausführungsform für einen Spannungsregler, wie er bei der erfindungsgemäßen Schaltung zum Einsatz kommen kann.
Figur 5 zeigt eine Ausführungsform für einen rauscharmen
Spannungsregler, wie er bei der erfindungsgemäßen Schaltung zum Einsatz kommen kann.
Wege zur Ausführung der Erfindung Auf die Figuren 1 und 2 wird im folgenden nicht weiter eingegangen, da deren Erläuterungen bereits in der Beschreibungseinleitung erfolgte. Es wird deshalb an dieser Stelle auf die Beschreibungseinleitung verwiesen.
Bei der in Figur 3 gezeigten Ausführungsform der erfindungs- gemäßen Schaltung zur Erzeugung einer Versorgungsspannung wird an den Spannungseingang IN eine externe Versorgungsspannung EXTVDD angelegt, die einerseits am Eingang 1.1 eines Spannungsverstärkers 1 als auch am Eingang 3.1 eines rauscharmen Spannungsverstärkers 3 anliegt. Der Spannungsverstärker 1 ist ausgangsseitig, das heißt über seinen Ausgang 1.2, über ein steuerbaren Schalter SWNOISY mit dem Ausgang 0 der Schaltung verbunden. Der Ausgang 3.4 des rauscharmen Spannungsverstärkers 3 ist über einen weiteren steuerbaren Schalter SWQUIET ebenfalls mit dem Ausgang 0 der Schaltung verbunden. Am Ausgang 0 der Schaltung ist die Referenzversorgungsspannung REFVDD abgreifbar, die entweder gleich der nicht rauschkompensierten VersorgungsSpannung NOISYVDD oder der rauscharmen Versorgungsspannung VDD ist. Die beiden steuerbaren Schalter SWNOISY und SWQUIET werden über die beiden SteuerSpannungen SWNOISYVDD bzw. SWVDD, welche von einer Steuereinheit SE stammen, gesteuert. Die Steuereinheit SE erzeugt die beiden Steuerspannungen SWVDD und SWNOISYVDD in Ab- hängigkeit von der von dem rauscharmen Spannungsregler 3 erzeugten VersorgungsSpannung VDD, welche auf den Eingang 7.3 einer Entscheidungseinheit 7 geführt wird, in Abhängigkeit von einer Referenzspannung VREF, welche auf den Eingang 7.1 des Entscheiders 7 geführt wird und in Abhängigkeit von der externen Spannung EXTVDD, welche auf den Eingang 7.2 des Entscheiders 7 geführt wird. Die Steuerspannung SWNOISYVDD ist am Ausgang 9.3 eines Inverters INV abgreifbar und bildet das invertierte Signal zum am Eingang 9.1 des Inverters INV anliegenden Signal mit der Spannung SWVDD. Mit Hilfe einer Re- ferenzspannungsquelle 2 wird aus der Referenzversorgungsspannung REFVDD die Referenzspannung VREF gebildet und auf den Eingang 3.2 des rauscharmen Spannungsreglers 3 geführt. Falls der rauscharme Spannungsregler 3 eine zusätzliche geregelte VersorgungsSpannung für den Betrieb benötigt, ist der Eingang 3.3 am rauscharmen Spannungsregler 3 vorgesehen, wel- eher im Bedarfsfall, was durch die punktierte Linie dargestellt ist, mit der Referenzspannung REFVDD verbindbar ist.
Die Funktionsweise der in Figur 3 gezeigten Schaltung wird im folgenden beschrieben. Beim Einschalten erzeugt die Entschei- dungseinheit 7, auch als Einschaltdetektor bezeichnet, an dessen Ausgang 7.4 ein Steuersignal mit der SteuerSpannung SWVDD, die gleich der externen VersorgungsSpannung EXTVDD ist. Am Ausgang 9.3 des Inverters INV liegt dann eine Steuerspannung SWNOISYVDD an, die gleich Null ist. Dies hat zur Folge, dass der steuerbare Schalter SWNOISY, da die Steuerspannung SWNOISYVDD am Steuereingang des Schalters SWNOISY gleich Null ist, eingeschaltet, das heißt leitend wird. Der Schalter SWQUIET hingegen wird aufgrund der SteuerSpannung SWVDD, die die Steuerspannung für den Schalter SWQUIET bildet ausgeschaltet, das heißt nicht leitend. In diesem Zustand ist die Referenzversorgungsspannung REFVDD gleich der nicht rauschkompensierten Spannung NOISYVDD, die am Ausgang 1.2 des Spannungsreglers 1 anliegt. Da die externe VersorgungsSpannung EXTVDD im Zustand high ist, wird die nicht rauschkompen- sierte Spannung NOISYVDD vom Wert Null auf einen bestimmten geregelten Wert ansteigen. Während dieser Zeit, also der Einschaltzeitdauer, ist die nicht rauschkompensierte Spannung NOISYVDD die Referenzversorgungsspannung REFVDD der Schaltung zur Spannungsversorgung. Am Ausgang der Referenzspannungs- quelle 2 steigt die Referenzspannung VREF ebenfalls vom Wert
Null auf den Wert der Referenzspannung an. Der rauscharme Spannungsregler 3 ist dann in der Lage, die rauscharme Spannung VDD richtig zu regeln, so dass die rauscharme Spannung VDD am Ausgang 3.4 des rauscharmen Spannungsreglers 3 vom Wert Null auf den geregelten Wert ansteigt. Wenn der Einschaltvorgang beendet ist, schaltet der Einschaltdetektor 7 über seinen Ausgang 7.4 die Spannung SWVDD auf den Wert Null, so daß der steuerbare Schalter SWQUIET leitend wird. Da nun das Signal SWNOISYVDD gleich der externen VersorgungsSpannung EXTVDD ist, wird der steuerbare Schalter SWNOISY in den nicht leitenden Zustand gebracht . Die Referenzspannungsquelle 2 wird nun über den rauscharmen Spannungsregler 3 versorgt und der rauscharme Spannungsregler 3 benutzt die von der Referenzspannungsquelle 2 erzeugte Referenzspannung VREF.
Während der Einschaltphase ist die Steuerspannung SWVDD am Ausgang 7.4 des Einschaltdetektors 7 gleich der externen Versorgungsspannung EXTVDD. Sobald der Einsehal organg beendet ist, fällt die Spannung SWVDD am Ausgang 7.4 auf den Wert Null ab. Um das Ende des Einschaltvorgangs zu bestimmen, können verschiedene Kriterien herangezogen werden. Dies können beispielsweise eine Zeitkonstante, die Höhe der Spannung VDD oder auch die Höhe der Spannungsdifferenz zwischen den beiden Spannungen VDD und VREF sein.
Die beiden steuerbaren Schalter SWNOISY und SWQUIET sind vor- zugsweise als Transistoren ausgebildet und arbeiten auf die gleiche Art und Weise. Im folgenden wird die Funktionsweise des steuerbaren Schalters SWQUIET beschrieben. '
Der steuerbare Schalter SWQUIET ist leitend, wenn die Steuer- Spannung SWVDD kleiner als die Differenz zwischen den Spannungen VDD - Vt ist oder die SteuerSpannung SWVDD kleiner als die Differenz zwischen den Spannungen REFVDD - Vt ist. In diesem Fall ist die Spannung REFVDD am Ausgang des steuerbaren Schalters SWQUIET ist gleich der Spannung VDD. Wenn die Steuerspannung SWVDD größer als die Differenz ist zwischen VDD - Vt und größer als die Differenz zwischen REFVDD - Vt ist, wird der steuerbare Schalter SWQUIET nicht leitend und die beiden Spannungen VDD und REFVDD sind unabhängig voneinander. Die Spannung Vt ist eine konstante Spannung.
Der Inverter INV erzeugt an seinem Ausgang 9.3 ein Signal mit der Spannung SWNOISYVDD gleich Null, wenn die Spannung SWVDD an seinem Eingang 9.1 gleich der Versorgungsspannung EXTVDD ist . Wenn die Spannung am Eingang 9.1 des Inverters INV gleich Null ist, erzeugt der Inverter INV eine Spannung SWNOISYVDD, die gleich der externen Versorgungsspannung EXTVDD ist.
Als Spannungsverstärker 1 kann beispielsweise der in Figur 4 gezeigte P-Kanal MOS-Transistor eingesetzt werden. Grundsätzlich hat ein PMOS-Spannungsregler von sich aus ein ungünsti- ges PSRR (Power Supply Rejection Ratio) . Anhand des folgenden Beispiels lässt sich dies erkennen. Wenn die Spannung am Eingang INI sehr schnell um ein Volt fällt, muss die Gate- Spannung die PMOS-Gate-Spannung sehr schnell um ein Volt reduzieren, um die AusgangsSpannung am Ausgang OUT1 konstant zu halten. Da der Schaltkreis die Gate-Spannung allerdings erst mit einer gewissen Verzögerung reduziert, ist die Veränderung um ein Volt am Eingang INI wenigstens teilweise auch am Ausgang OUT1 festzustellen. Daher wird am Ausgang 0UT1 immer ein gewisses Rauschen zu erkennen sein. Der PMOS-Regler weist auch ein schlechtes Antwortverhalten bei einer Veränderung der Last am Ausgang OUT1 auf . Wenn die Last am Ausgang OUT1 sehr schnell zunimmt, wobei die Spannung am Eingang IN 1 konstant bleibt, muss der Reglerschaltkreis die Gate-Spannung reduzieren. Der PMOS-Transistor 10 reagiert auch hier aller- dings erst nach einer gewissen Zeitdauer, was dazu führt, dass die Spannung am Ausgang OUT1 sinkt während die Gate- Spannung noch konstant bleibt. Die Gate-Source-Spannung sinkt, was dazu führt, dass die AusgangsSpannung am Ausgang OUT 1 weiter absinkt. Aufgrund dieser Eigenschaften ist der PMOS-Spannungsregler für den Spannungsregler 1 geeignet.
Der in Figur 5 gezeigte N-Kanal MOS-Transistor 11 kann bei der erfindungsgemäßen Schaltung für den rauscharmen Spannungsregler 3 verwendet werden.
Gegenüber dem in Figur 4 gezeigten PMOS-Transistor 10 hat der NMOS-Transistor 11 den Vorteil, dass er ein gutes PSRR auf- weist. Wenn die Spannung am Eingang IN2 sehr schnell um ein Volt sinkt, muss die NMOS-Gate-Spannung konstant gehalten werden, um die Spannung am Ausgang OUT2 konstant zu halten, was durch den NMOS Spannungsregler auch erreicht wird. Der NMOS-Regler weist auch ein besseres Verhalten bezüglich Laständerungen am Ausgang OUT2 als dies bei dem in Figur 4 gezeigten PMOS-Transistor der Fall ist. Angenommen die Last am Ausgang OUT2 nimmt sehr schnell zu, während die Spannung am Eingang IN2 konstant bleibt, dann muss die Reglerschaltung die Gate-Spannung erhöhen, um die Spannung am Ausgang OUT2 konstant zu halten. Da der Spannungsregler jedoch erst nach einer gewissen Zeitdauer reagiert, sinkt die Spannung am Ausgang OUT2 während die Gate-Spannung konstant bleibt. Die Gate-Source-Spannung UGS nimmt zu, was zur Folge hat, dass das Nachschwingen der Spannung am Ausgang OUT2 begrenzt ist .
Der in Figur 4 gezeigte PMOS-Transistor ist deutlich einfacher auf einem Chip zu implementieren und die Kosten sind deutlich niedriger als bei dem in Figur 5 gezeigten NMOS- Transistor. Bei einem PMOS-Transistor bleibt die Gate- Spannung zwischen der am Eingang INI anliegenden Spannung und Null Volt. Bei einem NMOS-Transistor kann die Gate-Spannung die am Eingang IN2 anliegende Spannung überschreiten, sodass eine Ladungspumpe erforderlich ist.
Bezugszeichenliste
Spannungsregler mit beschränkter Rauschunterdrük- kung 2 Einheit zur Erzeugung einer Referenzspannung 3 erster rauscharmer Spannungsregler
4 rauschbehaftete Einheit zur Erzeugung einer Referenzspannung
6 zweiter rauscharmer Spannungsregler 7 EinschaltSteuerung
7.1 erster Eingang der Einschaltsteuerung
7.2 zweiter Eingang der Einschaltsteuerung
7.3 dritter Eingang der EinschaltSteuerung
7.4 Ausgang der Einschaltsteuerung 9.1 Invertereingang
9.2 Betriebsspannungsanschluss des Inverters
9.3 Inverterausgang
10 PMOS-Transistor
11 NMOS-Transistor SE Steuereinheit
EXTVDD externe VersorgungsSpannung
REFVDD Referenzversorgungsspannung
VREF Referenzspannung
VREF1 erste Referenzspannung VREF2 zweite Referenzspannung
VDD VersorgungsSpannung
IN Eingang
0 Ausgang
INV Inverter NOISYVDD nicht rauschkompensierte Versorgungsspannung
SWNOISY erster steuerbarer Schalter
SWQUIET zweiter steuerbarer Schalter
SWNOISYVDD erste Steuerspannung
SWVDD zweite Steuerspannung

Claims

Patentansprüche
1. Schaltung zur Erzeugung einer VersorgungsSpannung, mit einem Spannungseingang (IN) , welcher mit einem Spannungs- regier (1) zur Erzeugung einer ersten VersorgungsSpannung
(NOISYVDD) und mit einem rauscharmen Spannungsregler (3) zur Erzeugung einer rauscharmen VersorgungsSpannung (VDD) verbunden ist, und mit einer Steuereinheit (SE) mittels welcher bestimmbar ist, welche der beiden VersorgungsSpannungen (NOISYVDD, VDD) auf einen Versorgungsspannungsausgang (0) der Schaltung geschaltet wird.
2. Schaltung nach Patentanspruch 1, mit einem ersten steuerbaren Schalter (SWNOISY) , über den der Spannungsregler (1) mit dem Versorgungsspannungsausgang (O) verbindbar ist, mit einem zweiten steuerbaren Schalter (SWQUIET) , über den der rauscharme Spannungsregler (2) mit dem Versorgungsspan- nungsausgang (0) verbindbar ist, und wobei die Steuereinheit (SE) die beiden steuerbaren Schalter (SWNOISY, SWQUIET) steuert.
3. Schaltung nach Patentanspruch 2, wobei der erste und der zweite steuerbare Schalter (SWNOISY, SWQUIET) als Transistoren ausgebildet sind.
4. Schaltung nach einem der Patentansprüche 1 bis 3, wobei die Steuereinheit (SE) einen ersten Steuerausgang (7.4) und einen zweiten Steuerausgang (9.3) aufweist, wobei der zweiten Steuerausgang (9.3) durch eine Invertierung des ersten Steuerausgangs (7.4) gebildet ist.
5. Schaltung nach einem der Patentansprüche 1 bis 4, wobei die Steuereinheit (SE) so ausgebildet ist, dass abhängig von der rauscharmen VersorgungsSpannung (VDD) eine der beiden VersorgungsSpannungen (NOISYVDD, VDD) auf den Versorgungsspannungsausgang (O) der Schaltung geschaltet wird.
6. Schaltung nach einem der Patentansprüche 1 bis 5, wobei die Steuereinheit (SE) so ausgebildet ist, dass abhängig von einer Referenzspannung (VREF) eine der beiden Versorgungsspannungen (NOISYVDD, VDD) auf den Versorgungsspannungsausgang (O) der Schaltung geschaltet wird.
7. Schaltung nach einem der Patentansprüche 1 bis 7, wobei die Steuereinheit (SE) so ausgebildet ist, dass abhängig von der am Spannungseingang (IN) anliegenden Versorgungsspannung (EXTVDD) eine der beiden VersorgungsSpannungen (NOISYVDD, VDD) auf den Versorgungsspannungsausgang (0) der Schaltung geschaltet wird.
8. Schaltung nach einem der Patentansprüche 6 bis 8, mit einer Einheit (2) zur Erzeugung der Referenzspannung (VREF), welche dem rauscharmen Spannungsregler (3) vorge- schaltet ist.
9. Schaltung nach einem der Patentansprüche 1 bis 9, wobei der rauscharme Spannungsregler (3) einen Eingang (3.3) für eine geregelte VersorgungsSpannung (REFVDD) aufweist, welcher über den ersten steuerbaren Schalter (SWQUIET) mit dem Ausgang (3.4) des rauscharmen Spannungsreglers (3) verbunden ist .
10. Schaltung nach einem der Patentansprüche 1 bis 9, wobei der Spannungsregler (1) einen P-Kanal MOS Transistor (10) aufweist.
11. Schaltung nach einem der Patentansprüche 1 bis 10, wobei der' rauscharme Spannungsregler (3) einen N-Kanal MOS Transistor (11) aufweist.
PCT/EP2003/013707 2002-12-17 2003-12-04 Schaltung zur erzeugung einer versorgungsspannung WO2004055613A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/155,321 US7405548B2 (en) 2002-12-17 2005-06-16 Circuit for generating a supply voltage

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02028082.2A EP1437638B1 (de) 2002-12-17 2002-12-17 Schaltung zur Erzeugung einer Versorgungsspannung
EP02028082.2 2002-12-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/155,321 Continuation US7405548B2 (en) 2002-12-17 2005-06-16 Circuit for generating a supply voltage

Publications (1)

Publication Number Publication Date
WO2004055613A1 true WO2004055613A1 (de) 2004-07-01

Family

ID=32479725

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2003/013707 WO2004055613A1 (de) 2002-12-17 2003-12-04 Schaltung zur erzeugung einer versorgungsspannung

Country Status (3)

Country Link
US (1) US7405548B2 (de)
EP (1) EP1437638B1 (de)
WO (1) WO2004055613A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1900086A4 (de) * 2005-06-24 2010-04-07 Flewelling Ford Family Trust Verfahren und einrichtung zum verringern der impedanz eines fet (feldeffekttransistors)
US11095216B2 (en) * 2014-05-30 2021-08-17 Qualcomm Incorporated On-chip dual-supply multi-mode CMOS regulators

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0260474A1 (de) * 1986-09-18 1988-03-23 International Business Machines Corporation Stromversorgungsadaptersystem
US5563498A (en) * 1991-07-17 1996-10-08 Halcro Nominees Pty Ltd. Power supply regulator
US20020043963A1 (en) * 2001-11-01 2002-04-18 Vipin Malik Power supply configuration for low-noise applications in limited-energy environments
US20020089317A1 (en) * 2000-11-08 2002-07-11 Stmicroelectronics S.R.I. Voltage regulator for low-consumption circuits

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583610B2 (en) * 2001-03-12 2003-06-24 Semtech Corporation Virtual ripple generation in switch-mode power supplies
US6788035B2 (en) * 2001-06-12 2004-09-07 Primarion, Inc. Serial bus control method and apparatus for a microelectronic power regulation system
US6977492B2 (en) * 2002-07-10 2005-12-20 Marvell World Trade Ltd. Output regulator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0260474A1 (de) * 1986-09-18 1988-03-23 International Business Machines Corporation Stromversorgungsadaptersystem
US5563498A (en) * 1991-07-17 1996-10-08 Halcro Nominees Pty Ltd. Power supply regulator
US20020089317A1 (en) * 2000-11-08 2002-07-11 Stmicroelectronics S.R.I. Voltage regulator for low-consumption circuits
US20020043963A1 (en) * 2001-11-01 2002-04-18 Vipin Malik Power supply configuration for low-noise applications in limited-energy environments

Also Published As

Publication number Publication date
EP1437638A1 (de) 2004-07-14
US20050264960A1 (en) 2005-12-01
US7405548B2 (en) 2008-07-29
EP1437638B1 (de) 2016-02-24

Similar Documents

Publication Publication Date Title
EP1493070B1 (de) Schaltungsanordnung zur spannungsregelung
DE102007048455B4 (de) Rücksetzen beim Einschalten
DE10110273C2 (de) Spannungsgenerator mit Standby-Betriebsart
DE4336720B4 (de) Eingabepuffer
DE19818021A1 (de) Eingangspuffer mit einer Hysteresecharakteristik
DE60110363T2 (de) Referenzspannungserzeugungsschaltung
EP0499673B1 (de) Regelschaltung für einen Substratvorspannungsgenerator
DE69725829T2 (de) Halbleiterausgangpufferschaltung
DE19813707C2 (de) Spannungspegelumformschaltung
DE60209482T2 (de) Gepufferte strom-gegengekoppelte stromversorgung und anwendungen hiervon
DE10223763B4 (de) Halbleitervorrichtung
DE60309386T2 (de) Pegelschieber zum Aufrechterhalten der Integrität des Gate-Oxids von Halbleiterelemente in kleinem Massstab
EP0135075A1 (de) MOS-Inverterschaltung
DE60036659T2 (de) Schaltung zur dynamischen Umschaltung einer Pufferschwelle
EP1437638B1 (de) Schaltung zur Erzeugung einer Versorgungsspannung
DE60121962T2 (de) Spannungsregler mit niedrigem energieverbrauch zur verwendung in integrierten schaltungen
EP0637874A1 (de) MOS-Schaltstufe
DE10332864B4 (de) Spannungsregler mit Stromspiegel zum Auskoppeln eines Teilstroms
EP0748047A1 (de) Integrierte Pufferschaltung
EP1649587A1 (de) Schaltungsanordnung zur spannungsregelung und verfahren zum betreiben einer schaltungsanordnung zur spannungsregelung
EP0735493A1 (de) Bus-Treiberschaltung
DE4435649B4 (de) Dateneingabepuffer für eine Halbleiterspeichervorrichtung
DE10211912B4 (de) Integrierter Schaltkreis und Verfahren zum Steuern einer Stromversorgung desselben
EP1439443B1 (de) Schaltung zur Spannungsversorgung und Verfahren zur Erzeugung einer Versorgungsspannung
DE19713832C1 (de) Eingangsverstärker für Eingangssignale mit steilen Flanken

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): BR CA CN IL IN JP KR MX RU UA US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 11155321

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP