EP1399971A2 - Grabenkondensator und entsprechendes herstellungsverfahren - Google Patents

Grabenkondensator und entsprechendes herstellungsverfahren

Info

Publication number
EP1399971A2
EP1399971A2 EP02747382A EP02747382A EP1399971A2 EP 1399971 A2 EP1399971 A2 EP 1399971A2 EP 02747382 A EP02747382 A EP 02747382A EP 02747382 A EP02747382 A EP 02747382A EP 1399971 A2 EP1399971 A2 EP 1399971A2
Authority
EP
European Patent Office
Prior art keywords
trench
capacitor
dielectric
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP02747382A
Other languages
English (en)
French (fr)
Inventor
Dirk Manger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1399971A2 publication Critical patent/EP1399971A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Definitions

  • the present invention relates to a trench capacitor and a corresponding manufacturing method.
  • Integrated circuits (ICs) or chips use capacitors for the purpose of charge storage.
  • An example of an IC that uses capacitors to store charges is a memory IC, such as a chip for a dynamic random access memory (DRAM).
  • DRAM dynamic random access memory
  • the state of charge (“0" or "1") in the capacitor represents a data bit.
  • a DRAM chip contains a matrix of memory cells which are connected in the form of rows and columns.
  • the row connections are usually referred to as word lines and the column connections as bit lines. Reading data from the memory cells or that
  • Writing data to the memory cells is accomplished by activating suitable word lines and bit lines.
  • a DRAM memory cell usually contains a transistor connected to a capacitor.
  • the transistor contains two diffusion regions, which are separated by a channel, above which a gate is arranged. Depending on the direction of the current flow, one diffusion area is referred to as a drain and the other as a source. ce.
  • the terms "drain” and “source” are used interchangeably with respect to the diffusion areas.
  • the gates are connected to a word line and one of the diffusion regions is connected to a bit line.
  • the other diffusion area is connected to the capacitor. Applying a suitable voltage to the gate turns the transistor on, allowing current to flow between the diffusion regions through the channel so as to form a connection between the capacitor and the bit. Switching off the transistor disconnects this connection by interrupting the current flow through the channel.
  • the charge stored in the capacitor diminishes over time due to an inherent leakage current. Before the charge has reduced to an undetermined level (below a threshold value), the storage capacitor must be refreshed.
  • the ongoing effort to downsize memory devices promotes the design of DRAMs with greater density and smaller characteristic size, ie, smaller memory cell area.
  • Smaller components for example capacitors, are used to produce memory cells which have a smaller surface area.
  • the use of smaller capacitors results in a reduced storage capacity, which in turn can adversely affect the functionality and usability of the storage device.
  • sense amplifiers require a sufficient signal level for reliable reading of the information in the memory cells.
  • the ratio of the storage capacity to the bit line capacity is crucial when determining the signal level. If the storage capacity becomes too small, this ratio may be too small to generate a sufficient signal. Lower storage capacity also requires a higher refresh rate.
  • a trench capacitor has a three-dimensional structure which is formed in the silicon substrate. An increase in the volume or capacitance of the trench capacitor can be achieved by etching deeper into the substrate. In this case, increasing the capacitance of the trench capacitor does not increase the surface area occupied by the memory cell.
  • a common trench capacitor contains a trench etched into the substrate. This trench is typically filled with p "1" - or n + -doped polysilicon, which serves as a capacitor electrode (also referred to as a storage capacitor).
  • the second capacitor electrode is the substrate or a "buried plate”.
  • a capacitor dielectric which contains, for example, nitride, is usually used to insulate the two capacitor electrodes.
  • a dielectric collar (preferably an oxide region) is created around one To prevent leakage current or to isolate the upper part of the capacitor.
  • a lower resistance for example the electrode located in the trench, can significantly reduce the demands on the associated selection transistor. This applies in particular to DRAM generations with gate lengths of less than 90 nm.
  • the electrode in the trench has generally been formed by highly doped polysilicon, which has good edge coverage of more than 90% and an average specific resistance of more than 500 * 10 -6 ⁇ cm.
  • this object is achieved by the trench capacitor specified in claim 1. Furthermore, this object is achieved by the method specified in claim 7. Preferred further developments are the subject of the respective subclaims.
  • the idea on which the present invention is based is to form the electrode located in the trench with a metal filling, in particular aluminum filling, which advantageously enables edge coverage of over 100%. Thermal stresses that occur due to the different expansion coefficients of the metal and the substrate are absorbed by a mechanical fuse in the form of a cavity which is provided in a dielectric filling above the electrode.
  • the specific resistance of the electrode in the trench can be reduced to typically 5 * 10 ⁇ ° ⁇ cm by using a corresponding metal.
  • an insulation collar is formed in the upper region of the trench.
  • the metallic filler material has aluminum.
  • the capacitor dielectric has an AlN / SiN layer.
  • a diffusion barrier layer is provided above the area made of the dielectric filler material in order to prevent diffusion of the metallic filler material.
  • the area made of the metallic filler material can be electrically connected via a conductive contact layer on the trench walls in the upper trench area.
  • the metallic filler material region is formed as a capacitor electrode as follows by depositing a layer of the metallic filler material over the trench and melting and etching back the layer.
  • the cavity is formed by depositing the dielectric material with a low edge coverage.
  • a wetting layer is deposited before the layer is made of the metallic filler material.
  • Fig. 1-8 the process steps essential for understanding the invention for producing an embodiment of the trench capacitor according to the invention. Although applicable to any trench capacitor, the present invention and the problems on which it is based are explained below with reference to a trench capacitor used in a DRAM memory cell.
  • La-f show the process steps essential for understanding the invention for producing an embodiment of the trench capacitor according to the invention.
  • 1 denotes a silicon substrate.
  • a trench 2 is formed in the silicon substrate 1 by an etching process, a pad nitride layer 5 being used as a protective layer against mechanical and chemical attack of the silicon substrate during the following process steps.
  • An insulation collar 15 e.g. formed from silicon oxide in the upper trench region. Then, in a known manner, a barrier layer 10 or a node dielectric made of AlN / SiN is also formed on the trench walls.
  • a low-resistance contact layer 20 is deposited on the resulting structure, which consists, for example, of TaSi ⁇ or Ta.
  • the edge coverage of the process is usually not sufficient to produce a low-resistance electrode over the entire length of the trench 2.
  • Aluminum metal is later made of TaSi silicon at high temperatures trigger, but the resulting Al-Ta connections are temperature-resistant.
  • a thin wetting layer 25 made of TiN, polysilicon or germanium with good edge coverage is deposited. This wetting layer 25 can be used up in later temperature cycles, as will be explained further below.
  • a metal layer 30 made of aluminum is deposited over the resulting structure.
  • This process step can have poor edge coverage, but the layer thickness of the metal layer 30 made of aluminum must be sufficient to fill up the entire trench 2 in a subsequent process step.
  • the structure is then heated to approximately 600 ° C., as a result of which the aluminum of the metal layer 30 is completely melted into the trench 2, which leads to a modified metal layer 30.
  • FIG. 2a shows the upper and FIG. 2b the lower trench region.
  • FIG. 2b also shows an area la provided in the substrate 1 as the first capacitor electrode (buried plate).
  • the wetting layer 25 is consumed, as indicated by the broken line in FIG. 2a.
  • the wetting layer 25 consists of polysilicon or germanium
  • the aluminum of the metal layer 30 is driven into the trench 2, since aluminum and silicon form a new Form tectic alloy with a low melting point.
  • the polysilicon or germanium is alloyed into the aluminum.
  • a wetting layer 25 made of TiN the good wetting of the TiM surface with aluminum is used, which enables the aluminum metal to be driven into the trench 2.
  • the TiN can be dissolved in the aluminum in subsequent process steps.
  • the aluminum is then etched back to form an aluminum electrode 30 ⁇ ⁇ in the trench 2.
  • the aluminum etching back can be wet-chemically using H 3 P0 4 (11.8 mol per liter) - HN0 3 (0.6 mol per liter) selectively to the contact layer 20 made of Ta-Si x or Ta. Plasma etching with HBr plasma is also possible in this context.
  • a dielectric layer 35 is deposited over the resulting structure.
  • the dielectric layer 35 can for example consist of Si0 2 or SiN.
  • a deposition process with low edge coverage is used, whereby a cavity 40 is formed over the aluminum electrode 30 ⁇ .
  • This cavity 40 serves as an expansion space if, during later temperature cycles, the aluminum metal expands more than the surrounding substrate 1 or the layers thereon. The formation of the cavity 40 prevents the creation of thermal stresses, which could lead to defects in the structure.
  • the dielectric layer 35 and the contact layer 20 are polished back from the surface of the structure by a chemical-mechanical polishing step, the pad nitride 5 serving as a polishing stop.
  • the dielectric layer 35 is then selectively etched to below the end of the insulation collar 15.
  • the contact layer 20 and the barrier layer 10, which at the same time serve as a capacitor dielectric, are also etched back selectively to the oxide until the dielectric layer 35 is at the base.
  • TaSi is then deposited and etched back by means of a process step with poor edge coverage, as a result of which a conductive diffusion barrier 42 is formed over the dielectric layer 35, which laterally has contact with the contact layer 20.
  • the dielectric material can be sunk even further by a further etching of the insulation collar 15.
  • the exposed side wall is sealed by siliconization 1 (not shown in FIG. 8 for reasons of clarity) and highly doped polysilicon 45 is deposited and etched back to form a contact to the metal electrode 30 ⁇ ⁇ in the trench.
  • the materials listed are only examples and can be replaced by other materials with suitable properties.
  • metal layer e.g. made of aluminum
  • ⁇ metal electrode for example made of aluminum

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die vorliegende Erfindung schafft einen Grabenkondensator, insbesondere zur Verwendung in einer Halbleiter-Speicherzelle, mit einem Graben (2), der in einem Substrat (1) gebildet ist; einem im Substrat (1) vorgesehenen Bereich (1a) als erste Kondensatorelektrode; einer dielektrischen Schicht (10) auf der Grabenwand als Kondensatordielektrikum; und einem in dem Graben (2) vorgesehenen metallischen Füllmaterial (30'') als zweite Kondensatorelektode; wobei im Graben (2) oberhalb des leitenden metallischen Füllmaterials (30'') ein dielektisches Füllmaterial (35) mit einem Hohlraum (40) zur Aufnahme mechanischer Spannungen gebildet ist. Ebenfalls schafft die Erfindung ein entsprechendes Herstellungsverfahren.

Description

Grabenkondensator und entsprechendes Herstellungsverfahren
BESCHREIBUNG
Die vorliegende Erfindung betrifft einen Grabenkondensator und ein entsprechendes Herstellungsverfahren.
Integrierte Schaltungen (ICs) oder Chips verwenden Kondensatoren zum Zwecke der Ladungsspeicherung. Ein Beispiel ei- nes IC, welcher Kondensatoren zum Speichern von Ladungen verwendet, ist ein Speicher-IC, wie z.B. ein Chip für einen dynamischen Schreib-/Lesespeicher mit wahlfreiem Zugriff (DRAM). Der Ladungszustand ("0" oder "1") in dem Kondensator repräsentiert dabei ein Datenbit.
Ein DRAM-Chip enthält eine Matrix von Speicherzellen, welche in Form von Zeilen und Spalten verschaltet sind. Üblicherweise werden die Zeilenverbindungen als Wortleitungen und die Spaltenverbindungen als Bitleitungen bezeichnet. Das Auslesen von Daten von den Speicherzellen oder das
Schreiben von Daten in die Speicherzellen wird durch die Aktivierung geeigneter Wortleitungen und Bitleitungen bewerkstelligt .
Üblicherweise enthält eine DRAM-Speicherzelle einen mit einem Kondensator verbundenen Transistor. Der Transistor enthält zwei Diffusionsbereiche, welche durch einen Kanal getrennt sind, oberhalb dessen ein Gate angeordnet ist. Abhängig von der Richtung des Stromflusses bezeichnet man den einen Dif usionsbereich als Drain und den anderen als Sour- ce . Die Bezeichnungen "Drain" und "Source" werden hier hinsichtlich der Diffusionsbereiche gegenseitig austauschbar verwendet. Die Gates sind mit einer Wortleitung verbunden, und einer der Diffusionsbereiche ist mit einer Bitleitung verbunden. Der andere Diffusionsbereich ist mit dem Kondensator verbunden. Das Anlegen einer geeigneten Spannung an das Gate schaltet den Transistor ein, ermöglicht einen Stromfluß zwischen den Diffusionsbereichen durch den Kanal, um so eine Verbindung zwischen dem Kondensator und der Bit- ieitύng zu bilden. Das Ausschalten des Transistors trennt diese Verbindung, indem der Stromfluß durch den Kanal unterbrochen wird.
Die in dem Kondensator gespeicherte Ladung baut sich mit der Zeit aufgrund eines inhärenten Leckstroms ab. Bevor sich die Ladung auf einen unbestimmten Pegel (unterhalb eines Schwellwerts) abgebaut hat, muß der Speicherkondensator aufgefrischt werden.
Das fortlaufende Bestreben nach Verkleinerung der Speichervorrichtungen fördert den Entwurf von DRAMs mit größerer Dichte und kleinerer charakteristischer Größe, d.h. kleinerer Speicherzellenfläche. Zur Herstellung von Speicherzellen, welche eine geringeren Oberflächenbereich besetzen, werden kleinere Komponenten, beispielsweise Kondensatoren, verwendet. Jedoch resultiert die Verwendung kleinerer Kondensatoren in einer erniedrigten Speicherkapazität, was wiederum die Funktionstüchtigkeit und Verwendbarkeit der Speichervorrichtung widrig beeinflussen kann. Beispieiswei- se erfordern Leseverstärker einen ausreichenden Signalpegel zum zuverlässigen Auslesen der Information in den Speicherzellen. Das Verhältnis der Speicherkapazität zur Bitleitungskapazität ist entscheidend bei der Bestimmung des Signalpegels. Falls die Speicherkapazität zu gering wird, kann dieses Verhältnis zu klein zur Erzeugung eines hinreichenden Signals sein. Ebenfalls erfordert eine geringere Speicherkapazität eine höhere Auffrischfrequenz .
Ein Kondensatortyp, welcher üblicherweise in DRAMs verwen- det wird, ist ein Grabenkondensator. Ein Grabenkondensator hat eine dreidimensionale Struktur, welche in dem Siliziumsubstrat ausgebildet ist. Eine Erhöhung des Volumens bzw. der Kapazität des Grabenkondensators kann durch tieferes Ätzen in das Substrat erreicht werden. In diesem Fall be- wirkt die Steigerung der Kapazität des Grabenkondensators keine Vergrößerung der von der Speicherzelle belegten Oberfläche .
Ein üblicher Grabenkondensator enthält einen in das Sub- strat geätzten Graben. Dieser Graben wird typischerweise mit p"1"- oder n+-dotiertem Polysilizium gefüllt, welches als eine Kondensatorelektrode dient (auch als Speicherkondensator bezeichnet) . Die zweite Kondensatorelektrode ist das Substrat oder eine "vergrabene Platte" . Ein Kondensatordie- lektrikum, welches z.B. Nitrid enthält, wird üblicherweise zur Isolation der zwei Kondensatorelektroden verwendet.
In dem oberen Bereich des Grabens wird ein dielektrischer Kragen (vorzugsweise ein Oxidbereich) erzeugt, um einen Leckstrom zu verhindern bzw. den oberen Teil des Kondensators zu isolieren.
Von großem Interesse ist es neuerdings, den spezifischen Widerstand der Elektroden eines derartigen Grabenkondensators zu erniedrigen, und zwar insbesondere, wenn der betreffende Grabenkondensator zur Herstellung von einem Halb- ieiterspeicher verwendet wird. Durch einen erniedrigten Widerstand, beispielsweise der im Graben befindlichen Elek- trode, können die Anforderungen an den zugehörigen Auswahltransistor deutlich entspannt werden. Dies gilt insbesondere für DRAM-Generationen mit Gate-Längen von weniger als 90 nm.
Bisher wurde die im Graben befindliche Elektrode in der Regel durch hochdotiertes Polysilizium gebildet, welches eine gute Kantenabdeckung von mehr als 90% und einen mittelmäßigen spezifischen Widerstand von mehr als 500*10-6 Ω cm aufweist .
Daher ist es Aufgabe der vorliegenden Erfindung, einen verbesserten Grabenkondensator und ein entsprechendes Herstellungsverfahren mit erniedrigtem Elektrodenwiderstand anzugeben.
Erfindungsgemäß wird diese Aufgabe durch den in Anspruch 1 angegebenen Grabenkondensator gelöst. Weiterhin wird diese Aufgabe durch das in Anspruch 7 angegebene Verfahren gelöst . Bevorzugte Weiterbildungen sind Gegenstand der j eweiligen Unteransprüche .
Die der vorliegenden Erfindung zugrundeliegende Idee be- steht darin, die im Graben befindliche Elektrode durch eine Metallfüllung, insbesondere Aluminiumfüllung, aus zubilden, welche vorteilhafterweise eine Kantenbedeckung von über 100% ermöglicht . Thermische Spannungen, die durch die unterschiedlichen Ausdehnungskoeffizienten des Metalls und des Substrats auftreten, werden durch eine mechanische Sicherung in Form eines Hohlraums aufgefangen, der in einer dielektrischen Füllung oberhalb der Elektrode vorgesehen ist . Der spezifische Widerstand der im Graben befindlichen Elektrode lässt sich durch die Verwendung eines entspre- chenden Metalls auf typischerweise 5* 10~° Ω cm erniedrigen .
Gemäß einer bevorzugten Weiterbildung wird ein Isolationskragen im oberen Bereich des Grabens gebildet .
Gemäß einer weiteren bevorzugten Weiterbildung weist das metallische Füllmaterial Aluminium auf .
Gemäß einer weiteren bevorzugten Weiterbildung weist das Kondensatordielektikum eine AlN/SiN-Schicht auf .
Gemäß einer weiteren bevorzugten Weiterbildung wird oberhalb des Bereichs aus dem dielektrischen Füllmaterials eine Diffusionsbarrierenschicht zur Verhinderung einer Ausdif fusion des metallischen Füllmaterials vorgesehen . Gemäß einer weiteren bevorzugten Weiterbildung ist der Bereich aus dem metallischen Füllmaterial über eine leitende Kontaktschicht auf den Gräbenwänden im oberen Grabenbereich elektrisch anschließbar.
Gemäß einer weiteren bevorzugten Weiterbildung wird die metallische Füllmaterialbereich als Kondensatorelektrode folgendermaßen durch Abscheiden einer Schicht aus dem metallischen Füllmaterial über dem Graben und Einschmelzen und Rückätzen der Schicht gebildet.
Gemäß einer weiteren bevorzugten Weiterbildung wird der Hohlraum durch eine Abscheidung des dielektrischen Materials mit niedriger Kantenbedeckung gebildet wird.
Gemäß einer weiteren bevorzugten Weiterbildung wird vor dem Abscheiden der Schicht aus dem metallischen Füllmaterial eine Benetzungschicht abgeschieden.
Ein Ausführungsbeispiel der vorliegenden Erfindung ist in den Zeichnungen dargestellt und wird in der nachfolgenden Beschreibung näher erläutert .
In den Figuren zeigen:
Fig. 1-8 die zum Verständnis der Erfindung wesentlichen Verfahrensschritte zur Herstellung eines Ausführungsbeispiels des erfindungsgemäßen Grabenkondensators . Obwohl auf beliebige Grabenkondensatoren anwendbar, werden die vorliegende Erfindung und die ihr zugrundeliegende Problematik nachstehend in bezug auf einen in einer DRAM- Speicherzelle verwendeten Grabenkondensator erläutert.
Fig. la-f zeigen die zum Verständnis der Erfindung wesentlichen Verfahrensschritte zur Herstellung eines Ausführungsbeispiels des erfindungsgemäßen Grabenkondensators.
In Figur 1 bezeichnet 1 ein Siliziumsubstrat. In dem Siliziumsubstrat 1 wird in bekannter Art und Weise ein Graben 2 durch einen Ätzprozess gebildet, wobei eine Padnitrid- schicht 5 als Schutzschicht gegen mechanischen und chemischen Angriff des Siliziumsubstrats während folgender Pro- zeßschritte verwendet wird.
Darauffolgend wird in bekannter Weise ein Isolationskragen 15 z.B. aus Siliziumoxid im oberen Grabenbereich gebildet. Dann wird ebenfalls in bekannter Weise an den Grabenwänden eine Barrierenschicht 10 bzw. ein Node-Dielektrikum aus AlN/SiN gebildet.
In einem darauffolgenden Prozessschritt erfolgt die Abscheidung einer niederohmigen Kontaktschicht 20 auf der re- sultierenden Struktur, welche beispielsweise aus TaSiκ oder Ta besteht. Die Kantenabdeckung des Prozesses reicht in der Regel nicht aus, um eine niederohmige Elektrode auf der gesamten Länge des Grabens 2 zu erzeugen. Aluminiummetall wird später bei hohen Temperaturen Silizium aus TaSi her- auslösen, aber die entstehenden Al-Ta-Verbindungen sind temperaturbeständig.
In einem weiteren Prozessschritt erfolgt die Abscheidung einer dünnen Benetzungsschicht 25 aus TiN, Polysilizium oder Germanium mit guter Kantenbedeckung. Diese Benetzungsschicht 25 kann bei späteren Temperaturzyklen verbraucht werden, wie weiter unten erläutert wird.
in einem nächsten Prozessschritt wird eine Metallschicht 30 aus Aluminium über der resultierenden Struktur abgeschieden. Dieser Prozessschritt kann eine schlechte Kantenbedek- kung aufweisen, jedoch muss die Schichtdicke der Metallschicht 30 aus Aluminium ausreichen, um bei einem darauf- folgenden Prozessschritt den gesamten Graben 2 aufzufüllen.
Mit Bezug auf Figur 2a, b erfolgt danach ein Aufheizen der Struktur auf ungefähr 600° C, wodurch das Aluminium der Metallschicht 30 in den Graben 2 vollständig eingeschmolzen wird, was zu einer modifizierten Metallschicht 30 führt.
Fig. 2a zeigt in diesem Zusammenhang den oberen und Fig. 2b den unteren Grabenbereich. Ebenfalls ersichtlich aus Fig. 2b ist ein im Substrat 1 vorgesehener Bereich la als erste Kondensatorelektrode (Buried Plate) .
Bei diesem Prozess wird die Benetzungsschicht 25 verbraucht, wie durch die gestrichelte Linie in Figur 2a angedeutet. Besteht die Benetzungsschicht 25 aus Polysilizium oder Germanium, wird das Aluminium der Metallschicht 30 in den Graben 2 getrieben, da Aluminium und Silizium eine eu- tektische Legierung mit einem erniedrigten Schmelzpunkt bilden. Das Polysilizium oder Germanium wird dabei in das Aluminium legiert. Im Falle einer Benetzungsschicht 25 aus TiN wird die gute Benetzung der TiM-Oberflache mit Alumini- um ausgenützt, was ein Eintreiben des Aluminiummetalls in den Graben 2 ermöglicht. Das TiN kann in nachfolgenden Prozessschritten in das Aluminium aufgelöst werden.
Mit Bezug auf Figur 3 erfolgt danach zunächst eine Rückät- -zung des Aluminiums zur Bildung einer Aluminiumelektrode 30 λ λ im Graben 2. Die Aluminium-Rückätzung kann nasschemisch unter Verwendung von H3P04 (11,8 mol pro Liter) - HN03 (0,6 mol pro Liter) selektiv zur Kontaktschicht 20 aus Ta- Six oder Ta erfolgen. Auch eine Plasmaätzung mit HBr-Plasma ist in diesem Zusammenhang möglich.
In einem darauffolgenden Prozessschritt wird eine dielektrische Schicht 35 über der resultierenden Struktur abgeschieden. Die dielektrische Schicht 35 kann beispielsweise aus Si02 oder SiN bestehen. Bei dieser Abscheidung wird ein Abscheideprozess mit geringer Kantenbedeckung verwendet, wodurch ein Hohlraum 40 über der Aluminiumelektrode 30 ^ gebildet wird. Dieser Hohlraum 40 dient als Expansionsraum, wenn bei späteren Temperaturzyklen das Aluminiummetall stärker als das umgebende Substrat 1 bzw. die darauf befindlichen Schichten expandiert. Durch die Bildung des Hohlraums 40 wird die Entstehung von thermischen Spannungen, welche zu Defekten der Struktur führen könnten, vermieden . Mit Bezug auf Figur 4 werden die dielektrische Schicht 35 und die Kontaktschicht 20 von der Oberfläche der Struktur durch einen chemisch-mechanischen Polierschritt zurückpoliert, wobei das Padnitrid 5 als Polierstopp dient.
Mit Bezug auf Figur 5 erfolgt dann eine selektive Ätzung der dielektrischen Schicht 35 bis unter das Ende des Isolationskragens 15.
Die Kontaktschicht 20 und die Barrierenschicht 10, die gleichzeitig als Kondensatordielektrikum dient, werden in einem darauffolgenden Prozessschritt gemäß Fig. 6 selektiv zum Oxid ebenfalls bis zum Ansatz der dielektrischen Schicht 35 zurückgeätzt.
Wie in Fig. 7 gezeigt, erfolgt dann eine Abscheidung und Rückätzung von TaSi mittels eines Prozessschritts mit schlechter Kantenbedeckung, wodurch eine leitende Diffusionsbarriere 42 über der dielektrischen Schicht 35 gebil- det wird, welche seitlich einen Kontakt mit der Kontaktschicht 20 aufweist.
Durch eine weitere Ätzung des Isolationskragens 15 kann das dielektrische Material noch weiter eingesenkt werden.
Schließlich wird mit Bezug auf Figur 8 die freigelegte Seitenwand die Siliziumsubstrats 1 durch eine Nitridierung versiegelt (aus Übersichtsgründen in Figur 8 nicht dargestellt) und hochdotiertes Polysilizium 45 abgeschieden und zurückgeätzt, um einen Kontakt zur im Graben befindlichen Metallelektrode 30 ^ λ zu bilden.
Der weiter Prozessverlauf, insbesondere die Ausbildung des entsprechenden Auswahltransistors bei einer Verwendung in einem Speicherzellenfeld, sind im Stand der Technik wohl bekannt .
Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
Insbesondere sind die angeführten Materialien nur beispiel- haft und durch andere Materialien mit geeigneten Eigenschaften ersetzbar. Das gleiche gilt für die genannten Ätzprozesse und Abscheidungsprozesse .
Auch ist das gezeigte Einschmelzen vom Aluminium nur ein Beispiel und könnte auch durch den PAS-Prozeß bewerkstelligt werden, wobei Polysilizium und Aluminium interdiffun- diert werden. Siehe dazu „Aluminium word line and bit line fabrication technology for COB DRAM using a polysilicon- aluminum substitute" from Nakamura et al., 1999 Symposium on VLSI Technology, Digest of Technical Papers (IEEE Cat . No. 99CH36325. BEZUGSZEICHENLISTE:
1 Siliziumsubstrat la Substratelektrode
2 Graben
5 Padnitrid
10 AlN/SiN als Barriere bzw. Node-
Dielektrikum
15 Isolationskragen
20 Kontaktschicht
25 Benetzungsschicht
30, 30 Λ Metallschicht, z.B. aus Aluminium
30,λ Metallelektrode, z.B. aus Aluminium
35 dielektrische Schicht
40 Hohlraum
42 leitende Barrierenschicht
45 Polysiliziumschicht

Claims

PATENTANSPRÜCHE
1. Grabenkondensator, insbesondere zur Verwendung in einer Halbleiter-Speicherzelle, mit:
einem Graben (2), der in einem Substrat (1) gebildet ist;
einem im Substrat (1) vorgesehenen Bereich (la) als erste Kondensatorelektrode;
einer dielektrischen Schicht (10) auf der Grabenwand als Kondensatordielektrikum; und
einem in dem Graben (2) vorgesehenen Bereich (30, Λ) aus ei- nem metallischen Füllmaterial als zweite Kondensatorelektode;
wobei im Graben (2) oberhalb des Bereich (30 Λ ) aus dem leitenden metallischen Füllmaterials ein Bereich (35) aus einem dielektischen Füllmaterial (35) mit einem Hohlraum ( 40 ) zur Aufnahme mechanischer Spannungen gebildet ist.
2. Grabenkondensator nach Anspruch 1, dadurch gekennzeichnet, daß ein Isolationskragen (15) im oberen Bereich des Grabens (2) gebildet ist.
3. Grabenkondensator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das metallische Füllmaterial Aluminium aufweist .
4. Grabenkondensator nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß das Kondensatordielektikum eine A1N und / oder eine SiN-Schicht (10) aufweist.
5. Grabenkondensator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß oberhalb des Bereichs (35) aus dem dielektrischen Füllmaterials eine Diffusionsbarrierenschicht (42) zur Verhinderung einer Ausdiffusion des metallischen Füllmaterials vorgesehen ist.
6. Grabenkondensator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Bereich (30, ) aus dem metallischen Füllmaterial über eine leitende Kontaktschicht
(20) auf den Gräbenwänden im oberen Grabenbereich elek- trisch anschließbar ist.
7. Verfahren zur Herstellung eines Grabenkondensators, insbesondere zur Verwendung in einer Halbleiter-Speicherzelle, mit den Schritten:
Bilden eines Grabens (2) in einem Substrat (1), welches einen Bereich (la) aufweist, der als erste Kondensatorelektrode dient;
Bilden einer dielektrischen Schicht (10) auf den Grabenwänden als Kondensatordielektrikum;
Vorsehen eines Bereichs (30, ) aus einem metallischen Füllmaterial im Graben (2) als zweite Kondensatorelektrode; und Vorsehen eines Bereichs aus einem dielektischen Füllmaterial (35) mit einem Hohlraum (40) zur Aufnahme mechanischer Spannungen im Graben (2) oberhalb des Bereichs (30 Λ) aus dem leitenden metallischen Füllmaterial.
8. Verfahren nach Anspruch 7, gekennzeichnet durch die Schritte:
Abscheiden einer Schicht (30) aus dem metallischen Füllma- terial über dem Graben (2) ; und
Einschmelzen und Rückätzen der Schicht (30) zum Bilden des Bereichs (30 Xλ) aus dem metallischen Füllmaterial.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der Hohlraum (40) durch eine Abscheidung des dielektrischen Materials mit niedriger Kantenbedeckung gebildet wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß oberhalb des Bereichs (35) aus dem dielektrischen Füllmaterial eine Diffusionsbarrierenschicht (42) zur Verhinderung einer Ausdiffusion des metallischen Füllmaterials vorgesehen wird.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Isolationskragen (15) im oberen Bereich des Grabens (2) gebildet wird.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Bereich (30, ) aus dem metallischen Füllmaterial über eine leitende Kontaktschicht (20) auf den Gräbenwänden im oberen Grabenbereich elektrisch an- geschlossen wird.
13. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß vor dem Abscheiden der Schicht (30) eine Benetzungschicht (20) abgeschieden wird.
EP02747382A 2001-06-27 2002-06-12 Grabenkondensator und entsprechendes herstellungsverfahren Withdrawn EP1399971A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10130934A DE10130934A1 (de) 2001-06-27 2001-06-27 Grabenkondensator und entsprechendes Herstellungsverfahren
DE10130934 2001-06-27
PCT/EP2002/006462 WO2003003462A2 (de) 2001-06-27 2002-06-12 Grabenkondensator und entsprechendes herstellungsverfahren

Publications (1)

Publication Number Publication Date
EP1399971A2 true EP1399971A2 (de) 2004-03-24

Family

ID=7689600

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02747382A Withdrawn EP1399971A2 (de) 2001-06-27 2002-06-12 Grabenkondensator und entsprechendes herstellungsverfahren

Country Status (7)

Country Link
US (1) US7339224B2 (de)
EP (1) EP1399971A2 (de)
JP (1) JP4024753B2 (de)
KR (1) KR100649363B1 (de)
DE (1) DE10130934A1 (de)
TW (1) TW550801B (de)
WO (1) WO2003003462A2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004023805B4 (de) * 2004-05-13 2007-03-08 Infineon Technologies Ag Herstellungsverfahren für eine Halbleiterstruktur mit integrierten Kondensatoren und entsprechende Halbleiterstruktur
FR2885452A1 (fr) * 2005-05-04 2006-11-10 St Microelectronics Sa Circuit integre comprenant au moins un condensateur et procede de formation de condensateur
KR100780766B1 (ko) * 2005-12-29 2007-11-30 주식회사 하이닉스반도체 반도체 소자의 콘택 형성 방법
US7344954B2 (en) * 2006-01-03 2008-03-18 United Microelectonics Corp. Method of manufacturing a capacitor deep trench and of etching a deep trench opening
US7880268B2 (en) 2006-05-12 2011-02-01 Stmicroelectronics S.A. MIM capacitor
US11063157B1 (en) * 2019-12-27 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Trench capacitor profile to decrease substrate warpage
US20230240079A1 (en) * 2022-01-27 2023-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of manufacturing semiconductor structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4952524A (en) * 1989-05-05 1990-08-28 At&T Bell Laboratories Semiconductor device manufacture including trench formation
ATE155928T1 (de) * 1990-05-31 1997-08-15 Canon Kk Verfahren zur herstellung einer halbleiterspeicheranordnung mit kondensator
JPH07130871A (ja) * 1993-06-28 1995-05-19 Toshiba Corp 半導体記憶装置
US5516720A (en) * 1994-02-14 1996-05-14 United Microelectronics Corporation Stress relaxation in dielectric before metallization
JPH07335750A (ja) * 1994-06-13 1995-12-22 Hitachi Ltd 半導体装置
US6399976B1 (en) * 1995-06-06 2002-06-04 International Business Machines Corporation Shrink-wrap collar for DRAM deep trenches
KR100230425B1 (ko) * 1997-06-20 1999-11-15 윤종용 보이드를 갖는 트렌치 소자분리막 형성방법
EP0981164A3 (de) 1998-08-18 2003-10-15 International Business Machines Corporation Füllung mit niedrigem Widerstand für Kondensator in tiefem Graben
US6110792A (en) * 1998-08-19 2000-08-29 International Business Machines Corporation Method for making DRAM capacitor strap
WO2001017014A1 (de) 1999-08-30 2001-03-08 Infineon Technologies Ag Speicherzellenanordnung und verfahren zu deren herstellung
JP2002289816A (ja) * 2001-03-23 2002-10-04 Toshiba Corp 半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO03003462A2 *

Also Published As

Publication number Publication date
JP4024753B2 (ja) 2007-12-19
DE10130934A1 (de) 2003-01-16
US7339224B2 (en) 2008-03-04
WO2003003462A2 (de) 2003-01-09
US20040245558A1 (en) 2004-12-09
KR100649363B1 (ko) 2006-11-27
KR20040015293A (ko) 2004-02-18
TW550801B (en) 2003-09-01
JP2004531092A (ja) 2004-10-07
WO2003003462A3 (de) 2003-03-20

Similar Documents

Publication Publication Date Title
EP1170804B1 (de) Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
EP1162663B1 (de) Herstellungsverfahren für eine DRAM-Speicherzelle
DE19727466C2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19944012B4 (de) Grabenkondensator mit Kondensatorelektroden und entsprechendes Herstellungsverfahren
DE4430483A1 (de) MOS-Transistor, Halbeiterspeicherbauelement mit MOS-Transistoren und Herstellungsverfahren hierfür
DE69609224T2 (de) Kondensator für eine integrierte Schaltung mit leitendem Graben
DE19941148A1 (de) Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
DE19718721A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE69125593T2 (de) Dynamisches RAM und Verfahren zu seiner Herstellung
DE19946719A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE10045694A1 (de) Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung
EP1145319A1 (de) Integrierte schaltungsanordnung und verfahren zu deren herstellung
EP0989603A2 (de) Grabenkondesator mit Isolationskragen und entsprechendes Herstellungsverfahren
DE10128193C1 (de) Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung
EP1399971A2 (de) Grabenkondensator und entsprechendes herstellungsverfahren
DE102004003084B3 (de) Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
DE10328634B3 (de) Verfahren zur Herstellung eines Buried-Strap-Kontakts für einen Speicherkondensator
WO2005074024A1 (de) Halbleiterspeicherzelle sowie zugehöriges herstellungsverfahren
DE19907174C1 (de) Verfahren zum Herstellen einer DRAM-Zelle mit einem Grabenkondensator
DE19929308C1 (de) Verfahren zur Herstellung einer ferroelektrischen Speicheranordnung
EP1234332B1 (de) Dram-zellenstruktur mit tunnelbarriere
DE102004005694B3 (de) Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
DE102005057255B4 (de) Speicherkondensator und Verfahren zum Herstellen eines solchen Speicherkondensators
EP1296369A1 (de) Verfahren zur Herstellung von Gateoxyd für Trench Gate DRAM Zellen
DE102004049667B3 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle und entsprechender Grabenkondensator

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20031112

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

RIN1 Information on inventor provided before grant (corrected)

Inventor name: MANGER, DIRK

17Q First examination report despatched

Effective date: 20091021

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

18D Application deemed to be withdrawn

Effective date: 20100105