EP1203474A2 - Acs-einheit für einen viterbi-decodierer - Google Patents
Acs-einheit für einen viterbi-decodiererInfo
- Publication number
- EP1203474A2 EP1203474A2 EP00958204A EP00958204A EP1203474A2 EP 1203474 A2 EP1203474 A2 EP 1203474A2 EP 00958204 A EP00958204 A EP 00958204A EP 00958204 A EP00958204 A EP 00958204A EP 1203474 A2 EP1203474 A2 EP 1203474A2
- Authority
- EP
- European Patent Office
- Prior art keywords
- state
- path
- branch
- metric difference
- path metric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
Definitions
- a corresponding path is assigned to each symbol sequence in the trellis diagram.
- a path comprises a sequence of branches between two successive states. Each branch symbolizes a state transition between two successive states in time, the upper branch emanating from one state, for example, corresponding to a receive symbol with the binary '0' and the lower branch emanating from the same state corresponding to a receive symbol with the binary value '1'.
- Each of these state transitions to which a branch metric ('branch metric', BM) ⁇ t is assigned corresponds to a transmission symbol.
- the branch metric ⁇ t is defined as follows:
- r t corresponds to the capture symbol at time t and y ' t to the transmission symbol expected therefrom at time t.
- a path metric ⁇ t is assigned to each path through the trellis diagram up to the time or time step t.
- the trellis diagram shown in FIG. 4 is in particular a trellis diagram with a so-called 'butterfly' structure. This means that there are two
- States of a time step t + 1 of the trellis diagram are assigned two states of the previous time step t, the branches of which lead to the first-mentioned states of the time step t + 1, two branch metrics of the branches originating from different states being identical.
- the branch metric for the branch from the state with the path metric ⁇ t (1) to the state with the path metric ⁇ + ⁇ ) the branch metric ⁇ t l3) of the branch from the state with the path metric ⁇ t 131 corresponds to the state with the path metric ⁇ t + ⁇ (3)
- the branch metric of the branch from the state with the path metric ⁇ t (1) to the state with the path metric ⁇ t + ⁇ 131 corresponds to the branch metric ⁇ t (1) of the branch from the state with the path metric ⁇ t (3) to the state with the path metric ⁇ t + ⁇ (2) .
- ⁇ t lsl denotes the path metric assigned to state s in time step
- the Viterbi decoder must now use the trellis diagram to determine the path that has the best path metric. As a rule, this is by definition the path with the smallest path metric.
- Each path metric of a path leading to a specific state is composed of the path metric of a temporally preceding state and the branch metric of the branch leading from this previous state to the specific state.
- the path that has the best path metric up to this point in time is determined for each state and for each time step of the trellis diagram. Only this path, known as the 'Survivor Path', and its path metric must be saved. All other paths leading to this state can be ignored. Accordingly, during each time step there is a number of such survivor paths corresponding to the number of different states.
- FIG. 5 shows the typical structure of a Viterbi decoder.
- a 'Branch Metric Unit' BMU
- a 'Survivor Memory Unit' The task of the 'Branch Metric Unit' is to calculate the
- Branch metrics ⁇ t (s) which are a measure of the difference between a receive symbol and that symbol which causes the corresponding state transition in the trellis diagram.
- the branch metrics calculated by the branch metric unit become the ACS unit
- a processor element 1 of a conventional ACS unit can be constructed, for example, as shown in FIG. 6. It is assumed that each state of the trellis diagram is evaluated by a separate processor element 1. The task of processor element 1 is to use two competing paths that lead to a state of the trellis diagram to find the path with the best, i.e. select the smallest path metric. The saved values for the 'Survivor Path' leading to this state and its path metric are then updated.
- each state s at time t + 1 has an upper branch and a lower branch with a corresponding one previous state connected.
- the path metric of the path leading to state s via the upper branch must therefore be compared with the path metric of the path leading to state s via the lower branch, ie the task of the path shown in FIG. Processor element 1 shown in FIG.
- the previously described function of the processor element can consequently be performed, for example, by the circuit shown in FIG. 6, in which the possible path metrics are calculated with the aid of adders 14 and 15 and compared by means of a comparator 16, so that ⁇ s depends on the comparison result With the aid of a multiplexer 17, the smaller of the sums calculated by the two adders 14 or 15 is then output as the path metric ⁇ t + ⁇ (s) .
- FIG. 7 shows the overall structure and the connection of an ACS unit to the 'Branch Metric Unit' and the 'Survivor Memory Unit' for the trellis diagram shown by way of example in FIG. 4. Since each result ⁇ t ( ⁇ ) calculated for a state s in the time step t is also the basis for the calculation of a path metric for a temporally subsequent state, the feedback of the processor elements 1 shown in FIG. 7 via an intermediate register 18 is necessary.
- the decision or signal values ⁇ 0 ... ⁇ supplied by the individual processor elements 1 of the 'survivor path unit' enable this Selection and storage of the correct survivor paths and their path metrics.
- the ACS unit described above is the most computationally intensive part of a Viterbi decoder. It has the largest space and energy requirements. In applications in mobile radio technology, the complexity of the ACS unit increases exponentially with the complexity of the code used for channel coding of mobile radio signals.
- FIG. 1 shows a block diagram of a processor element of an ACS unit according to the present invention
- 5 generally shows the structure of a Viterbi decoder
- FIG. 6 shows a block diagram of a processor element of a known ACS unit
- FIG. 7 shows the construction of a known ACS unit with several of the processor elements shown in FIG. 6 and the connection of this ACS unit in a Viterbi decoder.
- the trellis diagram has a certain regularity in its structure.
- This structure consists of so-called 'butterflies', such a 'butterfly' being shown in FIG. 2.
- two states 19 and 20 of a time step t are connected to two states 21 and 22 of the subsequent time step t + 1 such that each of these states 19 and 20 has a branch to state 21 and a branch to the State 22 leads, the branch metric ⁇ t (u) of the branch leading from state 19 to state 21 of the branch metric of the branch leading from state 20 to state 22 and the branch metric ⁇ t (1) of the branch leading from state 19 to the branch 22 leading to state 22 corresponds to the branch metric of the branch leading from state 20 to state 21.
- 2 also shows the path metrics ⁇ t lu) , ⁇ ⁇ , ⁇ t + ⁇ (u) and ⁇ t + 1 (1) corresponding to the individual states.
- Each path metric of a state is made up of the path metric of a state of the previous time step and the branch metric of
- Each comparison operation is represented by the operator '> ⁇ '.
- the comparison operations to be carried out for the 'upper' state 21 and the 'lower' state 22 of the 'butterfly' structure are somewhat similar.
- the branch metrics and path metrics can be separated from one another by subtraction, so that a comparison between a path metric difference and a branch metric difference results for the 'upper' and 'lower' state:
- FIG. 1 shows a block diagram of an exemplary embodiment for a processor element 1 of the ACS unit of a Viterbi decoder.
- the processor element 1 is used to calculate the path metrics ⁇ t + ⁇ (u> and ⁇ t + ⁇ U) of two states of a time step t + 1 of a trellis diagram and receives the path metrics ⁇ t (1) and ⁇ t (ul of those two states as input signals of the preceding time step t of the trellis diagram, which, together with the two states to be calculated, form the 'butterfly' structure shown in Fig. 2.
- the processor element 1 receives the branch metrics ⁇ t (ul and ⁇ t (1)) as input signals
- the path metrics ⁇ t (1 '/ ⁇ t (ul and the branch metrics ⁇ t ' u) , ⁇ t (1! are each supplied to multiplexers 8 and 9 or 10 and 11, which are dependent supply one of its two input values from a control signal C u or C 1 to an adder 12 or 13, which finally outputs as path metric ⁇ t + ⁇ (u 'or ⁇ t + i' 1 'the smaller of the two possible sums Decision or tax Signals C u and C 1 are also fed (inverted) to the 'Survivor Memory Unit'.
- control signals C u and C 1 are from one
- Evaluation unit 6 generated.
- a subtractor 2 and a comparator 4 are provided to control the evaluation unit 6, the subtractor 2 calculating the difference between the two path metrics ⁇ t (1) and ⁇ t ' u) , while the comparator 4 calculates the resulting path metric difference Y with an external one supplied branch metric difference ⁇ compares and supplies the comparison result to the evaluation unit 6.
- the branch metric difference ⁇ ⁇ t (u '- ⁇ t ul is calculated in the' Branch Metric Unit '(BMU) and the ACS unit or processor element 1 in two different versions, namely once as a normal branch metric difference ⁇ + and once as a negated pointing metric difference ⁇ -.
- the selection of which of the two branch metric versions is to be used for the comparison with the path metric difference I " is made by a multiplexer 3, which is controlled depending on the sign bit sg (T) of the path metric difference.
- the sign bit corresponds to the MSB ( Most Significant Bit)
- MSB Most Significant Bit
- FIG. 3 The corresponding logic is shown in FIG. 3, the possible combinations of the signs of T and ⁇ as well as the respectively resulting values for C u and C 1 depending on the one for the “upper” state and the “lower” state Absolute comparison result C are shown.
- a trailing minus sign corresponds to a negative sign
- a trailing plus sign corresponds to a positive sign, so that, for example, r- represents a negative path difference value and T + a positive path difference value.
- Evaluation unit 6 As has been described above with reference to FIG. 3, the evaluation unit only has to evaluate the signs sg (D and sg ( ⁇ ) and, depending on the values C u and C 1, either the fixed binary value '1', the fixed one Assign binary value '0', the unchanged value C of the comparison result or the negated value C of the comparison result.
- the multiplexer 3 ensures that in order to implement the
- V ⁇ pi P- • ⁇ £ tr P cn P-? R er iQ XX o rt ⁇ rt P-. • P> O tP ⁇ ⁇ P- ⁇ ⁇ ⁇ ⁇ rt lQ tr OHP J & ⁇ tr ⁇ P ⁇ P. O P- rt & P P-
- Hl p P- tr * H pi rt • P ⁇ H ⁇ ⁇ " ⁇ Hi ⁇ rt P. rt ⁇ ⁇ ⁇ P ⁇ P. HP ) ⁇
- Hi P -i pi cn pi H ⁇ s: Hi P- ⁇ ⁇ C ⁇ ⁇ ⁇ cn P 1 ⁇ Q ⁇ cn N 3 HOP p: P ⁇ P. P ⁇ ⁇ s rt n er ⁇ ⁇ ⁇ cn fr P ⁇ H ⁇ ⁇ P- H rt ⁇ P- ⁇ H XI tr Hi H ⁇ ⁇ Q P- ⁇ P rt ⁇ P- h H ⁇ N P- ⁇ ⁇ h ⁇ P- cn O pi: P- rt P- ⁇ ⁇ ⁇
- a renormalization unit (not shown) can preferably be interposed, which avoids an overflow and renormalizes the feedback path metric values.
- the cheapest, ie minimum, path metric determined in the manner described above is temporarily stored together with the corresponding path in the 'survivor memory unit'.
- the main difference between the use of the processor elements 1 shown in FIG. 1 in an ACS unit and the representation of FIG. 7 is only that the processor elements 1 according to the invention shown in FIG. 1 for calculating two path metrics ⁇ t + ⁇ ⁇ ul and ⁇ t + i 11 'are provided.
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
Es wird eine ACS-Einheit für einen Viterbi-Decodierer vorgeschlagen, welche zur Ermittlung der Pfadmetriken zweier Zustände eines Zeitschrittes eines Trellis-Diagramms die Differenz (Η) der Pfadmetriken der mit diesen beiden Zuständen in Form einer Butterfly-Struktur über Zweige verbundenen beiden Zuständen (19, 20) des vorhergehenden Zeitschrittes des Trellis-Diagramms mit der Differenz (Μ der entsprechenden Zweigmetriken vergleicht. Eine Vereinfachung der Struktur der ACS-Einheit wird dadurch erzielt, daß zusätzlich die Vorzeichen (sg(Η), sg(Μ)) der beiden Differenzen ausgewertet werden.
Description
) co N> P1
Ui o cπ O Cn o Cπ
ö 3 P H O <! S ö α o O S fr Pi O S CJ H Hi ?σ φ > M £ S φ n ö t tu φ P) ti l-i fr O Φ Φ P P- P- ) P- B P- o er Φ P) P) φ P- P- P o o P- o P- n Φ o r> fr φ Φ ti rt H H Φ Φ tr φ Ό Φ er Φ fr P ιQ P P er er P ä φ ω cn o tr ι-( t-i n cn H l_l. P- H P pi rt Φ fr P- P- φ Ό 1 n fr l-h P> (-■ fr P- tr er φ Cn φ ) rt P P H" cn < Φ P ) < n tr
P- o P P- ! Φ X P- Φ O P P P Hi M fr O P O P- P Hi Hi H O P- H φ r-> cn cn r-1 t-f Φ rt Φ P- tr P- >£) Hl P P> P> o u=» N Xι rt C P <! Φ H P Φ l-< ^ XI 1 Φ 3 Φ P- Φ XX cn ιQ P iQ P fr cn P Φ Φ 3 P P P- 1 PJ tr P- c φ Φ σ P- H 3 Hi P- Φ cn P> X P rt P- O H P H φ X Ϊ rt CΛ P- Φ er ti p ιQ P- P Φ er Φ XX P Φ er cn P Φ φ O P) er P- cn Φ Φ φ φ P- c
XX Φ P) ω z Φ P- Φ P> ω & Φ P- iQ H α ü P P- cn P- 3 H ι£) rt P er | rt φ P 1 P er P- φ P ιQ ω P P- Φ P 1 rt ^Q n er φ φ iQ ti cn Φ H φ P- ö rt « Φ n t) Φ α P cn P P φ O rt ü Φ P Hi P- o P H) tu: o ti P> φ φ cn P> tr α P Φ J P- Hi XX H O Φ φ P P> pj: 1 rt α p: tr TJ P- ti n Ό P z X Φ N ω O O rt α H n P1 P o Φ H
Φ Z l-ti ιQ P- o J P- Φ cn cn tr Ü Z Φ P- o er Φ ιQ φ t-f Φ Φ cn P) Φ XX fr Φ H P- Φ P> M φ 3 P- P φ £ fr Φ P Φ o P w Φ ti H P φ P- O n fr rt Λ P 3 P) h H P) p- X H o P> H P-
Φ fr ^ & 3 φ tr o cn Ό P- tr rt fr S C X Φ ) Φ P fr o Hi P
H X φ P> Φ H Φ <l p. Φ H Φ P- O P P- H P p- P- tr P- Φ c 3 3 rt P d Φ 3 P- o φ ti cn pi: α P- O P- er XX 3 Φ P P N φ P P
(D: H t< H cn Hi H fr Φ ti H N pι: P rt P 3 P- h rt cn C H fr fr
P N P- ιQ P> Φ l-i B iQ a < 3 Φ Φ H Φ Φ P; <; rt α i T Φ fr Φ cn P fr rt tr rt Φ P- N tr CΛ Hi o 1 <! P rt H 3 P P-
Φ fr P> cn H P φ P> Φ l-1 H Φ P- Φ C ti P Φ N o ^ ιQ rt
H P- P σ rt fr 3 H iQ B rt H P- cn ω P P P P- H fr er φ O Φ rt Φ 3 Φ ) Φ P- H cn P> n φ Φ N fr ? X X- s: P- P> 0 er er H ω cn rt Φ < pi: tr er cn H c φ cn P> Φ Φ ^Q H O Φ Φ Φ er z π P- rt rt Φ P- O cn Φ Φ tr iQ H P- P PJ P P- α ^f H rt P- φ l-i P- r+ P H- Φ H rt tr N P cn I_l. O: Φ Xi P> P- rt P- P- er H 1 ti P φ N P H P- ≤ Φ C rt φ tr Hi P tr Φ P) cn φ P- Φ P- O fr p rt ιQ Φ rt n Φ h P- Hi 3 Φ fr Φ p: Φ PJ O o rt rt- l-f P ιQ Hi φ
Φ α fr • 1 P er O P- O: tr O P ^ P o o • Φ • P cn H Hi n
P ω fr o fr P- tr ti XX rt n • rt Φ fr fr P P σ P- rt o
• P> o s Φ P- P P- Φ 1 Φ fr * tr ^ N P P- 1 w XX φ Hi fr
XX o cn cn i-f P> rt ü P φ P- fr 03 P φ α P- S ω Hi φ P-
Φ α t 1 O ιQ Φ φ P O P» < Φ p < H P O < O P- Φ
0 P- P> O ü t H o ω tr tr o P- 3 p: Φ rt O er o P P H
Φ 3 Φ P- Pl n o Φ φ Φ ti er H Φ o <; P- ti α φ φ Φ α f-f n PJ Cd 3 o fr P fr P H fr α Φ z P fr P- Φ ω H
Φ rt o >Q Φ 3 fr P- fr P- ta Φ P- H (0 •* P- rt Hi X t-f ti Φ fr H H P- Φ Φ φ cn P) H φ rt P Φ Φ P p) Φ
P- P- PJ Φ er φ H cn φ ) c H P- H. ι-f P P g n cn
< CΛ Φ Φ 3 n Φ H Φ φ 3 P M cn P> Φ P Φ er ? P> P- cn 1
P- Φ cn H 3 tr cn <! H Λ P- fr P- n er XX rt cn H P- Φ P rt Ό M
Λ φ Φ cn ti o o P rt φ P tr Φ Φ er 1 3 n H p-
Φ C cn t -" C tr H ζ φ cn Φ H P ö cn z Φ ) o C- p ι-( Φ p H cn P) P XI Φ P rt D. P- cn φ Hi fr O tr tr ti d CL XX P- O tr N Λ PJ Φ H O Φ O : P- tr φ
P- N Hl α Φ φ tr O: £ P C: P> P α P H o P Φ Φ P-
1 ) P- H cn er H ιQ Φ S> Φ tr er XX • fr fr υ-l er H cn rt α Φ O Φ P- φ ti rt P P) Φ c cn Φ P- P- φ rt
Φ cn PJ XX 3 Hi ti rt 3 N P H ti ^ ω H P φ H φ P" ^ cn XX er φ rt o cn O: Φ fr XX 3 Φ Φ H p t) rt t-i t P z 3 Ό XI P P) 5" P- fr Φ l-h
P- Φ O: P>: ) Φ ΪT B H P- fr Φ H cn ^α φ o s p:
P D-
| P i-f P) Φ P- P- φ Φ P- - rt H 1 p t) O n α H P
P φ Φ P- l-f rt Φ P- rt Φ t) tr tr rt φ P H cn Φ fr ti rt Φ cn rt H H
In Fig. 4 ist beispielhaft ein Trellis-Diagramm mit jeweils vier unterschiedlichen Zuständen zu den Zeitpunkten t...t+3 dargestellt, die beispielsweise den Bitzuständen '00', '10', '01' und '11' entsprechen. Jeder Symbolsequenz ist in dem Trellis-Diagramm ein entsprechender Pfad zugeordnet. Ein Pfad umfaßt dabei eine Folge von Zweigen zwischen zwei zeitlich aufeinderfolgenden Zuständen. Jeder Zweig symbolisiert dabei einen Zustandsübergang zwischen zwei zeitlich aufeinanderfolgenden Zuständen, wobei beispielsweise der von einem Zustand ausgehende obere Zweig einem Empfangssymbol mit dem binären '0' und der von demselben Zustand ausgehende untere Zweig einem Empfangssymbol mit dem binären Wert ' 1' entspricht. Jeder dieser Zustandsübergänge, dem eine Zweigmetrik ('Branch Metrik', BM) λt zugewiesen ist, entspricht einem Sendesymbol. Die Zweigmetrik λt ist wie folgt definiert:
4=|y',-ι2|
Dabei entspricht rt dem E pfangssymbol zum Zeitpunkt t und y't dem davon abhängig erwarteten Sendesymbol zum Zeitpunkt t.
Darüber hinaus ist jedem Pfad durch das Trellis-Diagramm bis zum Zeitpunkt bzw. Zeitschritt t eine Pfadmetrik γt zugewiesen.
Bei dem in Fig. 4 gezeigten Trellis-Diagramm handelt es sich insbesondere um ein Trellis-Diagramm mit einer sogenannten 'Butterfly'-Struktur. Dies bedeutet, daß jeweils zwei
Zuständen eines Zeitschritts t+1 des Trellis-Diagramms zwei Zustände des vorhergehenden Zeitschritts t zugewiesen sind, deren Zweige jeweils zu den erstgenannten Zuständen des Zeitschritts t+1 führen, wobei jeweils zwei Zweigmetriken der von unterschiedlichen Zuständen ausgehenden Zweige identisch sind. So bilden beispielsweise die in Fig. 4 gezeigten Zustände, denen die Pfadmetriken γt ι:ι, γt 131, γt+ι(2) und γt+ιf3)
zugewiesen sind, eine derartige 'Butterfly ' -Struktur, wobei die Zweigmetrik für den Zweig von dem Zustand mit der Pfadmetrik γt (1) zu dem Zustand mit der Pfadmetrik γ+ι ) der Zweigmetrik λt l3) des Zweigs von dem Zustand mit der Pfadmetrik γt 131 zu- dem Zustand mit der Pfadmetrik γt+ι(3) entspricht, während andererseits die Zweigmetrik des Zweigs von dem Zustand mit der Pfadmetrik γt (1) zu dem Zustand mit der Pfadmetrik γt+ι131 der Zweigmetrik λt (1) des Zweigs von dem Zustand mit der Pfadmetrik γt (3) zu dem Zustand mit der Pfadmetrik γt+ι(2) entspricht. Dabei bezeichnet allgemein γt lsl die dem Zustand s im Zeitschritt t zugewiesene Pfadmetrik, während λt (s) die Zweigmetrik des dem Signal s entsprechenden Zustandsübergang zum Zeitpunkt t bezeichnet.
Der Viterbi-Decodierer muß nunmehr anhand des Trellis- Diagramms denjenigen Pfad ermitteln, der die beste Pfadmetrik aufweist. In der Regel ist dies definitionsgemäß der Pfad mit der kleinsten Pfadmetrik.
Jede Pfadmetrik eines zu einem bestimmten Zustand führenden Pfads setzt sich aus der Pfadmetrik eines zeitlich vorhergehenden Zustands und der Zweigmetrik des von diesem vorhergehenden Zustand zu dem bestimmten Zustand führenden Zweigs zusammen. Dies hat zur Folge, daß nicht alle möglichen Pfade und Pfadmetriken des Trellis-Diagramms ermittelt und ausgewertet werden müssen. Statt dessen wird für jeden Zustand und für jeden Zeitschritt des Trellis-Diagramms jeweils derjenige Pfad ermittelt, der bis zu diesem Zeitpunkt die beste Pfadmetrik aufweist. Nur dieser als 'Survivor Path' bezeichnete Pfad und seine Pfadmetrik muß gespeichert werden. Alle anderen zu diesem Zustand führenden Pfade können unberücksichtigt bleiben. Während jedes Zeitschritts gibt es demnach eine der Anzahl der unterschiedlichen Zustände entsprechende Anzahl an derartigen 'Survivor Paths'.
Die obige Beschreibung macht deutlich, daß die Berechnung der Pfadmetrik γt+ιls) von den Pfadmetriken der mit dem Zustand s
über einen Zweig verbundenen Pfadmetriken des vorhergehenden Zeitschritts t abhängt. Die Berechnung der Pfadmetriken kann demnach durch einen rekursiven Algorithmus realisiert werden, der in einem Viterbi-Decodierer von einer sogenannten 'Add- Compare-Select '-Einheit (ACS-Einheit) wahrgenommen wird.
In Fig. 5 ist der typische Aufbau eines Viterbi-Decodierers dargestellt. Neben der ACS-Einheit sind eine 'Branch Metric Unit' (BMU) und eine 'Survivor Memory Unit' vorgesehen. Die Aufgabe der 'Branch Metric Unit' ist die Berechnung der
Zweigmetriken λt (s), die ein Maß für den Unterschied zwischen einem Empfangssymbol und demjenigen Symbol, welches in dem Trellis-Diagramm den entsprechenden Zustandsübergang hervorruft, sind. Die von der 'Branch Metric Unit' berechneten Zweigmetriken werden der ACS-Einheit zur
Ermittlung der optimalen Pfade ('Survivor Paths ' ) zugeführt, wobei die 'Survivor Memory Unit' diese 'Survivor Paths' speichert, so daß abschließend eine Decodierung anhand desjenigen 'Survivor Path' durchgeführt werden kann, der die beste Pfadmetrik aufweist. Die diesem Pfad zugeordnete
Symbolsequenz entspricht mit der größten Wahrscheinlichkeit der tatsächlich gesendeten Sequenz.
Ein Prozessorelement 1 einer herkömmlichen ACS-Einheit kann beispielsweise wie in Fig. 6 gezeigt aufgebaut sein. Dabei wird davon ausgegangen, daß jeder Zustand des Trellis- Diagramms von einem separaten Prozessorelement 1 ausgewertet wird. Die Aufgabe des Prozessorelements 1 besteht darin, aus zwei miteinander konkurrierenden Pfaden, die zu einem Zustand des Trellis-Diagramms führen, den Pfad mit der besten, d.h. kleinsten Pfadmetrik auszuwählen. Anschließend werden die gespeicherten Werte für den zu diesem Zustand führenden 'Survivor Path' und dessen Pfadmetrik aktualisiert.
Wie aus dem in Fig. 4 gezeigten Trellis-Diagramm ersichtlich ist, ist jeder Zustand s zu dem Zeitpunkt t+1 über einen oberen Zweig und einen unteren Zweig mit einem entsprechenden
vorhergehenden Zustand verbunden. Zur Ermittlung des diesem Zustand s entsprechenden 'Survivor Path' muß somit die Pfadmetrik des über den oberen Zweig zu dem Zustand s führenden Pfads mit der Pfadmetrik des über den unteren Zweig zu dem Zustand s führenden Pfads verglichen werden, d.h. die Aufgabe des in Fig. 6 gezeigten Prozessorelements 1 besteht darin, zur Bestimmung des 'Survivor Path' mit der Pfadmetrik γt+ι(s) entweder den über den vorhergehenden 'oberen' Zustand mit der Pfadmetrik γt (u) und den Oberen' Zweig mit der Zweigmetrik λt (u) führenden Pfad, dessen Pfadmetrik der Summe γ0ul + λt ty) entspricht, oder den über den 'unteren' Zustand mit der Pfadmetrik γt (1! und den 'unteren' Zweig mit der Zweigmetrik λt α) führenden Pfad, dessen Pfadmetrik der Summe γt (1) + λt (1) entspricht, auszuwählen.
Die zuvor beschriebene Funktion des Prozessorelements kann demzufolge beispielsweise von der in Fig. 6 gezeigten Schaltung wahrgenommen werden, bei der mit Hilfe von Addierern 14 und 15 die möglichen Pfadmetriken berechnet und mittels eines Komparators 16 verglichen werden, so daß abhängig von dem Vergleichsergebnis δs mit Hilfe eines Multiplexers 17 anschließend als Pfadmetrik γt+ι(s) die kleinere der von den beiden Addierer 14 oder 15 berechneten Summen ausgegeben wird.
In Fig. 7 ist der Gesamtaufbau und die Anbindung einer ACS- Einheit an die 'Branch Metric Unit' und die 'Survivor Memory Unit' für das in Fig. 4 beispielshaft gezeigte Trellis- Diagramm dargestellt. Da jedes für einen Zustand s im Zeitschritt t berechnete Ergebnis γt (Ξ) zugleich die Grundlage für die Berechnung einer Pfadmetrik für einen zeitlich nachfolgenden Zustand ist, ist die in Fig. 7 gezeigte Rückkopplung der Prozessorelemente 1 über ein Zwischenregister 18 erforderlich. Die von den einzelnen Prozessorelementen 1 der 'Survivor Path Unit' zugeführten Entscheidungs- oder Signalwerte δ0...δ ermöglichen die
Auswahl und das Speichern der korrekten ' Survivor Paths ' und deren Pfadmetriken.
Die zuvor beschriebene ACS-Einheit ist der rechenintensivste Teil eines Viterbi-Decodierers . Sie weist den größten Flächen- und Energiebedarf auf. Bei Anwendungen in der Mobilfunktechnik steigt dabei die Komplexität der ACS-Einheit exponentiell mit der Komplexität des jeweils zur Kanalcodierung von Mobilfunksignalen verwendeten Codes.
Es besteht daher das grundlegende Bedürfnis, den Schaltungsaufwand für die ACS-Einheit möglichst gering zu halten. So wurde beispielsweise in der Druckschrift "Low Power ACS Unit Design For The Viterbi Decoder", Chi-ying Tsui, Roger S.K. Cheng, Curtis Ling, Conference IEEE ISCAS, 1999, Orlando, in der eine ACS-Einheit nach dem Oberbegriff des Anspruches 1 beschrieben ist, vorgeschlagen, zur Bestimmung eines 'Survivor Path' eines Zustands die Differenz der Pfadmetriken derjenigen vorhergehenden Zustände, von denen jeweils ein Zweig zu dem betrachteten Zustand führt, zu bilden und mit der Differenz der entsprechenden Zweigmetriken zu vergleichen. Abhängig von dem Vergleichsergebnis kann unmittelbar auf den 'Survivor Path' und somit die zur Berechnung der entsprechenden Pfadmetrik zu bildende Summe geschlossen werden. Diese Vorgehensweise weist den Vorteil auf, daß die Differenzen bei Annahme der bereits erwähnten 'Butterfly'-Struktur gemeinsam für die Berechnung der Pfadmetriken von zwei Zuständen eines Zeitschritts des Trellis-Diagramms durchgeführt werden können, wodurch der Schaltungsaufwand reduziert werden kann.
Allerdings ist auch bei dieser Vorgehensweise weiterhin die separate Bildung eines Vergleichs für die Ermittlung der Pfadmetriken der zu der jeweiligen 'Butterfly' -Struktur gehörenden 'oberen' und 'unteren' Zustände eines Zeitschritts erforderlich, wozu entsprechend zwei Komparatoren benötigt werden.
M
H
3
P- rt rt
P"
P
P ιQ fr
Φ
H 3
Hi
P)
Φ rt
H
P-
W
Φ
P α
Φ cn
- o er
Φ
H
Φ
P
-
P
P α
-
P
P rt
Φ
H
Φ
P
-
co Cd tV> > P> cπ o cπ o cπ O cπ
p > cn
Hi
P: t
H
P
P
X* cn er
Φ
P- cn
Ό
P- φ cn φ
H
PJ:
P rt
Φ l-f rt
•
Fig. 1 zeigt ein Blockschaltbild eines Prozessorelements einer ACS-Einheit gemäß der vorliegenden Erfindung,
Fig. 2 zeigt eine Darstellung zur Erläuterung der 'Butterfly' -Struktur eines Trellis-Diagrammes,
Fig. 3 zeigt eine Darstellung zur Erläuterung des der vorliegenden Erfindung zugrundeliegenden Prinzips bei der Berechnung von Pfadmetriken,
Fig. 4 zeigt ein beispeilhaftes Trellis-Diagramm mit vier Zuständen,
Fig. 5 zeigt allgemein den Aufbau eines Viterbi-Decodierers,
Fig. 6 zeigt ein Blockschaltbild eines Prozessorelements einer bekannten ACS-Einheit, und
Fig. 7 zeigt den Aufbau einer bekannten ACS-Einheit mit mehreren der in Fig. 6 gezeigten Prozessorelemente sowie die Verschaltung dieser ACS-Einheit in einem Viterbi-Decodierer.
Zur Erläuterung der Erfindung soll nachfolgend nochmals kurz auf die bereits erläuterte 'Butterfly' -Struktur eingegangen werden, welche eine Voraussetzung für die vorliegende Erfindung darstellt.
Wie auch aus dem in Fig. 4 gezeigten beispielhaften Trellis- Diagramm ersichtlich ist, weist das Trellis-Diagramm eine gewisse Regelmäßigkeit in seiner Struktur auf. Diese Struktur besteht aus sogenannten 'Butterflies', wobei ein derartiger 'Butterfly' in Fig. 2 gezeigt ist. Gemäß der 'Butterfly'- Struktur sind zwei Zustände 19 und 20 eines Zeitschritts t mit zwei Zuständen 21 und 22 des darauffolgenden Zeitschritts t+1 derart verbunden, daß von jedem dieser Zustände 19 und 20 jeweils ein Zweig zu dem Zustand 21 und ein Zweig zu dem
Zustand 22 führt, wobei die Zweigmetrik λt (u) des von dem Zustand 19 zu dem Zustand 21 führenden Zweigs der Zweigmetrik des von dem Zustand 20 zu dem Zustand 22 führenden Zweigs und die Zweigmetrik λt (1) des von dem Zustand 19 zu dem Zustand 22 führenden Zweigs der Zweigmetrik des von dem Zustand 20 zu dem Zustand 21 führenden Zweigs entspricht. In Fig. 2 sind zudem die den einzelnen Zuständen entsprechenden Pfadmetriken γtlu), γαι, γt+ι(u) bzw. γt+1 (1) dargestellt.
Diese Regelmäßigkeit der 'Butterfly' -Struktur wird im Rahmen der vorliegenden Erfindung ausgenützt, um die Anzahl der zur Bestimmung der 'oberen' Pfadmetrik γt+ι<ul und der 'unteren' Pfadmetrik γt+i111 erforderlichen arithmetischen Operationen zu reduzieren.
Zur Bestimmung der Pfadmetriken γt+ι<u) und γt+ι(1) muß jeweils die günstigste Pfadmetrik der theoretisch möglichen Pfadmetriken ermittelt werden. Jede Pfadmetrik eines Zustands setzt sich aus der Pfadmetrik eines Zustands des vorhergehenden Zeitschrittes und der Zweigmetrik des
Verbindungszweigs dieser beiden Zustände zusammen. Somit muß zur Bestimmung der Pfadmetrik γt+ι (ul die kleinere der theoretisch möglichen Pfadmetriken γt (ul + λt (ul und γt αι + λt (1) und zur Bestimmung der Pfadmetrik γt+ιαι die kleinere der theoretisch möglichen Pfadmetriken γt (u) + λt (1) und γt (1) + λt (u) ermittelt werden. Es sind somit folgende Vergleichsoperationen erforderlich:
γt (ul + λt ,u) >< γt (1) + λt !1) für den 'oberen' Zustand γt (u) + λt (1) >< γt (1) + λt (u) für den 'unteren' Zustand
Jede Vergleichsoperation ist dabei durch den Operator ' >< ' repräsentiert.
Die für den 'oberen' Zustand 21 und den 'unteren' Zustand 22 der 'Butterfly '-Struktur durchzuführenden Vergleichsoperationen weisen eine gewisse Ähnlichkeit auf.
Durch Subtraktion können die Zweigmetriken und Pfadmetriken voneinander getrennt werden, so daß sich für den 'oberen' und 'unteren' Zustand jeweils ein Vergleich zwischen einer Pfadmetrikdifferenz und einer Zweigmetrikdifferenz ergibt:
λt 'u' - λt ( 1 ) X γt U » - - γt ( u ) für den 'oberen' Zustand λt '1 ' - λt 'u l r>< γt <l . - - γt ( u l für den 'unteren' Zustand
Werden für diese Differenzen eine Pfadmetrikdifferenz Tt = γt α) - γt (u) und eine Zweigmetrikdifferenz Λt = λt (1) - λt (u) definiert, so ergibt sich für die durchzuführenden Vergleichsoperationen:
Λt > rt für den 'oberen' Zustand -Λt >< I\ für den 'unteren' Zustand
Die beiden Vergleiche können durch den Absolut- oder Betragsvergleich IΛJIXIΓ,! gelöst werden. Das Ergebnis dieses
Vergleichs legt die Beziehung zwischen |Λ,| und |r,| fest. Da die Metriken λt'u), λt'1', γt (11 undγt'u) per Definition positiv sind, wurden keine der oben angegebenen Ungleichungen durch die zuvor vorgenommenen mathematischen Modifikationen verändert. Die zur Ermittlung der Pfadmetriken γtVu' und γt+ι(1! ursprünglich aufgestellten Ungleichungen für den 'oberen' Zustand 21 und den 'unteren' Zustand 22 können somit durch Auswertung der Vorzeichen von Λt und I\ gelöst werden, wobei zu berücksichtigen ist, daß |Λ,| für die Ungleichung des
'unteren' Zustands 22 mit einem negativen Vorzeichen versehen sein muß .
Das Ergebnis dieser Überlegungen ist, daß zur Bestimmung der Pfadmetriken γt+ι(u) und γt+ι(1) lediglich ein einziger Absolutvergleich durchgeführt werden muß, wobei die endgültige Entscheidung dann abhängig von diesem Vergleichsergebnis durch Auswertung der Vorzeichen von Λt und Tt getroffen wird. Wie nachfolgend noch näher erläutert wird,
ist dies mit relativ einfachen schaltungstechnischen Mitteln möglich.
In Fig. 1 ist ein Blockschaltbild eines Ausführungsbeispiels für ein Prozessorelement 1 der ACS-Einheit eines Viterbi- Decodierers dargestellt. Das Prozessorelement 1 dient zur Berechnung der Pfadmetriken γt+ι(u> und γt+ιU) von zwei Zuständen eines Zeitschrittes t+1 eines Trellis-Diagrammes und empfängt als Eingangssignale die Pfadmetriken γt (1) undγt (ul derjenigen beiden Zustände des vorhergehenden Zeitschrittes t des Trellis-Diagrammes, die mit den beiden zu berechnenden Zuständen die in Fig. 2 gezeigte 'Butterfly ' -Struktur bilden. Des weiteren empfängt das Prozessorelement 1 als Eingangssignale die Zweigmetriken λt (ul und λt (1) der entsprechenden Verbindungszweige dieser 'Butterfly '-Struktur . Die Pfadmetriken γt (1'/ γt (ul und die Zweigmetriken λt'u), λt (1! sind jeweils Multiplexern 8 und 9 bzw. 10 und 11 zugeführt, die abhängig von einem Steuersignal Cu bzw. C1 einen ihrer beiden Eingangswerte einem Addierer 12 bzw. 13 zuführen, der schließlich als Pfadmetrik γt+ι(u' bzw. γt+i'1' die kleinere der jeweils beiden möglichen Summen ausgibt. Die Entscheidungsoder Steuersignale Cu bzw. C1 werden zudem (invertiert) der 'Survivor Memory Unit' zugeführt.
Die Steuersignale Cu und C1 werden von einer
Auswertungseinheit 6 erzeugt. Zur Ansteuerung der Auswertungseinheit 6 sind ein Subtrahierer 2 und ein Komparator 4 vorgesehen, wobei der Subtrahierer 2 die Differenz zwischen den beiden Pfadmetriken γt (1) und γt'u) berechnet, während der Komparator 4 die daraus resultierende Pfadmetrikdifferenz Y mit einer extern zugeführten Zweigmetrikdifferenz Λ vergleicht und das Vergleichsergebnis der Auswertungseinheit 6 zuführt.
Die Zweigmetrikdifferenz Λ = λt (u' - λt ul wird in der 'Branch Metric Unit' (BMU) berechnet und der ACS-Einheit bzw. dem Prozessorelement 1 in zwei unterschiedlichen Versionen,
nämlich einmal als normale Zweigmetrikdifferenz Λ+ und einmal als negierte Zeigmetrikdifferenz Λ- zugeführt. Die Auswahl, welche der beiden Zweigmetrikversionen für den Vergleich mit der Pfadmetrikdifferenz I" verwendet werden soll, erfolgt durch einen Multiplexer 3, der abhängig von dem Vorzeichenbit sg(T) der Pfadmetrikdifferenz angesteuert wird. Bei einer Zweierkomplement-Darstellung entspricht das Vorzeichenbit dem MSB (Most Significant Bit) . Die Unterscheidung zwischen den beiden Zweigmetrikversionen ist, wie nachfolgend noch näher erläutert wird, erforderlich, um immer vorzeichengleiche Werte miteinander vergleichen und somit ein korrektes Vergleichsergebnis berechnen zu können.
Wie bereits erwähnt worden ist, ermittelt der Komparator 4 das Ergebnis des Absolutvergleichs C = rf| > |Λ,| . Da sowohl 10 als auch Λt positiv oder negativ sein kann, gibt es vier mögliche Wertekombinationen, die eine Inversion des ermittelten Vergleichswerts C erforderlich machen könnten, um die zuvor beschriebenen Ungleichungen für den 'oberen' und 'unteren' Zustand tatsächlich korrekt nachbilden und über die Multiplexer 8, 9 bzw. 10, 11 die korrekten Werte für die Pfadmetrikberechnung auswählen zu können.
Die entsprechende Logik ist in Fig. 3 dargestellt, wobei jeweils für den 'oberen' Zustand und den 'unteren' Zustand die möglichen Kombinationen der Vorzeichen von T und Λ sowie die jeweils daraus folgenden Werte für Cu bzw. C1 in Abhänggkeit von dem Absolutvergleichsergebnis C dargestellt sind. Ein nachgestelltes Minuzeichen entspricht dabei einem negativen Vorzeichen, während ein nachgestelltes Pluszeichen einem positiven Vorzeichen entspricht, so daß beispielsweise r- einen negativen Pfaddifferenzwert und T+ einen positiven Pfaddifferenzwert darstellt.
Aus Fig. 3 ist insbesondere ersichtlich, daß sowohl für den 'oberen' Zustand als auch für den 'unteren' Zustand für zwei mögliche Vorzeichenkombinationen alleine durch Auswertung der
Vorzeichen von T und Λ eine Ermittlung der Werte für Cu und C1 möglich ist, ohne tatsächlich den Absolutvergleich durchführen und somit den Wert C berechnen zu müssen. In diesen Fällen steht somit das 'Vergleichsergebnis', d.h. die Steuersignale Cu und C1, deutlich früher zur Verfügung, da kein Vergleich durchgeführt werden muß, was eine deutliche Reduzierung der Glitch-Wahrscheinlichkeit an den Auswahlmultiplexern 8, 9 und 10, 11 zur Folge hat.
In allen anderen Fällen der Vorzeichen von T und Λ werden die Werte für Cu und C1 analog zu der in Fig. 3 gezeigten Logik in Abhängigkeit von dem Wert C des Absolutvergleichsergebnisses berechnet .
Die Ermittlung der Werte für Cu und C1 in Abhängigkeit von den Vorzeichen sg (T) und sg (Λ) sowie dem Wert des Absolutvergleiches C = |r,| > |Λ,| erfolgt gemäß Fig. 1 in der
Auswertungseinheit 6. Wie zuvor anhand Fig. 3 beschrieben worden ist, muß die Auswertungseinheit hierzu lediglich die Vorzeichen sg(D und sg (Λ) auswerten und davon abhängig den Werten Cu und C1 entweder den festen binären Wert ' 1 ' , den festen binären Wert '0', den unveränderten Wert C des Vergleichsergebnisses oder den negierten Wert C des Vergleichsergebnisses zuweisen. Der Multiplexer 3 gewährleistet dabei, daß zur Realisierung des
Absolutvergleichs |r,| > |Λr| stets die korrekten Werte ±Tt > ±Λt miteinander verglichen werden.
Die Verwendung der in Fig. 3 gezeigten Logik ermöglicht, daß lediglich ein Absolutvergleich C = |r,| > |Λr| ausgewertet werden muß, um davon abhängig sowohl die 'obere' Pfadmetrik γt+ι'u) als auch die 'untere' Pfadmetrik γt+ιαι berechnen zu können. Wird davon ausgegangen, daß die Komplexität eines Komparators im wesentlichen derjenigen eines Addierers oder Subtrahierers entspricht, ist durch einen Vergleich der in Fig. 1 und Fig. 6 gezeigten Prozessorelemente 1 leicht ersichlich, daß mit Hilfe der vorliegenden Erfindung ca. 33%
u> C t t P1 P1
Cπ o Cπ o cπ o cn
« N χι P> πd •n ιQ < <! P> X P. ö tsi P < Cd < πd P> P hd P Od ω P. — d Φ ^1 f l α o P Φ fr Hi P- Φ φ O P P1 O: P- PJ Z ) o P- Φ Hi P P Hl φ O Φ φ i Od l-h ι-f P- P- P) φ
3 ιQ 3 P P) χι N l-i P O cn P Φ H φ cn l-f rt H P> cn H P> H l-f P- H cn P P) Hi XX iQ P H
V φ pi: P- • Φ £ tr P cn P- ?r er iQ XX o rt φ rt P- . • P > O tP φ ^ P- Φ Φ Φ ^ rt lQ tr O H PJ & Φ tr ^ P Φ P. O P- rt & P P-
H H H Φ ^j XX P Φ Φ P- P Pi: Φ p O: 3 Φ Φ φ cn Hi Φ φ P- Φ tr P Φ Φ P σ P1 -^ P
P) P. t*l Φ rt rt P H H P • φ O Ό P- P- rt rt P: rt H P- 3 P H rt P — < rt P P- P H p: Φ φ Hi PJ rt tr P) rt o H ) tr H P> tr P ^ Hi H P • iQ P- ^ o φ iQ P- er P rt s P- Z σ Φ P H cn H φ tr P- H P- P) P- P P- P' P- XX φ Φ P-
H rt cn X Φ Φ P Φ ) P P- rt P> P rt X rt rt X rt l-h P ιQ ιQ •< ? cn ö XX ιQ
Φ P- Z H tυ P N P. P- cn "l ιQ X Z rt •» fr Φ • fr rt • - Φ XI P> φ • rυ P P* n φ H PJ P rt + fr Φ O Hi P- rt P- P> Φ ^ P φ l-f P tr H • o H tr P Φ < <r> J P- H H φ p Pn Hi P P- Φ P» P. 3 p: p: P CTl cn Φ P- rt Φ N H IQ H φ > P Hi rt cn 3 Hi cn Hi cn S |Q l-f Φ ^ pi: er er p.
O P- P fr Φ ^Q φ Φ cn Φ H 1 Hi Hi p- Cπ rt Φ Φ H" Φ XX Φ • XX cn + tP φ φ P- iQ
Z P P- P- cn α ιQ cn iQ Φ XX N cn l-i P- ιQ H Φ P- TJ Φ Φ l-f H φ Φ
P- ιQ P. φ cn cn PJ Φ Φ P- p p. H Φ P. P O Φ P Φ Φ cn rt Hi N rsi c P H N φ P) Φ p: rt o P- H 3 M Φ p P- Φ Φ cn 3 P 3 P rt Φ P) φ φ tr cn 1 Φ
P P d n Φ H cn pi: P- P- p. φ P ω H rt P- N Φ N P) H iQ P- P- d P- φ -* P- fr XX Hi X H Φ l P tP P n cn N P- P) Φ rt P P- P" er φ & XX rt P H P O
H P* P P> P rt P- N Φ rt cn P XX
Φ cn P P» XX σ P ιQ tr •-I Φ rt P- O ) tr cn rt
P cn Φ p. φ P1 Φ P- rt Z P) cn 1 rt 3 P tP Φ Φ rt Φ O N P cn P Φ
Φ P 3 Λ- 00 3 P) Φ Φ P Φ i S Φ . — . Φ O:
H α f 3 rt fr P- H tr -< φ cn σ P
£ P- Φ O Φ lQ H P- ιQ h S P) πd rt Ό N P H cn cn Cn XX > Φ P ιQ Φ ) P- P Xi P- π cn • rt
P rt + P- ιQ CΛ P • P H P rt P- P + rt ^ H P- cn P- P H ϋ
PJ P- Hi H Ό p rt PJ O rt cn Φ cn ω cn P- Φ P cn 03 Φ 0 rt ~ O cn P PJ r+ χ> P> P- Φ 3 Φ 3 tr P- er φ Φ - — - xι cn n H α P. rt P Φ N rt i^ H rt P- tr O
P- Φ - 3 P- P. XX P P- φ O tr P- fr Φ -* φ P- Φ Φ Φ φ P- N
Ό P & ≤ rt INI P1 φ Φ P- ti P- er n P cn Φ rsi φ φ H P- πd P cn cn Hi P< N h φ Φ
Φ Φ s: cn P. φ P> cn Φ tr Φ rt ΪV H s P P h Φ cn p: Φ P 1 H cn
Φ cn rt H cn P- P) H rt H P> P> z φ tr INI ) O cn O rt H 3 1 cn Cπ
X O H rt P- cn P 3 P- s: Φ — - P φ P- O: <! ≤ tP < N h + φ er O O φ tr P- Φ P n Hi φ n n N P- P- πd rt P P- tr O Φ o φ N Φ P" r ω α P Φ P O H ι-( P) ^ P tr *«• tr t P H p- rt fr Hi Φ cn Φ H P- Φ H cn P P- rt pi φ P. rt
P P- Φ P) • Φ H Φ 1 iQ α XX cn ) P> rt σ φ Φ H iQ H X cn cn Φ er Φ Φ O l-f φ O rt P t-> P P. Φ P w Φ 1 Φ rt s: o B o O rt 3 Φ cn tr H Ό o P ≤ cn φ H P- Hi P P- σ cn P- P H Φ 3 Φ Φ 3 h ) φ H er rt O
P ^i 3 Φ TJ H Φ rsi P p: Φ ) 3 φ Φ Φ cn P P- H Ό rt P- Ό Φ P P Φ Φ P" Φ O «
P XX _ pi: vQ Φ Φ P tr tr H P- rt P- Ό rt X rt P) H P P) rt O P- P 3 O o
P cn c tr Φ P- P P. cn Φ H < H P P- Φ fr P- H P- φ H Φ Φ tr P. XX Ό 3 IQ
P. Ό P O Φ rt P- rt Hl O P P- •• φ H P- ιQ P) f P Pi 3 cn P1 ti Φ P1 ) Ό P-
Hl p P- tr * H pi: rt • P Φ H φ Λ" ω Hi Φ rt P. rt φ Φ Φ P Φ P. H P) φ
P> ) p O P Φ P P cn cn ) H fr α cn O Hi H o P- O P < (X rt P- PJ PJ l-i
P» P P tr P- H cn P- fr P- s: et P P- p) s: tr Φ Φ H Hi O H rt o P- INI n P rt P) φ φ Φ P XX P Φ P Φ XX cn tsi Hi 03 Φ P- H P Hi ι-( H XX Z P tr O rt P-
Hi P -i pi cn pi: H Φ s: Hi P- φ Φ Cπ Φ < cn P1 ιQ Φ cn N 3 H O P p: P Φ P. P ^ α s rt n er φ Φ φ cn fr P ω H Φ Φ P- H rt Φ P- Φ H XI tr Hi H Φ ιQ P- Φ P rt Φ P- h H φ N P- α φ h < P- cn O pi: P- rt P- Φ Φ
H Z "" H Φ K3 cn tr P Φ P- φ Φ P- rt Φ P XX O cn Φ tr Φ P rt P P- cn
Φ Φ ϊö • pi: ιQ cn H P P- ι_ι. H1 P. O 3 cn H N H rt tr P P P- X tr P TJ
P cn p: Φ P) P cn Ό Λ- N φ φ tr P- P> φ iQ Φ N Φ XI P- φ tr
-* i o O O H P P> φ ιQ Φ rt P- O P H Φ rt P H > P- Φ P> P P P- φ H tr 3 P> z P- P- Φ M P P- Φ Φ rt n cn H s: φ fr Hi rt P- rt
Φ P. X P- φ XX P Z Ό P XX P- H tr Φ cn P- pi: P- P- Φ Φ rt
PJ o rt O P- X tr Φ cn P1 P. P tr cn tr p φ p φ
N P Ό rt XX Φ φ z
H S φ P- P) p. φ rt H Φ
Ό Φ cn P- P P Φ
P P- (i φ 3 α O P Φ P • Φ cn Φ P- f * - N rt rt φ P- φ Φ tr fr H p cn p p- fr P rt P P p cn P l-f Φ P p φ
Φ P Φ CTi Φ rt H
3 P iQ P 1
vorzugsweise eine (nicht gezeigte) Renormalisierungseinheit zwischengeschaltet sein kann, die einen Überlauf vermeidet und die rückgekoppelten Pfadmetrikwerte renormalisiert.
Für jeden Zustand eines Zeitschrittes des Trellis-Diagrammes wird die auf oben beschriebene Art und Weise ermittelte jeweils günstigste, d.h. minimale, Pfadmetrik zusammen mit dem entsprechenden Pfad in der 'Survivor Memory Unit' zwischengespeichert. Der wesentliche Unterschied zwischen der Verwendung der in Fig. 1 gezeigten Prozessorelemente 1 in einer ACS-Einheit zu der Darstellung von Fig. 7 besteht lediglich darin, daß die in Fig. 1 gezeigten erfindungsgemäßen Prozessorelemente 1 zur Berechnung zweier Pfadmetriken γt+ιιul und γt+i11' vorgesehen sind.
Claims
1. ACS-Einheit für einen Viterbi-Decodierer, wobei die ACS-Einheit zur Bestimmung von Pfadmetriken eines dem Viterbi-Decodierer zugewiesenen Trellis-Diagramms vorgesehen ist, wobei jeweils einem ersten und einem zweiten Zustand (21, 22) eines Zeitschritts (t+1) des Trellis-Diagramms ein damit über jeweils einen Zweig des Trellis-Diagramms verbundener dritter und vierter Zustand (20,19) des vorhergehenden Zeitschritts (t) zugewiesen ist, wobei in dem Trellis-Diagramm eine erste Zweigmetrik (λt (u)) für den den ersten Zustand (21) mit dem vierten Zustand (19) verbindenden Zweig und den den zweiten Zustand (22) mit dem dritten Zustand (20) verbindenden Zweig gleich groß ist und eine zweite Zweigmetrik (λt (1)) für den den ersten Zustand (21) mit dem dritten Zustand (20) bzw. den zweiten Zustand (22) mit dem vierten Zustand (19) verbindenden Zweig gleich groß ist, und wobei die ACS-Einheit ein Prozessorelement (1) zur Bestimmung der dem ersten und zweiten Zustand (21, 22) zugeordneten
Pfadmetriken (γt+ι(u)/ Yt+ι(1) ) aufweist, welches als Eingangswerte die erste und zweite Zweigmetrik (λt (u) , λt (1) ) sowie dem dritten bzw. vierten Zustand (20,19) zugeordnete Pfadmetriken (γt(u'/γt(1) ) empfängt und umfaßt: - eine Differenziereinrichtung (2) zum Berechnen einer
Pfadmetrikdifferenz (D zwischen den dem dritten und vierten Zustand (19,20) zugeordneten Pfadmetriken (γt (u) ,γt (1) ) , und - eine Auswertungseinrichtung (3-6) zum Vergleichen der Pfadmetrikdifferenz (D mit einer Zweigmetrikdifferenz (Λ) zwischen der ersten und zweiten Zweigmetrik (λt <ul , λt (1) ) und zum Bestimmen der dem ersten und zweiten Zustand (21, 22) zugeordneten Pfadmetriken (γt+ι(ul ,γt+ι(1) ) in Abhängigkeit von dem Vergleichsergebnis (C) , d a d u r c h g e k e n n z e i c h n e t, daß die Auswertungseinrichtung (3-6) derart ausgestaltet ist, daß sie die dem ersten und zweiten Zustand (21, 22) zugeordneten Pfadmetriken (γt+ι(ul ,γt+ι(1) ) in Abhängigkeit von dem Vergleichsergebnis (C) unter zusätzlicher Auswertung der Vorzeichen der Pfadmetrikdifferenz (D und der Zweigmetrikdifferenz (Λ) bestimmt.
2. ACS-Einheit nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß die Auswertungseinrichtung (3-6) derart ausgestaltet ist, daß sie in Abhängigkeit von dem Vergleichsergebnis sowie den Vorzeichen der Pfadmetrikdifferenz (D und der Zweigmetrikdifferenz (Λ) ein erstes Steuersignal (Cu) für eine dem ersten Zustand (21) zugeordnete erste Auswahleinrichtung (8,9,12) und ein zweites Steuersignal (Cx) für eine dem zweiten Zustand (22) zugeordnete zweite Auswahleinrichtung (10,11,13) erzeugt, und daß die erste Auswahleinrichtung (8,9,12) derart ausgestaltet ist, daß sie in Abhängigkeit von dem ersten Steuersignal (Cu) als Pfadmetrik (γt+ι'u)) des ersten Zustands (21) entweder die Summe aus der Pfadmetrik (γt (ul) des vierten Zustands (19) und der ersten Zweigmetrik (λt (u)) oder die Summe aus der Pfadmetrik (γt (1)) des dritten Zustands (20) und der zweiten Zweigmetrik (λt (1)) ausgibt, und daß die zweite Auswahleinrichtung (10,11,13) derart ausgestaltet ist, daß sie in Abhängigkeit von dem zweiten Steuersignal (C1) als Pfadmetrik (γt+ια)) des zweiten Zustands (22) entweder die Summe aus der Pfadmetrik (γt |u)) des vierten Zustands (19) und der zweiten Zweigmetrik (λt (1)) oder die Summe aus der Pfadmetrik (γt (1)) des dritten Zustands (20) und der ersten Zweigmetrik (λt (u|) ausgibt.
3. ACS-Einheit nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, daß die erste bzw. zweite Auswahleinrichtung einen von dem ersten bzw. zweiten Steuersignal (C^C1) angesteuerten ersten und zweiten Multiplexer (8,9;10,11) umfaßt, wobei der erste Multiplexer als Eingangssignale die erste und zweite Zweigmetrik (λt'u), λt (1) ) und der zweite Multiplexer als Eingangssignale die dem dritten und vierten Zustand (20,19) zugeordneten Pfadmetriken (γt'u) ,γt (1) ) empfängt, und wobei die Ausgangssignale des ersten und zweiten Multiplexers einem Addierer (12; 13) zugeführt sind.
4. ACS-Einheit nach Anspruch 2 oder 3, d a d u r c h g e k e n n z e i c h n e t, daß die Auswertungseinrichtung (3-6) derart ausgestaltet ist, daß sie dem ersten Steuersignal (Cu) einen festen binären Wert zuweist, ohne den Vergleich zwischen der Pfadmetrikdifferenz (D und der Zweigmetrikdifferenz (Λ) zu bilden, falls die Pfadmetrikdifferenz (D und die Zweigmetrikdifferenz (Λ) unterschiedliche Vorzeichen aufweisen, und daß die Auswertungseinrichtung (3-6) derart ausgestaltet ist, daß sie dem zweiten Steuersignal (C1) einen festen binären Wert zuweist, ohne den Vergleich zwischen der Pfadmetrikdifferenz (D und der Zweigmetrikdifferenz (Λ) zu bilden, falls die Pfadmetrikdifferenz (T) und die Zweigmetrikdifferenz (Λ) identische Vorzeichen aufweisen.
5. ACS-Einheit nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t, daß die Auswertungseinrichtung (3-6) dem ersten Steuersignal
(Cu) einen ersten binären Wert zuweist, durch den von der ersten Auswahleinrichtung (8,9,12) als Pfadmetrik (γt+ι'u|) des ersten Zustands (21) die Summe aus der Pfadmetrik (γt'u)) des vierten Zustands (19) und der ersten Zweigmetrik (λ'ul) ausgegeben wird, falls die Pfadmetrikdifferenz (D ein positives Vorzeichen und die Zweigmetrikdifferenz (Λ) ein negatives Vorzeichen aufweist, und daß die Auswertungseinrichtung (3-6) dem ersten Steuersignal (Cu) einen dem invertierten ersten binären Wert entsprechenden zweiten binären Wert zuweist, durch den von der ersten Auswahleinrichtung (8,9,12) als Pfadmetrik (γt+ι(υ)) des ersten Zustands (21) die Summe aus der Pfadmetrik (γt αι) des dritten Zustands (20) und der zweiten Zweigmetrik (λt αι) ausgegeben wird, falls die Pfadmetrikdifferenz (D ein negatives Vorzeichen und die Zweigmetrikdifferenz (Λ) ein positives Vorzeichen aufweist.
6. ACS-Einheit nach Anspruch 4 oder 5, d a d u r c h g e k e n n z e i c h n e t, daß die Auswertungseinrichtung (3-6) dem zweiten Steuersignal (C1) einen ersten binären Wert zuweist, durch den von der zweiten Auswahleinrichtung (10,11,13) als Pfadmetrik (γt+ιαι) des zweiten Zustands (22) die Summe aus der Pfadmetrik (γt (u)) des vierten Zustands (19) und der zweiten Zweigmetrik (λt'1') ausgegeben wird, falls die Pfadmetrikdifferenz (D und die Zweigmetrikdifferenz (Λ) jeweils ein positives Vorzeichen aufweisen, und daß die Auswertungseinrichtung (3-6) dem zweiten Steuersignal (Cu) einen dem invertierten ersten binären Wert entsprechenden zweiten binären Wert zuweist, durch den von der zweiten Auswahleinrichtung (10,11,13) als Pfadmetrik (Yt+ι(11) des zweiten Zustands (22) die Summe aus der Pfadmetrik (γt (1)) des dritten Zustands (20) und der ersten Zweigmetrik (λt'u') ausgegeben wird, falls die
Pfadmetrikdifferenz (D und die Zweigmetrikdifferenz (Λ) jeweils ein negatives Vorzeichen aufweisen.
7. ACS-Einheit nach einem der Ansprüche 2-6, d a d u r c h g e k e n n z e i c h n e t, daß die Auswertungseinrichtung (3-6) derart ausgestaltet ist, daß sie den binären Wert (C) des Vergleichsergebnisses dem ersten Steuersignal (Cu) zuweist, falls die Pfadmetrikdifferenz (D und die Zweigmetrikdifferenz (Λ) jeweils ein positives Vorzeichen aufweisen, während die
Auswertungseinrichtung (3-6) den invertierten binären Wert des Vergleichsergebnisses dem ersten Steuersignal (Cu) zuweist, falls die Pfadmetrikdifferenz (D und die Zweigmetrikdifferenz (Λ) jeweils ein negatives Vorzeichen aufweisen.
8. ACS-Einheit nach einem der Ansprüche 2-7, d a d u r c h g e k e n n z e i c h n e t, daß die Auswertungseinrichtung (3-6) derart ausgestaltet ist, daß sie den binären Wert (C) des Vergleichsergebnisses dem zweiten Steuersignal (C1) zuweist, falls die Pfadmetrikdifferenz (D ein positives Vorzeichen und die Zweigmetrikdifferenz (Λ) ein negatives Vorzeichen aufweist, während die Auswertungseinrichtung (3-6) den invertierten binären Wert des Vergleichsergebnisses dem zweiten Steuersignal (C1) zuweist, falls die Pfadmetrikdifferenz (T) ein negatives Vorzeichen und die Zweigmetrikdifferenz (Λ) ein positives Vorzeichen aufweist.
9. ACS-Einheit nach einem der Ansprüche 2-8, d a d u r c h g e k e n n z e i c h n e t, daß die Auswertungseinrichtung (3-6) umfaßt:
- einen Multiplexer (3), der als Eingangssignale die Zweigmetrikdifferenz (Λ+) und den negierten Wert der Zweigmetrikdifferenz (Λ-) empfängt und von einem das Vorzeichen der von der Differenziereinrichtung (2) gebildeten Pfadmetrikdifferenz (D anzeigenden Bit (sg(D) angesteuert wird,
- einen Komparator (4), der die Pfadmetrikdifferenz (D und das Aussgangssignal des Multiplexers (3) empfängt, und
- eine Auswertungslogik (6), welche als Eingangssignale das Ausgangssignal des Komparators (4), ein das Vorzeichen der
Zweigmetrikdifferenz anzeigendes Bit (sg(Λ)) und das das Vorzeichen der Pfadmetrikdifferenz anzeigende Bit (sg(T)) empfängt und davon abhängig das erste und zweite Steuersignal (CU,CX) ausgibt.
10. ACS-Einheit nach Anspruch 9, d a d u r c h g e k e n n z e i c h n e t, daß die Auswertungseinrichtung (3-6) einen Vorkomparator (5) umfaßt, welcher einen Vorvergleich bestimmter Bits der Pfadmetrikdifferenz (D und der Zweigmetrikdifferenz (Λ) durchführt und ein entsprechendes Vergleichsergebnis der Auswertungslogik (6) als ein weiteres Eingangssignal zuführt, und daß die Auswertungslogik (6) bei der Erzeugung des ersten und zweiten Steuersignals (Cu, C1) das von dem Vorkomparator (5) gelieferte Vergleichsergebnis berücksichtigt.
11. ACS-Einheit nach Anspruch 10, d a d u r c h g e k e n n z e i c h n e t, daß der Vorkomperator (5) einen Vorvergleich der höherwertigeren Bits der Pfadmetrikdifferenz (D und der Zweigmetrikdifferenz (Λ) durchführt.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19937506A DE19937506A1 (de) | 1999-08-09 | 1999-08-09 | ACS-Einheit für einen Viterbi-Decodierer |
DE19937506 | 1999-08-09 | ||
PCT/DE2000/002569 WO2001011842A2 (de) | 1999-08-09 | 2000-08-02 | Acs-einheit für einen viterbi-decodierer |
Publications (1)
Publication Number | Publication Date |
---|---|
EP1203474A2 true EP1203474A2 (de) | 2002-05-08 |
Family
ID=7917706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP00958204A Withdrawn EP1203474A2 (de) | 1999-08-09 | 2000-08-02 | Acs-einheit für einen viterbi-decodierer |
Country Status (7)
Country | Link |
---|---|
US (1) | US6813744B1 (de) |
EP (1) | EP1203474A2 (de) |
JP (1) | JP3607894B2 (de) |
KR (1) | KR20020027535A (de) |
CN (1) | CN1190902C (de) |
DE (1) | DE19937506A1 (de) |
WO (1) | WO2001011842A2 (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7830630B2 (en) * | 2001-06-28 | 2010-11-09 | Stmicroelectronics, Inc. | Circuit and method for detecting the phase of a servo signal |
KR20030005768A (ko) * | 2001-07-10 | 2003-01-23 | 삼성전자 주식회사 | 비터비 디코더의 상태 메트릭 연산 장치 |
US7558343B2 (en) * | 2001-11-21 | 2009-07-07 | Siemens Aktiengesellschaft | Tap-selectable viterbi equalizer |
US7043682B1 (en) * | 2002-02-05 | 2006-05-09 | Arc International | Method and apparatus for implementing decode operations in a data processor |
US6928605B2 (en) * | 2002-03-29 | 2005-08-09 | Intel Corporation | Add-compare-select accelerator using pre-compare-select-add operation |
US20040003340A1 (en) * | 2002-06-26 | 2004-01-01 | 3Dsp Corporation | Modulo arithmetic overflow control for viterbi decoder |
GB2395404A (en) * | 2002-11-07 | 2004-05-19 | Ttpcomm Ltd | Format detection |
GB2401290B (en) * | 2003-04-29 | 2007-02-28 | Ubinetics Ltd | Decoders |
DE10338050B9 (de) * | 2003-08-19 | 2008-11-27 | Infineon Technologies Ag | Verfahren zur Entzerrung eines Datensignals unter Berücksichtigung von Störkanälen |
US7613990B1 (en) * | 2003-11-18 | 2009-11-03 | Xilinx, Inc. | Method and system for a multi-channel add-compare-select unit |
US7117426B2 (en) * | 2003-12-01 | 2006-10-03 | Mediatek Inc. | Branch metric computation and add-compare-select operation in viterbi decoders |
US7779339B2 (en) * | 2004-05-14 | 2010-08-17 | Panasonic Corporation | ACS circuit |
US7434148B2 (en) * | 2004-12-30 | 2008-10-07 | Freescale Semiconductor, Inc. | Track buffer in a parallel decoder |
US7861147B2 (en) * | 2006-12-08 | 2010-12-28 | Via Technologies, Inc. | ACS unit and method thereof |
US20080152044A1 (en) * | 2006-12-20 | 2008-06-26 | Media Tek Inc. | Veterbi decoding method for convolutionally encoded signal |
US7895507B1 (en) * | 2007-02-16 | 2011-02-22 | Xilinx, Inc. | Add-compare-select structures using 6-input lookup table architectures |
EP2679302A1 (de) | 2012-06-28 | 2014-01-01 | Zentrum für biomedizinische Technologie der Donau- Universität Krems | Selektives Sorptionsmittel für die extrakorporale Blutreinigung |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE6922701U (de) * | 1969-06-04 | 1970-02-26 | Miele & Cie | Waschmitteleinspuelvorrichtung mit deckel |
DE3725655A1 (de) * | 1987-08-03 | 1989-02-16 | Ant Nachrichtentech | Verfahren zum auswerten von zweig- und pfadmetriken sowie anordnung |
JP2594683B2 (ja) | 1990-05-18 | 1997-03-26 | 三菱電機株式会社 | ヴィタビ・デコーダ |
JP3120511B2 (ja) | 1991-11-21 | 2000-12-25 | ソニー株式会社 | ビタビ復号装置 |
JPH06303153A (ja) | 1993-04-14 | 1994-10-28 | Toshiba Corp | ビタビ復号器 |
US5995562A (en) * | 1995-10-25 | 1999-11-30 | Nec Corporation | Maximum-likelihood decoding |
US5815515A (en) * | 1996-03-28 | 1998-09-29 | Lsi Logic Corporation | Edge metric calculation method and apparatus using permutations |
KR100195745B1 (ko) * | 1996-08-23 | 1999-06-15 | 전주범 | 비터비 복호화기의 가산 비교 선택 장치 |
JPH10107651A (ja) | 1996-09-27 | 1998-04-24 | Nec Corp | ビタビ復号装置 |
US5781569A (en) | 1996-10-28 | 1998-07-14 | Lsi Logic Corporation | Differential trellis decoding for convolutional codes |
JPH10150370A (ja) | 1996-11-19 | 1998-06-02 | Sony Corp | ビタビ復号器およびビタビ復号方法 |
JP3242059B2 (ja) * | 1997-06-04 | 2001-12-25 | 沖電気工業株式会社 | ビタビ復号器 |
US6070263A (en) * | 1998-04-20 | 2000-05-30 | Motorola, Inc. | Circuit for use in a Viterbi decoder |
-
1999
- 1999-08-09 DE DE19937506A patent/DE19937506A1/de not_active Withdrawn
-
2000
- 2000-08-02 US US10/048,508 patent/US6813744B1/en not_active Expired - Fee Related
- 2000-08-02 EP EP00958204A patent/EP1203474A2/de not_active Withdrawn
- 2000-08-02 CN CNB008115397A patent/CN1190902C/zh not_active Expired - Fee Related
- 2000-08-02 JP JP2001515596A patent/JP3607894B2/ja not_active Expired - Fee Related
- 2000-08-02 WO PCT/DE2000/002569 patent/WO2001011842A2/de not_active Application Discontinuation
- 2000-08-02 KR KR1020027001760A patent/KR20020027535A/ko not_active Application Discontinuation
Non-Patent Citations (1)
Title |
---|
See references of WO0111842A2 * |
Also Published As
Publication number | Publication date |
---|---|
JP3607894B2 (ja) | 2005-01-05 |
KR20020027535A (ko) | 2002-04-13 |
CN1190902C (zh) | 2005-02-23 |
WO2001011842A2 (de) | 2001-02-15 |
DE19937506A1 (de) | 2001-04-19 |
US6813744B1 (en) | 2004-11-02 |
JP2003506969A (ja) | 2003-02-18 |
WO2001011842A3 (de) | 2001-08-16 |
CN1369140A (zh) | 2002-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1203474A2 (de) | Acs-einheit für einen viterbi-decodierer | |
DE69029542T2 (de) | Viterbidekodierer | |
EP0392603B1 (de) | Übertragungssystem | |
DE69929652T2 (de) | Datenfehlerkorrektursystem | |
DE69015902T2 (de) | Analog/Digital-Wandler. | |
DE69212695T2 (de) | Decodierungseinrichtung | |
EP0697770A1 (de) | Verfahren zur arithmetischen Decodierung | |
DE4344811B4 (de) | Faltungscodierer und gittercodierte Modulationsvorrichtung mit einem Faltungscodierer | |
DE69930911T2 (de) | Übertragungssystem mit adaptivem kanalkodierer und -dekoder | |
EP1334563B1 (de) | Verfahren und vorrichtung zum dekodieren einer folge physikalischer signale, zuverlässigkeitswert-ermittlungseinheit und viterbi-dekodiereinheit | |
EP0353694A2 (de) | Verfahren zur redundanzsparenden, fehlerkorrigierenden Codierung in Digital-Richtfunksystemen mit mehrstufiger Modulation | |
DE10010238C2 (de) | Verfahren zum Speichern von Pfadmetriken in einem Viterbi-Decodierer | |
DE60101745T2 (de) | Viterbi dekodierung mit pfadmetrikaktualisierung durchgeführt in einheiten von bitscheiben | |
DE19521327A1 (de) | Verfahren und Codiereinrichtung zur gesicherten Übertragung von Information mittels Mehrkomponenten-Codierung | |
EP1198890A2 (de) | Verfahren zum erzeugen von zuverlässigkeitsinformationen für die kanaldecodierung in einem funkempfänger sowie entsprechender funkempfänger | |
DE102007010591A1 (de) | Schalterzustansdetektor und Codierer | |
DE3881729T2 (de) | Einrichtung zur Dekodierung duobinärer kodierter Signale. | |
WO2002084880A2 (de) | Rückgekoppelter a/d- bzw. d/a-wandler mit reduziertem stromverbrauch | |
DE69619966T2 (de) | Verfahren zur Erzeugung von Verzweigungsmetriken und ein Empfänger für ein Mobiltelefon | |
DE2936301A1 (de) | Verfahren und umsetzer zur analog/digital-umsetzung | |
DE69815541T2 (de) | Verfahren und vorrichtung zur viterbi-dekodierung von punktierten codes | |
DE2416728C2 (de) | Verfahren zur Übertragung von zweiwertigen Bildsignalen | |
DE69901566T2 (de) | Schnelle metrikberechnung für einen viterbi- dekoder | |
DE10000932C2 (de) | Verfahren und Vorrichtung zum Decodieren einer Folge von Codewörtern variabler Länge, Verfahren und Vorrichtung zum Erzeugen eines Datenstroms und Verfahren und Vorrichtung zum Decodieren eines Datenstroms | |
EP1626507A1 (de) | Decoder und Verfahren zum Durchführen eines Viterbi-Algorithmus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
AK | Designated contracting states |
Kind code of ref document: A2 Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE |
|
AX | Request for extension of the european patent |
Free format text: AL;LT;LV;MK;RO;SI |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN |
|
18D | Application deemed to be withdrawn |
Effective date: 20020311 |