CN1190902C - 用于维特比译码器的相加比较选择单元 - Google Patents

用于维特比译码器的相加比较选择单元 Download PDF

Info

Publication number
CN1190902C
CN1190902C CNB008115397A CN00811539A CN1190902C CN 1190902 C CN1190902 C CN 1190902C CN B008115397 A CNB008115397 A CN B008115397A CN 00811539 A CN00811539 A CN 00811539A CN 1190902 C CN1190902 C CN 1190902C
Authority
CN
China
Prior art keywords
path metric
binary value
state
sign bit
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008115397A
Other languages
English (en)
Other versions
CN1369140A (zh
Inventor
M·特雷伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1369140A publication Critical patent/CN1369140A/zh
Application granted granted Critical
Publication of CN1190902C publication Critical patent/CN1190902C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations

Abstract

本发明涉及用于维特比译码器的ACS(相加比较选择)单元。为了确定网格图的时间步的两个状态的路径量度，本发明单元比较在网格图上通过具有蝴蝶结构的形式的分支而链接到所述状态的、先前的时间步的两个状态(19，20)的路径量度之间的差值(Γ)和对应的分支量度的差值(Λ)。ACS单元的结构通过估值这两个差值的正负号(sg(Γ)，sg(Λ))而被简化。

Description

用于维特比译码器的相加比较选择单元
本发明涉及用于维特比(Viterbi)译码器的ACS(相加比较选择)单元，它特别地在移动无线接收机中可被使用来译码经过信道编码的移动无线信号。
维特比译码器被使用于公知的数字移动无线接收机中。维特比译码器是被称为最大或然率译码器的设备，它通常被使用来译码经过信道编码的、特别是卷积编码的移动无线信号。在信道编码期间，冗余的信息在发射机中被附加到要被发射的符号中，以便增加传输的可靠度。然而，当移动无线信号被发送时，噪声被叠加在其上。接收机的目的是使用接收的序列，以便从所有可能的传输序列中找出最可能对应于实际的传输序列的那个传输序列。这个目的由维特比译码器来实现。
用于信道编码的编码法则可以通过对应的网格图来描述。维特比译码器计算那些被称为量度的参量，以便根据译码器的有关配置来确定网格图中具有最大或最小路径量度的那个路径。译码的序列然后可根据网格图中的这个路径而被确定和被发送出。
在以下的正文中将更详细地、概略地描述维特比译码的原理。
作为例子，图4显示一个网格图，它在每种情形下具有在时间t，...，t+3时的四个不同的状态，例如，它们相应于比特状态″00″，″10″，″01″和″11″。每个符号序列被分配以网格图中一条相应的路径。在这种情形下的一条路径包括在时间上的两个接连的状态之间的分支的序列。在这种情形下的每个分支把在时间上的两个接连的状态之间状态转移符号化，例如，从一个状态发源的上面的分支相应于具有二进制数值″0″的接收的符号，以及从同一个状态发源的下面的分支相应于具有二进制数值″1″的接收的符号。每个这些状态转移(对它分配以一个分支量度(BM)λt)对应于一个发送的符号。分支量度被规定为如下：
                     λ1＝y′1-r1 2
其中，rt对应于在时间t接收的符号，以及y′t对应于在时间t作为它的函数的预期的发送的符号。
而且，网格图上的每条路径被分配以一个直至时间或时间步t的路径量度γt。
具体地，图4所示的网格图是具有所谓的蝴蝶结构的网格图。这意味着在网格图上的时间步t+1的两个状态在每种情形下被分配以来自先前的时间步t的两个状态，它们的分支每个引导到在时间步t+1时首先提到的状态，并且在每种情形下从不同的状态发源的分支的两个分支量度是相同的。因此，例如，图4所示的这些状态(对它们分配以路径量度γt (1)，γt (3)，γt-1 (2)，和γt+1 (3))形成这样的蝴蝶结构，从具有路径量度γt (1)的状态到具有路径量度γt+1 (2)的状态的分支的分支量度对应于从具有路径量度γt (3)的状态到具有路径量度γt-1 (3)状态的分支的分支量度λt (3)，而另一方面，从具有路径量度γt (1)的状态到具有路径量度γt+1 (3)的状态的分支的分支量度对应于从具有路径量度γt (3)的状态到具有路径量度γt+1 (2)状态的分支的分支量度λt (1)。在这种情形下，以通用的形式，γt (s)表示被分配给在时间步t的状态s的路径量度，而γt (s)表示对应于在时间t的信号s的状态转移的分支量度。
维特比译码器现在必须使用网格图来确定具有最好的路径量度的那个路径。通常，根据定义，这是具有最小路径量度的路径。
引导到一个特定的状态的路径的每个路径量度由在时间上以前的状态的路径量度和从这个以前的状态引导到该特定的状态的分支的分支量度组成。这意味着，不需要确定和估计网格图上所有可能的路径和路径量度。作为对此的替代，对于网格图上的每个状态和每个时间步，确定到这个时间为止具有最好的量度的那个路径。仅仅是这个路径(被称为残存路径)和它的路径量度需要被存储。引导到这个状态的所有的其它路径可被忽略。因此，在每个时间步期间，具有对应于不同的状态的数目的多个这样的残存路径。
以上的说明使得可以明白：路径量度γt+1 (s)的计算取决于以前的时间步t的、通过一个分支连接到状态s的路径的路径量度。因此，路径量度可以借助于递归算法来计算，该递归算法是通过维特比译码器中所谓的相加比较选择单元(ACS单元)来实行的。
图5显示维特比译码器的典型的配置。除了ACS单元以外，维特比译码器具有分支量度单元(BMU)和残存存储器单元。分支量度单元的目的是计算分支量度γt (s)，它们是在接收的符号与网格图上造成相应的状态转移的那个符号之间的差值的测度。由分支量度单元计算的分支量度被提供给ACS单元，以便确定最佳路径(残存路径)，并且使残存存储器单元存储这些残存路径，从而最终可以根据具有最佳的路径量度的那个残存路径来实行译码。与这个路径有关的符号序列具有对应于实际发送的序列的最高概率。
在传统的ACS单元中的处理器单元1可被设计成图6所示的例子。在这种情形下，假设网格图上的每个状态由一个分开的处理器单元1进行估值。处理器单元1的任务是从网格图上引导到一个状态的两条互相竞争的路径中选择具有最佳的(也就是说最低的)量度的那条路径。对于引导到这个状态的残存路径和它的路径量度的存储的数值于是被更新。
正如从图4所示的网格图看到的，在时间t+1的每个状态s可通过上面的分支和下面的分支而被连接到对应的以前的状态。为了确定对应于这个状态s的残存路径，通过上面的分支引导到状态s的路径的路径量度所以必须与通过下面的分支引导到状态s的路径的路径量度进行比较，也就是说，为了确定具有路径量度γt+1 (s)的残存路径，图6所示的处理器单元1的任务是选择以下两种路径之一，它们是：(一)通过具有路径量度γt (u)的以前的“上面的”状态和具有分支量度λt (u)的“上面的”分支而进行引导的、其路径量度相应于和值γt (u)+λt (u)的路径；以及(二)通过具有路径量度γt (l)的最低的状态和具有分支量度λt (l)的最低的分支引导的、其路径量度对应于和值γt (l)+λt (l)的路径。
上述的处理器单元的运行因此可以用图6所示的电路来实行，其中可能的路径量度通过加法器14和15进行计算，以及通过比较器16进行比较，这样，取决于比较结果s，由两个加法器14或15计算的和值中的较小的一个和值然后借助于复用器17作为路径量度γt-1 (s)被发送出去。
图7显示ACS单元的总的配置和对于图4上作为例子显示的网格图的ACS单元与分支量度单元和与残存存储器单元之间的连接。由于对于在时间步t的状态s同时被计算的每个最终产生的γt (s)形成计算对于在时间上接连的状态的路径量度的基础，因此需要如图7处理器单元1通过中间的寄存器18的反馈。从各个处理器单元1提供到残存路径单元的判决或信号数值δ0，...，δ3允许选择和贮存正确的残存路径以及它们的路径量度。
上述的ACS单元是维特比译码器中在计算方面最密集的部分。它占用最大的表面积，以及具有最高的功率需求。对于移动无线技术中的应用，ACS单元的复杂性在这种情形下随着被用于移动无线信号的信道编码的有关代码的复杂性而指数地上升。
因此，基本要求是保持ACS单元的电路的复杂程度尽可能地简单。所以，在以下的文献中提到了这一点，该文献是由Chi-ying Tsui、Roger S.K.Cheng、Curtis Ling发表的“Low Power ACS Unit DesignFor The Viterbi Decder(用于维特比译码器的低功率ACS单元设计)”(Conference IEEE ISCAS，1999，Orlando)，该论文描述了如权利要求1的前序中要求的ACS单元，它用于确定一个状态的残存路径，以便形成在一些以前的状态(从这些状态中的每个状态出发，会有一个分支引导到所考虑的状态)的路径量度之间的差值，以及把这个差值与在对应的分支量度之间的差值进行比较。因此，根据比较结果，有可能直接导出残存路径，从而导出需要被形成来计算对应的路径量度的和值。这个程序过程具有这样的优点，假定上述的蝴蝶结构，差值可被联合地求出，以便计算在网格图的一个时间步中来自两个状态的路径量度，这意味着，电路复杂性可被减小。
然而，这个程序过程仍旧需要分开形成用于确定与相应的蝴蝶结构有关的时间步的、上面的和下面的状态的路径量度的比较结果，为此，相应地需要两个比较器。
美国专利5 781 569揭示了一种ASC单元，它包括：一个加法器，用于提供在时间t的状态加权因子与路径量度的差值的幅度和数学正负号；另一个加法器，用于提供分支量度的差值的幅度和数学正负号；比较器，它比较差值的幅度和提供一个表示哪个差值是较大的差值的信号；以及控制逻辑装置，它使用来自比较器的数学正负号和信号来确定哪些状态加权因子和量度将被用来通过另外一个加法器确定在时间t+1时的状态的加权因子。
在Page等的论文“Improved Architectures for the Add-Compare-Select Operation in Long Constraint Length VirterbiDecoding(在长的约束长度维特比译码中用于相加-比较-选择运行的改进的结构)”IEEE 1998(XP66629)中，揭示了用于ACS单元的去耦合结构，它被最佳化以使得可以减小对具有用于ACS单元的寄存器的形式和带有大量输出状态量度和路径量度的缓冲贮存的需求。
美国专利5 815 515揭示了两种专用的蝴蝶计算单元，它们每个被用作为用于连接维特比译码器中的状态的边缘的边缘量度值的函数，以便根据对于先前的时间t的路径加权因子来计算对于时间t的路径加权因子。
针对这个现有技术的背景，所以，本发明的目的是提供具有不太复杂的电路和占用较小的表面积的维特比译码器的ACS单元。
按照本发明，这个目的是通过具有权利要求1的特征的ACS单元达到的。附属权利要求规定本发明的有利的和优选的实施例。
按照本发明，假定上述的网格图的蝴蝶结构，网格图中的时间步的两个状态的路径量度作为在网格图中紧接着的前一个时隙中通过蝴蝶结构连接到这些状态的那些状态的路径量度的差值与在对应的分支量度之间的差值之间的比较结果的函数来被计算，并且路径量度差值的数学正负号和分支量度差值的数学正负号也被计算。
这个程序过程导致ACS单元的电路复杂性的显著减小。研究表明，借助于本发明，对于当前在数字通信技术(总的来说，移动无线技术(例如，按照GSM或UMTS移动无线电标准)、卫星通信、和无线通信)中使用的所有的代码的计算复杂性可减小约33％。比起已知的现有技术来说，相应的功率节省也是可能的。具体地，比起在以下文献(即Chi-ying Tsui、Roger S.K.Cheng、Curtis Ling所提出的“Low PowerACS Unit Design For The Viterbi Decder(用于维特比译码器的低功率ACS单元设计)”，Conference IEEE ISCAS，1999，Orlando)中提出的ACS单元来说，不需要用于确定蝴蝶结构的、上面的和下面的状态的路径量度的分开的比较器。在按照本发明的ACS单元中要形成的、在上述的路径量度差值与分支量度差值之间的比较可以利用少量的比特来实行，这同样地有助于节省所需要的电路表面积和功率。
按照本发明的ACS单元可以通过使用简单的装置以组合的电路的形式或以顺序的电路的形式来产生。ACS单元所需要的表面积被减小，具体地是因为两个网格图可以借助于本发明而同时地被处理。在分别地被使用的网格图的一个时间步中的所有的状态可被完全地并行处理(如果在ACS单元中的处理器单元的数目至少对应于在一个时间步中状态数目的一半)、或通过时分复用来处理(如果处理器单元的数目较少)。
按照本发明的优选实施例，也可以提供这样一个输入比较器，它对路径量度差中和分支量度差中特定的比特进行互相比较，并且该比较结果也被进行估值，以使得有可能(即使是在前级有可能)去确定那些需要被添加来计算路径量度的部件，而不需要启动用于这个目的的实际比较器。如果使用二的补码表示法，因此，有可能通过比较最高有效比特来确定路径量度差值与分支量度差值中数学正负号的比值。
本发明提供了一种用于维特比译码器的相加比较选择(ACS)单元的处理器单元，其中提供ACS单元，用于确定被分配给所述维特比译码器的网格图的路径量度，其中所述网格图包括在时间步的第一状态和第二状态以及在前一时间步的第三状态和第四状态，其中通过在所述网格图中指示状态转移的一个分支，将第一和第二状态二者连接到第三和第四状态二者上，其中给每个分支分配一个分支量度；其中该处理器单元包括：
减法器，用于计算与第三状态有关的路径量度和与第四状态有关的路径量度之间的路径量度差值；
复用器，它具有用于接收分支量度差值的第一输入端用于接收负的分支量度差值的第二输入端，一个输出端，其中根据所计算的路径量度差值的符号位，将所述复用器的第一和第二输入切换到输出端；
比较器，它把由所述减法器计算的路径量度差值同由所述复用器输出的分支量度差值进行比较，以便提供一个绝对比较结果作为输出信号；
第一选择装置，它根据第一控制信号，输出第四状态的路径量度与第一分支量度的和，或者第三状态的路径量度与第二分支量度的和，作为第一状态的路径量度；
第二选择装置，它根据第二控制信号，输出第四状态的路径量度与第二分支量度的和，或者第三状态的路径量度与第一分支量度的和，作为第二状态的路径量度；
估值逻辑装置，它具有用于接收所述比较器的输出信号的第一输入端，用于接收该分支量度差值的符号位的第二输入端，用于接收所计算的路径量度差值的符号位的第三输入端，其中该估值逻辑装置根据该绝对比较结果、接收的分支量度差值的符号位、接收的所计算的路径量度差值的符号位，计算用于所述选择装置的控制信号。
在以下的正文中通过使用优选的示例性实施例和参照附图更详细地说明本发明。
图1显示按照本发明的ACS单元中的处理器单元的方框图，
图2显示一个说明网格图的蝴蝶结构的图，
图3显示一个说明作为本发明的基础的计算路径量度的原理的图，
图4显示带有4个状态的网格图的例子，
图5显示维特比译码器的总的配置，
图6显示已知的ACS单元中的处理器单元的方框图，以及
图7显示具有图6所示的多个处理器单元的、已知的ACS单元的配置，这个ACS单元被连接在维特比译码器中。
为了说明本发明，以下的正文将再次包含已说明的蝴蝶结构(它表示本发明的前提的条件)的概略的说明。
正如也可从图4上作为例子显示的网格图中看到的，网格图在它的结构上具有一定的规律性。这个结构由所谓的蝴蝶组成，图2上显示了一个这样的蝴蝶。按照蝴蝶结构，在一个时间步t中的两个状态19和20被连接到下一个时间步t+1中的两个状态21和22，这样，在每种情形下，从每个这些状态19和20出发，一个分支可引导到状态21以及一个分支引导到状态22，从状态19引导到状态21的分支的分支量度λt (u)对应于从状态20引导到状态22的分支的分支量度，以及从状态19引导到状态22的分支的分支量度λt (l)对应于从状态20引导到状态21的分支的分支量度。图2也显示了对应于各个状态的路径量度γt (u)，γt (l)，γt+1 (o)和γt+1 (l)。
蝴蝶结构的这种规律性被利用于本发明的目的，以便减小为确定上面的路径量度γt+1 (u)和下面的路径量度γt+1 (l)所需要的算术运算的次数。
理论上可能的路径量度的最佳路径量度在每种情形下必须被确定，以便建立路径量度γt+1 (u)和γt+1 (l)。对于一个状态的每个路径量度由在以前的时间步中对于一个状态的路径量度和在这两个状态之间的连接的分支的分支量度组成。因此，为了建立路径量度γt+1 (l)，理论上可能的路径量度γt (u)+λt (u)和γt (l)+λt (l)中的较小的一个必须被确定，以及理论上可能的路径量度γt (u)+λt (l)和γt (l)+λt (u)中的较小的一个必须被确定，以便建立路径量度γt+1 (l)。因此，需要以下的比较运算：
对于上面的状态，
对于下面的状态，
Figure C0081153900132
每个比较运算在这种情形下用算子
Figure C0081153900133
来代表。
在蝴蝶结构中对于上面的状态21和对于下面的状态22的对实行的比较运算具有一定的相似性。
分支量度和路径量度可以通过减法被互相分开，这样，在对于上面的和下面的状态的路径量度差值与分支量度差值之间的比较结果分别导致：
对于上面的状态，
对于下面的状态，
Figure C0081153900135
如果路径量度差值Γt＝γt (l)-γt (u)和分支量度差值Λt＝λt (l)-λt (u)被规定用于这些差值，则对于要被实行的比较运算，这导致：
对于上面的状态，
Figure C0081153900136
对于下面的状态，
这两个比较可以通过绝对值或幅度比较
Figure C0081153900138
而被解决。这个比较的结果规定在Λt和Γt之间的关系。由于量度λt (u)，λt (l)，γt (l)，和γt (u)按定义是正的，所以，通过以上执行的数学修正，上述的不等式都没有改变。因此为了确定对于上面的状态21和对于下面的状态22的路径量度γt-1 (u)和γt-1 (l)而初始产生的那些不等式就可以通过估值Λt和Γt的数学的正负号来解决，在这种情形下，必须确保对于下面的状态22的不等式该Λt带有负的数学正负号。
这些分析的结果是，只需要通过执行单个绝对值比较以便建立路径量度γt-1 (u)和γt+1 (l)，在这种情形下，最终的判决然后通过估值Λt和Γt的数学正负号而作为这个比较结果的函数被做出。正如在下面的正文中更详细地被说明的，这可以通过使用相对较简单的电路装置来完成。
图1显示在维特比译码器中对于ACS单元的处理器单元1的示例性实施例的方框图。处理器单元1被使用来计算在网格图中对于在时间步t+1的两个状态的路径量度γt+1 (u)和γt+1 (l)，以及处理器单元1接收在网格图中对于在以前的时间步t中的那两个状态的路径量度γt (u)和γt (l)作为输入信号，并且它们连同要被计算的两个状态一起形成图2所示的蝴蝶结构。而且，处理器单元1接收在这个蝴蝶结构中的对应的连接分支的分支量度λt (u)和λt (l)作为输入信号。路径量度γ(l)和γ(u)以及分支量度λt (u)和λt (l)分别被提供给复用器(multiplexer)8和9以及10和11，它们根据控制信号Cu或Cl，把它们的两个输入值之一提供到各个加法器12或13，后者最后发送出各自的两个可能的和值中的较小的一个作为路径量度γt+1 (u)或γt+1 (l)。判决或控制信号Cu或Cl也被(倒置地)提供到残存存储器单元。
控制信号Cu和Cl是由估值单元6产生的。减法器2和比较器4被提供来驱动估值单元6，并且减法器2计算两个路径量度γt (l)和γt (u)之间的差值，而同时比较器4对来自这里的路径量度差值Γ与外部提供的分支量度差值Λ进行比较，以及把比较结果提供给估值单元6。
分支量度差值Λ＝λt (u)-λt (l)在分支量度单元(BMU)中被计算，以及以两个不同的版本(即，首先按正常的分支量度差值Λ+，其次按负的分支量度差值Λ-)被提供给ACS单元和处理器单元1。关于两个分支量度版本中的哪个版本应当被使用来与路径量度差值Γ进行比较的选择可以由复用器3作出，该复用器作为路径量度差值的数学正负号比特sg(Γ)的函数而被驱动。如果使用二的补码表示法，数学正负号比特相应于MSB(最高有效比特)。正如在以下的正文中更详细地说明的，必须区分两个分支量度版本，以使得总是有可能互相比较具有同一个数学正负号的数值，从而计算正确的比较结果。
正如已提到的，比较器4确定绝对值比较结果C＝Γt＞Λt。由于Γt和Λt可以是正的或负的，有四个可能的数值组合，这使得必须对所确定的比较值C进行倒置，以便实际上使得有可能对于上面的状态与下面的状态的以前描述的不等式正确地建模，以及选择对于通过各个复用器8，9，10，11的路径量度计算的正确数值。
相应的逻辑被显示于图3，并且Γ和Λ的数学正负号与在每种情况下跟随在这些符号之后的Cu和Cl的各自的数值的可能的组合分别对于上面的状态和下面的状态被代表作为绝对比较结果C的函数。在这种情形下的后缀的减号相应于负的数学正负号，而后缀的加号相应于正的数学正负号，这样，Γ-代表负的路径差值，以及Γ+代表正的路径差值。
图3具体地显示：对于Cu和Cl的数值可以只通过对于上面的状态和下面的状态的两个可能的数学正负号组合的Γ和Λ的数学正负号进行估值而被确定，而实际上不必执行绝对比较以及不必计算数值C。因此，在这些情形下所述“比较结果”(也就是说，控制信号Cu和Cl)在较早的时候就是可提供的，因为不需要执行比较，从而导致在选择复用器8，9和10，11时错误概率显著地减小。
在Γ和Λ的数学正负号的所有其它的情形下，对于Cu和Cl的数值可以与图3所示的逻辑相类似地作为绝对比较结果的数值C的函数而被计算。
作为数学正负号sg(Γ)和sg(Λ)和绝对比较的数值C＝Γt＞Λt的函数来确定对于Cu和Cl的数值的操作将在估值单元6中执行，如图1所示。正如已参照图3描述的，为此目的，估值单元只需要估值数学正负号sg(Γ)和sg(Λ)，以及根据其结果，对数值Cu和Cl分配以固定的二进制数值“1”、固定的二进制数值“0”、不改变的比较结果数值C、或否定的比较结果数值C。在这种情形下，复用器3确保正确的数值±Γt＞±Λt总是被互相比较，以便执行绝对值比较Γt＞Λt。
图3所示的逻辑的使用意味着：只有一个绝对比较C＝Γt＞Λt可被估值，以使得有可能作为这个估值的函数来计算上面的路径量度γt+1 (u)和下面的路径量度γt+1 (l)。如果假定比较器的复杂性基本上对应于加法器或减法器的复杂性，则通过对图1和图6所示的处理器单元1的比较可以容易地看到，本发明有可能使图6所示的处理器拓扑节省约33％(图1的四个加法器、减法器或比较器与图6的六个加法器、减法器或比较器相比较)。而且，应当指出，路径量度γt+1 (u)和γt+1 (l)由按照本发明的处理器单元1同时地对于在时间步t+1的一个蝴蝶的两个状态进行计算，而图1所示的处理器单元只能对一个状态计算路径量度。
作为一种有利的发展，在图1所示的处理器单元1中提供了输入比较器5，它被设计成使得它可以执行路径量度差值Γ与分支量度差值Λ的初始比较。通常，输入比较器5可被设计成它对路径量度差值与分支量度差值的几个最高有效比特进行互相比较，以便有可能检测不同数目的比特。这样，输入比较器5可被设计成使得它只比较路径量度差值与分支量度差值的最高有效比特(MSB)，因为对于二的补码表示法，Γ+&Λ-和Γ-&Λ+的情况(见图3)甚至可以按这样提前被检测出。该比较结果作为另一个输入信号被提供给估值单元6。
另外，按照本发明，作为在分别被使用的网格图中不同状态的数目的函数，ACS单元具有图1所示的多个处理器单元，类似于图7，它们的输出通过用于所确定的路径量度值的缓冲-贮存单元的寄存器18而被反馈。由于这个反馈，路径量度值逐渐递增，这样，如图1所示，优选地可以在与路径量度γt (u)和γt (l)有关的以及引导到比较器2和复用器9和11的输入侧的电路路径上插入一个重新归一化单元(未示出)，这就可以避免任何溢出，而同时重新归一化反馈路径量度值。
按上述的方式确定的各个最佳的(也就是说最小的)路径量度连同对应的路径一起对于网格图中时间步的每个状态被缓冲存储到残存存储器单元中。在ACS单元中的处理器单元1(如图1所示)的使用与图7上显示内容之间的主要差别只在于，按照本发明的和图1所示的处理器单元1能计算两个路径量度γt+1 (u)和γt+1 (l)。

Claims (8)

1.一种用于维特比译码器的相加比较选择(ACS)单元的处理器单元(1)，
其中提供ACS单元，用于确定被分配给所述维特比译码器的网格图的路径量度[γ(s)]，
其中所述网格图包括在时间步(t+1)的第一状态(21)和第二状态(22)以及在前一时间步(t)的第三状态(20)和第四状态(19)，
其中通过在所述网格图中指示状态转移的一个分支，将第一和第二状态(21，22)二者连接到第三和第四状态(19，20)二者上，其中给每个分支分配一个分支量度(λt (s))；
其中该处理器单元(1)包括：
减法器(2)，用于计算与第三状态(20)有关的路径量度(γt (l))和与第四状态(19)有关的路径量度(γt (u))之间的路径量度差值(Γ)；
复用器(3)，它具有
用于接收分支量度差值(Λ+)的第一输入端，
用于接收负的分支量度差值(Λ-)的第二输入端，
一个输出端，其中根据所计算的路径量度差值(Γ)的符号位sg(Γ)，将所述复用器(3)的第一和第二输入切换到输出端；
比较器(4)，它把由所述减法器(2)计算的路径量度差值(Γ)同由所述复用器(3)输出的分支量度差值(Λ)进行比较，以便提供一个绝对比较结果(C)作为输出信号；
第一选择装置(8，9，12)，它根据第一控制信号(C(u))，输出第四状态(19)的路径量度(γt (u))与第一分支量度(λt (u))的和，或者第三状态(20)的路径量度(γt (l))与第二分支量度(λt (l))的和，作为第一状态(21)的路径量度(γt+1 (u))；
第二选择装置(10，11，13)，它根据第二控制信号(Cl)，输出第四状态(19)的路径量度(γt (u))与第二分支量度(λt (l))的和，或者第三状态(20)的路径量度(γt (l))与第一分支量度(λt (u))的和，作为第二状态(22)的路径量度(γt+1 (l))；
估值逻辑装置(6)，它具有
用于接收所述比较器(4)的输出信号的第一输入端，
用于接收该分支量度差值(Λ)的符号位(sgΛ)的第二输入端，
用于接收所计算的路径量度差值(Γ)的符号位(sgΓ)的第三输入端，
其中该估值逻辑装置(6)根据该绝对比较结果(C)、接收的分支量度差值(Λ)的符号位(sg(λ))、接收的所计算的路径量度差值(Γ)的符号位(sg(Γ))，计算用于所述选择装置(8，9，12；10，11，13)的控制信号(Cu，Cl)。
2.如权利要求1所述的处理器单元，
其中第一选择装置(8，9，12)和第二选择装置(10，11，13)分别包含第一复用器(8，10)和第二复用器(9，11)，他们分别由第一控制信号(Cu)和第二控制信号(Cl)控制，
其中第一复用器(8；10)接收第一分支量度(λt (u))和第二分支量度(λt (l))作为输入信号，以及其中第二复用器(9；11)接收与第三状态(20)和第四状态(19)有关的路径量度(γt (u)，γt (l))作为输入信号，其中来自第一复用器(8；10)和来自第二复用器(9；11)的输出信号被提供到所述选择装置(8，9，12；10，11，13)的加法器(12；13)。
3.权利要求1或2中所述的处理器单元，其中如果所计算的路径量度差值(Γ)的符号位sg(Γ)和分支量度差值(Λ)的符号位sg(Λ)具有不同二进制值(Γ+，Λ-，Γ-，Λ+)，该估值逻辑装置(6)赋予一个固定二进制值给第一控制信号(C(u))，以及其中如果所计算的路径量度差值(Γ)的符号位sg(Γ)和分支量度差值(Λ)的符号位(sgΛ)具有一致的二进制值(Γ+，Λ+，Γ-，Λ-)，该估值逻辑装置(6)赋予一个固定二进制值给第二控制信号(Cl)。
4.如权利要求3所述的处理器单元，
其中如果该路径量度差值(Γ)的符号位sg(Γ)具有一个正的二进制值(Γ+)而该分支量度差值(Λ)的符号位sg(Λ)具有一个负的二进制值(Λ-)，则该估值逻辑装置(6)赋予一个第一二进制值(H)给第一控制信号(Cu)，借助于第一二进制值(H)，从第一选择装置(8，9，12)中输出第四状态(19)的路径量度(γt (u))与第一分支量度(λt (u))的和，作为第一状态(21)的路径量度(γt+1 (u))，以及
其中如果该路径量度差值(Γ)的符号位sg(Γ)具有一个负的二进制值(Γ-)而该分支量度差值(Λ)的符号位sg(Λ)具有一个正的二进制值(Λ+)，则该估值逻辑装置(6)赋予一个第二二进制值(L)给第一控制信号(Cu)，该第二二进制值(L)对应于第一二进制值(H)的反向，借助于第二二进制值(L)，从第一选择装置(8，9，12)中输出路径量度(γt (l)与分支量度(λt (u))的和，作为第一状态(21)的路径量度(γt+1 (u))。
5.权利要求3所述的处理器单元，
其中如果该路径量度差值(Γ)的符号位sg(Γ)和该分支量度差值(Λ)的符号位sg(Λ)都具有一个正的二进制值(Γ+，Λ+)，则该估值逻辑装置(6)赋予一个第一二进制值(H)给第二控制信号(Cl)，借助于第一二进制值(H)，从第二选择装置(10，11，13)中输出第四状态(19)的路径量度(γt (u))与第二分支量度(λt (u))的和，作为第二状态(22)的路径，以及
其中如果该路径量度差值(Γ)的符号位sg(Γ)和该分支量度差值(Λ)的符号位sg(Λ)都具有一个负的二进制值(Γ-，Λ-)，则该估值逻辑装置(6)赋予一个第二二进制值(L)给第二控制信号(Cl)，该第二二进制值(L)对应于第一二进制值(H)的反向，借助于第二二进制值(L)，从第二选择装置(10，11，13)中输出第三状态(20)的路径量度(γt (l))与第一分支量度(λt (u))的和，作为第二状态(22)的路径量度(γt+1 (l))。
6.如权利要求1，2，4或5所述的处理器单元，
其中如果该路径量度差值(Γ)的符号位sg(Γ)和该分支量度差值(Λ)的符号位sg(Λ)都具有一个正的二进制值(Γ+，Λ+)，则该估值逻辑装置(6)赋予一个绝对值比较结果的二进制值(C)给第一控制信号(Cu)，而如果该路径量度差值(Γ)的符号位sg(Γ)和该分支量度差值(Λ)的符号位sg(Λ)都具有一个负的二进制值(Γ-，Λ-)，则该估值逻辑装置(6)赋予该绝对值比较结果的反向二进制值(C)给第一控制信号(Cu)。
7.权利要求1，2，4或5所述的处理器单元，
其中如果该路径量度差值(Γ)的符号位sg(Γ)具有一个正的二进制值(Γ+)而该分支量度差值(Λ)的符号位sg(Λ)具有一个负的二进制值(Λ-)，则该估值逻辑装置(6)赋予一个绝对值比较结果的二进制值(C)给第二控制信号(Cl)，然而，如果该路径量度差值(Γ)的符号位sg(Γ)具有一个负的二进制值(Γ-)而该分支量度差值(Λ)的符号位sg(Λ)具有一个正的二进制值(Λ+)，则该估值逻辑装置(6)赋予该绝对值比较结果的反向二进制值(C)给第二控制信号(Cl)。
8.权利要求1所述的处理器单元，其中估值逻辑装置(6)具有连接到一个输入比较器(5)的第四输入端，所述输入比较器(5)比较路径量度差值(Γ)和分支量度差值(Λ)的最高有效位(MSB)并把相应的比较结果施加到该估值逻辑装置(6)的第四输入端。
CNB008115397A 1999-08-09 2000-08-02 用于维特比译码器的相加比较选择单元 Expired - Fee Related CN1190902C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19937506.2 1999-08-09
DE19937506A DE19937506A1 (de) 1999-08-09 1999-08-09 ACS-Einheit für einen Viterbi-Decodierer

Publications (2)

Publication Number Publication Date
CN1369140A CN1369140A (zh) 2002-09-11
CN1190902C true CN1190902C (zh) 2005-02-23

Family

ID=7917706

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008115397A Expired - Fee Related CN1190902C (zh) 1999-08-09 2000-08-02 用于维特比译码器的相加比较选择单元

Country Status (7)

Country Link
US (1) US6813744B1 (zh)
EP (1) EP1203474A2 (zh)
JP (1) JP3607894B2 (zh)
KR (1) KR20020027535A (zh)
CN (1) CN1190902C (zh)
DE (1) DE19937506A1 (zh)
WO (1) WO2001011842A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9861735B2 (en) 2012-06-28 2018-01-09 Fresenius Medical Care Deutschland Gmbh Extracorporeal perfusion apparatus

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830630B2 (en) * 2001-06-28 2010-11-09 Stmicroelectronics, Inc. Circuit and method for detecting the phase of a servo signal
KR20030005768A (ko) * 2001-07-10 2003-01-23 삼성전자 주식회사 비터비 디코더의 상태 메트릭 연산 장치
US7558343B2 (en) * 2001-11-21 2009-07-07 Siemens Aktiengesellschaft Tap-selectable viterbi equalizer
US7043682B1 (en) * 2002-02-05 2006-05-09 Arc International Method and apparatus for implementing decode operations in a data processor
US6928605B2 (en) * 2002-03-29 2005-08-09 Intel Corporation Add-compare-select accelerator using pre-compare-select-add operation
US20040003340A1 (en) * 2002-06-26 2004-01-01 3Dsp Corporation Modulo arithmetic overflow control for viterbi decoder
GB2395404A (en) * 2002-11-07 2004-05-19 Ttpcomm Ltd Format detection
GB2401290B (en) * 2003-04-29 2007-02-28 Ubinetics Ltd Decoders
DE10338050B9 (de) * 2003-08-19 2008-11-27 Infineon Technologies Ag Verfahren zur Entzerrung eines Datensignals unter Berücksichtigung von Störkanälen
US7613990B1 (en) * 2003-11-18 2009-11-03 Xilinx, Inc. Method and system for a multi-channel add-compare-select unit
US7117426B2 (en) * 2003-12-01 2006-10-03 Mediatek Inc. Branch metric computation and add-compare-select operation in viterbi decoders
CN1906857B (zh) * 2004-05-14 2011-09-28 松下电器产业株式会社 Acs电路
US7434148B2 (en) * 2004-12-30 2008-10-07 Freescale Semiconductor, Inc. Track buffer in a parallel decoder
US7861147B2 (en) * 2006-12-08 2010-12-28 Via Technologies, Inc. ACS unit and method thereof
US20080152044A1 (en) * 2006-12-20 2008-06-26 Media Tek Inc. Veterbi decoding method for convolutionally encoded signal
US7895507B1 (en) * 2007-02-16 2011-02-22 Xilinx, Inc. Add-compare-select structures using 6-input lookup table architectures

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE6922701U (de) * 1969-06-04 1970-02-26 Miele & Cie Waschmitteleinspuelvorrichtung mit deckel
DE3725655A1 (de) * 1987-08-03 1989-02-16 Ant Nachrichtentech Verfahren zum auswerten von zweig- und pfadmetriken sowie anordnung
JP2594683B2 (ja) 1990-05-18 1997-03-26 三菱電機株式会社 ヴィタビ・デコーダ
JP3120511B2 (ja) 1991-11-21 2000-12-25 ソニー株式会社 ビタビ復号装置
JPH06303153A (ja) 1993-04-14 1994-10-28 Toshiba Corp ビタビ復号器
DE69601343T2 (de) * 1995-10-25 1999-07-15 Nec Corp Maximalwahrscheinlichkeitsdekodierung mit weichen Entscheidungen
US5815515A (en) * 1996-03-28 1998-09-29 Lsi Logic Corporation Edge metric calculation method and apparatus using permutations
KR100195745B1 (ko) * 1996-08-23 1999-06-15 전주범 비터비 복호화기의 가산 비교 선택 장치
JPH10107651A (ja) 1996-09-27 1998-04-24 Nec Corp ビタビ復号装置
US5781569A (en) 1996-10-28 1998-07-14 Lsi Logic Corporation Differential trellis decoding for convolutional codes
JPH10150370A (ja) 1996-11-19 1998-06-02 Sony Corp ビタビ復号器およびビタビ復号方法
JP3242059B2 (ja) * 1997-06-04 2001-12-25 沖電気工業株式会社 ビタビ復号器
US6070263A (en) * 1998-04-20 2000-05-30 Motorola, Inc. Circuit for use in a Viterbi decoder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9861735B2 (en) 2012-06-28 2018-01-09 Fresenius Medical Care Deutschland Gmbh Extracorporeal perfusion apparatus

Also Published As

Publication number Publication date
JP3607894B2 (ja) 2005-01-05
DE19937506A1 (de) 2001-04-19
EP1203474A2 (de) 2002-05-08
WO2001011842A3 (de) 2001-08-16
KR20020027535A (ko) 2002-04-13
WO2001011842A2 (de) 2001-02-15
US6813744B1 (en) 2004-11-02
JP2003506969A (ja) 2003-02-18
CN1369140A (zh) 2002-09-11

Similar Documents

Publication Publication Date Title
CN1190902C (zh) 用于维特比译码器的相加比较选择单元
CN1227816C (zh) 有效的格子结构状态量度归一化
US6757865B1 (en) Turbo-code error correcting decoder, turbo-code error correction decoding method, turbo-code decoding apparatus, and turbo-code decoding system
CN1158775C (zh) 基于校正子的信道质量或消息结构判定器和判定方法
CN1853350A (zh) 用于移动通信系统的维特比/涡轮联合译码器
CN1830151A (zh) 维特比解码器
US6868518B2 (en) Look-up table addressing scheme
CN1302624C (zh) 基于格子的信道编码所用的解码器
CN1249588C (zh) 公用存储器设备及其控制方法
US7925964B2 (en) High-throughput memory-efficient BI-SOVA decoder architecture
CN101145790B (zh) 译码器、相加-比较-选择单元和其方法
US20030091129A1 (en) Look-up table index value generation in a turbo decoder
CN1129257C (zh) 串行回溯的最大似然解码方法及其使用该方法的解码器
CN1311620A (zh) 在维特比译码器中储存线路节拍的方法
CN1155161C (zh) 用于特博码的解码器及其解码方法
US20020183981A1 (en) Turbo decoding apparatus and decoding iteration count controlling method in turbo decoding
US20030014711A1 (en) Implementation of a turbo decoder
CN1309471A (zh) 在支路度量计算处理中具有减少的位数的维特比解码器
US7062000B1 (en) Viterbi decoder
KR101134806B1 (ko) 부호 복호 방법
CN112564859A (zh) 一种软比特量化方法、装置、终端及存储介质
CN112073157A (zh) 一种蓝牙接收机的低功耗viterbi译码实现方法
AU2000229439B2 (en) Viterbi decoder
CN1124692C (zh) 卷积码的软输出最大似然解码方法
CN1310884A (zh) 对于维特比译码器实施的快速量度计算

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee