EP1176540A1 - Multipliziererschaltung mit Offset-Kompensation und Quadrikorrelator - Google Patents

Multipliziererschaltung mit Offset-Kompensation und Quadrikorrelator Download PDF

Info

Publication number
EP1176540A1
EP1176540A1 EP01115948A EP01115948A EP1176540A1 EP 1176540 A1 EP1176540 A1 EP 1176540A1 EP 01115948 A EP01115948 A EP 01115948A EP 01115948 A EP01115948 A EP 01115948A EP 1176540 A1 EP1176540 A1 EP 1176540A1
Authority
EP
European Patent Office
Prior art keywords
signal
signals
inputs
multiplier
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01115948A
Other languages
English (en)
French (fr)
Inventor
Elmar Wagner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1176540A1 publication Critical patent/EP1176540A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
    • G06G7/19—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for forming integrals of products, e.g. Fourier integrals, Laplace integrals or correlation integrals; for analysis or synthesis of functions using orthogonal functions
    • G06G7/1928—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for forming integrals of products, e.g. Fourier integrals, Laplace integrals or correlation integrals; for analysis or synthesis of functions using orthogonal functions for forming correlation integrals; for forming convolution integrals
    • G06G7/1935—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for forming integrals of products, e.g. Fourier integrals, Laplace integrals or correlation integrals; for analysis or synthesis of functions using orthogonal functions for forming correlation integrals; for forming convolution integrals by converting at least one the input signals into a two level signal, e.g. polarity correlators
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
    • G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for multiplication or division
    • G06G7/161—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for multiplication or division with pulse modulation, e.g. modulation of amplitude, width, frequency, phase or form

Definitions

  • the invention relates to a multiplier circuit Offset compensation and a quadricorrelator with such Multiplier circuits.
  • Quadricorrelators For demodulating frequency-modulated signals in mobile radio receivers Quadricorrelators can be used. at the DECT (Digital enhanced cordless telecommunication) standard becomes a GFSK modulation just like with Bluetooth (Gaussian frequency shift keying) used. In cellular receivers, who use the standards mentioned can Intermediate frequency be zero or very low.
  • DECT Digital enhanced cordless telecommunication
  • Bluetooth Gaussian frequency shift keying
  • quadricorrelators To convert the useful signal into a baseband signal using FM demodulators can be called quadricorrelators be used.
  • quadricorrelators In the article “Properties of Frequency Difference Detectors "by Floyd M. Gardner, IEEE Transactions on Communications, volume COM-33, pages 131 to 138, February In 1985 a symmetrical quadricorrelator was given in FIG. Analog multipliers are used in the I and Q paths provided, upstream of which a phase shift network and their outputs in a difference node are connected.
  • quadricorrelators The problem with quadricorrelators is that the analog multipliers usually have DC voltage offsets, crosstalk to the input signal of the demodulator result in the outcome. This is the useful signal an interference signal is superimposed, which is particularly the case with digital Further processing of the useful signal in baseband components leads to problems.
  • both the input signal and the output signal of the amplifier periodically switch in polarity (Chopping).
  • the switching frequency must be according to the sampling theorem at least twice the maximum Usable frequency of the amplifier.
  • the present invention has for its object a Multiplier circuit with offset compensation and one Specify quadricorrelator with such multiplier circuits, where offset-related crosstalk from Einauf Output is reduced, which requires little chip space feasible and for use in mobile radio receivers are suitable.
  • a DC offset of an analog multiplier is used compensated by the fact that both inputs of the analog multiplier Switch for reversing the polarity of the respective input voltages are connected upstream.
  • the input voltages can are reversed at the same time. If both input signals reversed polarity fed, so stands out Product formation at the exit the minus sign.
  • the polarity reversal can be done periodically.
  • the two inputs can be connected to a common switching device or on two separate switching devices be connected.
  • the arrangement described has the advantage that signals that can not be fed at the input of the analog multiplier Crosstalk to the output of the analog multiplier. If a DC offset at the output of the analog multiplier remains, it can be suppressed in a simple manner be treated as a frequency error can. At the output of the analog multiplier is by elimination of the negative sign through product formation no further switch required.
  • the switching device is a clock signal with a Switching frequency can be supplied. It can be used for both signal inputs of the analog multiplier, one switching device each or a common switching device can be provided.
  • the Switching devices can be controlled with the switching frequency be that the input signals that can be fed to the signal inputs are reversed at the same time.
  • the switching frequency is greater than or equal to twice the frequency that can be fed to the signal inputs Signals.
  • the lowest sampling frequency is where the useful signal is still error-free, that is, reconstructed without loss of information, larger or equal to twice the maximum useful signal frequency.
  • the switching frequency is in one range between 4 times and 32 times the frequency of the signal inputs feedable signals.
  • the input signals are available as differential signals, can reverse the polarity in the switching devices particularly simply be designed to reverse the polarity of the input signals only the two that lead differential signal Lines must be reversed.
  • the task is performed with a Quadricorrelator solved, each with an analog multiplier provided in an I and a Q path of a quadricorrelator with the outputs of the analog multipliers in are connected to a differential node, and to the inputs of the Analog multipliers each have a switching device for periodic Reverse polarity of the signal voltages of the input signals connected is.
  • the difference node can be a summing element the I path with positive and the Q path with negative Sign can be fed.
  • the present principle is not applicable to mixer or demodulator circuits, but can be limited by transferred to other applications according to a specialist become.
  • Figure 1 shows a multiplier circuit with an analog multiplier M1, which has a first signal input E1, a second signal input E2 and an output A.
  • an analog multiplier M1 To the Signal inputs E1, E2 of the analog multiplier M1 is one each Switching device S1, S2 connected.
  • the switching devices S1, S2, to which a clock signal C can be fed, serve for the simultaneous, periodic polarity reversal of the voltages U1, U2 of the input signals E1, E2.
  • Figure 2 shows one used for frequency demodulation symmetrical quadricorrelator with an I and a Q path.
  • An analog multiplier M1, M2 is in each case in the I and Q path intended.
  • the outputs of the analog multipliers M1, M2 are in a difference node for the difference formation of the output voltages UA, UB connected.
  • the difference-forming node D can, for example, a baseband module for further digital processing of the useful signal.
  • the analog multipliers M1, M2 each have two inputs E1, E2 or E3, E4, to each of which a switching device S1, S2, S3, S4 is connected.
  • the switching devices S1, A clock signal C can be fed to S2, S3, S4.
  • Dependent of the clock signal level is at the outputs of the switching devices S1 to S4 the voltage of the input signal U1, U2, U3, U4 identical or inverted on.
  • the switching devices S1 and S4 are arranged directly in the I and Q paths the switching devices S2, S3 are indirect via a phase shift network FS with I or Q path connected.
  • the switching frequency f c is at least twice as large as the maximum useful signal frequency that occurs.
  • the switching frequency f c can be, for example, in a range between 4 and 32 times the useful signal frequency.
  • the analog multipliers M1, M2 at their signal inputs E1 to E4 feedable signals as differential signals
  • the polarity reversal of the input signals can be present in a simple manner with a switching device M1 according to Figure 3 are accomplished. Because to reverse polarity or invert of the input signals is just the exchange of the both lines carrying the differential signal are required. Of course, this can be done for the first switching device Principle shown S1 also for the other switching devices S2 to S4 can be used.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Amplitude Modulation (AREA)
  • Noise Elimination (AREA)
  • Amplifiers (AREA)

Abstract

An die beiden Signaleingänge (E1, E2) eines Analogmultiplizierers (M1) ist je eine Schalteinrichtung (S1, S2) zur periodischen Polaritätsumkehr der Eingangsspannungen (U1, U2) vorgesehen. Ein Taktsignal (C), welches den Schalteinrichtungen (S1, S2) zuführbar ist, hat eine Umschaltfrequenz (fC), welche vorzugsweise größer oder gleich der doppelten Nutzsignal-Frequenz ist. Hierdurch wird ein offsetbedingtes Übersprechen von Eingangssignalen auf den Ausgang (A) des Analogmultiplizierers (M1) unterdrückt. Dieses Prinzip ist in Quadrikorrelatoren anwendbar. <IMAGE>

Description

Die Erfindung betrifft eine Multipliziererschaltung mit Offset-Kompensation und einen Quadrikorrelator mit solchen Multipliziererschaltungen.
Zur Demodulation frequenzmodulierter Signale in Mobilfunk-Empfängern können Quadrikorrelatoren verwendet werden. Bei dem DECT-(Digital enhanced cordless telecommunication-) Standard wird ebenso wie bei Bluetooth eine GFSK-Modulation (Gaußsche Frequenzumtastung) eingesetzt. In Mobilfunk-Empfängern, die die genannten Standards einsetzen, kann die Zwischenfrequenz null betragen oder sehr gering sein.
Zur Umwandlung des Nutzsignals in ein Basisband-Signal mittels FM-Demodulatoren können sogenannte Quadrikorrelatoren verwendet werden. Im Aufsatz "Properties of Frequency Difference Detectors" von Floyd M. Gardner, IEEE Transactions on Communications, volume COM-33, Seiten 131 bis 138, Februar 1985 ist in Figur 3 ein symmetrischer Quadrikorrelator angegeben. Dabei sind im I- und im Q-Pfad jeweils Analogmultiplizierer vorgesehen, denen ein Phasenverschiebungsnetzwerk vorgeschaltet ist, und deren Ausgänge in einem Differenzknoten verbunden sind.
Problematisch bei Quadrikorrelatoren ist, daß die Analogmultiplizierer üblicherweise Gleichspannungsoffsets aufweisen, die ein Übersprechen des Eingangssignals des Demodulators auf den Ausgang zur Folge haben. Hierdurch wird dem Nutzsignal ein Störsignal überlagert, welches besonders bei der digitalen Weiterverarbeitung des Nutzsignals in Basisband-Bausteinen zu Problemen führt.
Es ist bekannt, die Gleichspannungsoffsets der Analogmultiplizierer durch Vergrößern der Chipfläche zu verringern. Durch die somit verbesserte Anpassung bei den Analogmultiplizierern wird die Bitfehlerrate (bit error rate) bei der Weiterverarbeitung des Nutzsignals zwar verringert, der vergrößerte Chipflächenbedarf ist jedoch insbesondere dahingehend nachteilig, daß in Mobilfunkanwendungen üblicherweise Baugröße, Gewicht und Kostenreduzierung besondere Bedeutung beigemessen wird.
Zur Unterdrückung von Gleichspannungs-Offsets in Verstärkern ist es bekannt, sowohl das Eingangssignal als auch das Ausgangssignals des Verstärkers periodisch in der Polarität umzuschalten (Chopping). Dabei muß die Umschaltfrequenz gemäß dem Abtasttheorem mindestens doppelt so groß wie die maximale Nutzfrequenz des Verstärkers sein.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Multipliziererschaltung mit Offsetkompensation sowie einen Quadrikorrelator mit solchen Multipliziererschaltungen anzugeben, bei denen ein offsetbedingtes Übersprechen von Einauf Ausgang reduziert ist, welche mit geringem Chipflächenbedarf realisierbar und zur Anwendung in Mobilfunk-Empfängern geeignet sind.
Erfindungsgemäß wird die Aufgabe mit einer Multipliziererschaltung mit Offset-Kompensation gelöst, aufweisend
  • einen Analogmultiplizierer mit einem ersten Signaleingang, einem zweiten Signaleingang und einem Ausgang, an dem ein multipliziertes Signal abgreifbar ist,
  • eine Schalteinrichtung zur Polaritätsumkehr, die an den ersten Signaleingang angeschlossen ist, und
  • eine Schalteinrichtung zur Polaritätsumkehr, die an den zweiten Signaleingang angeschlossen ist.
Ein Gleichspannungsoffset eines Analogmultiplizierers wird dadurch kompensiert, daß beiden Eingängen des Analogmultiplizierers Umschalter zum Umpolen der jeweiligen Eingangsspannungen vorgeschaltet sind. Die Eingangsspannungen können dabei jeweils gleichzeitig umgepolt werden. Wenn beide Eingangssignale umgepolt zugeführt werden, so hebt sich durch Produktbildung am Ausgang das Minus-Vorzeichen auf. Das Umpolen kann periodisch erfolgen.
Die beiden Eingänge können an eine gemeinsame Schalteinrichtung oder an zwei voneinander getrennte Schalteinrichtungen angeschlossen sein.
Die beschriebene Anordnung hat den Vorteil, daß Signale, die am Eingang des Analogmultiplizierers zuführbar sind, nicht auf den Ausgang des Analogmultiplizierers übersprechen. Falls am Ausgang des Analogmultiplizierers ein Gleichspannungs-Offset bestehen bleibt, so kann dieser in einfacher Weise unterdrückt werden, da er wie ein Frequenzfehler behandelt werden kann. Am Ausgang des Analogmultiplizierers ist durch Elimination des negativen Vorzeichens durch die Produktbildung kein weiterer Umschalter erforderlich.
In einer vorteilhaften Ausführungsform der vorliegenden Erfindung ist der Schalteinrichtung ein Taktsignal mit einer Umschaltfrequenz zuführbar. Dabei kann für beide Signaleingänge des Analogmultiplizierers je eine Schalteinrichtung oder eine gemeinsame Schalteinrichtung vorgesehen sein. Die Schalteinrichtungen können mit der Umschaltfrequenz so angesteuert sein, daß die den Signaleingängen zuführbaren Eingangssignale jeweils gleichzeitig umgepolt werden.
In einer weiteren, vorteilhaften Ausführungsform der vorliegenden Erfindung ist die Umschaltfrequenz größer oder gleich der doppelten Frequenz der den Signaleingängen zuführbaren Signale. Gemäß dem Abtasttheorem ist die niedrigste Abtastfrequenz, bei der sich das Nutzsignal noch fehlerfrei, das heißt ohne Informationsverlust rekonstruieren läßt, größer oder gleich der doppelten, maximalen Nutzsignalfrequenz.
In einer weiteren, vorteilhaften Ausführungsform der vorliegenden Erfindung liegt die Umschaltfrequenz in einem Bereich zwischen 4-facher und 32-facher Frequenz der den Signaleingängen zuführbaren Signale.
In einer weiteren, vorteilhaften Ausführungsform der vorliegenden Erfindung ist die Spannung am Ausgang des Analogmultiplizierers das Produkt aus den Spannungen der den Signaleingängen zuführbaren Signale.
Wenn die den Signaleingängen des Analogmultiplizierers zuführbaren Signale als Differenzsignale vorliegen, kann es vorteilhaft sein, daß die Signaleingänge des Analogmultiplizierers je zwei Klemmen zur Zuführung der als Differenzsignale vorliegenden Eingangssignale aufweisen.
Falls die Eingangssignale als Differenzsignale vorliegen, kann das Umpolen in den Schalteinrichtungen dadurch besonders einfach gestaltet sein, daß zur Polaritätsumkehr der Eingangssignale lediglich die beiden, daß Differenzsignal führenden Leitungen verpolt werden müssen.
Bezüglich des Quadrikorrelators wird die Aufgabe mit einem Quadrikorrelator gelöst, bei dem je ein Analogmultiplizierer in einem I- und in einem Q-Pfad eines Quadrikorrelators vorgesehen ist, wobei die Ausgänge der Analogmultiplizierer in einem Differenzknoten verbunden sind, und an die Eingänge der Analogmultiplizierer je eine Schalteinrichtung zum periodischen Umpolen der Signalspannungen der Eingangssignale angeschlossen ist. Der Differenzknoten kann ein Summierglied sein, dem der I-Pfad mit positivem und der Q-Pfad mit negativem Vorzeichen zuführbar ist.
Hierdurch wird bei einem zur Frequenzdemodulation einsetzbaren Quadrikorrelator ein Übersprechen der Signale auf den I-und Q-Pfaden auf das Ausgangssignal des Quadrikorrelators verhindert. Somit ist eine digitale Weiterverarbeitung des Nutzsignals, beispielsweise in einem Basisband-Baustein, mit einer Bitfehlerrate (bit error rate) realisierbar, welche null oder minimal ist.
Das vorliegende Prinzip ist nicht auf die Anwendung bei Mischer- oder Demodulatorschaltungen begrenzt, sondern kann von einem Fachmann entsprechend auf andere Anwendungen übertragen werden.
Weitere Einzelheiten der Erfindung sind in den Unteransprüchen angegeben.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen näher erläutert. Es zeigen:
Figur 1
ein erstes Ausführungsbeispiel der vorliegenden Erfindung anhand eines Blockschaltbildes,
Figur 2
eine Analogmultipliziererschaltung gemäß Figur 1, angewandt in einem Quadrikorrelator, und
Figur 3
eine Umschalteinrichtung für Differenzsignale zur Anwendung in Multipliziererschaltungen gemäß Figur 1 oder Figur 2.
Figur 1 zeigt eine Multipliziererschaltung mit einem Analogmultiplizierer M1, der einen ersten Signaleingang E1, einen zweiten Signaleingang E2 und einen Ausgang A aufweist. An die Signaleingänge E1, E2 des Analogmultiplizierers M1 ist je eine Schalteinrichtung S1, S2 angeschlossen.
Die Schalteinrichtungen S1, S2, denen ein Taktsignal C zuführbar ist, dienen zum gleichzeitigen, periodischen Umpolen der Spannungen U1, U2 der Eingangssignale E1, E2. Die Ausgangsspannung UA des Analogmultiplizierers M1 entspricht der Multiplikation der Spannungen U1, U2 der Eingangssignale E1, E2 gemäß der Formel UA = U1·U2.
Sofern der Analogmultiplizierer einen Gleichspannungsoffset UO1, UO2 zwischen Ein- und Ausgang aufweist, so gilt für die Ausgangsspannung UA: UA = (U1+UO 1)*(U2+UO 2) = U1*U2+U1*UO 2 +U2*UO 1+UO 1*UO 2
Sind beide Eingangsspannungen umgepolt, so gilt: UA = (-U1)*(-U2) = U1*U2
Setzt man die Umschaltfrequenz fc des Taktsignals C als groß gegenüber der Frequenz des Eingangssignals voraus, so gilt gemäß der Addition beider Schaltzustände zur Mittelung über eine Periode des Taktsignals C: 2*UA = (U1 + UO 1)*(U2 + UO 2)+(-U1+UO 1)*(-U2+UO 2) =U1*U2+U1*UO 2 + U2*UO 1 +UO 1*UO 2+(-U1)*(-U2)+(-U1)*UO 2+(-U2)*UO 1+UO 1*UO 2 =U1*U2+(-U1)*(-U2)+(U1-U1)*UO 2+(U2-U2)*UO 1+UO 1*UO 2+UO 1*UO 2 = 2*U1*U2+2*UO 1*UO 2 oder zusammengefaßt und gekürzt UA = U1*U2+UO 1 *UO 2
Da die gemischten Therme verschwinden, werden Signale, die vom Eingang des Analogmultiplizierers oder Mischers zum Ausgang überkoppeln, unterdrückt. Der verbleibende, reine Gleichspannungs-Offset UO1*UO2 ist deshalb unproblematisch, da er wie ein Frequenzfehler erkannt und unterdrückt werden kann.
Es ist also mit geringem schaltungstechnischem Aufwand eine Multipliziererschaltung angegeben, bei der ein Übersprechen von Eingangssignalen auf den Ausgang unterdrückt ist. Diese Multipliziererschaltung ist in einfacher Weise mit geringem Bedarf an Chipfläche realisierbar, beispielsweise in Mobilfunkanwendungen.
Figur 2 zeigt einen zur Frequenzdemodulation eingesetzten symmetrischen Quadrikorrelator mit einem I- und einem Q-Pfad. Im I- und Q-Pfad ist jeweils ein Analogmultiplizierer M1, M2 vorgesehen. Die Ausgänge der Analogmultiplizierer M1, M2 sind in einem Differenzknoten zur Differenzbildung der Ausgangsspannungen UA, UB verbunden. Dem differenzbildenden Knoten D kann beispielsweise ein Basisbandbaustein zur digitalen Weiterverarbeitung des Nutzsignals nachgeschaltet sein. Die Analogmultiplizierer M1, M2 weisen jeweils zwei Eingänge E1, E2 bzw. E3, E4 auf, an die jeweils eine Umschalteinrichtung S1, S2, S3, S4 angeschlossen ist. Den Umschalteinrichtungen S1, S2, S3, S4 ist jeweils ein Taktsignal C zuführbar. Abhängig vom Taktsignalpegel liegt an den Ausgängen der Umschalteinrichtungen S1 bis S4 die Spannung des Eingangssignals U1, U2, U3, U4 identisch oder invertiert an. Während die Schalteinrichtungen S1 und S4 unmittelbar im I- bzw. im Q-Pfad angeordnet sind, sind die Schalteinrichtungen S2, S3 mittelbar über ein Phasenverschiebungsnetzwerk FS mit I- bzw. Q-Pfad verbunden.
Durch jeweils gleichzeitiges Umpolen der Signalspannungen U1, U2, U3, U4 der an den Eingängen E1 bis E4 anliegenden Eingangssignale der Analogmultiplizierer M1, M2 mit einer Umschaltfrequenz fc wird ein Übersprechen der Eingangssignale der Analogmultiplizierer auf ihre Ausgänge bzw. den Ausgang des Quadrikorrelators wirksam unterdrückt. Die Umschaltfrequenz fc ist dabei gemäß Abtasttheorem zumindest doppelt so groß wie die maximal auftretende Nutzsignalfrequenz. Für eine einfache, schaltungstechnische Realisierung kann die Umschaltfrequenz fc beispielsweise in einem Bereich zwischen 4-facher und 32-facher Nutzsignalfrequenz liegen.
Sofern die den Analogmultiplizierern M1, M2 an ihren Signaleingängen E1 bis E4 zuführbaren Signale als Differenzsignale vorliegen, kann die Polaritätsumkehr der Eingangssignale in einfacher Weise mit einer Umschalteinrichtung M1 gemäß Figur 3 bewerkstelligt werden. Denn zum Umpolen bzw. invertieren der Eingangssignale ist lediglich das Vertauschen der beiden das Differenzsignal führenden Leitungen erforderlich. Selbstverständlich kann das für die erste Schalteinrichtung S1 gezeigte Prinzip auch für die weiteren Schalteinrichtungen S2 bis S4 angewandt werden.

Claims (8)

  1. Multipliziererschaltung mit Offset-Kompensation, aufweisend
    einen Analogmultiplizierer (M1) mit einem ersten Signaleingang (E1), einem zweiten Signaleingang (E2) und einem Ausgang (A), an dem ein multipliziertes Signal abgreifbar ist,
    eine Schalteinrichtung (S1) zur Polaritätsumkehr, die an den ersten Signaleingang (E1) angeschlossen ist, und
    eine Schalteinrichtung (S2) zur Polaritätsumkehr, die an den zweiten Signaleingang angeschlossen ist.
  2. Multipliziererschaltung nach Anspruch 1,
    dadurch gekennzeichnet, daß der Schalteinrichtung (S1, S2) ein Taktsignal (C) mit einer Umschaltfrequenz (fc) zuführbar ist.
  3. Multipliziererschaltung nach Anspruch 2,
    dadurch gekennzeichnet, daß die Umschaltfrequenz (fc) größer oder gleich der doppelten Frequenz der den Signaleingängen (E1, E2) zuführbaren Signale ist.
  4. Multipliziererschaltung nach Anspruch 3,
    dadurch gekennzeichnet, daß die Umschaltfrequenz (fc) in einem Bereich zwischen 4-facher und 32-facher Frequenz der den Signaleingängen (E1, E2) zuführbaren Signale liegt.
  5. Multipliziererschaltung nach einem der Ansprüche 1 bis 4,
    dadurch gekennzeichnet, daß die Spannung (UA) am Ausgang (A) des Analogmultiplizierers (M1) das Produkt aus den Spannungen (U1, U2) der den Signaleingängen (E1, E2) zuführbaren Signale ist.
  6. Multipliziererschaltung nach einem der Ansprüche 1 bis 5,
    dadurch gekennzeichnet, daß die Signaleingänge (E1, E2) je zwei Klemmen zur Zuführung von als Differenzsignale vorliegenden Eingangssignale aufweisen.
  7. Multipliziererschaltung nach Anspruch 6,
    dadurch gekennzeichnet, daß die Schalteinrichtung (S1, S2) zur Polaritätsumkehr Mittel zum Verpolen zweier das Differenzsignal führender Leitungen aufweist.
  8. Quadrikorrelator,
    bei dem je ein Analogmultiplizierer (M1, M2) mit je zwei Eingängen (E1, E2, E3, E4) und je einem Ausgang in je einem Signalpfad (I, Q) vorgesehen ist, wobei den Eingängen (E1, E2, E3, E4) der Analogmultiplizierer (M1, M2) Quadraturkomponenten eines Signals oder von den Quadraturkomponenten abgeleitete Signale zuführbar sind, und wobei die Ausgänge der Analogmultiplizierer (M1, M2) in einem Differenzknoten (D) verbunden sind,
    dadurch gekennzeichnet, daß an die Eingänge (E1, E2, E3, E4) der Analogmultiplizierer (M1, M2) je eine Schalteinrichtung (S1, S2, S3, S4) zur periodischen Polaritätsumkehr von den Eingängen (E1, E2, E3, E4) zuführbaren Signalen angeschlossen ist.
EP01115948A 2000-07-27 2001-06-29 Multipliziererschaltung mit Offset-Kompensation und Quadrikorrelator Withdrawn EP1176540A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10036735A DE10036735C2 (de) 2000-07-27 2000-07-27 Multipliziererschaltung mit Offset-Kompensation und Quadrikorrelator
DE10036735 2000-07-27

Publications (1)

Publication Number Publication Date
EP1176540A1 true EP1176540A1 (de) 2002-01-30

Family

ID=7650484

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01115948A Withdrawn EP1176540A1 (de) 2000-07-27 2001-06-29 Multipliziererschaltung mit Offset-Kompensation und Quadrikorrelator

Country Status (3)

Country Link
US (1) US6992510B2 (de)
EP (1) EP1176540A1 (de)
DE (1) DE10036735C2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR112014012979A2 (pt) 2011-11-30 2020-10-20 Genentech, Inc. mutações erbb3 em câncer
US9376715B2 (en) 2011-12-09 2016-06-28 Roche Molecular Systems, Inc Methods for detecting mutations in the catalytic subunit of the phosphoinositol-3 kinase (PIK3CA) gene

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3831014A (en) * 1973-02-02 1974-08-20 Bailey Meter Co Analog computer circuit for performing multiplication, division and square root
US3867620A (en) * 1973-01-26 1975-02-18 Princeton Applied Res Corp Signal correlator with improved dynamic range
US4470145A (en) * 1982-07-26 1984-09-04 Hughes Aircraft Company Single sideband quadricorrelator
WO2000019653A1 (en) * 1998-09-25 2000-04-06 Motorola Inc. Method and apparatus providing improved intermodulation distortion protection
US7177366B1 (en) * 2001-09-06 2007-02-13 The Board Of Trustees Of The Leland Stanford Junior University Automatic phase alignment for high-bandwidth cartesian-feedback power amplifiers

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3751994A (en) * 1971-01-18 1973-08-14 Mts System Corp Oscillatory signal system with turn on and turn off rate control
US3746851A (en) * 1971-12-21 1973-07-17 Technical Management Services Multiplier, divider and wattmeter using a switching circuit and a pulse-width and frequency modulator
NL183424B (nl) * 1977-05-16 Enertec Elektronische energiemeter.
US4755761A (en) * 1986-06-26 1988-07-05 General Electric Company Zero intermediate-frequency demodulator
US5115454A (en) * 1987-05-12 1992-05-19 Kucar Andy D Method and apparatus for carrier synchronization and data detection
EP0690589B1 (de) * 1994-06-29 2007-08-15 Nec Corporation Anordnung zur Kompensation der Interferenz in einem digitalen Mikrowellenrelaissystem
US6493404B1 (en) * 1999-03-01 2002-12-10 Sharp Kabushiki Kaisha Recycling integrator correlator
DE19930229C1 (de) * 1999-06-30 2001-07-05 Infineon Technologies Ag Quadricorrelator für einen Demodulator für frequenzmodulierte Signale

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3867620A (en) * 1973-01-26 1975-02-18 Princeton Applied Res Corp Signal correlator with improved dynamic range
US3831014A (en) * 1973-02-02 1974-08-20 Bailey Meter Co Analog computer circuit for performing multiplication, division and square root
US4470145A (en) * 1982-07-26 1984-09-04 Hughes Aircraft Company Single sideband quadricorrelator
WO2000019653A1 (en) * 1998-09-25 2000-04-06 Motorola Inc. Method and apparatus providing improved intermodulation distortion protection
US7177366B1 (en) * 2001-09-06 2007-02-13 The Board Of Trustees Of The Leland Stanford Junior University Automatic phase alignment for high-bandwidth cartesian-feedback power amplifiers

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
BAUTISTA E. ET AL: "WP 23.1 Improved mixer IIP2 through dynamic matching", DIGEST OF THE 2000 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE (ISSCC'00), 7 February 2000 (2000-02-07), pages 376 - 377, XP010378930, Retrieved from the Internet <URL:http://dx.doi.org/10.1109/ISSCC.2000.839822> *
DAWSON J.L.; LEE T.H.: "15.1 Automatic phase alignment for a fully integrated CMOS cartesian feedback power amplifier system", DIGEST OF THE 2003 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE (ISSCC'03), vol. 1, 9 February 2003 (2003-02-09), XP010661212, Retrieved from the Internet <URL:http://dx.doi.org/10.1109/ISSCC.2003.1234293> *
GARDNER F.M.: "Properties of frequency difference detectors", IEEE TRANSACTIONS ON COMMUNICATIONS, vol. 33, no. 2, February 1985 (1985-02-01), pages 131 - 138, XP000758532 *
PARK J.H. JR.: "An FM detector for low S/N", IEEE TRANSACTIONS ON COMMUNICATION TECHNOLOGY, vol. 18, no. 2, April 1970 (1970-04-01), pages 110 - 118, XP011218378, Retrieved from the Internet <URL:http://dx.doi.org/10.1109/TCOM.1970.1090343> *

Also Published As

Publication number Publication date
DE10036735A1 (de) 2002-03-14
DE10036735C2 (de) 2002-07-11
US20020019221A1 (en) 2002-02-14
US6992510B2 (en) 2006-01-31

Similar Documents

Publication Publication Date Title
DE68916289T2 (de) Direktmisch-Empfänger.
DE60127763T2 (de) Spiegelfrequenzunterdrückung in Quadraturdemodulatoren
DE60310569T2 (de) Mischeranordnung unter verwendung von einigen oszillatoren und darauf basierenden systemen
DE69422109T2 (de) Demodulation eines Zwischenfrequenzsignals durch einen Sigma-Delta Umsetzer
DE69530214T2 (de) Empfänger mit quadratur-dezimationsstufe und verfahren zur verarbeitung digitaler signale
DE4126080C2 (de) Mischersystem für einen Direktumsetzungsempfänger
DE69124663T2 (de) Digitaler Empfänger
DE69326140T2 (de) Psk empfänger
DE69107247T2 (de) Elektronische Anordnung zum Empfangen eines modulierten Trägersignals.
DE3687923T2 (de) Verteilter monolithischer mischer.
CH656763A5 (de) Empfaenger fuer frequenzumgetastete signale.
DE2646255A1 (de) Digitales detektorsystem fuer differentielle phasenshift-umtastsignale
DE3688170T2 (de) Digitale zero-mf selektive stufe.
DE60101934T2 (de) Ausgleich von fehlanpassungen in quadraturvorrichtungen
DE102004004610A1 (de) Analoger Demodulator in einem Empfänger mit niedriger Zwischenfrequenz
DE69616201T2 (de) Verbesserungen an oder in bezug auf kommunikationsempfänger
DE60002275T2 (de) System zur Erzeugen von Quadratursignalen
DE69609998T2 (de) Symmetrische Phasenteilerschaltung
DE69802158T2 (de) Doppelgegentaktmodulator und vier Phasen Modulationseinrichtung
DE3030145C2 (de) Phasensynchronisationsschaltkreis für die Übertragung von Signalen mit mehrstufiger, mehrphasiger Überlagerungsmodulation
DE10036735C2 (de) Multipliziererschaltung mit Offset-Kompensation und Quadrikorrelator
DE10344876B3 (de) Signalverarbeitungseinrichtung, insbesondere für den Mobilfunk
DE60109645T2 (de) Erzeugung von zwei durch 90 grad phasenverschobene signale
EP1393449A2 (de) Digital/analog-wandler
DE60016620T2 (de) Frequenzumsetzer unter verwendung von unterabtastung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

Kind code of ref document: A1

Designated state(s): DE FR GB

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

17P Request for examination filed

Effective date: 20020724

AKX Designation fees paid

Free format text: DE FR GB

17Q First examination report despatched

Effective date: 20090717

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20091128