EP1137180A1 - Digitales Tiefpassfilter für digitale Signale und Verfahren zur Verarbeitung eines digitalen Signales - Google Patents

Digitales Tiefpassfilter für digitale Signale und Verfahren zur Verarbeitung eines digitalen Signales Download PDF

Info

Publication number
EP1137180A1
EP1137180A1 EP00106223A EP00106223A EP1137180A1 EP 1137180 A1 EP1137180 A1 EP 1137180A1 EP 00106223 A EP00106223 A EP 00106223A EP 00106223 A EP00106223 A EP 00106223A EP 1137180 A1 EP1137180 A1 EP 1137180A1
Authority
EP
European Patent Office
Prior art keywords
signal
input
counter
state
clk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP00106223A
Other languages
English (en)
French (fr)
Inventor
Jürgen NOLLES
Oliver Kniffler
Shuwei Dr. Guo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to EP00106223A priority Critical patent/EP1137180A1/de
Priority to TW90105938A priority patent/TW494634B/zh
Priority to PCT/DE2001/001086 priority patent/WO2001071913A1/de
Publication of EP1137180A1 publication Critical patent/EP1137180A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults

Definitions

  • the invention relates to a digital low-pass filter for digital Signals and a method for processing digital Signals.
  • Low pass filters are often used when short interference signals are filtered out from a useful signal because such interference signals can cause errors.
  • Low pass filters are usually constructed as analog filters. Its basic structure is, for example, from “U. Tietze, Ch. Schenk: semiconductor circuit technology, Springer-Verlag, 11th edition, page 1350 ff. "Is known.
  • analog filters there is the problem that depending on the design of the filter next to the useful signal is changed to the interference signals. In the Embedding an analog filter in a semiconductor chip the filter properties are also strongly dependent on the manufacturing technology dependent.
  • analog filters not programmable, only the filter parameters are adjustable in terms of hardware.
  • the object of the present invention is therefore a digital To specify low-pass filter that the above Problems affecting the useful signal not showing, programmable and above is easy to set up.
  • the first task is solved by a digital low pass filter for digital systems with an edge detector, the Input with a connection for a filter input signal with two possible levels is connected, a counter that one Input for a clock signal and one with the edge detector connected reset input, a two-state State memory that with the counter and the connection for a filter input signal, where by the state of the state memory the level of an output signal of the filter is determined, and wherein the state memory when a definable meter reading is reached a state dependent on the levels of the input signal occupies.
  • Such a low-pass filter delays the input signal long until the counter reaches the definable counter reading Has. After this period it is clear that it is currently applied level is not an interference signal, but a useful signal. As a result, the input signal now passed on as an output signal.
  • An inventive method for processing a digital Signals is divided into two sub-processes, whereby in a first sub-method a counter variable at a Edge of the input signal set to a start value and then the counter variable by means of a predefined clock signal is gradually increased or decreased, and one second sub-process, in which a two possible values State variable when a definable one is reached Counter reading to one of the signal state of the input signal dependent value is set, and whereby by the Value of the state variable the signal state of an output signal is determined.
  • the period of the clock signal is less than the minimum pulse duration of an expected Useful signals. It is advantageous if the period is of the clock signal is at least 10 times smaller than the minimum Pulse duration of the expected useful signal is.
  • an input signal IN is applied to an edge detector ED.
  • the input signal IN is switched to a state memory FSM.
  • the output of the edge detector ED is connected in FIG. 1 via an OR link to a reset input of a counter BC.
  • the counter has a clock input to which a clock signal clk is present.
  • An edge of the input signal IN is detected by the edge detector ED, so that it transmits a corresponding signal to the reset input of the counter BC.
  • the OR link enables the coupling of an external reset signal. This sets the BC counter to a start value.
  • the counter reading is gradually increased by the clock signal at the clock input CLK. In another embodiment according to the invention, the counter reading could also be reduced.
  • the arrangement with the counter BC and the edge detector ED realizes a time base, because the counter BC can only reach a value N if the duration of a pulse of the input signal IN lasts at least N * T clk . If the duration of the pulse is shorter, the counter BC is reset by the falling edge of the pulse or the rising edge of the next pulse. On the basis of the counter reading of the counter BC, it can be seen how long a pulse of the input signal lasts. This applies not only to the HIGH level, but also to the LOW level. To put it more precisely, it can be said that the counter reading of the counter BC shows how long a signal state of the input signal IN has been present. The time measurement is the more precise, the shorter the periodic duration T clk of the clock signal and the larger the value N can be selected.
  • the counter status information is transferred to the state memory FSM.
  • the state memory FSM is designed such that a filter input signal IN present at its input is then switched on as the output signal OUT when the counter reading reaches the definable value N.
  • the filter output signal OUT thus follows the filter input signal IN with a defined delay which corresponds approximately to N * T clk .
  • the switching of the states of the state memory FSM is based on of Figure 2 illustrates.
  • the initial state is assumed that the state memory FSM is in state "0".
  • the counter reading does not reach the definable value N reached, the state memory remains in this state.
  • the value of the state memory becomes FSM set to "1".
  • the remains in this state State memory FSM in turn, as long as the counter reading BC did not reach the value N. Only when a LOW signal is present at the filter input and a counter reading greater or equal to N, the state memory FSM switches to the state "0" back.
  • the digital low-pass filter is intended to filter out signals below a certain period of time as interference signals and to let signals that last longer pass as useful signals.
  • a pulse duration T maxspike is defined as the limit value between the interference signal and the useful signal. Signals that are shorter than T maxspike are therefore interference signals and signals that are longer are to be classified as useful signals.
  • the length of the input pulse can be determined from the number of clock periods of the clock signal shown below. In the present example, n would therefore be rated at 3, so that a useful signal is present when the counter reading 3 is reached. Usually the input signal is out of sync with the clock signal.
  • the delay between the input signal and switching through to the filter output is therefore between N * T clk and (N + 1) * T clk .
  • the examination of the filter output signal OUT thus shows that the first pulse with a HIGH level is to be regarded as a useful signal and accordingly the signal at the filter output jumps to HIGH after T maxspike . With the falling edge of this first pulse, the counter is reset and starts counting again at "0".
  • the pulse with LOW level also lasts longer than T maxspike , so that this signal is also switched to the output after T maxspike .
  • the next pulse with a HIGH level only lasts for one clock period of the clock signal clk, so that it is evaluated as an interference pulse and the signal does not appear at the filter output as the output signal OUT.
  • the counter BC of the digital low-pass filter is advantageous Designed as an n-bit binary counter. But other counter variants are also conceivable. Usually the counter is reset to a starting value of zero if a corresponding signal is present at the reset input. It can also a backward counter can be used, which at one other starting value begins and then counts down to zero. How shown in Figure 1, an additional for the filter Reset input can be provided via an OR link with the output signal of the edge detector ED is linked. That done by the digital low pass filter
  • the method can be implemented in addition to a hardware technology also a form of software implementation accept. All components of the filter can be represented by software, or parts of the Filters, for example the edge detector, in terms of hardware executed and the rest of the filter implemented in software his.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Ein digitales Tiefpaßfilter für digitale Signale besitzt einen Flankendetektor (ED), einen Zähler (BC) und einen Zustandsspeicher (FSM). Der Zähler wird durch ein Taktsignal (clk) weitergeschaltet und bei Detektion einer Flanke durch den Flankendetektor (ED) wieder zurückgesetzt. Bei Anliegen eines Eingangssignales (IN) mit einer definierten minimalen Impulsdauer erreicht der Zählerstand einen charakteristischen Wert (N), der den Zustandsspeicher veranlaßt, den Pegel des Eingangssignales als Ausgangssignal auszugeben.

Description

Die Erfindung betrifft ein digitales Tiefpaßfilter für digitale Signale sowie ein Verfahren zur Verarbeitung von digitalen Signalen. Tiefpaßfilter werden oft dann eingesetzt, wenn aus einem Nutzsignal kurze Störsignale ausgefiltert werden sollen, da solche Störsignale Fehler verursachen können. Tiefpaßfilter sind in der Regel als Analogfilter aufgebaut. Ihre grundlegende Struktur ist beispielsweise aus "U. Tietze, Ch. Schenk: Halbleiterschaltungstechnik, Springer-Verlag, 11. Auflage, Seite 1350 ff." bekannt. Bei analogen Filtern besteht das Problem, daß je nach Auslegung des Filters neben den Störsignalen auch das Nutzsignal verändert wird. Bei der Einbettung eines analogen Filters in einen Halbleiterchip sind die Filtereigenschaften zudem stark von der Herstellungstechnologie abhängig. Darüberhinaus sind analoge Filter nicht programmierbar, sondern die Filterparameter sind nur hardwaretechnisch einstellbar.
Aufgabe der vorliegenden Erfindung ist es daher, ein digitales Tiefpaßfilter anzugeben, der die o.g. Probleme der Nutzsignalbeeinflussung nicht aufweist, programmierbar und darüber hinaus einfach im Aufbau ist. Außerdem soll ein Verfahren angegeben werden, mit dem sich digitale Signale einfach filtern lassen.
Die erste Aufgabe wird gelöst durch ein digitales Tiefpaßfilter für digitale Systeme mit einem Flankendetektor, dessen Eingang mit einem Anschluß für ein Filter-Eingangssignal mit zwei möglichen Pegeln verbunden ist, einem Zähler, der einen Eingang für ein Taktsignal und einen mit dem Flankendetektor verbundenen Reset-Eingang aufweist, einem zwei Zustände aufweisenden Zustandsspeicher, der mit dem Zähler und dem Anschluß für ein Filter-Eingangssignal verbunden ist, wobei durch den Zustand des Zustandsspeichers der Pegel eines Ausgangssignals des Filters bestimmt ist, und wobei der Zustandsspeicher bei Erreichen eines festlegbaren Zählerstandes einen von den Pegeln des Eingangssignales abhängenden Zustand einnimmt.
Ein derartiges Tiefpaßfilter verzögert das Eingangssignal so lange, bis der Zähler den festlegbaren Zählerstand erreicht hat. Nach dieser Zeitspanne ist klar, daß es sich bei dem momentan anliegenden Pegel nicht um ein Störsignal handelt, sondern um ein Nutzsignal. Infolgedessen wird das Eingangssignal nun als Ausgangssignal weiter gegeben.
Ein erfindungsgemäßes Verfahren zur Verarbeitung eines digitalen Signales gliedert sich in zwei Teilverfahren, wobei in einem ersten Teilverfahren eine Zählervariable bei einer Flanke des Eingangssignales auf einen Startwert gesetzt und anschließend die Zählervariable durch ein vorgegebenes Taktsignal schrittweise erhöht oder erniedrigt wird, und einem zweiten Teilverfahren, in dem eine zwei mögliche Werte aufweisende Zustandsvariable bei Erreichen eines festlegbaren Zählerstandes auf einen vom dem Signalzustand des Eingangssignales abhängenden Wert gesetzt wird, und wobei durch den Wert der Zustandsvariablen der Signalzustand eines Ausgangssignales bestimmt wird.
In vorteilhaften Ausführungen ist die Periodendauer des Taktsignales kleiner als die minimale Impulsdauer eines zu erwartenden Nutzsignales. Vorteilhaft ist es, wenn die Periodendauer des Taktsignales mindestens 10 mal kleiner als die minimale Impulsdauer des zu erwartenden Nutzsignales ist.
Weitere Einzelheiten und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Die Erfindung wird nachfolgend an einem Ausführungsbeispiel anhand der Zeichnungen näher erläutert. Es zeigt:
  • Figur 1 ein Blockschaltbild eines erfindungsgemäßen Tiefpaßfilters,
  • Figur 2 ein Zustandsdiagramm des Zustandsspeichers des Tiefpaßfilters von Figur 1 und
  • Figur 3 die zeitlichen Signalverläufe eines Tiefpaßfilters gemäß den Figuren 1 und 2.
    • Bei einem digitalen Tiefpaßfilter gemäß der Figur 1 liegt ein Eingangssignal IN an einem Flankendetektor ED an. Zudem ist das Eingangssignal IN auf einen Zustandsspeicher FSM geschaltet. Der Ausgang des Flankendetektors ED ist in Figur 1 über eine ODER-Verknüpfung mit einem Reset-Eingang eines Zählers BC verbunden. Der Zähler besitzt einen Takteingang, an dem ein Taktsignal clk anliegt. Eine Flanke des Eingangssignales IN wird durch den Flankendetektor ED festgestellt, so daß dieser ein entsprechendes Signal an den Reset-Eingang des Zählers BC übermittelt. Die ODER-Verknüpfung ermöglicht die Einkopplung eines externen Reset-Signales. Dadurch wird der Zähler BC auf einen Startwert gesetzt. Durch das Taktsignal am Takteingang CLK wird der Zählerstand schrittweise erhöht. In einer anderen erfindungsgemäßen Ausführungsform könnte der Zählerstand auch erniedrigt werden. Durch die Anordnung mit dem Zähler BC und dem Flankendetektor ED ist eine Zeitbasis realisiert, denn der Zähler BC kann einen Wert N nur dann erreichen, wenn die Dauer eines Impulses des Eingangssignales IN mindestens N * Tclk andauert. Bei kürzerer Dauer des Impulses wird der Zähler BC durch die abfallende Flanke des Impulses bzw. die ansteigende Flanke des nächsten Impulses wieder zurück gesetzt. Anhand des Zählerstandes des Zählers BC ist also erkennbar, wie lange ein Impuls des Eingangssignales dauert. Dies bezieht sich nicht nur auf den HIGH-Pegel, sondern ebenso auf den LOW-Pegel. Präziser formuliert kann man sagen, daß anhand des Zählerstandes des Zählers BC erkennbar ist, wie lange ein Signalzustand des Eingangssignales IN vorliegt. Die Zeitmessung ist umso genauer, je kürzer die Peroidendauer Tclk des Taktsignales ist und desto größer dadurch der Wert N wählbar ist.
    Die Information des Zählerstandes wird an den Zustandsspeicher FSM übergeben. Der Zustandsspeicher FSM ist so ausgelegt, daß ein an seinem Eingang anliegendes Filter-Eingangssignal IN dann als Ausgangssignal OUT weiter geschaltet wird, wenn der Zählerstand den festlegbaren Wert N erreicht. Das Filter-Ausgangssignal OUT folgt also dem Filter-Eingangssignal IN mit einer definierten Verzögerung, die ungefähr N * Tclk entspricht.
    Das Umschalten der Zustände des Zustandsspeichers FSM ist anhand der Figur 2 verdeutlicht. Als Anfangszustand wird angenommen, daß sich der Zustandsspeicher FSM im Zustand "0" befindet. Solange der Zählerstand nicht den festlegbaren Wert N erreicht, bleibt der Zustandsspeicher in diesem Zustand. Erst wenn am Filtereingang ein HIGH-Signal anliegt und der Zählerstand den Wert N erreicht, wird der Wert des Zustandsspeichers FSM auf "1" gesetzt. In diesem Zustand verbleibt der Zustandsspeicher FSM wiederum, so lange der Zählerstand BC den Wert N nicht erreicht. Erst bei Anliegen eines LOW-Signals am Filtereingang und einem Zählerstand größer oder gleich N schaltet der Zustandsspeicher FSM in den Zustand "0" zurück.
    Die Bedeutung für die Verarbeitung eines Signales am Filtereingang IN ist anhand der Figur 3 dargestellt. Der digitale Tiefpaßfilter soll Signale unterhalb einer bestimmten Zeitdauer als Störsignale ausfiltern und Signale, die länger andauern, als Nutzsignale passieren lassen. Als Grenzwert zwischen Störsignal und Nutzsignal ist eine Impulsdauer Tmaxspike definiert. Signale, die kürzer als Tmaxspike anliegen, sind demnach Störsignale und Signale, die länger anliegen, sind als Nutzsignale einzustufen. Die Länge des Eingangsimpulses ist über die Anzahl der Taktperioden des darunter dargestellten Taktsignales feststellbar. Im vorliegenden Beispiel wäre n also mit 3 zu bemessen, so daß also mit Erreichen des Zählerstandes 3 ein Nutzsignal vorliegt. Normalerweise ist das Eingangssignal nicht synchron mit dem Taktsignal. Die Verzögerung zwischen dem Eingangssignal und dem Durchschalten auf den Filterausgang liegt also zwischen N * Tclk und (N + 1) * Tclk. Entsprechendes gilt für die Festlegung von Tmaxspike. Die Betrachtung des Filter-Ausgangssignals OUT zeigt also, daß der erste Impuls mit HIGH-Pegel als Nutzsignal zu werten ist und demnach das Signal am Filter-Ausgang nach Tmaxspike auf HIGH springt. Mit der fallenden Flanke dieses ersten Impulses wird der Zähler zurückgesetzt und beginnt bei "0" neu zu zählen. Auch der Impuls mit LOW-Pegel dauert länger als Tmaxspike an, so daß auch dieses Signal nach Tmaxspike auf den Ausgang weiter geschaltet wird. Der nächste Impuls mit HIGH-Pegel dauert jedoch nur eine Taktperiode des Taktsignales clk an, so daß dieser als Störimpuls gewertet wird und das Signal nicht am Filterausgang als Ausgangssignal OUT erscheint.
    Wenn man annimmt, daß die Frequenz des Taktsignales 100 MHz beträgt, ergibt sich daraus eine Periodendauer TCLK des Taktsignales von 10 ns. Weiterhin wird beispielsweise angenommen, daß die maximale Dauer eines Störimpulses 100 ns betragen soll. Daher muß der Wert N des Zählerstandes, bei dem ein Impuls des Eingangssignales IN als Nutzsignal erkannt wird, zu N = 10 festgelegt werden. In diesem Fall würde ein Eingangspuls mit einer Dauer größer als 110 ns = (N+1) * Tclk auf den Ausgang weiter geschaltet werden und Impulse, die kürzer als 100 ns = N * Tclk anliegen, würden unterdrückt werden. Imulse mit einer Dauer zwischen 100 ns und 110 ns können je nach Phasenlage zu dem Taktsignal als Störimpuls ausgefiltert oder als Nutzsignal auf den Ausgang weiter geschaltet werden.
    Der Zähler BC des digitalen Tiefpaßfilters ist in einer vorteilhaften Ausführung als n-bit Binärzähler ausgelegt. Aber auch andere Zählervarianten sind denkbar. Üblicherweise wird der Zähler auf einen Startwert von Null zurückgesetzt, wenn ein entsprechendes Signal am Reset-Eingang anliegt. Es kann auch ein Rückwärts-Zähler eingesetzt werden, der bei einem anderen Startwert beginnt und dann bis Null zurückzählt. Wie in der Figur 1 gezeigt, kann für den Filter ein zusätzlicher Reset-Eingang vorgesehen werden, der über eine ODER-Verknüpfung mit dem Ausgangssignal des Flankendetektors ED verknüpft ist. Das durch das digitale Tiefpaßfilter durchgeführte Verfahren kann neben einer hardwaretechnischen Realisierungsform auch eine softwaretechnische Realisierungsform annehmen. Dabei können sämtliche Komponenten des Filters softwaretechnisch dargestellt werden, oder aber Teile des Filters, beispielsweise der Flankendetektor, hardwaremäßig ausgeführt und der Rest des Filters softwaremäßig realisiert sein.

    Claims (6)

    1. Digitales Tiefpaßfilter für digitale Signale mit
      einem Flankendetektor (ED), dessen Eingang mit einem Anschluß für ein Filter-Eingangssignal (IN) mit zwei möglichen Pegeln (L, H) verbunden ist,
      einem Zähler (BC), der einen Eingang für ein Taktsignal (clk) und einen mit dem Flankendetektor (ED) verbundenen Reset-Eingang aufweist,
      einem zwei Zustände (0, 1) aufweisenden Zustandsspeicher (FSM), der mit dem Zähler (BC) und dem Anschluß für ein Filter-Eingangssignal (IN) verbunden ist, wobei durch den Zustand (0, 1) des Zustandsspeichers (FSM) der Pegel (L, H) eines Ausgangssignales (OUT) des Filters bestimmt ist, und
      wobei der Zustandsspeicher (FSM) bei Erreichen eines festlegbaren Zählerstandes (N) einen von dem Pegel (L, H) des Eingangssignales (IN) abhängenden Zustand (0, 1) einnimmt.
    2. Digitales Tiefpaßfilter nach Anspruch 1,
      dadurch gekennzeichnet, daß
      die Periodendauer des Taktsignales (Tclk) kleiner als die minimale Impulsdauer (Tmaxspike) eines Nutzsignales ist.
    3. Digitales Tiefpaßfilter nach Anspruch 2,
      dadurch gekennzeichnet, daß
      die Periodendauer des Taktsignales (Tclk) mindestens zehnmal kleiner als die minimale Impulsdauer (Tmaxspike) des Nutzsignales ist.
    4. Verfahren zur Verarbeitung eines digitalen Signales mit
      einem ersten Teilverfahren, bei dem eine Zählvariable bei einer Flanke eines Eingangssignales (IN) auf einen Startwert gesetzt und anschließend die Zählvariable durch ein vorgegebenes Taktsignal (clk) schrittweise erhöht/erniedrigt wird,
      einem zweiten Teilverfahren, in dem eine zwei mögliche Werte (0, 1) aufweisende Zustandsvariable bei Erreichen eines festlegbaren Wertes (N) des Zählers auf einen von dem Signalzustand (L, H) des Eingangssignales abhängenden Wert (0, 1) gesetzt wird, und wobei durch den Wert der Zustandsvariablen der Signalzustand (L, H) eines Ausgangssignales (OUT) bestimmt wird.
    5. Verfahren nach Anspruch 4,
      dadurch gekennzeichnet, daß
      die Periodendauer des Taktsignales (Tclk) kleiner als die minimale Impulsdauer (Tmaxspike) eines Nutzsignales ist.
    6. Verfahren nach Anspruch 5,
      dadurch gekennzeichnet, daß
      die Periodendauer des Taktsignales (Tclk) mindestens zehnmal kleiner als die minimale Impulsdauer (Tmaxspike) des Nutzsignales ist.
    EP00106223A 2000-03-22 2000-03-22 Digitales Tiefpassfilter für digitale Signale und Verfahren zur Verarbeitung eines digitalen Signales Withdrawn EP1137180A1 (de)

    Priority Applications (3)

    Application Number Priority Date Filing Date Title
    EP00106223A EP1137180A1 (de) 2000-03-22 2000-03-22 Digitales Tiefpassfilter für digitale Signale und Verfahren zur Verarbeitung eines digitalen Signales
    TW90105938A TW494634B (en) 2000-03-22 2001-03-14 Digital low-pass filter for digital signals and method to process a digital signal
    PCT/DE2001/001086 WO2001071913A1 (de) 2000-03-22 2001-03-21 Digitales tiefpassfilter für digitale signale und verfahren zur verarbeitung eines digitalen signales

    Applications Claiming Priority (1)

    Application Number Priority Date Filing Date Title
    EP00106223A EP1137180A1 (de) 2000-03-22 2000-03-22 Digitales Tiefpassfilter für digitale Signale und Verfahren zur Verarbeitung eines digitalen Signales

    Publications (1)

    Publication Number Publication Date
    EP1137180A1 true EP1137180A1 (de) 2001-09-26

    Family

    ID=8168194

    Family Applications (1)

    Application Number Title Priority Date Filing Date
    EP00106223A Withdrawn EP1137180A1 (de) 2000-03-22 2000-03-22 Digitales Tiefpassfilter für digitale Signale und Verfahren zur Verarbeitung eines digitalen Signales

    Country Status (3)

    Country Link
    EP (1) EP1137180A1 (de)
    TW (1) TW494634B (de)
    WO (1) WO2001071913A1 (de)

    Cited By (1)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    FR2839827A1 (fr) * 2002-05-14 2003-11-21 St Microelectronics Sa Circuit de detection de depart, circuit de detection d'arret, et circuit de detection de donnees transmises selon le protocole iic

    Citations (6)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    JPS55102928A (en) * 1979-01-30 1980-08-06 Zeniraito V:Kk Unneeded-pulse removal circuit
    US4667338A (en) * 1984-06-01 1987-05-19 Sanyo Electric Co., Ltd. Noise elimination circuit for eliminating noise signals from binary data
    EP0327767A2 (de) * 1988-02-08 1989-08-16 Tektronix, Inc. Programmierbarer Filter im Komparatorausgang
    EP0343317A2 (de) * 1988-05-26 1989-11-29 Hitachi, Ltd. Filterkreis
    US4926072A (en) * 1987-09-18 1990-05-15 Aisin Seiki Kabushikikaisha Noise elimination circuit
    GB2246687A (en) * 1990-04-06 1992-02-05 Plessey Co Ltd Receivers for data transmission systems

    Family Cites Families (1)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    JP2600598B2 (ja) * 1993-12-10 1997-04-16 日本電気株式会社 パルス幅判別回路

    Patent Citations (6)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    JPS55102928A (en) * 1979-01-30 1980-08-06 Zeniraito V:Kk Unneeded-pulse removal circuit
    US4667338A (en) * 1984-06-01 1987-05-19 Sanyo Electric Co., Ltd. Noise elimination circuit for eliminating noise signals from binary data
    US4926072A (en) * 1987-09-18 1990-05-15 Aisin Seiki Kabushikikaisha Noise elimination circuit
    EP0327767A2 (de) * 1988-02-08 1989-08-16 Tektronix, Inc. Programmierbarer Filter im Komparatorausgang
    EP0343317A2 (de) * 1988-05-26 1989-11-29 Hitachi, Ltd. Filterkreis
    GB2246687A (en) * 1990-04-06 1992-02-05 Plessey Co Ltd Receivers for data transmission systems

    Non-Patent Citations (2)

    * Cited by examiner, † Cited by third party
    Title
    PATENT ABSTRACTS OF JAPAN vol. 004, no. 152 (E - 031) 24 October 1980 (1980-10-24) *
    RÉTALLÉR, S.: "Glitch Filter", ELECTRONICS & WIRELESS WORLD, vol. 93, no. 1621, November 1987 (1987-11-01), Sutton, Surrey, GB, pages 1150, XP002145021 *

    Cited By (2)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    FR2839827A1 (fr) * 2002-05-14 2003-11-21 St Microelectronics Sa Circuit de detection de depart, circuit de detection d'arret, et circuit de detection de donnees transmises selon le protocole iic
    US7174473B2 (en) 2002-05-14 2007-02-06 Stmicroelectronics S.R.L. Start detection circuit, stop detection circuit and circuit for the detection of data transmitted according to the IIC protocol

    Also Published As

    Publication number Publication date
    TW494634B (en) 2002-07-11
    WO2001071913A1 (de) 2001-09-27

    Similar Documents

    Publication Publication Date Title
    EP0084592B1 (de) Verfahren und Schaltungsanordnung zur Messung der Zeitdifferenz zwischen Abtastzeitpunkten zweier abgetasteter Signale, insbesondere EIn- und Ausgangssignale eines Abtastratenumsetzers
    DE69526419T2 (de) Zeitverzögerungsschaltung
    DE69115170T2 (de) Frequenzteiler und Impulsformer.
    DE69502071T2 (de) Einstellbare Verzögerungsschaltung
    DE2731336A1 (de) Taktsystem
    DE2645638C2 (de) Phasendetektor in einer phasenstarren Schleife
    DE10041772A1 (de) Taktgenerator, insbesondere für USB-Geräte
    DE3022746A1 (de) Digitale phasenkomparatorschaltung
    DE2813628C2 (de) Abtastfilter-Detektorstufe
    EP0345564B1 (de) Verfahren und Schaltungsanordnung zur Rückgewinnung eines Bittaktes aus einem empfangenen digitalen Nachrichtensignal
    EP0610990B1 (de) Digitale Phasenregelschleife
    DE69025014T2 (de) Phasenkomparator mit zwei verschiedenen Komparator-Charakteristiken
    EP0215810B1 (de) Schaltungsanordnung zur mittelwertbildung
    DE3804266C2 (de)
    DE69210158T2 (de) Verriegelungsdetektor eines digitalen Phasenregelkreises
    DE3533467C2 (de) Verfahren und Anordnung zum störsicheren Erkennen von in Datensignalen enthaltenen Daten
    EP1137180A1 (de) Digitales Tiefpassfilter für digitale Signale und Verfahren zur Verarbeitung eines digitalen Signales
    DE4431791C2 (de) Signalauswahlvorrichtung
    EP0262609A2 (de) Digitaler Phasenregelkreis
    DE69221818T2 (de) Verfahren und Einrichtung zum Steuern der Wirkungsweise eines digitalen Phasenregelkreises
    DE102005050621A1 (de) Phasenregelkreis und Verfahren zum Betrieb eines Phasenkreises
    DE3843261A1 (de) Schaltungsanordnung zur steuerung der phase eines taktsignals
    EP1069690A2 (de) Verfahren zur Abtastung biphase codierter digitaler Signale
    DE3832330C2 (de) Schaltungsanordnung zur Ableitung von horizontalfrequenten und veritikalfrequenten Impulsen
    EP0242446A2 (de) System zur Messung des Tastverhältnisses von Impulsen veränderlicher Frequenz

    Legal Events

    Date Code Title Description
    PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

    Free format text: ORIGINAL CODE: 0009012

    AK Designated contracting states

    Kind code of ref document: A1

    Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

    AX Request for extension of the european patent

    Free format text: AL;LT;LV;MK;RO;SI

    AKX Designation fees paid
    REG Reference to a national code

    Ref country code: DE

    Ref legal event code: 8566

    STAA Information on the status of an ep patent application or granted ep patent

    Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

    18D Application deemed to be withdrawn

    Effective date: 20020627