EP0851451B1 - Ein in der Mikroelektronik verwendbares Verfahren zur selbstausrichtung und Verwendung bei der Herstellung eines Fokussierungsgitters für einen flachen Mikrospitzen-Bildschirm - Google Patents

Ein in der Mikroelektronik verwendbares Verfahren zur selbstausrichtung und Verwendung bei der Herstellung eines Fokussierungsgitters für einen flachen Mikrospitzen-Bildschirm Download PDF

Info

Publication number
EP0851451B1
EP0851451B1 EP97403163A EP97403163A EP0851451B1 EP 0851451 B1 EP0851451 B1 EP 0851451B1 EP 97403163 A EP97403163 A EP 97403163A EP 97403163 A EP97403163 A EP 97403163A EP 0851451 B1 EP0851451 B1 EP 0851451B1
Authority
EP
European Patent Office
Prior art keywords
layer
insulating layer
conducting layer
small diameter
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP97403163A
Other languages
English (en)
French (fr)
Other versions
EP0851451A1 (de
Inventor
Aimé Perrin
Brigitte Montmayeul
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP0851451A1 publication Critical patent/EP0851451A1/de
Application granted granted Critical
Publication of EP0851451B1 publication Critical patent/EP0851451B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes

Definitions

  • the present invention relates to a self-alignment method usable in microelectronics for get alignment of holes formed at different levels. This process applies in particular to the realization of a screen focusing grid microtip dish.
  • each levels should be positioned relative to the previous thanks to alignment marks judiciously placed. This method is difficult of use if one of the levels requires a very great positioning accuracy and it becomes unusable if one of the levels consists of patterns arranged randomly.
  • a microelectronic structure that requires very high precision in the positioning of its different levels is constituted by a flat screen to microtips.
  • Documents FR-A-2 593 953 and FR-A-2 623 013 disclose such devices visualization by cathodoluminescence excited by field emission. These devices include a electron source with microtip emissive cathodes.
  • FIG. 1 is a view in cross section of such a display screen at microtips.
  • the screen consists of a cathode 1, which is a flat structure, arranged opposite to another planar structure forming the anode 2.
  • the cathode 1 and anode 2 are separated by a space in which there is empties.
  • the cathode 1 comprises a substrate of glass 11 on which the conductor level 12 is deposited in contact with the electron emitting tips 13.
  • the conductive level 12 is covered with a layer insulating 14, for example made of silica, itself covered with a conductive layer 15.
  • Anode 2 includes a transparent substrate 21 covered with a transparent electrode 22 on which are deposited luminescent phosphors 23.
  • Anode 2 is brought to a positive voltage of several hundred volts with respect to the tips 13 (typically 200 to 500 V).
  • a positive voltage of a few tens of volts typically 60 to 100 V
  • Electrons are then torn from the points 13 and are attracted to the anode 2.
  • the trajectories of the electrons are included in a cone of half angle at the top ⁇ depending on different parameters, among others of the shape of the tips 13. This angle causes a defocus of the beam of electrons 31 all the more important as the distance between the anode and the cathode is large.
  • One of the ways to increase the yield of phosphorus so the screen brightness is to work with higher anode-cathode voltages (between 1000 and 5000 V), which involves spreading the anode further and the cathode to avoid the formation of an arc electric between these two electrodes.
  • the electron beam must be refocused.
  • This refocusing is conventionally obtained thanks to a grid which can either be placed between the anode and the cathode, is disposed on the cathode.
  • Figure 2 illustrates the case where the grid focusing is arranged on the cathode.
  • Figure 2 takes again the example of figure 1 but limited to one single microtip for clarity in the drawing.
  • An insulating layer 16 has been deposited on the grid extraction 15 and supports a metal layer 17 serving as a focus grid. Holes 19, of adequate diameter (typically between 8 and 10 ⁇ m) and concentric with holes 18, have been engraved in the layers 16 and 17.
  • the insulating layer 16 is used to insulate electrically the extraction grid 15 and the grid of focus 17.
  • the focus grid is polarized with respect to the anode so as to give the electron beam 32 the shape shown in the figure 2.
  • the method according to the invention makes it possible to obtain aligning holes formed at different levels. he is particularly recommended for making the grid focusing a flat screen with microtips.
  • This method consists in carrying out, on the structure concerned, the mask corresponding to a level from patterns from the previous level, which allows you to self-alignment of this level with respect to previous. After completion of the level considered (usually a deposit or an engraving), the mask is removed by dissolution for example.
  • This layer of a material of a different nature than that of the electrolytically deposited conductive material can be deposited using a deposition technique vacuum adapted to the nature of the material (evaporation, cathode sputtering, ).
  • This layer of a material of a different nature than that of the electrolytically deposited conductive material can be deposited using a deposition technique vacuum adapted to the nature of the material (evaporation, cathode sputtering, ).
  • the deepening stages of small diameter and large diameter holes are carried out simultaneously.
  • the following description will focus on the realization of a microtip cathode provided with an electron focusing grid. Through for simplicity, the following drawings do not will show only one microtip although the invention allows the simultaneous realization of a plurality of microtips.
  • the screen is of the access type matrix, the column electrodes being arranged on the cathode.
  • Figure 3A is a cross-sectional view. It illustrates the preparatory stages of training of a microtip cathode.
  • a glass slide 41 supports a metallic layer, which has been deposited on the blade and etched to form columns 42, and a resistive layer 43. These different layers are filed in a conventional manner.
  • an insulating layer 44 On the resistive layer 43, we deposit successively (see Figure 3B) an insulating layer 44, a conductive layer 45 and an insulating layer 46.
  • the insulating layers 44 and 46 may be in silica.
  • the conductive layer 45 can be made of niobium. It is intended to form the extraction grid for electrons.
  • the next step is to burn holes in the insulating layer 46. These holes can be obtained thanks to a photomask or a network of microbeads.
  • a resin layer is deposited on the insulating layer 46. This resin layer is exposed through a mask. After development, the insulating layer 46 is etched to the metal layer 45. Then the remaining resin is dissolved.
  • FIG. 3C where a single hole 47 is represented.
  • the next step is an essential step in present invention.
  • a material conductor for example an iron-nickel alloy
  • the thickness of the deposit electrolytic is adjusted so as to obtain, in each hole 47, a mushroom 50 (see FIG. 3D) such that the foot 51 of the mushroom fills the hole 47 and as the cap 52 develops on the face upper layer of insulating layer 46 until the diameter of the cap 52 reaches the desired diameter of focus grid hole.
  • the conductive layer forming the grid focusing 55 can be made of a metal or a other slightly conductive material, for example a metal oxide.
  • the structure of cathode by etching the metal layer 45 and the insulating layer 44 until reaching the layer resistive 43.
  • the insulating layers 44 and 46 being both in silica, in the example described, the etching of the insulating layer 44 and etching of the insulating layer 46 can be performed simultaneously.
  • the cathode tips 60. Once this step is completed, the cathode is finished. Its transmitters (spikes), its extraction grid and its focus grid are self-aligned (see Figure 3H).

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Claims (9)

  1. Verfahren zur Selbstausrichtung in der Mikroelektronik, um die Ausrichtung von wenigstens einer Gruppe von zwei Löchern zu erhalten, wobei eines dieser Löcher (oder Loch großen Durchmessers) in einem höheren Niveau einer Stapelstruktur ausgebildet ist und das andere dieser Löcher (oder Loch kleinen Durchmessers) in einem niedrigeren Niveau,
    dadurch gekennzeichnet, dass es folgende Schritte umfasst:
    Vorsehen einer Leitschicht (45) in der Struktur, wobei diese Leitschicht mit einer äußeren elektrischen Schaltung verbunden sein kann,
    Abscheiden einer Isolierschicht (46) auf der genannten Leitschicht (45),
    Durchlochen der Isolierschicht (46) mittels eines Lochs des genannten kleinen Durchmessers (47) bis zur Leitschicht (45),
    elektrolytisches Abscheiden eines leitfähigen Materials in dem Loch kleinen Durchmessers (47), wobei die Leitschicht (45) während der Elektrolyse als Elektrode dient und die elektrolytische Abscheidung das Loch kleinen Durchmessers (47) ab der ersten Leitschicht (45) füllt und aus der genannten Isolierschicht (46) nach außen wächst, sodass das elektrolytisch abgeschiedene Material die Form eines Pilzes (50) annimmt, dessen Hut (52) auf der genannten Isolierschicht (46) ruht, wobei man die elektrolytische Abscheidung solange durchführt, bis der Durchmesser des Huts (52) die Größe des großen Durchmessers erreicht,
    Abscheiden, auf der erhaltenen Struktur, einer Leitschicht (55) aus einem Material von anderer Art als das elektrolytisch abgeschiedene Material,
    Beseitigen des Pilzes (50), wobei diese Beseitigung in der letzten abgeschiedenen Schicht ein auf das Loch kleinen Durchmessers (47) ausgerichtetes Loch großen Durchmessers (56) zurücklässt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass es außerdem Schritte umfasst, die darin bestehen:
    zunächst das Loch mit kleinem Durchmesser (47, 47') bis auf ein erstes festgelegtes Niveau zu vertiefen,
    anschließend das Loch mit großem Durchmesser (56, 56') bis auf ein zweites festgelegtes Niveau zu vertiefen, das zwischen der Oberseite der Isolierschicht (46) und dem ersten festgelegten Niveau enthalten ist.
  3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Isolierschicht (46) mittels Ätzung durchlocht wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Beseitigung des Pilzes (50) mittels chemischer Auflösung erzielt wird.
  5. Verfahren zur Selbstausrichtung des Fokussiergitters (55) in Bezug auf das Extraktionsgitter (45) bei einer Kathode mit Mikrospitzen (60), wobei die Mikrospitzen (60) auf einem leitenden Niveau (42, 43) ausgebildet werden müssen, jede Mikrospitze (60) mit einem Loch kleinen Durchmessers (47') des Extraktionsgitters (56, 56') und mit einem Loch großen Durchmessers (56, 56') des Fokussiergitters (55) ausgerichtet werden muss und das Verfahren dabei umfasst:
    einen Schritt zur Abscheidung einer ersten Isolierschicht (44) auf dem leitenden Niveau (42, 43),
    einen Schritt zur Abscheidung einer ersten Leitschicht, die dazu bestimmt ist, das Extraktionsgitter (45) auf der ersten Isolierschicht (44) zu bilden,
    einen Schritt zur Abscheidung einer zweiten Isolierschicht (46) auf der ersten Leitschicht (45),
    dadurch gekennzeichnet, dass es außerdem umfasst:
    einen Schritt zur Durchlochung der zweiten Isolierschicht (46) mit Löchern kleinen Durchmessers (47), die die erste Leitschicht (45) erreichen,
    einen Schritt zur elektrolytischen Abscheidung leitfähigen Materials in den Löchern kleinen Durchmessers (47), wobei die erste Leitschicht (45) während der Elektrolyse als Elektrode dient und die elektrolytische Abscheidung das Loch kleinen Durchmessers (47) ab der ersten Leitschicht (45) füllt und aus der zweiten Isolierschicht (46) nach außen wächst, sodass das elektrolytisch abgeschiedene Material die Form von Pilzen (50) annimmt, deren Hüte (52) auf der genannten zweiten Isolierschicht (46) ruhen, wobei man die elektrolytische Abscheidung solange durchführt, bis der Durchmesser der Hüte (52) die Größe des großen Durchmessers erreicht,
    einen Schritt zur Abscheidung einer zur Bildung des Fokussiergitters (55) bestimmten zweiten Leitschicht auf der erhaltenen Struktur, wobei diese zweite Leitschicht aus einem Material von anderer Art als der des elektrolytisch abgeschiedenen leitfähigen Materials ist,
    einen Schritt zu Beseitigung der Pilze (50), wobei diese Beseitigung in der zweiten Leitschicht (55) Löcher großen Durchmessers (56) zurücklässt, die auf die Löcher kleinen Durchmessers (47) ausgerichtet sind,
    einen Schritt zur Vertiefung der Löcher kleinen Durchmessers (47') bis zum leitenden Niveau (42, 43),
    einen Schritt zur Vertiefung der Löcher großen Durchmessers (56, 56') bis zur ersten Leitschicht (45),
    einen Schritt zur Bildung der Mikrospitzen (60).
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Schritte zur Vertiefung der Löcher kleinen Durchmessers (47') und großen Durchmessers (56, 56') simultan ausgeführt werden.
  7. Verfahren nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, dass die Löcher kleinen Durchmessers (47, 47') durch Ätzung hergestellt werden.
  8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass der Schritt zu Vertiefung der Löcher großen Durchmessers (56') in der zweiten Isolierschicht (46) mittels Ätzung erfolgt.
  9. Verfahren nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass die Beseitigung der Pilze durch chemische Auflösung erfolgt.
EP97403163A 1996-12-30 1997-12-24 Ein in der Mikroelektronik verwendbares Verfahren zur selbstausrichtung und Verwendung bei der Herstellung eines Fokussierungsgitters für einen flachen Mikrospitzen-Bildschirm Expired - Lifetime EP0851451B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9616196A FR2757999B1 (fr) 1996-12-30 1996-12-30 Procede d'auto-alignement utilisable en micro-electronique et application a la realisation d'une grille de focalisation pour ecran plat a micropointes
FR9616196 1996-12-30

Publications (2)

Publication Number Publication Date
EP0851451A1 EP0851451A1 (de) 1998-07-01
EP0851451B1 true EP0851451B1 (de) 2001-11-14

Family

ID=9499284

Family Applications (1)

Application Number Title Priority Date Filing Date
EP97403163A Expired - Lifetime EP0851451B1 (de) 1996-12-30 1997-12-24 Ein in der Mikroelektronik verwendbares Verfahren zur selbstausrichtung und Verwendung bei der Herstellung eines Fokussierungsgitters für einen flachen Mikrospitzen-Bildschirm

Country Status (5)

Country Link
US (1) US5981304A (de)
EP (1) EP0851451B1 (de)
JP (1) JPH10221861A (de)
DE (1) DE69708257T2 (de)
FR (1) FR2757999B1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2769751B1 (fr) * 1997-10-14 1999-11-12 Commissariat Energie Atomique Source d'electrons a micropointes, a grille de focalisation et a densite elevee de micropointes, et ecran plat utilisant une telle source
US6032923A (en) * 1998-01-08 2000-03-07 Xerox Corporation Fluid valves having cantilevered blocking films
FR2779243B1 (fr) * 1998-05-26 2000-07-07 Commissariat Energie Atomique Procede de realisation par photolithographie d'ouvertures auto-alignees sur une structure, en particulier pour ecran plat a micropointes
FR2779271B1 (fr) * 1998-05-26 2000-07-07 Commissariat Energie Atomique Procede de fabrication d'une source d'electrons a micropointes, a grille de focalisation auto-alignee

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2593953B1 (fr) * 1986-01-24 1988-04-29 Commissariat Energie Atomique Procede de fabrication d'un dispositif de visualisation par cathodoluminescence excitee par emission de champ
US5249340A (en) * 1991-06-24 1993-10-05 Motorola, Inc. Field emission device employing a selective electrode deposition method
JPH05242794A (ja) * 1991-11-29 1993-09-21 Motorola Inc 集積化された静電界レンズを有する電界放出デバイス
US5186670A (en) * 1992-03-02 1993-02-16 Micron Technology, Inc. Method to form self-aligned gate structures and focus rings
FR2723799B1 (fr) * 1994-08-16 1996-09-20 Commissariat Energie Atomique Procede de fabrication d'une source d'electrons a micropointes

Also Published As

Publication number Publication date
FR2757999A1 (fr) 1998-07-03
DE69708257T2 (de) 2002-07-25
DE69708257D1 (de) 2001-12-20
US5981304A (en) 1999-11-09
FR2757999B1 (fr) 1999-01-29
EP0851451A1 (de) 1998-07-01
JPH10221861A (ja) 1998-08-21

Similar Documents

Publication Publication Date Title
US5587623A (en) Field emitter structure and method of making the same
US5277638A (en) Method for manufacturing field emission display
WO2007026086A2 (fr) Procede de fabrication d'une cathode emissive
EP0696045B1 (de) Kathode eines flachen Bildschirmes mit konstantem Zugriffswiderstand
EP0851451B1 (de) Ein in der Mikroelektronik verwendbares Verfahren zur selbstausrichtung und Verwendung bei der Herstellung eines Fokussierungsgitters für einen flachen Mikrospitzen-Bildschirm
EP1000433B1 (de) Verfahren zur herstellung einer mikrospitzen-elektronenquelle, mit selbstjustierter fokussierelektrode
EP1023741B1 (de) Mikrospitzen-elektronenquelle mit fokussierungsgitter und hoher mikrospitzendichte und flachschirm unter verwendung einer solchen quelle
US7674149B2 (en) Method for fabricating field emitters by using laser-induced re-crystallization
US5827100A (en) Method for manufacturing field emission device
FR2731108A1 (fr) Dispositif sous vide etanche a l'air, ayant une structure d'electrode nbn incorporee
FR2779243A1 (fr) Procede de realisation par photolithographie d'ouvertures auto-alignees sur une structure, en particulier pour ecran plat a micropointes
EP0856868A2 (de) Herstellungsverfahren einer Feldemissionselektronenquelle und nach diesem Verfahren hergestellter Feldemissionselektronenquelle
KR100199925B1 (ko) 금속 팁 3극 필드 에미터 제조방법
KR100400374B1 (ko) 전계 방출 소자의 제조방법 및 이를 이용한 전계 방출표시소자
KR100375224B1 (ko) 전계방출소자의 전극제조 방법
KR960005679B1 (ko) 전자방출 기판의 제조방법
FR2770683A1 (fr) Procede de fabrication d'une source d'electrons a micropointes
JPH0541152A (ja) 電界放出陰極の製造方法
US20060138927A1 (en) Method and structure of converging electron-emission source of field-emission display
KR100370246B1 (ko) 전계방출소자
KR100459405B1 (ko) 전계방출소자 제조방법
JP2000048707A (ja) 電子放出源およびその製造方法ならびにこの電子放出源を用いたディスプレイ装置
KR20010003844A (ko) 전계방출 표시소자 및 그 제조방법
KR20020074022A (ko) 전계방출소자의 집속전극 구조 및 형성방법
FR2786026A1 (fr) Procede de formation de reliefs sur un substrat au moyen d'un masque de gravure ou de depot

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE GB IT

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

17P Request for examination filed

Effective date: 19981208

AKX Designation fees paid

Free format text: AT BE CH LI

RBV Designated contracting states (corrected)

Designated state(s): AT BE CH LI

REG Reference to a national code

Ref country code: DE

Ref legal event code: 8566

RBV Designated contracting states (corrected)

Designated state(s): DE GB IT

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

17Q First examination report despatched

Effective date: 20010126

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE GB IT

REG Reference to a national code

Ref country code: DE

Ref legal event code: 8570

REF Corresponds to:

Ref document number: 69708257

Country of ref document: DE

Date of ref document: 20011220

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 20020121

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20061231

Year of fee payment: 10

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20071224

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20121128

Year of fee payment: 16

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20121221

Year of fee payment: 16

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 69708257

Country of ref document: DE

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20131224

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 69708257

Country of ref document: DE

Effective date: 20140701

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140701

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20131224