EP0483642B1 - Schaltungsanordnung für elektronische Steuerungssysteme mit Schaltstufen zur Erfassung und Anpassung sowie Schaltmittel zur Bereitstellung elektrischer Eingangssignale - Google Patents

Schaltungsanordnung für elektronische Steuerungssysteme mit Schaltstufen zur Erfassung und Anpassung sowie Schaltmittel zur Bereitstellung elektrischer Eingangssignale Download PDF

Info

Publication number
EP0483642B1
EP0483642B1 EP91117973A EP91117973A EP0483642B1 EP 0483642 B1 EP0483642 B1 EP 0483642B1 EP 91117973 A EP91117973 A EP 91117973A EP 91117973 A EP91117973 A EP 91117973A EP 0483642 B1 EP0483642 B1 EP 0483642B1
Authority
EP
European Patent Office
Prior art keywords
input
cycle
circuit arrangement
microprocessor
inputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP91117973A
Other languages
English (en)
French (fr)
Other versions
EP0483642A1 (de
Inventor
Wolfram Dipl.-Phys. Kress
Gernot Dipl.-Ing. Klaes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eaton Industries GmbH
Original Assignee
Kloeckner Moeller GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kloeckner Moeller GmbH filed Critical Kloeckner Moeller GmbH
Publication of EP0483642A1 publication Critical patent/EP0483642A1/de
Application granted granted Critical
Publication of EP0483642B1 publication Critical patent/EP0483642B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C15/00—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path

Definitions

  • the invention describes a circuit arrangement with switching stages for detection and adaptation, as well as switching means for providing electrical input signals, which are offered to the control level with a floating reference to the input level, in that the input information and the control signals of the information transmission are transported to and from a microprocessor via optical coupling elements, one of which numerical expansion of the information inputs is achieved by upgrading the switching stages and switching means.
  • peripheral assemblies so-called input interfaces, are used to supply and provide digital input signals from external control devices such as switches, buttons, relays and sensors to electronic control systems.
  • the circuit arrangements are applied to a printed circuit board and bring the input signal to a processing level that can be used for the control logic.
  • a typical circuit arrangement of an input / output card is published in the technical documentation of EAStorz GmbH + Co KG (document. Vers. 1.0, edition 09.89, author H.Muffler).
  • the circuits have a filter circuit for suppression of interference signals for each input and a comparator for defining the switching level, which relates the input signal to a reference voltage.
  • An optocoupler is used for each input to isolate the control level from the external environment. This measure is dependent on the component ago complex and uneconomical.
  • the invention has for its object to provide a circuit arrangement for electronic control systems, which causes a galvanic separation of the control level from the control periphery, the component requirement always being the same regardless of the number of physical inputs.
  • the circuit arrangement is designed as an input module which can be cascaded with one or more input modules, a communication module being required per cascade, regardless of the number of cascaded input modules, by the clock inputs, the reset inputs and the data outputs of the Input modules are connected to each other and are connected to the respective clock output, the reset output and the data input of the communication module and the cycle end output of the first input module with the cycle enable of the second Input module is connected and that the same procedure is followed for each additional input module, and that the end-of-cycle output of the last cascaded input module is connected to the end-of-cycle input of the communication module, the communication module transmitting the data stream from and the control signals for the input modules Opto-coupler transported to and from the microprocessor, and that the EM's contain a multiplexer, the task of which is to use the control signals to transmit the parallel input signals serially to the data output.
  • the sub-claims 2 to 5 characterize useful and advantageous embodiments of the invention. It is particularly expedient according to claim 2 that one or more comparison elements are available for each input, which provide one or more input information at the inputs of a multiplexer with reference to one or more reference levels.
  • a reset signal emanating from the microprocessor via an opto-coupler of the communication module causes control logic to start the information recognition of the multiplexer at a defined input input. It is also advantageous that the microprocessor generates an internal clock and places it on the clock input of the control logic via an optocoupler, and that the clock determines the course of the transmission cycle over time.
  • FIG. 1 shows a schematic representation of an input module and the communication module using the invention Circuit arrangement.
  • FIG. 2 shows the cascading of the first input module with a further input module for numerically expanding the inputs.
  • FIG. 3 shows the functional flow diagram of a transmission cycle using the circuit arrangement according to the invention.
  • the input module EM has eight inputs IN0 - IN7, each of which has digital input information. Comparative elements EV0 to EV7 and diagnostic elements DV0 to DV7 are assigned to each input. The output levels of the input and diagnostic elements are in parallel at the inputs 4 of the multiplexer 1.
  • the multiplexer is aligned at the beginning of the transmission cycle by the reset signal RES of the microprocessor 10, so that the first digital input information to be transmitted is defined.
  • the reset signal RES would set the pointer of the multiplexer to the output level of the input element EV0.
  • the IN0 input would therefore be queried first.
  • the pointer of the multiplexer 1 is cycled further with a clock generated by the microprocessor 10 and transmitted by the control logic 2 so that all 16 inputs 4 of the multiplexer 1 are sampled in succession.
  • the control logic 2 takes over synchronization function for the entire transmission cycle.
  • a serial data stream results at the output 11 of the multiplexer 1 and is supplied to a serial-parallel converter 3 via the galvanic isolating element - preferably an optocoupler. This converts the serial data stream back into, in this case, 16-bit-wide data word and makes this available to the microprocessor 10.
  • To The signal transmission of the last output signal DV7 ends the first transmission cycle and the control logic 2 sends the signal DCQ to the microprocessor.
  • the prerequisite for this is that no cascading of several input modules was intended. If this is the case, however, the DCQ signal of the EM input module is switched to the DCI input of the input module to be cascaded.
  • FIG. 2 shows the cascading of the first input module with a further input module for the numerical expansion of the inputs.
  • two input modules EM1 and EM2 are cascaded. Each input element has 8 inputs IN0-IN7 and IN8-IN15.
  • the multiplexer of the input module EM1 first queries the signal state of the input IN0. This happens because the signal DC1 from the input module EM1 is at low potential and EM1 is thus released.
  • the microprocessor With the falling edge of the clock CLK generated by the microprocessor 10, the microprocessor reads the bit offered to it via the data line DATA. This is followed by further clocking to input IN1 and reading in the corresponding bit.
  • FIG. 3 shows the functional flow diagram of a transmission cycle using the circuit arrangement according to the invention.
  • the information cycle is clarified once again using this functional flow diagram. Further explanations are unnecessary, since the functional flow diagram supplements the above description in a self-commenting manner.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

  • Die Erfindung beschreibt eine Schaltungsanordnung mit Schaltstufen zur Erfassung und Anpassung sowie Schaltmittel zur Bereitstellung elektrischer Eingangssignale, die der Steuerungsebene mit potentialfreiem Bezug zur Eingangsebene angeboten werden, indem die Eingangsinformationen und die Steuersignale der Informationsübertragung von und zu einem Mikroprozessor über optische Koppelelemente transportiert werden, wobei eine zahlenmäßige Erweiterung der Informationseingänge durch Aufrüstung der Schaltstufen und Schaltmittel erreicht wird.
  • Nach dem Stand der Technik werden Peripheriebaugruppen, sogenannte Eingangsinterfaces, zur Zuführung und Bereitstellung digitaler Eingangssignale von systemexternen Befehlsgeräten wie beispielsweise Schalter, Taster, Relais und Sensoren an elektronische Steuerungssysteme benutzt.
  • Die Schaltungsanordnungen sind auf einer Leiterplatte aufgebracht und bringen das Eingangssignal auf ein für die Steuerungslogik verwendbares Verarbeitungsniveau. In der Technischen Dokumentation von E.A.Storz GmbH + Co KG (Dokument. Vers. 1.0, Ausgabe 09.89, Verfasser H.Muffler) ist eine typische Schaltungsanordnung einer Ein-/Ausgabekarte veröffentlicht. Die Schaltungen weisen zur Unterdrückung von Störsignalen für jeden Eingang eine Filterschaltung und zur Definierung des Schaltpegels einen Komparator auf, der das Eingangssignal auf eine Referenzspannung bezieht. Zur Potentialtrennung der Steuerungsebene von der externen Umgebung wird pro Eingang ein Optokoppler eingesetzt. Diese Maßnahme ist vom Bauteilbedarf her aufwendig und unwirtschaftlich.
  • In der DE-Z-: Design &Elektronik, H. 14, 5.Juli, 1988, Seiten 68, 69 wird eine galvanisch trennenden Datenerfassung beschrieben. Es wird dabei eine Schaltungsanordnung beschrieben, die elektrische Eingangssignale erfasst und bereitstellt und an das Steuerungssystem anpasst. Eine Erweiterung der Grundschaltung um acht Eingänge, benötigt jeweils einen zusätzlichen Opto-Koppler. Die Anzahl der Schaltmittel wächst mit steigender Anzahl der zu verarbeitenden Eingangssignale.
  • Aus der DE-A 35 32 661 ist eine Schaltungsanordnung bekannt, bei der die Signalanpassungsschaltung mit einer kompletten Schaltung für einen Kanal aufgebaut ist. Um z.B. eine Anordnung mit n Kanälen realisieren zu können, muß die o.g. Schaltung n fach aufgebaut werden.
  • Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung für elektronische Steuerungssysteme zu schaffen, die eine galvanischen Trennung der Steuerungsebene von der Steuerungsperipherie bewirkt, wobei der Bauteilebedarf unabhängig von der Anzahl der physikalischen Eingänge immer der gleiche bleibt.
  • Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß die Schaltungsanordnung als Eingangsmodul ausgeführt ist, das mit einem oder mehreren Eingangsmoduln kaskadierbar ist wobei pro Kaskade, unabhängig von der Anzahl der kaskadierten Eingangsmoduln, ein Kommunikationsmodul erforderlich ist, indem die Takteingänge, die Rücksetzeingänge und die Datenausgänge der Eingangsmoduln jeweils miteinander verbunden sind und mit dem jeweiligen Taktausgang, dem Rücksetzausgang und dem Dateneingang des Kommunikationsmoduls verbunden sind und der Zyklus-Ende Ausgang des ersten Eingangsmoduls mit der Zyklusfreigabe des zweiten Eingangmoduls verbunden wird und daß bei jedem weiteren Eingangsmodul gleichermaßen verfahren wird, und daß der Zyklus-Ende-Ausgang des letzten kaskadierten Eingangsmoduls mit dem Zyklus-Ende-Eingang des Kommunikationsmoduls verbunden wird, wobei das Kommunikationsmodul den Datenstrom von und die Steuersignale für die Eingangsmoduln über Opto-Koppler zum und vom Mikroprozessor transportiert, und daß die EM's einen Multiplexer enthalten, dessen Aufgabe es ist, mit Hilfe der Steuersignale die parallelen Eingangssignale seriell auf den Datenausgang zu übertragen.
  • Die Unteransprüche 2 bis 5 kennzeichnen zweckmäßige und vorteilhafte Ausgestaltungen der Erfindung.
    Dabei ist es nach Anspruch 2 besonders zweckmäßig, daß ein oder mehrere Vergleichselemente für jeden Eingang zur Verfügung stehen, die mit Bezug auf ein oder mehrere Referenzpegel eine oder mehrere Eingangs informationen an den Eingängen eines Multiplexers bereitstellen. Nach Anspruch 3 veranlaßt ein vom Mikroprozessor ausgehendes Rücksetzsignal über ein Opto-Koppler des Kommunikationsmoduls eine Steuerlogik dazu, die Informationserkennung des Multiplexers an einem definierten Eingang der Eingänge zu starten. Von Vorteil ist es weiterhin, daß der Mikroprozessor einen internen Takt erzeugt und über ein Opto-Koppler auf den Takteingang der Steuerlogik legt, und daß der Takt den zeitlichen Verlauf des Übertragungszyklus bestimmt.
  • Nachfolgend wird die erfindungsgemäße Schaltungsanordnung anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.
  • Es zeigen
  • Fig.1 eine schematische Darstellung eines Eingangsmoduls und des Kommunikationsmoduls unter Verwendung der erfindungsgemäßen Schaltungsanordnung.
  • Fig.2 die Kaskadierung des ersten Eingangmoduls mit einem weiteren Eingangsmodul zur zahlenmäßigen Erweiterung der Eingänge.
  • Fig.3 das Funktionsablaufdiagramm eines Übertragungszyklus unter Verwendung der erfindungsgemäßen Schaltungsanordnung.
  • Die Fig.1 zeigt eine schematische Darstellung eines Eingangsmoduls und des Kommunikationsmoduls unter Verwendung der erfindungsgemäßen Schaltungsanordnung. In diesem Beispiel weist das Eingangsmodul EM acht Eingänge IN0 - IN7 auf, an denen je eine digitale Eingangsinformation ansteht. Jedem Eingang sind Vergleichselemente EV0 bis EV7 und Diagnoseelemente DV0 bis DV7 zugeordnet. Die Ausgangspegel der Eingangs- und Diagnoseelemente liegen parallel an den Eingängen 4 des Multiplexers 1. Der Multiplexers wird zu Beginn des Übertragungszyklus durch das Rücksetzsignal RES des Mikroprozessor 10 ausgerichtet, so das die erste zu übertragene digitale Eingangsinformation definiert wird. In diesem Beispiel würde das Rücksetzsignal RES den Zeiger des Multiplexers auf den Ausgangspegel des Eingangselementes EV0 setzen. Somit würde zuerst der Eingang IN0 abgefragt. Mit einem von dem Mikroprozessor 10 erzeugten und von der Steuerlogik 2 übermittelten Takt wird der Zeiger des Multiplexers 1 zyklisch weitergetaktet so daß nacheinander alle 16 Eingänge 4 des Multiplexers 1 abgetastet werden. Die Steuerlogik 2 übernimmt Synchronisationsfunktion für den gesamten Übertragungszyklus. Am Ausgang 11 des Multiplexers 1 ergibt sich ein serieller Datenstrom, der über das galvanische Trennelement - vorzugsweise ein Optokoppler - einem Seriell-Parallel-Wandler 3 zugeführt wird. Dieser wandelt den seriellen Datenstrom wieder in ein, in diesem Fall, 16-bit-breites Datenwort und stellt dies dem Mikroprozessor 10 zur Verfügung. Nach der Signalübertragung des letzten Ausgangssignals DV7 endet der erste Übertragungszyklus und die Steuerlogik 2 sendet das Signal DCQ zum Mikroprozessor. Der sendet das Rücksetzsignal RES, wodurch der Zeiger des Multiplexers wieder auf das Ausgangssignal von EV0 ausgerichtet wird. Voraussetzung hierfür ist, daß keine Kaskadierung mehrerer Eingangsmodule vorgesehen war. Ist dies aber der Fall, wird das Signal DCQ des Eingangsmoduls EM auf den Eingang DCI des zu kaskadierenden Eingangsmoduls geschaltet.
  • Die Fig.2 zeigt die Kaskadierung des ersten Eingangmoduls mit einem weiteren Eingangsmodul zur zahlenmäßigen Erweiterung der Eingänge. In dieser beispielhaften Anordnung sind zwei Eingangsmodule EM1 und EM2 kaskadiert. Jedes Eingangselement weist 8 Eingänge IN0-IN7 bzw. IN8-IN15 auf. Nachdem nun der Mikroprozessor 10 das Rücksetzsignal RES gesendet hat fragt der Multiplexer des Eingangsmoduls EM1 zunächst den Signalzustand des Einganges IN0 ab. Dies geschieht, weil das Signal DC1 von dem Eingangsmodul EM1 auf Low-Potential liegt und EM1 damit freigegeben wird. Mit der abfallenden Flanke des vom Mikroprozessor 10 erzeugten Taktes CLK liest der Mikroprozessor das ihm über die Datenleitung DATA angebotene Bit. Danach erfolgt die Weitertaktung auf den Eingang IN1 und das Einlesen des entsprechenden Bits. Dies wiederholt sich solange, bis das letzte Bit, nämlich von Eingang IN7, des Eingangsmoduls EM1 gelesen wurde. Mittels des Signals DCQ1 wird das Eingangsmodul freigegeben. Der Multiplexer von Eingangsmodul EM2 wurde genau wie EM1 mit dem Rücksetzsignal RES auf seinen ersten Eingang gesetzt. Der weitere Taktablauf setzt die Abfrage der Eingänge IN8-IN15 fort. Nach der letzten Bitabfrage von Eingang IN15 meldet DCQ2 das Ende des Übertragungszykluses. Dem Mikroprozessor 10 liegt nun ein komplettes Datenwort vor, das ihm mittels des Seriell-Parallel-Wandlers aus dem Kommunikationszyklus übergeben wurde. Mit dem nächsten Takt von CLK wird das Rücksetzsignal RES gesendet und das Eingangsmodul EM1 aktiviert und ein neuer Übertragungszyklus kann beginnen. Durch die Erfindung wird der Verbindungsaufbau und der Bauteilebedarf, wie aus Fig.1 und Fig.2 zu ersehen ist, wesentlich optimiert.
  • Die Fig.3 zeigt das Funktionsablaufdiagramm eines Übertragungszyklus unter Verwendung der erfindungsgemäßen Schaltungsanordnung. Anhand dieses Funktionsablaufdiagramms wird der Informationszyklus noch einmal verdeutlicht. Weitere Erläuterungen erübrigen sich dabei, da das Funktionsablaufdiagramm selbstkommentierend die vorgenannte Beschreibung ergänzt.

Claims (5)

  1. Schaltungsanordnung zur Verbindung einer (Signal)-Eingangsebene mit einer Steuerungsebene in elektronischen Steuerungssystemen mit Schaltstufen zur Erfassung und Anpassung sowie Schaltmittel zur Bereitstellung elektrischer Eingangssignale, die der Steuerungsebene mit potentialfreiem Bezug zur Eingangsebene angeboten werden, indem die Eingangssignale und die Steuersignale der Informationsübertragung von und zu einem Mikroprozessor über optische Koppelelemente transportiert werden, wobei eine zahlenmäßige Erweiterung der Informationseingänge durch zusätzliche Schaltstufen und Schaltmitteln erreicht wird, dadurch gekennzeichnet, daß die Schaltungsanordnung als Eingangsmodul (EM) ausgeführt ist, das mit einem oder mehreren Eingangsmoduln kaskadierbar ist wobei pro Kaskade, unabhängig von der Anzahl der kaskadierten Eingangsmoduln (EM1-EMn), ein Kommunikationsmodul (KM) erforderlich ist, indem die Takteingänge (CLK1, CLK2), die Rücksetzeingänge (RES1, RES2) und die Datenausgänge (DATA1, DATA2) der Eingangsmoduln (EM1, EM2) jeweils miteinander verbunden sind und mit dem jeweiligen Taktausgang (CLKA), dem Rücksetzausgang (RESA) und dem Dateneingang (DATAI) des Kommunikationsmoduls verbunden sind und der Zyklus-Ende Ausgang (DCQ1) des ersten Eingangsmoduls mit der Zyklusfreigabe (DCI2) des zweiten Eingangmoduls verbunden wird und daß bei jedem weiteren Eingangsmodul gleichermaßen verfahren wird, und daß der Zyklus-Ende-Ausgang (DCQ2) des letzten kaskadierten Eingangsmoduls mit dem Zyklus-Ende-Eingang (DCQI) des Kommunikationsmoduls (KM)verbunden wird, wobei das Kommunikationsmodul (KM) den Datenstrom (DATA) von und die Steuersignale für die Eingangsmoduln (DCQ, RES, CLK) über Opto-Koppler (OK1, OK2, OK3, OK4) zum und vom Mikroprozessor transportiert, und daß die Eingangsmoduln einen Multiplexer enthalten, dessen Aufgabe es ist, mit Hilfe der Steuersignale die parallelen Eingangssignale seriell auf den Datenausgang (DATA1, DATA2) zu übertragen.
  2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein oder mehrere Vergleichselemente (EV0 - EV7, DV0 - DV7) für jeden Eingang (IN 1 - IN 7) zur Verfügung stehen, die mit Bezug auf ein oder mehrere Referenzpegel (REF 1, REF 2) eine oder mehrere Eingangsinformationen an den Eingängen (4) eines Multiplexers (1) bereitstellen.
  3. Schaltungsanordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß ein vom Mikroprozessor (10) ausgehendes Rücksetzsignal (RES) über den Opto-Koppler (OK3) des Kommunikationsmoduls (KM) eine Steuerlogik (2) veranlaßt, die Informationserkennung des Multiplexers (1) an einem definierten Eingang der Eingänge (4) zu starten.
  4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Mikroprozessor (10) einen internen Takt erzeugt und über den Opto-Koppler (OK4) auf den Takteingang (CLK) der Steuerlogik (2) legt, und daß der Takt den zeitlichen Verlauf des Übertragungszyklus (Fig.3) bestimmt.
  5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Ende eines Übertragungszyklusses (Fig.3) durch ein von der Steuerlogik (2) übermitteltes Zyklus-Ende-Signal (DCQ) dem Mikroprozessor über den Opto-Koppler (OK2) zugeführt wird.
EP91117973A 1990-10-29 1991-10-22 Schaltungsanordnung für elektronische Steuerungssysteme mit Schaltstufen zur Erfassung und Anpassung sowie Schaltmittel zur Bereitstellung elektrischer Eingangssignale Expired - Lifetime EP0483642B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4034373A DE4034373C1 (de) 1990-10-29 1990-10-29
DE4034373 1990-10-29

Publications (2)

Publication Number Publication Date
EP0483642A1 EP0483642A1 (de) 1992-05-06
EP0483642B1 true EP0483642B1 (de) 1996-03-13

Family

ID=6417262

Family Applications (1)

Application Number Title Priority Date Filing Date
EP91117973A Expired - Lifetime EP0483642B1 (de) 1990-10-29 1991-10-22 Schaltungsanordnung für elektronische Steuerungssysteme mit Schaltstufen zur Erfassung und Anpassung sowie Schaltmittel zur Bereitstellung elektrischer Eingangssignale

Country Status (3)

Country Link
EP (1) EP0483642B1 (de)
AT (1) ATE135484T1 (de)
DE (1) DE4034373C1 (de)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3532661A1 (de) * 1985-09-13 1987-03-26 Wilfried Saenger & Co Ing Buer Signalanpassungsschaltung
DD264532A1 (de) * 1987-10-19 1989-02-01 Senftenberg Braunkohle Schaltungsanordnung zur zyklischen messstellenumschaltung fuer analogeingabemodule
DE3905735A1 (de) * 1989-02-24 1990-08-30 Pierburg Gmbh Verfahren zum auswerten eines eingangssignals

Also Published As

Publication number Publication date
EP0483642A1 (de) 1992-05-06
DE4034373C1 (de) 1992-05-27
ATE135484T1 (de) 1996-03-15

Similar Documents

Publication Publication Date Title
EP1371045B1 (de) Vorrichtung zur datenübertragung zwischen fahrzeugsensoren und einem prozessor eines steuergeräts
EP0114268B1 (de) Schaltkreis-Baustein
DE102012201711A1 (de) Empfangsanordnung für ein Steuergerät in einem Fahrzeug und Verfahren zum Erzeugen eines Synchronisationspulses
EP0483642B1 (de) Schaltungsanordnung für elektronische Steuerungssysteme mit Schaltstufen zur Erfassung und Anpassung sowie Schaltmittel zur Bereitstellung elektrischer Eingangssignale
EP1038357A2 (de) A/d-wandler
DE19947501C5 (de) Aktuator-Sensor-Interface-Slave
EP0977406B1 (de) Schaltungsanordnung zum galvanisch getrennten Übertragen von Digitalsignalen
EP0977126A2 (de) Schnittstelle für I2C-Bus
DE3545293A1 (de) Schaltungsanordnung zur seriellen datenuebertragung
EP0384528B1 (de) Schaltungsanordnung mit zwei parallelen Zweigen zur Übertragung eines Binärsignales
DE2927594A1 (de) Uebertragungssystem zur digitalen steuerung von geraeten
DE102018210061A1 (de) I3C-Slave-Schnittstelle, integrierte Schaltung mit einer I3C-Slave-Schnittstelle und Verfahren zum Betreiben einer I3C-Slave-Schnittstelle
EP1783885A2 (de) Treiberschaltungsanordnung zur Ansteuerung von leistungselektronischen Schaltungen
EP0530472A1 (de) Multiplexsystem
EP0093899B1 (de) Anordnung zur Anpassung einer Prüfeinrichtung an einen Prüfling
EP0459005B1 (de) Verfahren und Anordnung zum Übermitteln von Betriebszustandsinformationen zwischen zentralen und dezentralen Einrichtungen eines Kommunikationssystems
DE3315683C1 (de) Schaltungsanordnung zum Abfragen einer Matrix aus Tastenkontakten
EP3586422B1 (de) Zweispannungsbatterie
EP4344098A1 (de) Signalübertragungssystem zur übertragung einer hauptprozessvariablen und weiteren daten zwischen einem feldgerät und einer übergeordneten einheit sowie ein entsprechendes verfahren
DE19629699C1 (de) Verfahren zur Übertragung von Daten, Schnittstelle zum Aussenden von Daten und Schnittstelle zum Empfang von Daten
DE3311284C2 (de)
DE102008040634B4 (de) Schaltkreis für einen Empfang von Sensordaten
WO1993013474A1 (de) Datenerfassungsschaltkreis mit einer zentralen rechnereinheit und einem analog/digital-wandler
EP0267468A2 (de) Verfahren und Schaltungsanordnung zur Informationsübertragung zwischen einer zentralen Steuereinrichtung und peripheren Funktionseinheiten
DE19927579A1 (de) Bussystem zur Übertragung von Daten zwischen einer Mehrzahl von Teilnehmerstationen sowie Verfahren zu dessen Betrieb

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT CH ES FR GB IT LI NL

17P Request for examination filed

Effective date: 19920508

17Q First examination report despatched

Effective date: 19941201

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT CH ES FR GB IT LI NL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 19960313

Ref country code: ES

Free format text: THE PATENT HAS BEEN ANNULLED BY A DECISION OF A NATIONAL AUTHORITY

Effective date: 19960313

REF Corresponds to:

Ref document number: 135484

Country of ref document: AT

Date of ref document: 19960315

Kind code of ref document: T

ITF It: translation for a ep patent filed

Owner name: MODIANO & ASSOCIATI S.R.L.

ET Fr: translation filed
GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19960613

NLV1 Nl: lapsed or annulled due to failure to fulfill the requirements of art. 29p and 29m of the patents act
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20001017

Year of fee payment: 10

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 20010917

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: AT

Payment date: 20010925

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20011011

Year of fee payment: 11

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20011022

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20011022

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20021022

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20021031

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20021031

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20030630

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20051022

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

Ref country code: CH

Ref legal event code: NV

Representative=s name: E. BLUM & CO. PATENTANWAELTE

Ref country code: CH

Ref legal event code: EP