EP0200795B1 - Schaltung zum Erzeugen eines ein Messsignal darstellenden Videosignals - Google Patents

Schaltung zum Erzeugen eines ein Messsignal darstellenden Videosignals Download PDF

Info

Publication number
EP0200795B1
EP0200795B1 EP85105223A EP85105223A EP0200795B1 EP 0200795 B1 EP0200795 B1 EP 0200795B1 EP 85105223 A EP85105223 A EP 85105223A EP 85105223 A EP85105223 A EP 85105223A EP 0200795 B1 EP0200795 B1 EP 0200795B1
Authority
EP
European Patent Office
Prior art keywords
signal
circuit
video
vertical
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
EP85105223A
Other languages
English (en)
French (fr)
Other versions
EP0200795A1 (de
Inventor
Werner Liebel
Peter Antesberger
Peter Einberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GLONNER ELECTRONIC GmbH
Original Assignee
GLONNER ELECTRONIC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GLONNER ELECTRONIC GmbH filed Critical GLONNER ELECTRONIC GmbH
Priority to DE8585105223T priority Critical patent/DE3565020D1/de
Priority to EP85105223A priority patent/EP0200795B1/de
Priority to US06/855,179 priority patent/US4700227A/en
Priority to JP61093522A priority patent/JPS61253472A/ja
Priority to CA000507905A priority patent/CA1248649A/en
Publication of EP0200795A1 publication Critical patent/EP0200795A1/de
Application granted granted Critical
Publication of EP0200795B1 publication Critical patent/EP0200795B1/de
Expired legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • G09G1/162Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster for displaying digital inputs as analog magnitudes, e.g. curves, bar graphs, coordinate axes, singly or in combination with alpha-numeric characters

Definitions

  • the present invention relates to a circuit for generating a video signal representing a measurement signal according to the preamble of claim 1.
  • US-A-3 686 862 already shows a circuit for generating a video signal representing a measurement signal for driving a screen display device with a video memory circuit with random access, in which at an address which corresponds to the x-deflection of the write beam of the cathode ray picture tube, individual , discrete y values are stored.
  • the known circuit also has a horizontal address control circuit which reads out this video memory in synchronization with the horizontal deflection of the cathode ray.
  • the known video signal generating circuit includes a circuit for generating a digital vertical signal representing the current vertical position of the video signal to be generated.
  • a digital interpolation circuit is connected to the output of the video memory circuit and generates an intermediate value from the y-deflection values stored under two adjacent addresses corresponding to two adjacent x-deflections of the cathode beam by interpolation, which is assigned to an x-intermediate value.
  • This y-digital data obtained by interpolation is fed together with the y-data read out from the video memory circuit to the digital comparator circuit, which compares this data in accordance with the output digital signals of the vertical signal circuit. If the digital signal generated by the vertical signal circuit, which usually has the form of a data word, matches the y data value read out from the video memory circuit or the y intermediate data value obtained from the interpolation circuit, a video signal is switched on and off.
  • the video signal generated by means of such a circuit shows a step-shaped measurement signal, the step size of which depends on the number of interpolated intermediate values that are calculated by the interpolation circuit.
  • a large number of intermediate values generated by the interpolation circuit would be necessary for a strong increase in the resolution.
  • the achievable resolution is set relatively narrow limits, so that in practical applications only the generation of one intermediate point is possible .
  • US-A-4 068 310 also shows a circuit for generating a video signal representing a measurement signal, which operates with a video memory circuit with random access.
  • This known circuit also has a horizontal address control circuit, a vertical signal circuit for generating a vertical signal data representing the current vertical position of the video signal to be generated and a digital comparator with which the video signal is switched on and off.
  • a further comparator circuit is used to determine whether the distance between two successive y data values read from the video memory circuit is more than one image line apart. If this is the case, a data value lying between the two y values is generated in that with a delay which corresponds to half the sampling time between two successive x values of the image signal, the control of the Video signal is made.
  • this known circuit for generating a video signal representing a measurement signal only a staircase curve can be generated which roughly approximates the measurement signal to be displayed.
  • the present invention is based on the object of developing a circuit of the type mentioned in the preamble of claim 1 in such a way that an improved display of a measurement signal is possible with it.
  • the measurement signal present at the output of the video D / A converter is smoothed by the generation of each video image line, which results from the assignment of individual measurement signal points to the image grid before it is digitized to have.
  • the measurement signal is determined in the grid of the screen subdivision, i.e. the measurement signal e.g. assigned either to a certain left or a certain right screen point that comes closest to the optimal measurement signal display, but in contrast to such an assignment now generates a comparison signal at any point between two pixels within a line.
  • the improvement in the video measurement signal display achieved by the circuit according to the invention is particularly clear in the following example:
  • a measurement signal is to be displayed which contains an edge which is approximately vertical, that is to say, for example, has an incline of 10 screen lines in the vertical direction with a horizontal extension of only two screen points.
  • Such a steep flank could only be represented by means of the known circuit in such a way that the signal appears as a staircase consisting of two vertical lines, each with a length of five lines and a horizontal offset from one screen point.
  • the circuit according to the invention makes a screen display appear, in which, according to this example, the successive measurement signal points of successive screen lines only have an offset of one tenth of a screen point. Such a representation is perceived as a stepless, slightly inclined line.
  • the circuit according to the invention thus enables a clear signal for continuous, continuous signals improved quality of the screen display of the measurement signal.
  • a further increase in the quality of the screen display of measurement signals is achieved in that the comparison signal generated by the comparison circuit assumes a maximum value if the vertical signal matches the output signal of the video D / A converter, and that the comparison signal increases with the difference between the vertical signal and the output signal decreases steadily, and if the difference exceeds a limit value, it assumes the value which represents the absence of the point of the measurement signal in the currently generated line of the video signal.
  • the latter value is the white level for a black representation of a measurement signal on a white background, and the black level of the video signal for a white representation of the measurement signal against a black background.
  • the cut-off frequency of the low-pass filter circuit is preferably between one third and one tenth of the line frequency multiplied by the number of pixels per line, since in this case the shape of the measurement signal shown is improved practically without restriction of the measurement signal frequency range that can be represented. In other words, there is no need to present measurement signals whose period duration is shorter than, for example, three pixels, since such signals can no longer be represented as vibrations due to the grid being too coarse.
  • the cut-off frequency of the low-pass filter circuit is preferably set in the range between 1 and 10 MHz.
  • Easier to record short-term events e.g. Short pulses are achieved in that a comparison signal broadening circuit following an increase in the comparison signal with its output signal and a drop in the comparison signal only corresponding to a predetermined time constant with its output signal is connected to the output side of the comparison circuit.
  • a comparison signal broadening circuit following an increase in the comparison signal with its output signal and a drop in the comparison signal only corresponding to a predetermined time constant with its output signal is connected to the output side of the comparison circuit.
  • Such a detection of short-term events can be helpful, in particular in the medical field for displaying signals derived from a patient by means of transducers.
  • a processing of the measurement signal that is independent of the processing of the video signal is achieved in that a buffer circuit for measurement signal data formed from the measurement signal is connected to a data input of the video memory circuit, and in that the memory content of the buffer circuit is generated in the video memory after the generation of a video signal representing a field is storable.
  • This structure enables measurement signal data management, which can be largely decoupled from the video clock.
  • a synchronization of the periodic readout of the video signal memory with the video clock is achieved in that the horizontal address control circuit has a pixel clock generator which, in synchronism with the horizontal synchronization signal, generates a pulse signal with a line frequency multiplied by the number of pixels per line, the horizontal address control circuit generating the current address of a memory cell to be read out of the video memory circuit generating first counter, which is connected to this pixel clock generator, and the count value of which can be varied upon generation of each line starting from a start address as a function of the pulse signal of the pixel clock generator.
  • the start address of the first counter remains constant for at least one field.
  • the measurement signal is preferably reproduced in a representation moving quasi-continuously to the left edge of the screen.
  • the buffer circuit has a microcomputer which changes the current start address of the first counter by a predetermined start address difference compared to the start address of the first counter when generating the previous field before generating a video signal representing a field.
  • the second counter of the horizontal address control circuit which is also connected to the pixel clock generator and which, after the counter beginning with a second starting address, has a number of pulses of the pixel clock generator corresponding to the number of pixels of a picture line of a desired length, effects software adjustment of the respectively displayed screen line length generated.
  • This overflow signal preferably causes a logic circuit to be reset in synchronization with the pulses from the pixel clock generator, which logic circuit is set when the horizontal synchronization signal occurs, again preferably in synchronization with the pulses from the pixel clock generator.
  • the logic circuit controls the loading of the first and second counters with the first and second start addresses of the counters during their reset state.
  • a vertical signal of particularly high accuracy in relation to the number of lines is generated by the scarf device for generating the vertical signal, if it has a third counter, which counts the pulses of the horizontal synchronization signal and is reset by the vertical synchronization signal, the third counter driving a programmable read-only memory, the output of which is connected to the vertical D / A converter.
  • This configuration of the circuit for generating the vertical signal not only has the advantage of a high temporal and amplitude-related accuracy of the vertical signal, but also enables the time characteristic of the vertical signal to be easily adapted by suitable programming of the read-only memory.
  • the read-only memory is preferably programmed such that the circuit for generating the vertical signal outputs a sawtooth-shaped vertical signal with increasing count values of the third counter, which has a number of sawtooth-shaped ramps corresponding to the number of measurement signals that can be simultaneously displayed.
  • a specific line area of the screen is preferably assigned to each measurement signal to be displayed, to which a count value area of the third counter corresponds.
  • the output signal of the programmable read-only memory and thus the output signal of the downstream vertical D / A converter run through a quasi-continuous ramp. With such a vertical signal control, a plurality of measurement signals can be displayed.
  • a measuring transducer 1 generates a measuring signal which is fed to an analog-digital converter 2 (A / D converter 2).
  • the digital representation of the measurement signal is present on a data input bus of a microcomputer 3.
  • the microcomputer 3 periodically samples the digitized measurement signal and stores the measurement signal values in a read-write memory (RAM) 4.
  • a data output bus of the microcomputer 3 is connected to a data input of a video RAM 5.
  • Both the microcomputer 3 and the video RAM 5 are connected to a horizontal control or horizontal address control circuit 6, which controls the timing of the operation of the microcomputer 3 and the video RAM 5.
  • the data output signal of the video RAM 5 is fed to a digital-to-analog converter (D / A converter) 8, which has a hold circuit.
  • D / A converter digital-to-analog converter
  • the D / A converter 8 is connected to the input of a low-pass filter circuit 9, the output signal of which is fed to a first input of a differential amplifier 11.
  • a vertical controller 7 is connected to the video RAM 5 in order to control a desired memory area which is assigned to a measurement signal channel of a plurality of measurement signal channels.
  • the vertical controller 7, which is also referred to below as a circuit for generating a vertical signal is connected to a digital-to-analog converter (D / A converter) 10, which in turn is connected on the output side to a second input of the differential amplifier 11.
  • the differential amplifier 11 is connected to an intensity control circuit 12.
  • the intensity control circuit is a circuit with the transmission characteristic sketched in Fig. 1, i.e. generates a maximum output signal at a zero value of the input signal, the output signal steadily decreasing with increasing absolute value of the input signal, to the value on the output side above a positive or negative limit value for the input signal To assume zero.
  • the output signal of the intensity control circuit is for controlling a subsequent video signal modulator 13, which, for a black level and a white level schwar U U i WE is supplied ss.
  • the resulting output signal of the video signal modulator 13 is combined with a horizontal synchronization signal from a horizontal synchronization signal circuit 14 and with a vertical synchronization signal from a vertical synchronization signal circuit 15.
  • the signal resulting at the summation point is a complete video signal, which is used to control a subsequent video playback device 16.
  • FIG. 2 Reference numerals in FIG. 2, which correspond to those according to FIG. 1, denote the same or similar parts.
  • the reference symbol 17 and the reference symbol 17 ' denote two parallel data output buses of the video RAM 5 (not shown in FIG. 2), which in the preferred exemplary embodiment shown in FIG. 2 is designed as a dual-port video RAM 5.
  • Each data output bus of the dual-port video RAM 5 is connected to completely identical circuits described in more detail below. It can be seen in FIG. 2 that the upper right circuit part and the middle right circuit part are constructed completely identically. A one-off description of the upper right-hand circuit part is therefore sufficient, which also applies analogously to the middle right-hand circuit part, the elements of which are identified by the same, but apostrophic reference numerals.
  • the data output bus 17 is connected to a hold circuit 18, which has a clock input 19, which is connected to a pixel clock generator 100, which will be described in more detail below with reference to FIG. 3, and which generates the pixel clock signal PLC.
  • a digital-to-analog converter 8 is connected to the holding circuit 18 and generates an impressed current at its output 6 which corresponds to the data word present on the input side.
  • the output 6 of the D / A converter 8 is connected to the filter circuit 9, designated as a whole by the reference number 9, which dampens the harmonics of the output current of the D / A converter 8.
  • the D / A converter 8 has a predetermined internal resistance, which forms the termination of the filter circuit at its output 6.
  • a third counter 50 has an input 10 to which the horizontal synchronization signal is present and a reset input 11 to which the vertical synchronization signal is present.
  • the third counter 50 is used to determine the number of horizontal synchronization pulses that have occurred since the last vertical synchronization pulse.
  • the counter content of the third counter 50 corresponds to the number of the line of the screen of the video playback device 16 described by a currently generated video signal.
  • the third counter 50 is connected via an address bus 20 to a read-only memory circuit 51, which is referred to below as the vertical PROM 51 becomes.
  • the vertical PROM is programmed in such a way that with continuously increasing input addresses it generates a data output word that corresponds to a sawtooth curve with several quasi-continuous ramps.
  • a ramp of the output signal of the vertical PROM 51 is used to generate a comparison signal for one of a plurality of measurement signals, which are stored in the corresponding channel (here the upper channel) of the dual-port video RAM 5.
  • the vertical control 7 is connected to the video RAM 5.
  • the connection between the vertical control 7 and the video RAM 5 serves to address the measurement signal channel to be read in each case.
  • the vertical addressing of the video RAM is carried out in the exemplary embodiment shown in FIG. 2 by the channel addressing PROM 21, which is likewise connected to the address bus 20 on the input side.
  • the output side of the vertical PROM 51 is connected to the vertical D / A converter 10, which has the same structure as the video D / A converter 8.
  • the vertical D / A converter 10 also has an analog output with an impressed current source and a predetermined internal resistance, which closes the low-pass filter circuit 9 to the analog current output side of the vertical D / A converter 10.
  • the video D / A converter 8 works with its impressed output current via the low-pass filter circuit 9 against the internal resistance of the vertical D / A converter 10, which in turn with its impressed output current via the low-pass filter circuit 9 works against the internal resistance of the video D / A A-Wandiers 8 works.
  • a differential voltage signal is thus present at the node designated by reference numeral 22, which results from the current output signal of the low-pass filter circuit 9 against the internal resistance of the converter 10 and from the output current of the converter 10 against the internal resistance of the converter 8.
  • the differential signal is amplified in terms of voltage via a differential amplifier circuit 11 and applied to the input of an amplifier 23.
  • the amplifier 23 Depending on the polarity of the input signal, the amplifier 23 generates at one of its two outputs 6, 8 an output signal for controlling downstream amplification transistors 24, 25.
  • the transistors 24, 25 are connected to a positive supply voltage on the collector side and are connected to an electrode of a capacitor 26 on the emitter side. Each capacitor electrode is connected to a negative potential via a discharge resistor 27, 28.
  • the charge of the more negative electrode of the capacitor 26 determines the potential of the output node 31 via diodes 29, 30 connected to the electrodes of the capacitor 26 and an output node 31.
  • the capacitor-resistance circuit 26 to 30 forms, together with the transistors 24, 25, a circuit which is able to quickly follow a rapid rise in the input signal of the amplifier 23 on the input side, the absolute value of the output signal only having an RC time constant after the input signal has ceased to exist decreases, which is determined by the value of the capacitor 26 and the resistor 27, 28.
  • This circuit thus causes a desirable broadening of short input signal pulses in order to make them visible on a screen image.
  • the degree of amplification and the transmission property of the entire intensity control circuit 12 can be influenced by suitable switching of the field effect transistors 32 to 34.
  • the transmission characteristic of the overall circuit between node 22 and output node 31 is such that an input signal of zero level at node 22 leads to a maximum absolute value of the output signal, an increasing absolute value of the output voltage at node 22 reducing the absolute value of the output signal. If the differential voltage at point 22 exceeds a predetermined limit value, the absolute value of the output signal is zero.
  • This transmission property is indicated schematically in FIG. 1 at reference number 12.
  • the potential at the output node 31 controls a field effect transistor 13, which is connected to the output node and serves as a video signal modulator 13.
  • the upper field effect transistor 13 operating as a video signal modulator or the corresponding lower field effect transistor 13' is driven.
  • These field effect transistors 13, 13 ' are each at a common node and at a black potential.
  • the common node 35 is connected to a resistor 37 Output 36 of a white potential generating circuit 38 in connection.
  • the signal at the output 39 with black level corresponds to a point of the measurement signal appearing black within the currently written line of the video signal.
  • the circuits generally provided with the reference numerals 41 to 43 serve for the optional additional generation of a line, a grid or a time clock. These additional circuits 41 to 43 are controlled by an additional PROM 44, which is also connected to the address bus 20.
  • FIG. 2 shows the entire circuit following the video RAM 5 for generating a video signal representing a measurement signal, but the address control circuit of the video RAM 5, which is also not shown, is not shown.
  • reference numeral 100 generally designates a pixel clock generator.
  • the pixel clock generator 100 has a horizontal synchronization input 110, to which the horizontal synchronization signal is fed.
  • a flip-flop 112 is connected to this input via a negating gate circuit 111, to the output of which a further negating gate 113 and a time constant circuit 114 to 117 are connected.
  • the time constant circuit has two capacitors 114, 115 and two resistors 116, 117.
  • the pixel clock signal is taken from the output of this network negated again by the gate 118 at the node 119.
  • This pixel clock signal is fed to the first counter, which consists of counter modules 101 to 103, a second counter, which consists of counter modules 104 to 106, and a D flip-flop 107.
  • the first counter 101 to 103 delivers the address signals for the video RAM 5 at its outputs MA 0 to MA 9.
  • the second counter 104 to 106 serves to generate an overflow signal which is fed to the D input of the flip-flop 107 as soon as the number of pixel clock pulses determined by him corresponds to a desired video line length.
  • Both counters 101 to 103; 104 to 106 are connected to start address memory circuits 120, 121, which are also formed by corresponding parts of the memory element 120 ', 121'.
  • the start address memory shadings 120, 121 are connected via a start address bus 122 to the microcomputer 3 (see FIG. 1), which loads them with start addresses for the first and for the second counter, with appropriate control of their inputs CSV 0, CSV 1.
  • the start address memory circuit 120 is loaded with a value which has such a difference compared to the overflow value of the second counter 104 to 106 that the difference determines the number of pixel clock pulses which form a line of a desired length.
  • the start address for the first counter 101 to 103 stored in the first start address memory 121 represents the start address for reading out the video RAM 5 for a specific field. By incrementing this start address, the start address at which the readout of the video RAM 5 begins is also incremented so that the measurement signal is shifted on the screen with each field. The incrementing of the first start address thus generates a desirably running measurement signal on the screen.
  • the first flip-flop When the second counter, which indicates that the line length has been reached, and when a pixel clock supplied to the clock input of the first flip-flop 107 occurs, the first flip-flop is set. Its negated output is connected to the reset input of the second flip-flop 108, which is hereby set to “low”. This state of the second flip-flop 108 continues until a line synchronization signal or horizontal synchronization signal fed to it at its clock input is fed from the input 110.
  • the signal appearing at the output 123 of the flip-flop 108 can be referred to as a horizontal window which is opened at the beginning of each line and is closed when the second counter overflows, that is to say at the end of the line.
  • charging inputs 9, which are connected to the second flip-flop 108 at its output 123 are activated.
  • the circuit according to the invention not only can the image display quality for a measurement signal in a video system with the basic structure shown in FIG. 1 be improved, but it is also possible to use the circuit according to the invention in a system in which a measurement signal of some kind is stored on a storage medium , such as a magnetic tape memory, for example, is temporarily stored in pulse-code-modulated form and, if necessary, is transferred to the video memory circuit, which in turn is followed by a circuit that essentially follows the structure of the circuit of the exemplary embodiment according to FIG. 1 has.
  • a storage medium such as a magnetic tape memory
  • the measurement signal can be recorded in a pulse-code-modulated form on a video tape using a video recorder and at the reproduction can be converted into a binary digital signal, which is applied to the data input bus of the microcomputer 3.
  • the low-pass circuit which follows the video D / A converter does not have to have the configuration shown in FIG. 1, but can already be formed in that the output of the D / A converter itself has a frequency-limiting effect.
  • the inventive low pass structure can be by any means reali - be Siert, which leads to a cut-off frequency is in the order of magnitude of the pixel clock frequency to one-tenth of the pixel clock frequency.
  • the comparison circuit 11, 12 can also be designed as a digitally operating window comparator.
  • the system according to the invention is preferably used in the field of medical electronics. However, the system can be used wherever signals with a substantially continuous course are either to be displayed on a video display device or to be stored in the form of a video signal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Studio Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Schaltung zum Erzeugen eines ein Messsignal darstellenden Videosignals nach dem Oberbegriff des Anspruchs 1.
  • Die US-A-3 686 862 zeigt bereits eine Schaltung zum Erzeugen eines ein Messsignal darstellenden Videosignals zur Ansteuerung eines Bildschirmanzeigegerätes mit einer Videospeicherschaltung mit wahlfreiem Zugriff, in der unter einer Adresse, die der x-Ablenkung des Schreibstrahls der Kathodenstrahl-Bildröhre entspricht, einzelne, diskrete y-Werte abgespeichert sind. Die bekannte Schaltung hat ferner eine Horizontaladresssteuerschaltung, die ein Auslesen dieses Videospeichers in Synchronisation mit der Horizontalablenkung des Kathodenstrahls vornimmt. Ferner beinhaltet die bekannte Videosignalerzeugungsschaltung eine Schaltung zum Erzeugen eines die momentane vertikale Lage des zu erzeugenden Videosignals darstellenden, digitalen Vertikalsignals. Am Ausgang der Videospeicherschaltung ist eine digitale Interpolationsschaltung angeschlossen, die aus den unter zwei benachbarten Adressen entsprechend zweier benachbarter x-Ablenkungen des Kathodenstrahls abgespeicherten y-Ablenkungswerten durch Interpolation einen Zwischenwert erzeugt, der einem x-Zwischenwert zugeordnet wird. Diese durch Interpolation gewonnenen y-Digitaldaten werden zusammen mit den aus der Videospeicherschaltung ausgelesenen y-Daten der Digitalkomparatorschaltung zugeführt, die diese Daten auf Übereinstimmung mit den Ausgangsdigitalsignalen der Vertikalsignalschaltung vergleicht. Bei Übereinstimmung des von der Vertikalsignalschaltung erzeugten Digitalsignals, das üblicherweise die Form eines Datenwortes hat, mit dem aus der Videospeicherschaltung ausgelesenen y-Datenwert oder mit dem aus der Interpolationsschaltung gewonnenen y-Zwischendatenwert wird ein Videosignal ein- und ausgeschaltet. Das mittels einer derartigen Schaltung erzeugte Videosignal zeigt ein treppenförmiges Messsignal, dessen Stufengrösse von der Anzahl der interpolierten Zwischenwerte abhängt, die von der Interpolationsschaltung berechnet werden. Für eine starke Erhöhung der Auflösung wäre eine hohe Anzahl von durch die Interpolationsschaltung erzeugten Zwischenwerten nötig. Da jedoch bereits die Auslesung der Videospeicherschaltung relativ hochfrequent erfolgt, und da die weitere Erhöhung der Zwischenpunkte zwangsweise zu einer Erhöhung der Verarbeitungsfrequenz führt, sind der erzielbaren Auflösung relativ enge Grenzen gesetzt, so dass bei praktischen Anwendungen lediglich die Erzeugung von jeweils einem Zwischenpunkt in Frage kommt.
  • Die US-A-4 068 310 zeigt gleichfalls eine Schaltung zum Erzeugen eines ein Messsignal darstellenden Videosignals, die mit einer Videospeicherschaltung mit wahlfreiem Zugriff arbeitet. Auch diese bekannte Schaltung hat eine Horizontaladresssteuerschaltung, eine Vertikalsignalschaltung zum Erzeugen einer die momentane vertikale Lage des zu erzeugenden Videosignals darstellenden Vertikalsignaldate und einen digitalen Komparator, mit dem die Ein-und Ausschaltung des Videosignals vorgenommen wird. Über eine weitere Komparatorschaltung wird bestimmt, ob der Abstand zweier aufeinanderfolgender, aus der Videospeicherschaltung ausgelesener y-Datenwerte mehr als eine Bildzeile Abstand aufweist. Wenn dies der Fall ist, wird ein zwischen den beiden y-Werten liegender Datenwert dadurch erzeugt, dass mit einer Verzögerung, die der Hälfte der Abtastdauer zwischen zwei aufeinanderfolgenden x-Werten des Bildsignals entspricht, in der zwischen den gespeicherten Werten liegenden Zeile die Ansteuerung des Videosignals vorgenommen wird. Auch mit dieser bekannten Schaltung zum Erzeugen eines ein Messsignal darstellenden Videosignals kann lediglich eine Treppenkurve erzeugt werden, die das darzustellende Messsignal grob annähert.
  • Gegenüber diesem Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine Schaltung der im Oberbegriff des Anspruchs 1 genannten Art so weiterzubilden, dass mit ihr eine verbesserte Darstellung eines Messsignals möglich ist.
  • Diese Aufgabe wird bei einer derartigen Schaltung durch das Merkmal im kennzeichnenden Teil des Anspruchs 1 gelöst.
  • Durch die dem Video-D/A-Wandler nachgeschaltete Tiefpassfilterschaltung werden bei dem am Ausgang des Video-D/A-Wandlers mit dem Erzeugen einer jeden Videobildzeile anliegenden Messsignal Quantisierungsstufen verschliffen, die sich aus einer Zuordnung einzelner Messsignalpunkte zu dem Bildraster vor dessen Digitalisierung ergeben haben. Bei dem Vergleich des derart gefilterten Signals mit dem Vertikalsignal von der Vertikalsteuerung wird nicht mehr, wie beim Stand der Technik, ein Vorliegen des Messsignals im Raster der Bildschirmpunktunterteilung ermittelt, also das Messsignal z.B. entweder einem bestimmten linken oder einem bestimmten rechten Bildschirmpunkt, der der optimalen Messsignaldarstellung jeweils am nächsten kommt, zugeordnet, sondern im Gegensatz zu einer derartigen Zuordnung ein Vergleichssignal nunmehr auch an beliebigen Stellen zwischen zwei Bildpunkten innerhalb einer Zeile erzeugt. Besonders deutlich wird die durch die erfindungsgemässe Schaltung erreichte Verbesserung der Video-Messsignaldarstellung an folgendem Beispiel:
  • Es sei angenommen, dass ein Messsignal darzustellen ist, das eine Flanke enthält, die annähernd senkrecht steht, also beispielsweise eine Steigung von 10 Bildschirmzeilen in der senkrechten Richtung bei einer Horizontalerstreckung von nur zwei Bildschirmpunkten hat. Eine derartige, steile Flanke konnte mittels der bekannten Schaltung nur derart dargestellt werden, dass das Signal als Treppe aus zwei senkrechten Linien mit einer Länge von jeweils fünf Zeilen und einem Horizontalversatz von einem Bildschirmpunkt erscheint. Die erfindungsgemässe Schaltung lässt dagegen eine Bildschirmdarstellung erscheinen, bei der gemäss diesem Beispiel die aufeinanderfolgenden Messsignalpunkte aufeinanderfolgender Bildschirmzeilen nur jeweils einen Versatz von einem Zehntel Bildschirmpunkt haben. Eine derartige Darstellung wird als stufenfreie, leicht geneigte Linie wahrgenommen.
  • Die erfindungsgemässe Schaltung ermöglicht bei kontinuierlichen, stetigen Signalen somit eine deutlich verbesserte Qualität der Bildschirmdarstellung des Messsignals.
  • Eine weitere Steigerung der Qualität der Bildschirmdarstellung von Messsignalen wird dadurch erreicht, dass das von der Vergleichsschaltung erzeugte Vergleichssignal einen Maximalwert bei Übereinstimmung des Vertikalsignals mit dem Ausgangssignal des Video-D/A-Wandlers annimmt, und dass das Vergleichssignal mit zunehmender Differenz zwischen dem Vertikalsignal und dem Ausgangssignal stetig abnimmt, wobei es, wenn die Differenz einen Grenzwert übersteigt, den Wert annimmt, der das Nichtvorliegen des Punktes des Messsignals in der momentan erzeugten Zeile des Videosignals darstellt. Der letztgenannte Wert ist bei einer schwarzen Darstellung eines Messsignals auf einem weissen Hintergrund der Weisspegel, und bei einer weissen Darstellung des Messsignals vor einem schwarzen Hintergrund der schwarzpegel des Videosignals. Mit dieser Ausgestaltung der Vergleichsschaltung wird erreicht, dass das dargestellte Messsignal um so heller ist, je näher dessen mit dem Vertikalsignal verglichener Wert an dem Vertikalsignalwert liegt. Maximale Helligkeit wird also bei Übereinstimmung des Ausgangssignals des Tiefpassfilters mit dem Vertikalsignal erreicht, während beispielsweise eine etwa halbe Helligkeit des Bildpunktes dann erzeugt wird, wenn das Videosignal zwischen zwei Werten des Vertikalsignals liegt, die zwei benachbarte Zeilen angeben. Diese Helligkeitssteuerung des Videosignals bewirkt auch bei einem annährend waagrecht liegenden Messsignal eine optisch vermeintlich stufenfreie Darstellung.
  • Vorzugsweise liegt die Grenzfrequenz der Tiefpassfilterschaltung zwischen einem Drittel und einem Zehntel der mit der Anzahl der Bildpunkte pro Zeile multiplizierten Zeilenfrequenz, da in diesem Fall eine Verbesserung der Form des dargestellten Messsignals praktisch ohne Einschränkung des darstellbaren Messsignalfrequenzbereichs geschieht. Mit anderen Worten kann auf eine Darstellung von Messsignalen, deren dargestellte Periodendauer kürzer als beispielsweise drei Bildpunkte ist, verzichtet werden, da derartige Signale aufgrund des dann zu groben Rasters nicht mehr als Schwingung darstellbar sind.
  • Bei der üblichen Zeilenfrequenz von 15 625 Hz und der üblichen Anzahl von 833 Bildpunkten pro Zeile wird die Grenzfrequenz der Tiefpassfilterschaltung vorzugsweise in den Bereich zwischen 1 und 10 MHz gelegt.
  • Durch Verwenden einer Halteschaltung am Eingang der Video-D/A-Wandlerschaltung werden Störeffekte bei der Übernahme neuer Digitalwerte in den Wandler vermieden. Diese als «Glitch»-Effekt bekannten Störungen können mittels marktüblicher D/A-Wandler vermieden werden, die überwiegend bereits integrierte Halteschaltungen aufweisen.
  • Eine leichtere Erfassbarkeit kurzfristiger Ereignisse, wie z.B. kurzer Impulse wird dadurch erreicht, dass an die Vergleichsschaltung ausgangsseitig eine einem Anstieg des Vergleichssignals mit ihrem Ausgangssignal schnell folgende, einem Abfall des Vergleichssignals nur entsprechend einer vorbestimmten Zeitkonstante mit ihrem Ausgangssignal folgende Vergleichssignalverbreiterungsschaltung angeschlossen ist. Insbesondere im medizinischen Bereich zum Anzeigen von von einem Patienten mittels Messwandlern abgeleiteten Signalen kann eine derartige Erfassung kurzzeitiger Ereignisse hilfreich sein.
  • Eine von der Verarbeitung des Videosignals taktmässig unabhängige Verarbeitung des Messsignals wird dadurch erreicht, dass eine Zwischenspeicherschaltung für aus dem Messsignal gebildete Messsignaldaten an einen Dateneingang der Videospeicherschaltung angeschlossen ist, und dass der Speicherinhalt der Zwischenspeicherschaltung jeweils nach dem Erzeugen eines ein Halbbild darstellenden Videosignals in den Videospeicher einspeicherbar ist. Diese Struktur ermöglicht eine Messsignaldatenverwaltung, die taktmässig weitgehend vom Videotakt entkoppelt sein kann.
  • Ein Synchronisieren der periodischen Auslesung des Videosignalspeichers mit dem Videotakt wird dadurch erreicht, dass die Horizontaladresssteuerschaltung einen Pixeltaktgenerator hat, der synchron zum Horizontalsynchronisationssignal ein Pulssignal mit einer mit der Anzahl der Bildpunkte pro Zeile multiplizierten Zeilenfrequenz erzeugt, wobei die Horizontaladresssteuerschaltung einen die momentane Adresse einer auszulesenden Speicherzelle der Videospeicherschaltung erzeugenden ersten Zähler aufweist, der an diesem Pixeltaktgenerator angeschlossen ist, und dessen Zählwert bei dem Erzeugen einer jeden Zeile beginnend ab einer Startadresse in Abhängigkeit von dem Pulssignal des Pixeltaktgenerators variierbar ist. Die Startadresse des ersten Zählers bleibt für jeweils mindestens ein Halbbild konstant.
  • Vorzugsweise wird das Messsignal in einer sich quasi-kontinuierlich zum linken Rand des Bildschirms bewegenden Darstellung wiedergegeben. Zu diesem Zweck hat die Zwischenspeicherschaltung einen Mikrocomputer, der die momentane Startadresse des ersten Zählers jeweils vor dem Erzeugen eines ein Halbbild darstellenden Videosignals um eine vorbestimmte Startadressendifferenz gegenüber der Startadresse des ersten Zählers beim Erzeugen des vorhergehenden Halbbildes verändert.
  • Eine softwaremässige Einstellbarkeit der jeweils dargestellten Bildschirmzeilenlänge bewirkt der zweite Zähler der Horizontaladresssteuerschaltung, der ebenfalls an den Pixeltaktgenerator angeschlossen ist und der jeweils nach dem mit einer zweiten Startadresse beginnenden Zähler einer der Anzahl von Bildpunkten einer Bildzeile einer gewünschten Länge entsprechenden Zahl von Pulsen des Pixeltaktgenerators ein Überlaufsignal erzeugt. Dieses Überlaufsignal bewirkt vorzugsweise in Synchronisation mit den Pulsen vom Pixeltaktgenerator ein Rücksetzen einer Logikschaltung, die beim Auftreten des Horizontalsynchronisationssignals, wiederum vorzugsweise in Synchronisation mit den Pulsen vom Pixeltaktgenerator gesetzt wird. Die Logikschaltung steuert das Laden des ersten und zweiten Zählers mit den ersten und zweiten Startadressen der Zähler während ihres rückgesetzten Zustandes.
  • Ein Vertikalsignal von besonders hoher Genauigkeit im Verhältnis zur Zeilenzahl wird durch die Schaltung zum Erzeugen des Vertikalsignals gebildet, wenn diese einen dritten Zähler aufweist, der die Pulse des Horizontalsynchronisationssignals zählt und vom Vertikalsynchronisationssignal rückgesetzt wird, wobei der dritte Zähler einen programmierbaren Festwertspeicher ansteuert, dessen Ausgang an den Vertikal-D/A-Wandler angeschlossen ist. Diese Ausgestaltung der Schaltung zum Erzeugen des Vertikalsignals hat nicht nur den Vorteil einer hohen zeitlichen und amplitudenmässigen Genauigkeit des Vertikalsignals, sondern ermöglicht auch eine leichte Anpassung des Zeitverlaufs des Vertikalsignals durch geeignete Programmierung des Festwertspeichers.
  • Vorzugsweise ist der Festwertspeicher derart programmiert, dass die Schaltung zum Erzeugen des Vertikalsignals bei ansteigenden Zählwerten des dritten Zählers ein sägezahnförmiges Vertikalsignal ausgibt, das eine der Anzahl der gleichzeitig darstellbaren Messsignale entsprechende Anzahl von sägezahnförmigen Rampen hat. Mit anderen Worten ist in diesem Fall vorzugsweise je einem darzustellenden Messsignal ein bestimmter Zeilenbereich des Bildschirms zugeordnet, dem ein Zählwertbereich des dritten Zählers entspricht. Beim Durchlaufen eines jeden Zählwertbereichs durchläuft das Ausgangssignal des programmierbaren Festwertspeichers und damit das Ausgangssignal des nachgeschalteten Vertikal-D/A-Wandlers eine quasi-kontinuierliche Rampe. Bei einer derartigen Vertikalsignalsteuerung kann eine Mehrzahl von Messsignalen zur Anzeige gebracht werden.
  • Wenn die Anzahl von Messsignalen, die darzustellen sind, so gross wird, dass der einem einzelnen Messsignal zugeordnete Zeilenbereich die Messsignalamplitude zu stark einschränkt, so ist eine teilweise oder vollständig überlappende Darstellung der einzelnen Messsignalkurven auf gemeinsamen Zeilenbereichen des Bildschirms dadurch möglich, dass zwei verschiedene, unabhängige Schaltungen vorgesehen sind, die jeweils die Schaltung zum Erzeugen eines Vertikalsignals die Videospeicherschaltung, den Video-D/A-Wandler, die Tiefpassfilterschaltung und die Vergleichsschaltung aufweisen.
  • Nachfolgend werden bevorzugte Ausführungsbeispiele der vorliegenden Erfindung unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
    • Fig. 1 ein Blockdiagramm der erfindungsgemässen Schaltung;
    • Fig. 2 ein detailliertes Schaltbild der Schaltung gemäss Fig. 1; und
    • Fig. 3 ein Schaltbild der zum Steuern der Schaltung gemäss Fig. 1 vorgesehenen Horizontalsteuerung bzw. Horizontaladresssteuerschaltung.
  • Zunächst wird auf Fig. 1 Bezug genommen. Ein Messwandler 1 erzeugt ein Messsignal, das einem Analog-Digital-Wandler 2 (A/D-Wandler 2) zugeführt wird. Die digitale Darstellung des Messsignals liegt an einem Dateneingangsbus eines Mikrocomputers 3 an. Der Mikrocomputer 3 tastet das digitalisierte Messsignal periodisch ab und speichert die Messsignalwerte in einem Lese-Schreib-Speicher (RAM) 4. Ein Datenausgangsbus des Mikrocomputers 3 ist mit einem Dateneingang eines Video-RAM 5 verbunden. Sowohl der Mikrocomputer 3 als auch das Video-RAM 5 sind mit einer Horizontalsteuerung bzw. Horizontaladresssteuerschaltung 6 verbunden, die den zeitlichen Ablauf des Betriebes des Mikrocomputers 3 und des Video-RAM 5 steuert. Das Datenausgangssignal des Video-RAM 5 wird einem Digital-Analog-Wandler (D/A-Wandler) 8 zugeführt, der über eine Halteschaltung verfügt. Der D/A-Wandler 8 ist ausgangsseitig mit dem Eingang einer Tiefpassfilterschaltung 9 verbunden, deren Ausgangssignal einem ersten Eingang eines Differenzverstärkers 11 zugeführt wird. Eine Vertikalsteuerung 7 ist an dem Video-RAM 5 angeschlossen, um einen gewünschten Speicherbereich, der einem Messsignalkanal einer Mehrzahl vom Messsignalkanälen zugeordnet ist, anzusteuern. Gleichfalls ist die Vertikalsteuerung 7, die nachfolgend auch als Schaltung zum Erzeugen eines Vertikalsignals bezeichnet wird, an einen Digital-Analog-Wandler (D/A-Wandler) 10 angeschlossen, der seinerseits ausgangsseitig mit einem zweiten Eingang des Differenzverstärkers 11 in Verbindung steht. Der Differenzverstärker 11 ist an eine Intensitätssteuerschaltung 12 angeschlossen. Die Intensitätssteuerschaltung ist eine Schaltung mit der in Fig. 1 skizzenhaft angegebenen Übertragungscharakteristik, also ein maximales Ausgangssignal bei einem Nullwert des Eingangssignals erzeugt, wobei das Ausgangssignal mit ansteigendem Absolutbetrag des Eingangssignals stetig abnimmt, um oberhalb eines positiven oder negativen Grenzwertes für das Eingangssignal ausgangsseitig den Wert Null anzunehmen.
  • Das Ausgangssignal der Intensitätssteuerschaltung dient zum Steuern eines nachfolgenden Videosignalmodulators 13, dem ein Schwarzpegel Uschwarz und ein Weisspegel Uweiss zugeführt wird. Das sich ergebende Ausgangssignal des Videosignalmodulators 13 wird mit einem Horizontalsynchronisationssignal von einer Horizontalsynchronisationssignalschaltung 14 und mit einem Vertikalsynchronisationssignal von einer Vertikalsynchronisationssignalschaltung 15 zusammengeführt. Das sich am Summationspunkt ergebende Signal ist ein vollständiges Videosignal, das zum Steuern eines nachfolgenden Videowiedergabegerätes 16 dient.
  • Einzelheiten der in Fig. 1 gezeigten Schaltung werden nunmehr unter Bezugnahme auf Fig. 2 erläutert. Bezugszeichen in Fig. 2, die denen gemäss Fig. 1 entsprechen, bezeichnen gleiche oder ähnliche Teile.
  • Das Bezugszeichen 17 und das Bezugszeichen 17' bezeichnen zwei parallele Datenausgangsbusse des in Fig. 2 nicht dargestellten Video-RAM 5, das bei dem in Fig. 2 dargestellten bevorzugten Ausführungsbeispiel als Dual-Port-Video-RAM 5 ausgeführt ist. Jeder Datenausgangsbus des Dual-Port-Video-RAM 5 ist mit nachfolgend näher beschriebenen, völlig identisch aufgebauten Schaltungen verbunden. Man erkennt in Fig. 2, dass der obere rechte Schaltungsteil und der mittlere rechte Schaltungsteil völlig identisch aufgebaut sind. Daher genügt eine einmalige Beschreibung des oberen rechten Schaltungsteils, die analog auch für den mittleren rechten Schaltungsteil gilt, dessen Elemente mit gleichen, aber apostrophierten Bezugszeichen bezeichnet sind.
  • Der Datenausgangsbus 17 ist an eine Halteschaltung 18 angeschlossen, die einen Takteingang 19 aufweist, der mit einem später unter Bezugnahme auf Fig. 3 näher beschriebenen Pixeltaktgenerator 100 verbunden ist, der das Pixeltaktsignal PLC erzeugt. An die Halteschaltung 18 ist ein Digital-Analog-Wandler 8 angeschlossen, der einen eingeprägten Strom an seinem Ausgang 6 erzeugt, der dem eingangsseitig anliegenden Datenwort entspricht. Der Ausgang 6 des D/A-Wandlers 8 ist an die mit dem Bezugszeichen 9 insgesamt bezeichnete Filterschaltung 9 angeschlossen, die die Oberwellen des Ausgangsstroms des D/A-Wandlers 8 dämpft. Der D/A-Wandier 8 hat einen vorgegebenen Innenwiderstand, der den Abschluss der Filterschaltung an dessen Ausgang 6 bildet. Ein dritter Zähler 50 hat einen Eingang 10, an dem das Horizontalsynchronisationssignal anliegt, und einen Rücksetz-Eingang 11, an dem das Vertikalsynchronisationssignal anliegt. Der dritte Zähler 50 dient zum Ermitteln der Anzahl von Horizontalsynchronisationspulsen, die seit dem letzten Vertikalsynchronisationspuls aufgetreten sind. Mit anderen Worten entspricht der Zählerinhalt des dritten Zählers 50 der Nummer der von einem aktuell erzeugten Videosignal beschriebenen Zeile des Bildschirms des Videowiedergabegerätes 16. Der dritte Zähler 50 steht über einen Adressbus 20 mit einer Festwertspeicherschaltung 51 in Verbindung, die nachfolgend als Vertikal-PROM 51 bezeichnet wird.
  • Das Vertikal-PROM ist derart programmiert, dass es bei kontinuierlich steigenden Eingangsadressen ein Datenausgangswort erzeugt, das einer Sägezahnkurve mit mehreren quasi-kontinuierlichen Rampen entspricht. Jeweils eine Rampe des Ausgangssignals des Vertikal-PROM 51 dient zum Erzeugen eines Vergleichssignals für jeweils eines einer Mehrzahl von Messsignalen, die in dem entsprechenden Kanal (hier oberen Kanal) des Dual-Port-Video-RAM 5 abgelegt sind.
  • Wie bereits unter Bezugnahme auf Fig. 1 zur Vertikalsteuerung 7 erläutert wurde, ist diese mit dem Video-RAM 5 verbunden. Die Verbindung zwischen der Vertikalsteuerung 7 und dem Video-RAM 5 dient zum Adressieren des jeweils auszulesenden Messsignalkanals. Die Vertikaladressierung des Video-RAM wird in dem in Fig. 2 gezeigten Ausführungsbeispiel durch das Kanal-Adressierungs-PROM 21 vorgenommen, das gleichfalls eingangsseitig mit dem Adressbus 20 in Verbindung steht.
  • Die Ausgangsseite des Vertikal-PROM 51 ist an den Vertikal-D/A-Wandler 10 angeschlossen, der die gleiche Struktur wie der Video-D/A-Wandler 8 aufweist. Auch der Vertikal-D/A-Wandler 10 besitzt einen Analogausgang mit eingeprägter Stromquelle und einem vorgegebenen Innenwiderstand, der die Tiefpassfilterschaltung 9 zur Analogstromausgangsseite des Vertikal-D/A-Wandlers 10 hin abschliesst.
    Somit arbeitet der Video-D/A-Wandler 8 mit seinem eingeprägten Ausgangsstrom über die Tiefpassfilterschaltung 9 gegen den Innenwiderstand des Vertikal-D/A-Wandlers 10, der seinerseits mit seinem eingeprägten Ausgangsstrom über die Tiefpassfilterschaltung 9 gegen den Innenwiderstand des Video-D/A-Wandiers 8 arbeitet. An dem mit dem Bezugszeichen 22 bezeichneten Knotenpunkt liegt somit ein Differenzspannungssignal an, das sich aus dem Stromausgangssignal der Tiefpassfilterschaltung 9 gegen den Innenwiderstand des Wandlers 10 und aus dem Ausgangsstrom des Wandlers 10 gegen den Innenwiderstand des Wandlers 8 ergibt.
  • Das Differenzsignal wird über eine Differenzverstärkerschaltung 11 spannungsmässig verstärkt und an den Eingang eines Verstärkers 23 angelegt. Je nach Polarität des Eingangssignals erzeugt der Verstärker 23 an einem seiner beiden Ausgänge 6, 8 ein Ausgangssignal zum Steuern nachgeschalteter Verstärkungstransistoren 24, 25. Die Transistoren 24, 25 liegen kollektorseitig an einer positiven Versorgungsspannung und sind emitterseitig mit jeweils einer Elektrode eines Kondensators 26 verbunden. Jede Kondensatorelektrode liegt über einen Entladewiderstand 27, 28 an einem negativen Potential. Die Ladung der jeweils negativeren Elektrode des Kondensators 26 bestimmt über an die Elektroden des Kondensators 26 sowie einen Ausgangsknotenpunkt 31 angeschlossene Dioden 29, 30 das Potential des Ausgangsknotenpunktes 31.
  • Die Kondensator-Widerstands-Schaltung 26 bis 30 bildet zusammen mit den Transistoren 24, 25 eine Schaltung, die einem eingangsseitigen schnellen Anstieg des Eingangssignals des Verstärkers 23 schnell zu folgen vermag, wobei der Absolutwert des Ausgangssignals nach Wegfall des Eingangssignals nur mit einer RC-Zeitkonstante abnimmt, die durch den Wert des Kondensator 26 und des Widerstandes 27, 28 festgelegt ist.
  • Somit bewirkt diese Schaltung eine wünschenswerte Verbreiterung kurzer Eingangssignalpulse, um diese auf einem Schirmbild sichtbar zu machen.
  • Der Verstärkungsgrad und die Übertragungseigenschaft der gesamten Intensitätssteuerschaltung 12 kann durch geeignetes Schalten der Feldeffekttransistoren 32 bis 34 beeinflusst werden.
  • Die Übertragungseigenschaft der Gesamtschaltung zwischen dem Knotenpunkt 22 und dem Ausgangsknotenpunkt 31 ist derart, dass ein Eingangssignal des Pegels Null am Knotenpunkt 22 zu einem maximalen Absolutwert des Ausgangssignals führt, wobei ein steigender Absolutwert der Ausgangsspannung am Knotenpunkt 22 den Absolutwert des Ausgangssignal mindert. Übersteigt die Differenzspannung am Punkt 22 einen vorgegebenen Grenzwert, so ist der Absolutwert des Ausgangssignals Null. Diese Übertragungseigenschaft ist schemenhaft in Fig. 1 bei Bezugszeichen 12 angedeutet.
  • Das Potential am Ausgangsknotenpunkt 31 steuert einen an den Ausgangsknotenpunkt gateseitig angeschlossenden Feldeffekttransistor 13, der als Videosignalmodulator 13 dient.
  • Je nachdem, ob momentan der obere oder der untere Kanal 17, 17' des Video-RAM 5 aktiviert ist, wird entweder der obere, als Videosignalmodulator arbeitende Feldeffekttransistor 13 oder der entsprechende untere Feldeffekttransistor 13' angesteuert. Diese Feldeffekttransistoren 13, 13' liegen jeweils an einem gemeinsamen Knotenpunkt sowie an einem Schwarzpotential. Der gemeinsame Knotenpunkt 35 steht über einen Widerstand 37 mit einem Ausgang 36 einer Weisspotential-Erzeugungsschaltung 38 in Verbindung.
  • Wenn am Ausgangsknotenpunkt 31 der beiden Intensitätssteuerschaltungen 12, 12' kein Signal anliegt, wodurch angezeigt wird, dass das momentane Messsignal weit von dem momentanen Vertikalsignal entfernt ist, so sind die Feldeffekttransistoren 13, 13' gesperrt, so dass an einem hinter einem Trennverstärker 40 liegenden Videosignalausgang 39 im wesentlichen das Weisspotential des Knotenpunktes 36 anliegt. Wird hingegen einer der beiden Feldeffekttransistoren 13, 13' durchgesteuert, weil das Eingangssignal der Schaltungen 11, 12 am Knotenpunkt 22 Null ist, also eine Übereinstimmung des Vertikalsignals und des momentanen Messsignals anzeigt, so liegt der Knotenpunkt 35 auf dem Schwarzpegel, womit auch am Videoausgang 39 ein Signal mit Schwarzpegel anliegt.
  • Das am Ausgang 39 anliegende Signal mit Schwarzpegel entspricht einem Punkt des schwarz erscheinenden Messsignals innerhalb der momentan geschriebenen Zeile des Videosignals.
  • Die allgemein mit dem Bezugszeichen 41 bis 43 versehenen Schaltungen dienen zum wahlweisen zusätzlichen Erzeugen einer Linie, eines Rasters oder eines Zeittaktes. Diese Zusatzschaltungen 41 bis 43 werden von einem Zusatz-PROM 44 angesteuert, das ebenfalls an den Adressbus 20 angeschlossen ist.
  • In Fig. 2 ist die gesamte nach dem Video-RAM 5 folgende Schaltung zum Erzeugen eines ein Messsignal darstellenden Videosignals angegeben, jedoch ist nicht die Adresssteuerschaltung des gleichfalls nicht dargestellten Video-RAM 5 gezeigt.
  • Zur Erläuterung der Horizontaladresssteuerschaltung 6 für das Video-RAM 5 wird nachfolgend auf Fig. 3 Bezug genommen. In Fig. 3 ist mit dem Bezugszeichen 100 allgemein ein Pixeltaktgenerator bezeichnet. Der Pixeltaktgenerator 100 hat einen Horizontalsynchronisationseingang 110, dem das Horizontalsynchronisationssignal zugeführt wird. Mit diesem Eingang steht über eine negierende Gatterschaltung 111 ein Flip-Flop 112 in Verbindung, an dessen Ausgang ein weiteres negierendes Gatter 113 und eine Zeitkonstantenschaltung 114 bis 117 angeschlossen ist. Die Zeitkonstantenschaltung weist zwei Kondensatoren 114, 115 und zwei Widerstände 116, 117 auf. Vom Ausgang dieser nochmals mittels des Gatters 118 negierten Netzwerks wird am Knotenpunkt 119 das Pixeltaktsignal abgenommen. Dieses Pixeltaktsignal wird an dem ersten Zähler, der aus den Zählerbausteinen 101 bis 103 besteht, einem zweiten Zähler, der aus den Zählerbausteinen 104 bis 106 besteht, sowie einem D-Flip-Flop 107 zugeführt. Der erste Zähler 101 bis 103 liefert an seinen Ausgängen MA 0 bis MA 9 die Adresssignale für das Video-RAM 5. Der zweite Zähler 104 bis 106 dient zum Erzeugen eines Überlaufsignals, das dem D-Eingang des Flip-Flop 107 zugeführt wird, sobald die von ihm ermittelte Anzahl von Pixeltaktpulsen einer gewünschten Videozeilenlänge entspricht. Beide Zähler 101 bis 103; 104 bis 106 stehen mit Startadressenspeicherschaltungen 120, 121 in Verbindung, die auch durch entsprechende Teile des Speicherelementes 120', 121' gebildet werden. Die Startadressenspeicherschattungen 120, 121 stehen über einen Startadressbus 122 mit dem Mikrocomputer 3 (siehe Fig. 1) in Verbindung, der sie unter entsprechender Ansteuerung ihrer Eingänge CSV 0, CSV 1 mit Startadressen für den ersten und für den zweiten Zähler lädt.
  • Die Startadressenspeicherschaltung 120 wird mit einem Wert geladen, der gegenüber dem Überlaufwert des zweiten Zählers 104 bis 106 eine derartige Differenz hat, dass durch die Differenz die Anzahl der Pixeltaktpulse bestimmt wird, die eine Zeile einer gewünschten Länge bilden. Die im ersten Startadressenspeicher 121 abgelegte Startadresse für den ersten Zähler 101 bis 103 stellt die Anfangsadresse für das Auslesen des Video-RAM 5 bei einem bestimmten Halbbild dar. Durch Inkrementieren dieser Startadresse wird die Anfangsadresse, bei der das Auslesen des Video-RAM 5 beginnt, ebenfalls inkrementiert, so dass mit jedem Halbbild das Messsignal auf dem Bildschirm versetzt wird. Somit erzeugt das Inkrementieren der ersten Startadresse ein wünschenswert laufendes Messsignal auf dem Bildschirm.
  • Bei Überlauf des zweiten Zählers, der angibt, dass die Zeilenlänge erreicht ist, und bei gleichzeitigem Auftreten eines dem Takteingang des ersten Flip-Flop 107 zugeführten Pixeltaktes wird das erste Flip-Flop gesetzt. Dessen negierter Ausgang steht mit dem Rücksetzeingang des zweiten Flip-Flop 108 in Verbindung, das hierdurch auf «Low» gesetzt wird. Dieser Zustand des zweiten Flip-Flop 108 hält an, bis ein ihm an seinem Takteingang zugeführtes Zeilensynchronisationssignal oder Horizontalsynchronisationssignal vom Eingang 110 zugeführt wird.
  • Das am Ausgang 123 des Flip-Flop 108 erscheinende Signal kann als Horizontalfenster bezeichnet werden, das bei Beginn einer jeden Zeile geöffnet wird und bei Überlauf des zweiten Zählers, also am Ende der Zeile geschlossen wird. Während des rückgesetzten Zustandes des zweiten Flip-Flop 108 sind Ladeeingänge 9, die mit dem zweiten Flip-Flop 108 an dessen Ausgang 123 in Verbindung stehen, aktiviert. Dies führt während des rückgesetzten Zustandes des zweiten Flip-Flop 108 zu einer Übernahme der Inhalte der Startadressenspeicher 120, 121 in den ersten und zweiten Zähler 101 bis 103, 104 bis 106.
  • Mit der erfindungsgemässen Schaltung kann nicht nur die Bilddarstellungsqualität für ein Messsignal bei einem Videosystem mit der in Fig. 1 gezeigten Grundstruktur verbessert werden, sondern es ist gleichfalls möglich, die erfindungsgemässe Schaltung in einem System einzusetzen, bei dem ein Messsignal in irgendeiner Art auf einem Speichermedium, wie beispielsweise einem Magnetbandspeicher, beispielsweise in puls-code-modulierter Form zwischengespeichert wird und bei Bedarf in die Videospeicherschaltung übernommen wird, der dann widerum eine Schaltung nachfolgt, die im wesentlichen die Struktur der auf das Video-RAM folgenden Schaltung des Ausführungsbeispiels gemäss Fig. 1 hat.
  • So kann beispielsweise dass Messsignal in puls-code-modulierter Form mittels eines Videorecorders auf einem Videoband aufgezeichnet werden und bei der Wiedergabe in ein binäres Digitalsignal umgewandelt werden, das auf den Dateneingangsbus des Mikrocomputers 3 gegeben wird.
  • Die Tiefpassschaltung, die dem Video-D/A-Wandler nachfolgt, muss nicht die in Fig. 1 gezeigte Konfiguration haben, sondern kann bereits dadurch gebildet sein, dass der Ausgang des D/A-Wandlers selbst frequenzbegrenzend wirkt. Die erfindungsgemässe Tiefpassstruktur kann also durch jedes Mittel reali- siert sein, das zu einer Grenzfrequenz führt, die in der Grössenordnung der Pixeltaktfrequenz bis zu einem Zehntel der Pixeltaktfrequenz liegt.
  • Wenn lediglich Signale mit einer im Vergleich zur Zeilenlänge grossen Periodendauer dargestellt werden, ist es gleichfalls möglich, die Grenzfrequenz der Tiefpassfilterschaltung bis zur Grössenordnung der Zeilenfrequenz abzusenken.
  • In Abwandlung von dem in Fig. 1 gezeigten Ausführungsbeispiel kann die Vergleichsschaltung 11, 12 auch als digitalarbeitender Fensterkomparator ausgeführt sein.
  • Statt der unter Bezugnahme auf Fig. 1 beschriebenen Modulation eines Schwarz-Weiss-Messsignals ist es ebenfalls möglich, bei einem Farbvideosystem ein farbiges Messsignal auf einem anders farbigen Hintergrund zu bilden.
  • Vorzugsweise findet das erfindungsgemässe System auf dem Gebiet der Medizinelektronik Anwendung. Jedoch kann das System überall dort eingesetzt werden, wo Signale mit einem im wesentlichen stetigen Verlauf entweder auf einem Videowiedergabegerät darzustellen sind oder in Form eines Videosignals abzuspeichern sind.

Claims (13)

1. Schaltung (1-16) zum Erzeugen eines ein Messsignal darstellenden Videosignals
mit einer adressierbaren digitalen Videospeicherschaltung (5),
mit einer Horizontaladresssteuerschaltung (6) zum Auslesen eines einer Horizontaladresse zugeordneten Speicherinhaltes der Videospeicherschaltung (5) mit einer von einer Zeilenfrequenz des zu erzeugenden Videosignals abhängigen Frequenz,
mit einer Vertikalsteuerschaltung (7, 10) zum Erzeugen eines die momentane vertikale Lage des zu erzeugenden Videosignals darstellenden Vertikalsignals, und
mit einer Vergleichsschaltung (11, 12), die ein einen Punkt des Messsignals in der momentan erzeugten Zeile des Videosignals darstellendes Vergleichssignal erzeugt, wenn das Vertikalsignal annähernd mit einem von der Videospeicherschaltung (5) abgeleiteten Signal übereinstimmt, dadurch gekennzeichnet, dass zwischen der Videospeicherschaltung (5) und der Vergleichsschaltung (11, 12) ein Video-D/A-Wandler (8) und eine Tiefpassfilterschaltung (9) eingeschaltet sind, die auf Grund des aus der Videospeicherschaltung (5) ausgelesenen Speicherinhaltes das abgeleitete Signal erzeugen.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass das von der Vergleichsschaltung (11, 12) erzeugte Vergleichssignal einen Maximalwert bei Übereinstimmung des Vertikalsignals mit dem Ausgangssignal des Video-D/A-Wandiers (8) aufweist, dass es mit zunehmender Differenz zwischen dem Vertikalsignal und dem Ausgangssignal stetig abnimmt, und dass es, wenn diese Differenz einen Grenzwert übersteigt, den Wert annimmt, der das Nichtvorliegen des Punktes des Messsignals in der momentan erzeugten Zeile des Videosignals darstellt.
3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Grundfrequenz der Tiefpassfilterschaltung (9) zwischen einem Drittel und einem Zehntel der mit der Anzahl der Bildpunkte pro Zeile multiplizierten Zeilenfrequenz liegt.
4. Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Grenzfrequenz der Tiefpassfilterschaltung (9) zwischen 1 und 10 MHz liegt.
5. Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Video-D/A-Wandler (8) eine an seinem Eingang angeschlossene Halteschaltung aufweist.
6. Schaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass an die Vergleichsschaltung (11, 12) ausgangsseitig eine einem Anstieg des Vergleichssignals mit ihrem Ausgangssignal schnell folgende, einem Abfall des Vergleichssignals nur entsprechend einer vorbestimmten Zeitkonstante mit ihrem Ausgangssignal folgende Vergleichssignalverbreiterungsschaltung angeschlossen ist.
7. Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass eine Zwischenspeicherschaltung (3,4) für aus dem Messsignal gebildete Messsignaldaten an einen Dateneingang der Videospeicherschaltung (5) angeschlossen ist, und dass der Speicherinhalt der Zwischenspeicherschaltung (3,4) jeweils nach dem Erzeugen eines ein Halbbild darstellenden Videosignals in den Videospeicher (5) einspeicherbar ist.
8. Schaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Horizontaladresssteuerschaltung (6) einen Pixeltaktgenerator (100) aufweist, der synchron zu einem Horizontalsynchronisationssignal ein Pulssignal mit einer mit der Anzahl der Bildpunkte pro Zeile multiplizierten Zeilenfrequenz erzeugt und dass die Horizontaladresssteuerschaltung (6) einen die momentane Adresse einer auszulesenden Speicherzelle der Videospeicherschaltung (5) erzeugenden ersten Zähler (101-103) aufweist, der an den Pixeltaktgenerator (100) angeschlossen ist und dessen Zählwert bei dem Erzeugen einer jeden Zeile beginnend ab einer jeweils für ein Halbbild unveränderlichen Startadresse in Abhängigkeit von dem Pulssignal des Pixeltaktgenerators (100) variierbar ist.
9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, dass die Zwischenspeicherschaltung (3, 4) einen Mikrocomputer (3) aufweist, der die momentane Startadresse des ersten Zählers (101 -103 jeweils vor dem Erzeugen eines ein Halbbild darstellenden Videosignals um eine vorbestimte Startadressendifferenz gegenüber der Startadresse des ersten Zählers (101-103) zum Erzeugen des das vorhergehende Halbbild darstellenden Videosignals verändert.
10. Schaltung nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die Horizontaladresssteuerschaltung (6) einen zweiten, an den Pixeltaktgenerator (100) angeschlossenen Zähler (104-106) aufweist, mit dem nach dem mit einer zweiten Startadresse beginnenden Zählen einer der Anzahl von Bildpunkten einer Bildzeile einer gewünschten Länge entsprechenden Zahl von Pulsen des Pixeltaktgenerators (100) ein Überlaufsignal erzeugbar ist, dass die Horizontaladresssteuerschaltung (6) eine durch das Horizontalsynchronisationssignal setzbare und durch das Überlaufsignal des zweiten Zählers rücksetzbare Logikschaltung (107, 108) aufweist, die mit dem ersten und dem zweiten Zähler (101-103; 104-106) in Verbindung steht, und dass der erste und zweite Zähler (101 -103; 104-106) während des rückgesetzten Zustandes der Logikschaltung (107, 108) mit den Startadressen ladbar ist.
11. Schaltung nach Anspruch 10, dadurch gekennzeichnet, dass die Vertikalsteuerschaltung (7, 10) einen dritten Zähler (109) aufweist, der die Pulse des Horizontalsynchronisationssignals zählt und der von einem Vertikalsynchronisationssignal rückgesetzt wird, und dass die Vertikalsteuerschaltung (7, 10) ferner einen mit dem dritten Zähler (50) verbundenen programmierbaren Festwertspeicher. (51, 51') aufweist, der an einen das Vertikalsignal erzeugenden Vertikal-D/A-Wandler (10, 10') angeschlossen ist.
12. Schaltung nach Anspruch 11, dadurch gekennzeichnet, dass die Vertikalsteuerschaltung (7, 10) mit ansteigenden Zählwerten des dritten Zählers (50) ein sägezahnförmiges Vertikalsignal erzeugt, das eine der Anzahl der gleichzeitig darstellbaren Messsignale entsprechende Anzahl von sägezahnförmigen Rampen hat.
13. Schaltung nach einem der Ansprüche 1 bis 12, gekennzeichnet durch zwei jeweils aus der Vertikalsteuerschaltung (7, 10) der Videospeicherschaltung (5), dem Video-D/A-Wandier (8), der Tiefpassfilterschaltung (9) und der Vergleichsschaltung (11, 12) bestehende Schaltungen.
EP85105223A 1985-04-29 1985-04-29 Schaltung zum Erzeugen eines ein Messsignal darstellenden Videosignals Expired EP0200795B1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE8585105223T DE3565020D1 (en) 1985-04-29 1985-04-29 Circuit for generating a video signal representing a measured value
EP85105223A EP0200795B1 (de) 1985-04-29 1985-04-29 Schaltung zum Erzeugen eines ein Messsignal darstellenden Videosignals
US06/855,179 US4700227A (en) 1985-04-29 1986-04-23 Circuit for producing a video signal representing a measuring signal
JP61093522A JPS61253472A (ja) 1985-04-29 1986-04-24 測定信号表示用ビデオ信号発生回路
CA000507905A CA1248649A (en) 1985-04-29 1986-04-29 Circuit for producing a video signal representing a measuring signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP85105223A EP0200795B1 (de) 1985-04-29 1985-04-29 Schaltung zum Erzeugen eines ein Messsignal darstellenden Videosignals

Publications (2)

Publication Number Publication Date
EP0200795A1 EP0200795A1 (de) 1986-11-12
EP0200795B1 true EP0200795B1 (de) 1988-09-14

Family

ID=8193473

Family Applications (1)

Application Number Title Priority Date Filing Date
EP85105223A Expired EP0200795B1 (de) 1985-04-29 1985-04-29 Schaltung zum Erzeugen eines ein Messsignal darstellenden Videosignals

Country Status (5)

Country Link
US (1) US4700227A (de)
EP (1) EP0200795B1 (de)
JP (1) JPS61253472A (de)
CA (1) CA1248649A (de)
DE (1) DE3565020D1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4772948A (en) * 1987-10-26 1988-09-20 Tektronix, Inc. Method of low cost self-test in a video display system system
US4780755A (en) * 1987-10-26 1988-10-25 Tektronix, Inc. Frame buffer self-test
WO1994002932A1 (en) * 1992-07-22 1994-02-03 Allen Testproducts Division, Allen Group Inc. Method and apparatus for combining video images
US8593526B1 (en) * 2012-06-22 2013-11-26 Silicon Laboratories Inc. Apparatus for measuring noise in an analog signal

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3686662A (en) * 1970-11-12 1972-08-22 Int Standard Electric Corp Circuit arrangement for the presentation of waveforms on viewing screens utilizing raster deflection
US3875328A (en) * 1973-08-03 1975-04-01 Rca Corp Apparatus and method for measuring the signal to noise ratio for a periodic signal
US4068310A (en) * 1976-07-22 1978-01-10 The United States Of America As Represented By The Department Of Health, Education And Welfare Display enhancement technique for video moving trace display
DE2821024C3 (de) * 1978-05-12 1981-02-05 Institut Fuer Rundfunktechnik Gmbh, 8000 Muenchen Signalgenerator zur Synthese von Fernseh-Priifzeilensignalen
US4225940A (en) * 1978-10-02 1980-09-30 Tektronix, Inc. Oscilloscope system for acquiring, processing, and displaying information
US4326219A (en) * 1980-04-11 1982-04-20 Ampex Corporation Digital error measuring circuit for shading and registration errors in television cameras

Also Published As

Publication number Publication date
CA1248649A (en) 1989-01-10
DE3565020D1 (en) 1988-10-20
EP0200795A1 (de) 1986-11-12
JPH0370231B2 (de) 1991-11-06
JPS61253472A (ja) 1986-11-11
US4700227A (en) 1987-10-13

Similar Documents

Publication Publication Date Title
DE2055639C3 (de) Verfahren zur Korrektur der Schattierungsverzerrungen in einem Videosignal und Schaltungsanordnung zum Durchführen dieses Verfahrens
DE3324552C2 (de) Verfahren und Vorrichtung zur Erzeugung von Konvergenzkorrektursignalen in einem Konvergenzsystem
DE2907990C2 (de)
DE2424071A1 (de) Video - wiedergabesystem
DE2805601C2 (de) Schaltungsanordnung zur digitalen Korrektur von Zeitbasisfehlern eines Fernsehsignals
DE2907991A1 (de) Verfahren und vorrichtung zur verarbeitung digitaler videosignale
DE3001263A1 (de) Signalform-erfassungsschaltungsanordnung
DE1922372B2 (de) Schaltung zur Impulswiederherstellung aus einem Video-Signal einer Zeichenabtastung
DE2165893A1 (de) Historische datenanzeige
EP0425041B1 (de) Digitale Schaltungsanordnung zur Verarbeitung eines analogen Bildsignals mit einem unverkoppelten Systemtakt
DE3132978C2 (de)
EP0200795B1 (de) Schaltung zum Erzeugen eines ein Messsignal darstellenden Videosignals
EP0066843B1 (de) Digitales Messgerät mit Flüssigkristall-Bildschirm
DE1462929A1 (de) Schaltungsanordnung zur Phasen- und Frequenzkorrektur
DE3223249C2 (de)
DE2540827C2 (de)
DE2655133A1 (de) Verfahren zum darstellen eines videosignals auf dem bildschirm eines videosichtgeraetes
DE1591207A1 (de) Schaltungsanordnung zur Abtastung repetitiver Signalverlaeufe
DE2119850B2 (de) Verfahren zum Messen der Bewegung eines Objekts und Vorrichtung zur Durchfuhrung des Verfahrens
DE2937715C2 (de) Multiburst-Testsignalgenerator mit veränderlichem Start
DE2734191A1 (de) Schaltungsanordnung zur automatischen scharfeinstellung
DE2323884A1 (de) Aufzeichnungs- und wiedergabeeinrichtung fuer videosignale
DE1537947A1 (de) Abtastsystem zur Abtastung eines periodischen Vorganges
DE3240175A1 (de) Adaptives analog/digital-konvertersystem
DE2649122B2 (de) Fernsehsignalgenerator

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19860404

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): CH DE FR GB LI

ITCL It: translation for ep claims filed

Representative=s name: SOCIETA' ITALIANA BREVETTI S.P.A.

EL Fr: translation of claims filed
17Q First examination report despatched

Effective date: 19870723

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): CH DE FR GB LI

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)
REF Corresponds to:

Ref document number: 3565020

Country of ref document: DE

Date of ref document: 19881020

ET Fr: translation filed
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19930313

Year of fee payment: 9

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19930325

Year of fee payment: 9

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19930406

Year of fee payment: 9

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 19930625

Year of fee payment: 9

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19940429

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Effective date: 19940430

Ref country code: CH

Effective date: 19940430

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Effective date: 19941229

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19950103

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 19940429

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST