EP0172772B1 - Integrierte CMOS-Schaltung und Verfahren zur Herstellung elektrischer Isolationszonen für diese Schaltung - Google Patents

Integrierte CMOS-Schaltung und Verfahren zur Herstellung elektrischer Isolationszonen für diese Schaltung Download PDF

Info

Publication number
EP0172772B1
EP0172772B1 EP85401566A EP85401566A EP0172772B1 EP 0172772 B1 EP0172772 B1 EP 0172772B1 EP 85401566 A EP85401566 A EP 85401566A EP 85401566 A EP85401566 A EP 85401566A EP 0172772 B1 EP0172772 B1 EP 0172772B1
Authority
EP
European Patent Office
Prior art keywords
substrate
trenches
trench
production process
process according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
EP85401566A
Other languages
English (en)
French (fr)
Other versions
EP0172772A2 (de
EP0172772A3 (en
Inventor
Pierre Jeuch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP0172772A2 publication Critical patent/EP0172772A2/de
Publication of EP0172772A3 publication Critical patent/EP0172772A3/fr
Application granted granted Critical
Publication of EP0172772B1 publication Critical patent/EP0172772B1/de
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts

Definitions

  • the transistors 52 and 54 are necessarily located, at a certain distance d from the isolation trench 60 to avoid the formation of a parasitic channel due to the inversion of conductivity on the sides of the trench; the regions separating the trench from the transistors, being a field oxide region 66 (FIG. 1).
  • This doping ensures a better electrical connection between the conductive electrodes, produced in the trenches, and the semiconductor substrate, while avoiding making trenches that are too deep.
  • a layer of insulating material 4 preferably made of silicon oxide (Si0 2 ).
  • This layer 4 can in particular be obtained by thermal oxidation of the silicon substrate 2 at a temperature of the order of 900 ° C.
  • This layer 4 will have a thickness varying from 10 to 50 nm (100 to 500 ⁇ ).
  • the next step in the process consists in thermally oxidizing the etched substrate 2, for example at a temperature close to 1000 ° C.
  • This oxidation makes it possible to obtain an oxide film 12, having a thickness of approximately 100 nm (1000 ⁇ ), covering the sides 14 of the trench as well as the bottom 16 of the latter.
  • the next step in the process consists, as shown in FIG. 8, of eliminating the layer of silicon oxide 8 which served as a mask for making the trench 10 and for implanting it in the bottom 16 of the trench.
  • Use will be made, for example, of wet etching with a mixture of hydrofluoric acid and ammonium fluoride as the attacking agent.
  • the following steps of the method consist in conventionally producing a field oxide 22, for example by thermal oxidation of the material 20 filling the trench 10 when the latter is made of polycrystalline silicon, the layer 6 etched with silicon nitride serving for the location of this field oxide on the trench 10.
  • the thickness of this field oxide can be close to 600 nm (6000 ⁇ ).

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)

Claims (13)

1. Integrierte CMOS-Schaltung, enthaltend N-Kanal-MOS-Transistoren und P-Kanal-MOS-Transistoren auf einem gleichen Siliciumsubstrat (2) eines gegebenen Leitfähigkeitstyps, in dem Substrat ausgebildete Isolationsgräben (10), um die N-Kanal-Transistoren von den P-Kanal-Transistoren elektrisch zu isolieren, wobei die Flanken (14) der Gräben (10) von einem Isolierfilm (12) bedeckt sind, dadurch gekennzeichnet, daß jeder Graben (10) wenigstens einen Abschnitt aufweist, der direkt mit einem N-Kanal-Transistor und einem P-Kanal-Transistor in Kontakt ist und mit einem Leitermaterial gefüllt ist, das eine leitfähige Elektrode bildet, die mit dem der Masse entsprechenden Substrat (12) über eine Dotierung im Boden des Isolationskanals verbunden ist, die den gleichen Leitfähigkeitstyp hat, wie die des Substrats.
2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (2) eine schwach dotierte Zone (2b) aufweist, die auf eine stark dotierte Zone (2a) aufgewachsen ist, wobei die Dotierung des Bodens (16) der Gräben mit der stark dotierten Zone in Berührung ist.
3. Integrierte Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Leitermaterial (20) aus dotiertem polykristallinen Silicium oder aus einem hitzebeständigen Metallsilicid besteht.
4. Integrierte Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß ein lokales Feldoxid (22) oberhalb jedes lsolationsgrabens (10) vorgesehen ist.
5. Verfahren zur Herstellung von elektrischen Isolationszonen, die dazu dienen, die N-Kanal-MOS-Transistoren von den P-Kanal-MOS-Transistoren einer integrierten CMOS-Schaltung elektrisch zu isolieren, dadurch gekennzeichnet, daß es die folgenden Schritte umfaßt :
a) Ausbildung mehrerer Gräben (10) in einem Siliciumsubstrat (2) eines vorgegebenen Leitfähigkeitstyps,
b) thermische Oxidation des Substrats unter Ausbildung eines-Oxidfilms (12) auf den Flanken (14) und dem Boden (16) der Gräben,
c) Beseitigen des Teils (12a) des Oxidfilms (12), der sich auf dem Boden (16) der Gräben befindet,
d) Dotieren im Boden (16) der Gräben (10) mit demselben Leitfähigkeitstyp, wie das Substrat, und
e) Auffüllen der Gräben (10) mit einem Leitermaterial (20), das so eine Elektrode bildet, die mit dem der Masse der Schaltung entsprechenden Substrat (2) verbunden ist,
f) Ausbilden eines lokalen Feldoxids (22) über jedem Graben (10).
6. Herstellungsverfahren nach Anspruch 5, dadurch gekennzeichnet, daß man den Schritt c) durch anisotrope Ätzung des Oxidfilms (12) ausführt.
7. Herstellungsverfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß das Substrat (2) eine schwach dotierte Zone (2b), die über einer stark dotierten Zone (2a) liegt, enthält, wobei die schwach dotierte Zone (2b) durch Epitaxie auf der stark dotierten Zone (2a) erhalten wird, wobei die Dotierung des Bodens der Gräben mit der stark dotierten Zone in Kontakt ist.
8. Herstellungsverfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß der Schritt a) durch ein anisotropes Ätzverfahren ausgeführt wird.
9. Herstellungsverfahren nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß das Füllmaterial (20) dotiertes polykristallines Silicium oder ein hitzebeständiges Metallsilicid ist.
10. Herstellungsverfahren nach Anspruch 9, dadurch gekennzeichnet, daß das polykristalline Silicium n+- oder p+ -dotiert ist.
11. Herstellungsverfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Silicid Wolframsilicid ist.
12. Herstellungsverfahren nach einem der Ansprüche 5 bis 11, dadurch gekennzeichnet, daß man den Schritt a) ausführt, nachdem man auf dem Substrat (2) eine Maske (6, 8) ausgebildet hat, die dazu dient, die Stellen von herzustellenden Isolationszonen zu definieren, und daß man diese Maske (6, 8) nach Ausbildung des lokalen Feldoxids (22) entfernt.
13. Herstellungsverfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Maske aus Siliciumnitrid hergestellt wird.
EP85401566A 1984-08-07 1985-07-31 Integrierte CMOS-Schaltung und Verfahren zur Herstellung elektrischer Isolationszonen für diese Schaltung Expired EP0172772B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8412463A FR2569055B1 (fr) 1984-08-07 1984-08-07 Circuit integre cmos et procede de fabrication de zones d'isolation electriques dans ce circuit integre
FR8412463 1984-08-07

Publications (3)

Publication Number Publication Date
EP0172772A2 EP0172772A2 (de) 1986-02-26
EP0172772A3 EP0172772A3 (en) 1986-03-19
EP0172772B1 true EP0172772B1 (de) 1989-06-07

Family

ID=9306865

Family Applications (1)

Application Number Title Priority Date Filing Date
EP85401566A Expired EP0172772B1 (de) 1984-08-07 1985-07-31 Integrierte CMOS-Schaltung und Verfahren zur Herstellung elektrischer Isolationszonen für diese Schaltung

Country Status (5)

Country Link
US (1) US4786960A (de)
EP (1) EP0172772B1 (de)
JP (1) JPS6143469A (de)
DE (1) DE3570948D1 (de)
FR (1) FR2569055B1 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4819052A (en) * 1986-12-22 1989-04-04 Texas Instruments Incorporated Merged bipolar/CMOS technology using electrically active trench
US4903108A (en) * 1988-06-21 1990-02-20 Harris Corporation Radiation hardened complementary transistor integrated circuits
US5021359A (en) * 1988-06-21 1991-06-04 Harris Corporation Radiation hardened complementary transistor integrated circuits
US5061653A (en) * 1989-02-22 1991-10-29 Texas Instruments Incorporated Trench isolation process
US5108946A (en) * 1989-05-19 1992-04-28 Motorola, Inc. Method of forming planar isolation regions
EP0398730A1 (de) * 1989-05-19 1990-11-22 Motorola Inc. Verfahren zur Herstellung planarer Isolationszonen
JPH07105458B2 (ja) * 1989-11-21 1995-11-13 株式会社東芝 複合型集積回路素子
US5138420A (en) * 1989-11-24 1992-08-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having first and second type field effect transistors separated by a barrier
US5049521A (en) * 1989-11-30 1991-09-17 Silicon General, Inc. Method for forming dielectrically isolated semiconductor devices with contact to the wafer substrate
US5241211A (en) * 1989-12-20 1993-08-31 Nec Corporation Semiconductor device
US5179038A (en) * 1989-12-22 1993-01-12 North American Philips Corp., Signetics Division High density trench isolation for MOS circuits
US5154946A (en) * 1990-09-27 1992-10-13 Motorola, Inc. CMOS structure fabrication
JP3798808B2 (ja) * 1991-09-27 2006-07-19 ハリス・コーポレーション 高いアーリー電壓，高周波性能及び高降伏電壓特性を具備した相補型バイポーラトランジスター及びその製造方法
US5420061A (en) 1993-08-13 1995-05-30 Micron Semiconductor, Inc. Method for improving latchup immunity in a dual-polysilicon gate process
US5681776A (en) * 1994-03-15 1997-10-28 National Semiconductor Corporation Planar selective field oxide isolation process using SEG/ELO
JPH1022462A (ja) 1996-06-28 1998-01-23 Sharp Corp 半導体装置及びその製造方法
SG142115A1 (en) * 2002-06-14 2008-05-28 Micron Technology Inc Wafer level packaging
SG119185A1 (en) 2003-05-06 2006-02-28 Micron Technology Inc Method for packaging circuits and packaged circuits
US8338887B2 (en) 2005-07-06 2012-12-25 Infineon Technologies Ag Buried gate transistor
US7652329B2 (en) * 2007-07-13 2010-01-26 Semiconductor Components Industries, Llc Vertical MOS transistor and method therefor
US9831317B1 (en) * 2017-03-02 2017-11-28 Globalfoundries Inc. Buried contact structures for a vertical field-effect transistor
US10607881B2 (en) * 2017-10-06 2020-03-31 Globalfoundries Singapore Pte. Ltd. Device isolation structure and methods of manufacturing thereof
CN113496939A (zh) * 2020-04-03 2021-10-12 无锡华润上华科技有限公司 一种半导体器件及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044452A (en) * 1976-10-06 1977-08-30 International Business Machines Corporation Process for making field effect and bipolar transistors on the same semiconductor chip
JPS5544743A (en) * 1978-09-26 1980-03-29 Fujitsu Ltd Manufacture of semiconductor device
US4454646A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
US4528581A (en) * 1981-10-21 1985-07-09 Hughes Aircraft Company High density CMOS devices with conductively interconnected wells
JPS58220443A (ja) * 1982-06-16 1983-12-22 Toshiba Corp 半導体装置の製造方法
US4503451A (en) * 1982-07-30 1985-03-05 Motorola, Inc. Low resistance buried power bus for integrated circuits
US4621276A (en) * 1984-05-24 1986-11-04 Texas Instruments Incorporated Buried contacts for N and P channel devices in an SOI-CMOS process using a single N+polycrystalline silicon layer
US4589193A (en) * 1984-06-29 1986-05-20 International Business Machines Corporation Metal silicide channel stoppers for integrated circuits and method for making the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEDM 1983, p.23-26, K.M.CHAM et al.:"Caracterisation and Modelling of the trench for the tranch isolated CMOS Technology" *

Also Published As

Publication number Publication date
DE3570948D1 (en) 1989-07-13
FR2569055A1 (fr) 1986-02-14
EP0172772A2 (de) 1986-02-26
JPS6143469A (ja) 1986-03-03
US4786960A (en) 1988-11-22
FR2569055B1 (fr) 1986-12-12
EP0172772A3 (en) 1986-03-19

Similar Documents

Publication Publication Date Title
EP0172772B1 (de) Integrierte CMOS-Schaltung und Verfahren zur Herstellung elektrischer Isolationszonen für diese Schaltung
EP0167437B1 (de) Verfahren zur Autoalignierung eines lokalisierten Feldoxids mit Rücksicht auf die Isolationswärme
US5610083A (en) Method of making back gate contact for silicon on insulator technology
US5313094A (en) Thermal dissipation of integrated circuits using diamond paths
EP0159931B1 (de) Verfahren zur Herstellung elektrischer Isolationszonen für Komponenten einer integrierten Schaltung
EP0426250B1 (de) Verfahren zur Herstellung eines MIS-Transistor-Bauelementes mit einem Gitter, welches über geringdotierte Teile der Source- und Drain-Gebiete herausragt
KR100315839B1 (ko) 활성 에프이티 몸체 소자 및 그 제조 방법
KR100227766B1 (ko) 반도체 장치 및 그 제조 방법
EP0057126B1 (de) Verfahren zur Herstellung einer Transistorstruktur
EP0223780B1 (de) Verfahren zum herstellen von mos-transistoren mit metallsilicidelektroden
KR19990023196A (ko) 트렌치 절연 구조 형성 방법과 반도체 디바이스 및 그의 제조방법
EP1589572B1 (de) Verfahren zur Herstellung einer integrierten Schaltung mit einem Isolationsgraben
FR2806832A1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor
EP2323160A1 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit einer Gegenelektrode und Halbleitervorrichtung
EP0007005B1 (de) Verfahren zur Herstellung von Feldeffekt-Transistoren vom MOS-Typ mit selbstjustiertem Gate und selbstjustierten Kontaktlöchern
EP1406307A1 (de) Integrierte Schaltung mit einer hochleitenden begrabenen Schicht
FR2795554A1 (fr) Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs
EP0299037B1 (de) Verfahren zur herstellung elektrischer isolationszonen für cmos-integrierte schaltungen
EP1292991B1 (de) Verfahren zur Herstellung eines vertikalen MOS-Transistors mit vergrabenem Gate
EP0190243B1 (de) Verfahren zur herstellung einer integrierten schaltung vom mis-typ
EP0300011B1 (de) Verfahren zur herstellung elektrischer isolationszonen für eine cmos-integrierte schaltung
EP0522938B1 (de) Verfahren zum Herstellen eines vertikalen Feldeffekt-Transistors und durch dieses Verfahren hergestellter Transistor
EP4174946A1 (de) Elektronische vorrichtung mit transistoren
FR2626406A1 (fr) Transistor bipolaire compatible avec la technologie mos
KR20020035255A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Designated state(s): DE GB IT NL

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): DE GB IT NL

17P Request for examination filed

Effective date: 19860821

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE

17Q First examination report despatched

Effective date: 19880325

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE GB IT NL

REF Corresponds to:

Ref document number: 3570948

Country of ref document: DE

Date of ref document: 19890713

ITF It: translation for a ep patent filed
GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
ITTA It: last paid annual fee
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19940701

Year of fee payment: 10

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19940721

Year of fee payment: 10

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 19940731

Year of fee payment: 10

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19950731

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Effective date: 19960201

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 19950731

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee

Effective date: 19960201

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19960402