DK152233B

DK152233B - Databehandlingsanlaeg med et hurtigt bufferlager til overfoersel af data mellem regneenheden og det indre lager

Info

Publication number: DK152233B
Application number: DK583073AA
Authority: DK
Inventors: Gene Myron Amdahl; Richard Joseph Tobias
Original assignee: Amdahl Corp
Priority date: 1972-10-30
Filing date: 1973-10-29
Publication date: 1988-02-08
Also published as: ATA910473A; BR7308466D0; DK152233C; CA1007757A; IT999054B; NL7314823A; AT347151B; NO141105C; AU6167873A; BE806697A; FR2205230A5; JPS5437793B2; NO141105B; ES420344A1; CH588757A5; US3858183A; DE2353635C2; JPS4995546A; GB1449229A; DE2353635A1

Description

DK 152233B

i

Opfindelsen angår et databehandlingsapparat, der opererer under tidsbestemte cykler, og som indeholder en central styreenhed, et indre lager og et hurtig-bufferlager, der kan transmittere data mellem den centrale styreenhed og det indre la-S ger.

I stpre databehandlingsapparater øges effektiviteten ved hjælp af midlertidige lagre (buffer 1 agre), som er indskudt imellem det forholdsvis store indre lager og den centrale styreenhed CPU. Parametre, såsom liniestørrelse, bufferlagerstørrelse, summatorbredde osv, fastlægges ud fra den ønskede ydeevne til en given pris. De kriterier, der anvendes til fastlæggelse af busbredde og registertørrelser, er da priser, komplicerethed (dvs. mulighederne for fejl) og cyklustider. Store busbredder giver anledning til en meget hurtig overføring af data mellem det indre lager og buffer 1 ageret. Store busbredder nedsætter imidlertid også pålideligheden, eftersom et stort antal ledere øger mulighederne for fejl. Dertil kommer, at en lille busbredde er at foretrække i forbindelse med en kobling af buf-20 ferlageret til den centrale styreenhed. En lille busbredde svarer nemlig til den register- eller portstørrelse, som kræves af styreenheden. En lille busbredde nødvendiggør imidlertid et større antal cykler ved overføring af en linie.

Apparatet ifølge opfindelsen omfatter et hurtig-bufferlager 25 som transmitterer data mellem en hurtig styreenhed og et langsomt indre lager. I hver transmissionscyklus er det antal data-oktetter, der transmitteres mellem bufferen og styreenheden forskelligt fra det antal oktetter, der transmitteres mellem bufferen og det indre lager. Denne forskel i transmis-30 sionsstørrelse forekommer ikke i de hidtidige systemer.

Hurtig-bufferlageret øger ligesom i hidtidige systemer den effektive operationshastighed af det langsamme indre lager. Hidtidige systemer opnåede denne forøgelse ved samme oktet-trans-35 missionsstørrelse mellem bufferen og styreenheden og mellem bufferen og det indre lager. I hidtidige systemer er den maksimale transmissionshastighed mellem det indre lager og bufferen derfor lig med den maksimale transmissionshastighed mellem

DK 152233B

i

Ved imidlertid at fordoble transmissionsstørrelsen mellem det indre lager og bufferen (i forhold til transmissionsstørrelsen mellem styreenheden og bufferen), fordobles transmissionshastigheden mellem det indre lager og bufferen sammenlignet med 5 transmissionshastigheden mellem styreenheden og bufferen. Denne forøgelse i transmissionshastigheden mellem det indre lager og bufferen opnås uden ekstra interface. En ekstra interface ville i øvrigt introducere en vis forsinkelse.

jq En forøgelse i transmissionshastigheden mellem det indre lager og bufferen medfører under visse omstændigheder en forøgelse af hele systemets operationshastighed. Hastighedsforøgelsen er en følge af at en forøgelse i overføringsstørrelsen reducerer sandsynligheden for at styreenheden vil blive forsinket som 25 følge af, at den må vente på transmissionen mellem bufferen og det indre lager.

Ifølge opfindelsen er det således anvist, hvorledes man vil kunne øge regnehastigheden ved at gøre transmissionstørrelsen mellem det indre lager og buffer1 ageret forskellig fra trans- 20 missionsstørreisen mellem styreenheden og buffer 1 ageret, således som det er anført i den kendetegnende del af krav 1.

Endvidere kan ifølge en udførelsesform for opfindelsen portstyringsorganerne indeholde et ordregister for transmission 25 af data mellem styreenheden og buffer1 ageret, hvilket ordregister indeholder et antal parallelt på række anbragte lagerenheder, hvilket antal er lig med det forudbestemte antal bytes. Derved kan der på en enkel måde tilvejebringes data af fast størrelse til styreenheden. Forenklingen skyldes, at der ikke 30 kræves nogen udvælgelse med relation til transmissionsstørrelsen ved styreenheden. Udvælgelse og andre datamanipulationer kan ske ved ordregister-buffer-interfacet.

Desuden kan ifølge opfindelsen portstyringsorganerne indehol-3 S de et antal vælgerorganer, der hvet især er tilknyttet en forudbestemt lagerenhed af ordregisteret, idet det enkelte vælgerorgan har separate porte med alle de valgte datalinier af henholdsvis første og anden type som indgange og styreind- 3

DK 152233 B

gange for selektiv aktivering af en udvalgt port i hver af vælgerorganerne med henblik på transmission af data båret af de valgte ledere til de respektive lagerenheder af ordregisteret. Derved opnås en mekanisme, der tager højde for for-5 skellen i størrelse.

Apparatet ifølge opfindelsen kan desuden være ejendommeligt ved en liniestyringsenhed, der kan reagere på en adresseindføring fra styreenheden ved at afgive styresignaler til styreindgangene for lagring af data i ordregisteret i en for-10 udbestemt rækkefølge. Derved muliggøres gruppering af data i ordregisteret på en måde, der er forskellig fra den gruppering, der skyldes transmission mellem bufferlageret og det indre lager.

Apparatet ifølge opfindelsen kan endvidere være ejendommeligt 15 ved, at hver af lagerenhederne af ordregisteret indeholder separate indgangs-portstyringsenheder for data og for en paritetsbit og indeholder et antal paritetsbitgeneratorer -en for hver af lagerenhederne af ordregisteret - som kan reagere på et sammentræf af styresignaler, og som er koblet til 20 styreindgangene af et tilsvarende vælgerorgan for lagring af en paritetsbit i ordregisteret, hvilket sammentræf af styresignaler kun forekommer, når ingen af de separate porte af et vælgerorgan aktiveres, hvorved lagerenheden af det udvalgte ordregister nulstilles. Derved muliggøres en sepa-25 rat bitdannelse for hver indføring i ordregisteret. På grund af de forskellige transmissionsstørrelser, må der genereres nye pariteter for hver indføring i ordregisteret.

Opfindelsen skal nærmere forklares i det følgende under henvisning til tegningen, hvor 30 fig. 1 viser et diagram over et databehandlingsapparat ifølge opfindelsen, fig. 1A en lageradresse til et indre lager i databehandlings-

DK 152233B

4 fig. 2 et diagram oyer et bufferlager i databehandlingsapparatet, fig. 3 nogle af bufferlagerets lagerenheder, fig. 4 en del af de i fig. 3 viste lagerenheder - i stort 5 målforhold, fig. 5A og 5B detaljerede diagrammer oyer det i fig. 2 viste bufferlager, fig. 6A og 6B detaljerede diagrammer over en del af samme bufferlager, og 10 fig. 7 et styrekort til illustration af bufferlagerets virkemåde.

Fig. 1 viser et diagram over et databehandlingsapparat ifølge opfindelsen. Apparatet omfatter et indre lager 10 og et dertil sluttet bufferlager 11. Bufferlageret har en primær del 15 12 og en alternativ del 13. Tilslutningen er etableret ved hjælp af en 8-byte bred bus, der benævnes som MS DO. Indgangs-bussen til det indre lager 10 benævnes MS DI. Bufferlageret 11 kan registere 512 datalinier fra det indre lager 10, idet den enkelte linie kan indeholder op til 32 bytes. 32-byte-linie-konfigurationen er standard for mange store da-20 tabehandlingsapparater. Bufferlageret 11 kan registere 256 datalinieri primærdelen 12 og 256 datalinier i den alternative del 13.

En 32-byte-linie indlæses i og udlæses fra det indre lager 10 i fire perioder på hver otte bytes. Bufferlageret 11 er til-25 knyttet det indre lager 10 på en sådan måde, at en given adresse i det indre lager 10 svarer til en forudbestemt adresse i hver af bufferlageret 11’s halvdele 12 og 13. Adresserne er imidlertid ikke identiske i den primære og i den alternative del.

DK 152233B

5

Bufferlageret 11 er koblet til en central styreenhed 14, som omfatter en regneenhed j 16 og en instruktionsenhed . 17 og er koblet til en kanalenhed 18 ved hjælp af 4-byte-busser 19 og 21. Manipulation med de oprindelige otte databytes i buf-5 ferlageret 11 foretages ved hjælp af en datamanipulations enhed 22 (der også er en del af bufferlageret 11). Adressering foretages ved hjælp af en til instruktionsenheden 17 koblet effektiv adressegenerator 23 samt en adressestyringsenhed 24. Et interface 26 koblet til det indre lager 10, 10 sørger for en indføring og en udtagning af data til og fra det indre lager 10.

Virkemåden af databehandlingsapparatet, som omfatter den centrale styreenhed 14, kanalenheden 18, bufferlageret 11 og det indre lager 10 er beskrevet i U.S.A. patentskrift nr. 15 3.840.861.

Fig. 1A viser en typisk lageradresse for det indre lager 10. Adressen har en længde på 24 bit. Det første til det attende bit står for den respektive linie i det indre lager. Bit nr.

0 til bit nr. 10 anvendes til indexstyring. Bit nr. 11 til 20 bit nr. 18 anvendes til adressering i bufferlageret 11. Bit nr. 19 til 23 anvendes til styring.

Fig. 2 viser bufferlageret 11 mere detaljeret sammen med den tilknyttede styreenhed til overføring af data mellem det indre lager 10 og bufferlageret 11. I forbindelse med pri-25 mærdelen 12 og den alternative del 13 er bufferdata lagret 1 et inddataregister 31 på 8 bytes A-H. Såvel det indre la-gers udgangsbus MS DO som indgangssignalerne fra den centrale styreenhed 14 er ført til registeret 31. De nævnte indgangssignaler er tilkoblet via en lagerudvælgelses- og grup- 30 peringsenhed 32. udgangsbussen fra denne enhed er fire bytes bred, eftersom den udgør interfacet mellem den centrale styreenhed 14 og bufferlageret 11. Registeret 31 kobler hver byte fra udvælgelses- og grupperingsenheden 32 til to lagerenheder af registeret 31. Bufferlageret 11 fremtræder der

DK 152233B

6 ved overfor 4-byte-indgangsdataene som to 4-byte-registre med byteparrene A/E, B/F, C/G og D/H indeholdende samme information. Aktiveringssignaler koblet til bufferdelene 12 og 13 udvælger de rette bytes til udskrivning, 5 Den datastruktur, der er tilvejebragt ved hjælp af buffer lageret 11 og dettes register 31, er i virkeligheden en 8-byte-struktur for udgangsbussen MS DO fra det indre lager 10 og samtidig en 4-byte-struktur for data fra den centrale styreenhed 14 eller kanalenheden 18.

10 Når 4-byte-data skal indføres i bufferlageret 11, må der foretages en dataudvælgelse. Denne udvælgelse foretages ved hjælp af udvælgelses- og grupperingsenheden 32. Efter udvælgelse er det nødvendigt at foretage en gruppering modsat den, der finder sted ved bufferlageret 11’s udgange ved ud-15 læsning af fire bytes. Denne gruppering må finde sted på en sådan måde, at indgangsbytes grupperes i overensstemmelse med bufferlageret 11*s indretning. Hvis en byte skal anbringes på pladserne 0, 8, 16 eller 24 i primærlageret 12's 32-byte-linie, skal den først anbringes i registeret 20 31's "A" byte.

Grupperingen, der udgøres af en rotation, vil blive beskrevet i forbindelse med grupperingen af udgangsdata fra bufferlageret 11. Grupperingen af indgangsdata foretages ved hjælp af samme teknik.

25 Udgangsdata fra bufferlageret 11's forskellige lagerenheder 41, 42 - se fig. 3 - føres til en primær grupperings- og fortegnsudledelsesenhed 34 og en alternativ enhed 36. Disse data føres også tilbage til det indre lager 10 via MS DI linierne ved hjælp af bufferdata fra et ud-register 33. Som 30 vist ved 30 sammenkobles eventuelt via en ELLER-port uden forsinkelse bufferdelene 12, 13*s udgangslinier ved indgang-en/udgangen af registeret 33. De primære grupperings- og fortegnsudledelsesenheder 34 og 36 i kombination med et ord-

DK 152233B

7 register 37 er en del af datamanipulationsenheden 22 - se fig. 1 - som også omfatter en skifte- og grupperingsstyreenhed 39, hvilken sidste enhed frembringer forskellige styresignaler til grupperingsenhederne 34 og 36 og kan reagere 5 på forskellige styresignaler fra den centrale styreenhed 14.

Fig. 3 viser bufferlagerets primære del 12. Primærdelen omfatter en lavtliggende stak 41 og en højtliggende stak 42, idet hver stak er fire bytes bred. Disse bytes er for stakken 41's vedkommende indikeret ved A, B, C og D og for 10 stakken 42's vedkommende ved E, F, G og H. Der er således otte rækker af fire bytes, hvor hver byte i forbindelse med den lavtliggende stak begynder med byte nr. 0, 8, 16 og 24 og i forbindelse med det højtliggende stak begynder med byte nr. 4, 12, 20 og 28. Den enkelte lagerenhed af en stak 15 kan lagre én byte, og der er 32 bytes, der skal lagres. For indgangsdataenes vedkommende samles byte nr. 0, 8, 16 og 24, hvorefter der føres data fra en A-indgangslinié fra dataregisteret 31 - se fig. 2. I den højtliggende stak 42 samles byte nr. 4, 12, 20 og 28 på samme måde, og data 20 føres ind fra registeret 31's E-byte. På samme måde samles indgangssignaler for de resterende bytes vedkommende, hvilket også fremgår af det i fig. 2 viste nummerings-skema for primærdelen 12. Udgangsdata fra lagerenhederne svarer til indgangsdataene i eksemplet med den lavtliggende 25 stak 41 bestående af byte nr. 0, 8, 16 og 24, hvilke bytes er samlet til dannelse af A-data-udgangslinien. Denne linie er på ni tråde, eftersom den nævnte byte er på ni bit, nemlig otte databit og paritetsbit. Ved indføring af otte byte fra registeret 31, hvilke bytes modtages fra det indre 30 lager - fyldes plads nr. 0-7 og derefter nr. 8-15 og så 16-23 og til sidst 24-31 i på hinanden følgende perioder.

Dette fremgår også af den i fig. 2 viste del 12.

Fig. 4 viser konfigurationen af lagerenhederne for byte nr. 0, 8, 16 og 24 - se fig. 3 - og især for byte nr. 0 35 Eftersom der i den primære lagerenhed er 256 datalinier, der 8

DK 152233 B

skal fyldes - se fig. 1 - omfatter byte nr. 0 to halvleder-lagerplader 43 og 44 for bit nr. 0 af hver byte, hvilket giver 256 bit. Hver af pladerne 43 og 44 har aktiveringsindgange med benævnelsen aktiver φ og aktiver primær, tillige 7 5 med en adresse på syv linier (2 = 128). Primærlinien omfat ter en OG-port, der tjener til at tilpasse den 8-bit-adres-se, hvortil en af de 256 bit (2 plader) kan adresseres. Dette svarer til én ud af 256 linier af primærdelen 12. For frembringelse af en hel byte er der tilvejebragt en række 10 på ni plader. En 8-bit-adresse tilvejebringes til udvælgelse af den dekodede linie, som vist i fig. 1A, ved hjælp af bit 11-18 af lageradressen.

Fig. 5A, 5B, 6A og 6B viser bufferlageret mere detaljeret.

Bufferlageret omfatter primærdelen 12, den alternative del 15 13 og datagrupperingsenhederne 34 og 36 - se fig. 2. Sam tidige udgangsdata - se fig. 5A, 5B, 6A og 6B - omfatter linierne MS 0 - MS 7, som danner den 8-byte brede bus MS DI til det indre lager 10 - se fig. 1 og 2. Endvidere frembringer ordregistreringslinier WRO - WR3 både data- og pari-20 tetsbit som indgangssignaler for det i fig. 2 viste ordregister 37. Bufferlageret 11 får indgangssignaler fra det i fig. 2 viste dataregister 31. For overskuelighedens skyld • er disse indgangsdata imidlertid ikke vist. Der er i fig.

5A, 5B, 6A og 6B kun vist styreindgangssignaler.

25 I fig. 5A, 5B, 6A og &B er: G en dataport, A en "OG" funktion, I en negation, 0 en "ELLER" funktion 30 En gruppe af tråde i en klamme er et bundt, der indføres, og et styresignal til en port er vist ved hjælp af hovedet af en pil.

DK 152233B

9

Bufferlageret 11's bytes A-F er vist separat. I fig. 5A og 5B ses byte A og byte E og deres alternativer og byte B og byte F og deres alternativer. I fig. 6A og 6B ses byte C og G og deres alternativer og byte D og H og deres alternativer.

5 Den detaljerede struktur af det samlede bufferlager og dets datamanipultionsenheder illustreres ved en typisk operationsrækkefølge. En sådan omfatter en indføring af 8 bytes fra det indre lager 10 til bufferlageret 11, en udtagning af 4 bytes fra bufferlageret 11 til den centrale styreenhed 14 10 via ordregisteret 37, en lagring i bufferlageret af 4 bytes fra den centrale styreenhed . 14 og en tilbageføring af 8 bytes til det indre lager 10.

Det antages nu, at bufferlageret er tomt, og at der fremsættes en anmodning ved hjælp af lageradressen, kanalenheden 15 18 - se fig. 1 - eller den centrale styreenhed 14. En fuld stændig informationslinie (32 bytes), som indeholder den ønskede byte føres derefter til bufferlageret, idet der overføres 8 bytes ad gangen. Overføringen sker således i fire perioder. De første 8 bytes føres ind i bufferlagerets 20 separate lagerenhed og frem til bytepositionerne 0-7. I anden periode føres dataene frem til bytepositionerne 8-15.

I tredje periode til 16-23. I fjerde periode til 24-31. Eftersom indgangsbussen kun er 8 bytes bred, er de 4 perioder adskilt af forskellige aktiveringslinier, der er kob-25 let til tilsvarende lagerenheders respektive bytes.

Især med hensyn til aktiveringsfunktionen for en indføring af 8 bytes i bufferlageret 11 vil adressestrukturen indikere, at denne forskydning starter med byte nr. 0. Aktiveringslinierne 0, 1, 2 og 3 bliver derved aktive. Den omstændighed, at det-30 te er en 8-byte-overføring desuden bevirker, at linierne 4, 5, 6 og 7 aktiveres. Denne styring af overføringen af 8 bytes etableres ved hjælp af et udgangssignal fra interfacet 26 - se fig. 1. Indgangsdatalinierne vil således være fælles for position 0, 8, 16 og 24; kun byte nr. 0 fyldes - se fig.

DK 152233 B

10 ren at byte nr. 8 overføres, hvilket aktiverer linierne 8, 9, 10 pg 11, og eftersom der er tale om en 8-byte-overføring, bliver også linierne 12, 13, 14 og 15 aktiveret. Denne aktivering af linierne finder sted indtil sidste gruppe på 8 by-5 tes er overført.

I ålmindelihed præsenteres den i fig. lA viste adresseringsstruktur for adressestyringsenheden 24 - se fig. 1 - af lagerenheden for fastlæggelse af den byte, der er specificeret. For en 8-byte-overføring, hvor den første overføring ved de-10 kodning af 5 bit af lav orden af adressestrukturen specificerer byte nr. 0, er disse bit tilvejebragt ved hjælp af in-terfacet 26. X den første overføringsperiode vil alle de 5 bit således være 0. Dernæst vil en udvidelse ske fra 0 til 1, 2 og 3 og de respektive aktiveringssignaler afgives. Ef-15 tersom der indikeres en overføring af en 0-byte, vil de næste 4 aktiveringssignaler blive afgivet. De særlige aktiveringssignaler vil aktivere byte 4, 5, 6 og 7 i lyset af alle nullerne i de 5 bit af lav orden. I den anden forskydningsperiode vil adresseringsstrukturen og de 5 bit indikere byte 8 20 med bitstrukturen 01000, hvilket efter dekodning svarer til 8. Denne struktur giver anledning til en udvidelse af de efterfølgende 3 bytes 9, 10 og 11. Derefter aktiveres styrekontrollen for byte 12, 13, 14 og 15 som følge af overføringen af 8 bytes. I den tredie periode er bitstrukturen på 25 tilsvarende måde 10000, og i den fjerde og sidste periode 11000.

Alle de foregående beslutninger er truffet i adresssestyrings-enheden 24, som styrer aktiveringssignalerne til de enkelte lagerenheder.

30 i den næste operationssekvens efter indføring af en linie på 32 bytes fra det indre lager udtages 4 af disse for via ordregisteret at blive videreført til den centrale styreenhed 14.

DK 152233B

11

Hvis data adresseres på en indirekte styret ordafgrænsning med ordet bestående af 4 bytes er det nødvendigt at gruppere på en sådan måde, at de nævnte bytes fremkommer sekventielt . Når"··.: f.eks. en byte er adresseret, og indgangsadressen spe-5 cificerer, at den nævnte skal anbringes i ordregisterets position længst til venstre eller i "W" positionen, så kan denne adresse specificere enhver byte fra 0 til 31, eftersom en linie af bytes indeholder 32 bytes. Når indgangsbyten er specificeret - for det meste af programmøren - kan der 10 kun overføres 3 bytes yderligere i en cyklus, eftersom busbredden med hensyn til den centrale styreenhed 14 er 4 bytes. Gruppering mellem bufferlageret og ordregisteret 37 er nødvendig for at holde de 4 bytes i sekventiel orden. En sådan gruppering skulle kunne opnås uden yderligere cykler til 15 regruppering. Hvis byte 17 f.eks. er specificeret,vil de efterfølgende 3 bytes være 18, 19 og 20. Af fig. 3 fremgår det imidlertid, at byte nr. 20 er anbragt i en separat stak 42.

En vis gruppering må således finde sted, eftersom byte nr. 20 ikke er i den første søjle i stakken 41. Hvis byte nr. 20 lig- ; 20 ger i en anden stak, må der foretages en sammenkobling.

De lagerplader, som indeholder byterne af en linie, er indrettet til at muliggøre en sammenkobling af tråde. Af de 8 bytes 0, 8, 16, 24, 4, 12, 20 og 28 kan kun én specificeres til overføring af et vilkårligt adresseønske. Dette er en følge af, 25 at der højst kan overføres 4 bytes. Kun én af de 8 aktiveringslinier for disse 8 bytes til være aktiv, medens de 7 andre vil være passive. På lagerenhedernes udgangslinier, fortrinsvis linierne A og E, kan kun én af de nævnte bytes være aktiv. Derfor kan linierne A og E - se fig. 5 - sammenkobles, 30 eksempelvis som vist ved en port 51. Linierne A og E repræsenterer selvfølgelig ikke-sekventielle liniepar af lagerenheden. : I den foretrukne ' udførelsesform sammenkobles-· par,· såsom A/B, B/F',.’ C/G, . D/H, som er indbyrdes adskilt af 3 bytes. Denne adskillelse er selvfølgelig én mindre end 35 antallet af bytes i ét ord. Sammenkoblingen kan observeres

DK 152233B

12 ved både det primære og det alternative W vælgerregister som er en del af grupperingsenhderne 34 og 36, idet W har relation til W byten af ordregisteret 37 ^ ge fig, 2. Det samme er tilfældet for X, Y og Z vælgeregisteret, 5 I det foreliggende eksempel antages, at de 5 bit af lav orden af adresseringsstrukturen - se fig. lA"i-. kodes som 10001, hvilket kan dekodes til byte nr. 17. Adressestyringsenheden 24 udvider 17 til også at omfatte 18, 19 og 20. Aktiveringslinierne for lageret 11xs byter 17-24 vil derfor være aktive, 10 og byte 17 vil fremkomme på linie B, byte 18 på linie C, byte 19 på linie D og byte 20 på linie E. Disse linier sammenkob-les som A/E, B/F, C/G og D/H. Som før nævnt, vil data kun fremkomme på én udgangslinie af hvert udgangsliniepar. For byte nr. 17's vedkommende vil dette være linie E, idet linie A 15 vil være inaktiv. Ved brug af aktiveringsindgange aktiveres således kun én lagerenhed ad gangen af hvert liniepar.

Eftersom den først adresserede byte var byte nr. 17, så må linierne B og F i anden position forskydes til den første position, idet de afgives fra bufferlageret eller lageret 17, in-20 den data fra disse linier indføres i ordregisteret. Hvert af de sammenkoblede sæt af tråde må derfor rykkes én position op. Skifte- og grupperingsstyreenhden 39 - se fig. 2 - afføler adresseringsstrukturen af de to bit af lavest orden til opnåelse af gruppering. Især aktiverer de méd pile viste por-25 te W-vælgerens styreindgange B/F, Z-vælgerens indgange C/G, Y-vælgerens indgange D/H og Z-vælgernes indgange A/E. F.eks. omfatter W-vælgeren ved porten 51, som aktiveres af B/F styreindgangen, yderligere'tre porte som modtager de résterende-.bundt-par af udgangsdata fra lagerenhederne 11. Styreindgangssigna-30 ler aktiverer selektivt e,t. af disse par til opnåelse af en gruppering. W-vælgeren kan-således f.eks. selektivt modtage data fra parrene A/E, B/F, C/G. og/eller D/H.

Alt det foregående styres af skifte- og grupperingsenheden 39 - se fig. 2. Specielt er der i enheden 39 en mekanisme, der af- O TT ^frtS V 1 l··» T7 > *7 Λ M WS/N Π -! i· ·! M im u . T t _ 1. ?_ J? .a A t. · m £1 -C .ic 1 am. m. λ V« Λ J- M 7» Τ' DK 152233 B 5 13 anbringes i ordregisteret. Indgangssignalerne til denne enhed er de 2 bit af lavest orden af den før nævnte adresse på 5 bit. Som vist i fig. 7, er de forskellige trin for disse 2 bit 00, 01, 10 og 11. Disse bit er nærmere bestemt adres-5 sebittene 22 og 23. For byten 17's vedkommende er de lavest bit 01. Det andet indgangssisgnal til skifte- og grupperingsregisteret er et venstre/højre-signal, som imidlertid kun er af betydning, hvis der ønskes mindre end 4 bytes.

Da længden er 4 ned langs søjlen, indikerer dekoden 01 og 10 længden 4, at portsignalerne er B/F til W, C/G til X, jD/H

til Y og A/E til Z. Det i fig. 7 viste kort yil blive anvendt til illustration af en situation, hvor længden er mindre end 4.

Ved anvendelse af et sådant kort vil konstruktionen af en logisk styreenhed være indlysende for en fagmand.

15 De i fig. 5 og 6 viste udgangssignaler fra vælgerportene W, X, Y og X OR1es ved hjælp af en OR-port uden forsinkelse; i tilfældet med primærvælgerporten W ved hjælp af DOT OR-porten 52. Dette kan gøres, eftersom kun én af de 4 porte er aktive til ét givet tidspunkt, takket være styreindgangssignalerne. Ud-20 gangssignalet fra DOT OR-porten 52 kobles til indgangs-port-organerne 53 eller ordregisteret 37 - se fig. 2 - for W-bytes af ordregisteret. Nogle af portorganerne er indrettet til paritetsbit for registerets byte. De resterende indgangsportorganer for ordregisteret kobles på tilsvarende måde til re-25 spektive vælgere. F.eks. er en indgangsport 55 og en paritetsport 66 koblet til X-vælgeren, en indgangsport 57 og en paritetsport 58 er koblet til Y-vælgeren, og en indgangsport 69 og en paritetsport 70 koblet til Z-vælgeren. Disse porte omfatter hver to dele, der er ført sammen ved en OR-port med 30 henblik på tilpasning til den primære og den alternative del af buffelageret 11.

Hvis den centrale styreenhed 14 specificerer til bufferlageret,. at der ønskes mindre end.,4 bytes i ordregisteret,må den uspecificerede bytes position i ordregisteret indeholde alle 35 nuller for en byte. Endvidere må der sørges for den rigtige

DK 152233B

14 paritet, som er "1" for alle nullerne. Dette opnås ved hjælp af styreindgangssignaler fra skifte- og grupperingsstyreenheden 39- se fig. 2 og 7. Det antages således, at byte nr. 17 er den første ønskede byte, hvor dekodebittene 22 og 23 er 5 henholdsvis 0 og 1, og længden mod venstre er 3. Det er indlysende, at de første 3 portsignaler, som var aktive i tilfældet med byte nr. 17 ville være aktive med en længde på 4 bytes. Byte 17, 18 og 19 indføres således i rette position under anvendelse af samme procedure som før nævnt. Byte 17 10 er imidlertid ikke specificeret, og man er derfor interesseret i, at Z-positionen af ordregisteret indeholder alle nullerne af god paritet. Dette vil være tilfældet, eftersom portene A/E til Z ikke vil være aktive. Når dette er tilfældet' vil en paritetsbit-generator 61 - se fig. 6 - som udgøres af 15 4 negations-porte koblet til en OG-port, bevirke, at OG-por- ten genererer et 1-signal som følge af sammentræf af alle inaktive styresignaler. Endvidere vil udgangssignalet fra Z-væl-geren være nul, eftersom intet styreindgangssignal aktive res. Paritetslinien 62 langs den primære Z-vælgers datalini-20 er 63 frembringer alle nullerne. Når 1-signalet fra QG-por-ten 61 sammenkobles ved indgangsporten 60 for paritetsbit for ordregisteret, er resultatet af nullet og et bundt lig med 1. Der lagres således en 1-værdi i ordregisteret i byte Z's paritetsbitposition. Ovennævnte referer til de tilfælde, hvor •25 længderne er forskellige fra den i fig. 7 viste.

Hvis der ønskes en halvords-operand, og programmøren ønsker at bevare lageret, anvendes der 2 ord, men kun med rette justering. De to bytes længst til venstre, dvs. W og X, af ordregisteret forbliver derfor åbne. I denne situation gøres de 30 to bytes længst til venstre blanke eller påtrykkes værdien nul, hvis fortegnet ikke er specificeret. Hvis fortegnet er specificeret, fyldes de to bytes længst til venstre i ordre-gdsteret med fortegnet af halvords-operanden. Dette fortegn er indeholdt i bitten af højest orden i serien af specifice-35 rede data. X dette eksempel er datalængden 2 bytes.

DK 152233B

15

Arsagen til, at der kræves et fortegn for en halvords-operand, er, at regneenheden kun kan virke på et helt ord eller 4 bytes. Med fortegn simuleres imidlertid en helords-operand, og regneenheden og alle de dertil hørende funktionsenheder kan således 5 arbejde uden kendskab til, om operanden er indeholdt i et halvord.

En halvords-operand er positiv, hvis bitten af højest orden, dvs. fortegnsbitten er nul. En fortegnsudledelse ville i dette tilfælde give ..alle nullerne. Hvis et nul føres frem gen-10 nem de 2 bytes af højest orden af et ord, og en hel operand præsenteres for regneenheden, bliver resultatet således positivt og af samme værdi som med halvords-operanden. Det samme er tilfældet for negative tal. Et negativt tal i regneenheden repræsenteres ved to1s komplement. En bit af højere or-15 den i et halvord vil således have værdien 1. En egenskab ved to*s komplement er, at 1-værdien i tilfælde af, at tallet er netagivt, udledes i det uendelige, uden at det negative tal ændres. Anvendelsen af denne egenskab ved to's komplement til udledelse af negative tal, nemlig 1 udvides til 2 byte-20 positionerne W og X af højere orden. Den negative værdi af den resulterende etords-operand på 4 bytes er den samme som den negative værdi, der blev repræsenteret ved halvordsinformationen.

Hvis man igen anvender samme eksempel, hvor den lave orden af 25 5 bit lageradressen er 1000., hvilket dekodes til byte 17, er den ønskede længde i dette tilfælde, hvor det drejer sig om en halvords-operand, nu 2 bytes. De bytes, der er af interesse, er således byte nr. 17 og 18. Den rette indgangsjustering til skifte- og grupperingsenheden 39 vil blive markeret, idet det 30 indikeres, at byte nr, 17 og 18 skal parallelindføres i de 2 bytes i ordregisteret længst til højre, nemlig byte Y og Z. Der refereres nu til det i fig. 7 viste kort. Portstyresigna-lerne B/F til Y bevirker, at byte nr, 17 indføres i Y-posi-tionen af ordregisteret, og port C/G til Z bevirker, at byte 35 18 indføres i Z-positionen af ordregisteret. Et yderligere

. DK 152233B

16 styresignal, der indføres, er det fortegnssignal, som fremkommer på linie 71 øverst i fig, 6. Dette signal kobles til 4 OG-porte 72, og de andre sammenfaldende indgangssignaler af OG-portene kobles til separate styreindgange identisk 5 med Y-vælgerens indgange. Dette takket være de 4 styresignaler, som er af betydning for fortegnet af de 4 signaler, der bevirker, at data indføres til Y-byten i ordregisteret. I det foreliggende eksempel er C/F til Y-signalet aktivt. Det enkelte af disse signaler føres til en OG-port sammen med fortegnssig-10 nalet til aktivering af bit O-vælgerkredsløbet 73 eller det alternative bit O-vælgerkredsløb 74. De OR'ede udgangssignaler fra de logiske enheder 73 og 74 kobles til bittene i såvel W-bytepositionen som i X-bytepositionen i ordregisteret ved hjælp af nogle porte 53 og 55. Udgangsledningerne fra vælgerkreds-15 løbene 73 og 74 sammenkobles med andre ord med data-indgangslinierne til portene 53 og 55. Eftersom portsignalerne B/F til Y er aktive, så aktiveres også den anden port af vælgerkredsløbet 73. Det ses, at data-indgangslinien 7Γer koblet til dataudgangene B/F af bufferlageret 11. Linien 76 omfatter imid-20 lertid kun de ledere, der indeholder byterne B og Fls nulbit.

Byte nr 17 fremkommer på B-dataenes udgangslinie. Der vil ikke være nogen udgange på F-dataenes linier. Bit nr. 0 af byte 17 føres frem på linie 77 til enhver position af W-byten i ordregisteret. Dette sker ved at sammenkoble linie 77 med dataud-25 gange fra den primære og den alternative vælgerenhed if og X i portene 55 og 53. Blanke data forekommer imidlertid i forbindelse med W og X-vælgerenhederne, eftersom længden er 2, og der ved rette justering ikke forekommer styresignaler ved nogle af disse vælgerenheders porte. Udgangssignalerne fra X- og Y-væl-30 gerenhederne er derfor altid nul. Resultatet af at sammenkoble fortegnsbit for vælgerenhedernes udgangssignaler er, at fortegnsbitten er det eneste, der kan indeholde information, og denne information indføres i datapositionerne af W- og X-byte-nes positioner i ordregisteret.

35 Udover dataene må fortegnet tilvejebringe en god paritet for den særlige byte. Uanset fortegnet, vil pariteten dog være én.

DK 152233 B

17

Den rigtige paritet for alle nul-bytene er en, og den rigtige paritet for alle en-bytene er en. Paritetsbitten for W- og X-byten i ordregisteret fyldes på samme måde som paritetsbittene ved forekomst af blanke pladser. Paritetsbittene fyldes med 5 et-værdier.

I den sidste del af en typisk operationssekvens i bufferlageret, dvs. den del, hvor 8 bytes udtages fra bufferlageret til det indre lager, er den anvendte proces i hovedsagen den samme som ved indføring af byten. I henseende til adressestyreenheden 10 24 er overføringen af 8 bytes med andre ord uafhængig af, om der er tale om indføring eller udtagning.

Ved udtagning aktiveres i første cyklus byte 0-7, På lageret 12's A-udgang fremkommer byte nr. 0, og på E-udgangen byte nr.

4. Eftersom begge disse linier har gyldige data, kan de ikke 15 sammenkobles. Linierne behandles derfor separat. En egenskab ved en udtagning er, at den enten sker fra den primære eller den alternative del. A-trådene fra det alternative A og det primære A kan derfor "sammenkobles eksempelvis som vist ved ELLER-porten 81. Dette giver O-udgangsbyten fra det indre 20 lager. Tilsvarende kan B-linien sammenkobles eller DOT OR-es.

Det indre lager er informeret om, at dette er den første udtagnings-cyklus, og oversætter data på udgangslinien svarende til at MS 0 bliver til byte nr. 0. Det samme gælder for linie MS 1 - MS 7.

25 I den anden udtagnings-cyklus er aktiveringssignalerne 8-15 aktive, og linie A svarer til byte 8, og linie B svarer til byte 12. Disse bytes fremkommer på linierne MS 0 og MS 4. Til dette tidspunkt er det indre lager informeret om, at der er tale om en anden udtagnings-cyklus, hvorfor data på disse data-30 linier oversættes; dvs. byte 8 for MS 0 og byte 12 for MS 4. Udtagningen af 8 bytes er således afsluttet.

Af ovenstående ses, at selv med en 4/8-byte-konfiguration opnås en

Claims

1. Databehandlingsapparat, der opererer under tidsbestemte cykler, og som indeholder en central styreenhed (14), et indre lager (10) og et hurtig-bufferlager (11), der kan transmittere 10 data mellem den centrale styreenhed (14) og det indre lager (10), kendetegnet ved, at den centrale styreenhed (14) er tilknyttet et første parallelleder-forbindelsesorgan (132, 134) for i en første cyklus at transmittere et første forudbestemt antal databytes til eller fra styreenheden (14), 15 og at det indre lager (10) er tilknyttet et andet parallelle-der-forbindelsesorgan (131, 133) til i en anden cyklus at transmittere et andet forudbestemt antal bytes forskelligt fra det første forudbestemte antal, til eller fra det indre lager (10), og at buf feri ageret (11) indeholder et antal - lig med 20 det andet forudbestemte antal - parallelt på række anbragte lagerenheder (41, 42) forbundet med et interface omfattende portstyringsorganer (ISO, 151) til at forbinde de nævnte lagerenheder (41, 42) til enten det første parallelleder-forbin-delsesorgan (132, 134) eller til det andet parallelleder-for-25 bindelsesorgan (131, 133) og omfattende aktiveringsorganer (153) forbundet til portstyringsorganerne (150) for udvælgelse af et antal - der er lig med det første forudbestemte antal -af lagerenhederne (41, 42) for i den nævnte første cyklus at kunne transmittere det nævnte første antal bytes mellem den 30 centrale styreenhed (14) og buffer lageret (11) og for udvælgelse af databytes fra et antal - der er lig med det andet forudbestemte antal - af lagerenhederne (41, 42) for at transmittere det andet antal bytes i den nævnte anden cyklus mellem bufferlageret (11) og det indre lager (10). DK 152233B

2. Apparat ifølge krav 1, kendetegnet ved, at portstyringsorganerne (150) indeholder et ordregister (37) for transmission af data mellem styreenheden (14) og buffer lageret (11), hvilket ordregister (37) indeholder et antal parallelt 5 på række anbragte lagerenheder (W, X, Y, Z), hvilket antal er lig med det første forudbestemte antal bytes.

3. Apparat ifølge krav 2, kendetegnet ved, at portstyringsorganerne (150) indeholder et antal vælgerorganer (53), der hver især er tilknyttet en bestemt lagerenhed af ordregisteret (37), idet det enkelte vælgerorgan har separate porte med parallel lederne af henholdsvis første og anden type som indgange og styreindgange (153) for selektiv aktivering af en udvalgt port i hver af vælgerorganerne med henblik på . _ transmission af data båret af de valgte ledere til de respek-1 o tive lagerenehder af ordregisteret (37).

4. Apparat ifølge krav 3, kendetegnet ved en liniestyringsenhed (34), der kan reagere på en adresseindføring fra styreenheden (14) ved at afgive styresignaler til sty- 20 reindgangene (153) for lagring af data i ordregisteret (37) i en forudbestemt rækkefølge.

5. Apparat ifølge krav 4, kendetegnet ved, at hver af lagerenhederne af ordregisteret (37) indeholder separate 25 indgangs-portstyringsenheder (55) for data og for en paritetsbit og indeholder et antal paritetsbit-generatorer (61) - en for hver af lagerenhederne af ordregisteret - som kan reagere på et sammentræf af styresignaler, og som er koblet til styreindgangene (161) af et tilsvarende vælgerorgan for lagring 30 af en paritetsbit i ordregisteret (37), hvilket sammentræf af styresignaler kun forekommer, når ingen af de separate porte af et vælgerorgan aktiveres, hvorved lagerenheden af det udvalgte ordregister (37) nulstilles. 35