JPS63303460A - 並列プロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は並列プロセッサシステムにおけるプロセッサ間
のデータ通信による性能低下を抑える方式に関するもの
である。

〔従来の技術〕

従来の並列プロセッサにおけるプロセッサ間データ通信
方式の１つに、他プロセツサから送られてきたデータを
受信バッファに一時おき、受信プロセッサが必要な時に
データを取り込む方式がある。この種の装置としては、
たとえば特開昭６０−４９４６４などがある。受信バッ
ファがＦｉＦＯで構成され、送信プロセッサが一台の場
合は問題ないが、一般に受信バッファにデータを送り込
む送信プロセッサは複数台あるため、受信バッファに転
送されてきたデータを識別子＋データという組で一時保
持し、受信プロセッサは識別子をチェックすることによ
り必要なデータを取り込む。したがって受信バッファは
連想記憶装置で構成されることがある。

〔発明が解決しようとする課頭〕

上記従来技術では、受信プロセッサは受信バッファ（連
想記憶装置）上の識別子を検索してデータを取り込むた
め、複数のデータが必要な場合１つ１つのデータを順番
に取り込む必要がある。この時一般に複数のデータは複
数の送信プロセッサから送られてくるため、どのような
順番で受信バッファ（連想記憶装置）に到着しているか
わからない。そのため受信プロセッサが必要以上にデー
タの到着を待たされることがあった。

たとえば、他のプロセッサで計算された結果Ａ。

Ｂ、Ｃ，Ｄの４つのデータを受信し、そのうちの最大値
を示すデータを検索する処理を受信プロセッサが行う場
合、受信プロセッサ上の処理手順（プログラム）が受信
バッファ（連想記憶装置ｉｌりからＡ、Ｂ、Ｃ，Ｄの順
にデータを取り込むようになっていたと仮定すると、Ｂ
、Ｃ，Ｄのデータが受信バッファに届いていてもＡのデ
ータが届くまでは受信プロセッサは動作を進めることが
できない、Ａ、Ｂ、Ｃ，Ｄのデータの識別子を同じにす
れば受信バッファ（連想記憶装置）に到着したデータか
ら順に取り込むことができるが、この場合データの区別
をつけることができなくなる。

さらに、上記従来技術では、ひとつの受信認識命令で１
台のプロセッサから送られてくるデータの認識を行なう
ようになっているため、前述したような複数のプロセッ
サから送られてくる複数のデータの全ての到着を確認す
る必要がある処理においては、データを送信してくるプ
ロセッサ台数と同数の受信確Ｊ、２命令を実行しなけれ
ばならないことがある。例えば、第１０図のような８行
８列の配列データを４台のプロセッサに第１１図のよう
に列方向に分割して２列ずつ持たせて列方向に並列に計
算を行なった後、行方向に並列に計算を行なう必要があ
る場合、第１２図のように４台のプロセッサにデータを
配置することになる。このとき、上記の従来技術が１回
の送信命令の実行で１個のデータの送信を行なう仕様で
あるとすると、各プロセッサは３台の他のプロセッサに
対して１２回の送信命令を実行し、少なくとも１２回の
受信確認命令を実行することになる。受信確認命令を用
いてデータの到着を確認するプログラムを作るときに、
例えば前述したような受信を確認する順序を固定し、最
初に確認するデータの到着の確認を待ってから次のデー
タの確認を行なう、というプログラムの作り方があるが
、送信側の各プロセッサの処理の進み具合に差がある場
合、確認する順序と到着する順序は一致するとは限らず
、最悪の場合には最初に確認するデータの到着が最後に
なることもありえる。このような場合、すでに到着して
いるデータの確認は最後に到着したデータの確認の後に
行なわれるので、全データの到着確認に関する時間が待
ち時間によって延長されるのみならず、受信データの一
時格納域である受信バッファは確認すべき全データアを
保持する必要があるのでハードウェア規模が増大する。

これを避けるために、やはり上記の受信確認命令を用い
てデータの到着順にデータの到着確認を行なうようなプ
ログラムの作り方を用いると、到着する複数のデータの
うちどのデータの確認が済んだか、まだ確認の済んでい
ないデータはどれかの管理をプログラムで行なわなけれ
ばならず、データの到着の確認をする順序は望ましい順
序で行なえるものの、確認をするための命令処理が複雑
になり、結局は高速な受信確認処理は難しい。

上記の２つのプログラム実行 は、並列計算機の持つプロセッサ台数が増加した時、プ
ロセッサ間データ転送の高速化をはかり、並列計算機の
性能向上をはかろうとしたときに次第に顕著になり、並
列計算機の利点を生かせなくなるという欠点がある。

本発明の目的は、プロセッサ間のデータ通信において、
データを受信する受信プロセッサは、（１）受信バッフ
ァ（連想記憶装置）に届いているデータから順に受信プ
ロセッサにデータを区別をつけて取り込むことを可能に
すること、（２）他のプロセッサから送られてくるデー
タのメモリへの取り込み演算と並列に行ない、他プロセ
ツサから送られてくるデータがすでに到着したか否かを
効率よく確認すること であり、それらによって、逐次実行用のプログラムを並
列計算機用に書き直すときに必然的に生じるプロセッサ
間データ通信に関する処理のオーバヘッドを軽減し、並
列計算機を効率よく動作させることにある。

〔疎開を解決するための手段〕

上記目的（１）は、プロセッサ間データ転送における受
信側のプロセッサで受信バッファ（連想記憶装置）内に
一時保持される識別子とデータのうち識別子をメイン識
別子ＭＫ、サブ識別子ＳＫに分け、メイン識別子ＭＫを
受信バッファからのデータの検索のために使い、サブ識
別子ＳＫとデータを受信プロセッサに取り込み、サブ識
別子ＳＫを受信プロセラミ内でデータの識別子として使
うことにより達成される。

また、受信プロセッサ内でデータを区別するサブ識別子
ＳＫの必要な長さはデータの数で決定されるので、任意
の検索長で検索可能な連想記憶装置を実現することによ
り、メイン識別子ＭＫおよびサブ識別子ＳＫの長さを自
由に変えることができる。

さらに、目的（２）は、プロセッサ間データ転送におけ
る受信側のプロセッサでのプログラム実行の観点から見
て相互に関連するデータ群、例えば２次元配列の１行の
データなどの受信を個々のデータの発信元プロセッサが
同一であるか否かにかかわらず到着順にプロセッサの命
令実行と独立にメモリへ転送できるようにすることにし
て達成される。たとえば、相互に関連するデータ群の全
てが到着したか否かの確認を上記のメモリへの転送の回
数で行なうことにより達成される。

〔作用〕

解決手段（１）により、受信プロセッサでたとえば変換
則が成立つような処理を行う場合、その処理に必要なデ
ータをメイン識別子ＭＫを用いて受信バッファ（連想記
憶装りに到着しているデータから類サブ識別子ＳＫと共
に取り出すことにより、受信プロセッサが遊休する時間
を最小にすることができる。

また、連想記憶装置の中から所望のデータを検索する長
さ、つまりメイン識別子ＭＫの長さを自由に指定し、か
つ任意長の検索を可能にすることにより識別子を有効に
使用することができる。

さらに解決手段（２）より、プロセッサに到着したデー
タのメモリへの書き込みを、プロセッサの命令実行を独
立に行なうことにより、データの転送のための命令実行
数を削減できる。また、複数のデータの受信完了の確認
を受信したデータ数で行なうことにより、データの受信
確認をデータごとに行なう命令を用いる場合と比べて受
信確認に必要な命令実行数を削減できる。

〔実施例〕

以下、本発明の第１の実施例を、図面により詳細に説明
する。第１図は、本発明の第１の実施例を示す並列プロ
セッサの全体構成図である。

第１図において、１はプロセッサエレメント間のデータ
転送路、２−１〜２−３はプロセッサエレメント（以下
ＰＥと略記す）である、各ＰＥの内部構成は互いに同一
構成である。３はＰＥ内のメモリ、６は送信先ＰＥ番号
、送信すべきデータおよびそれに割り当てられた識別子
からメツセージを構成し、メツセージをデータ転送路ｌ
に送り出すメツセージ生成送信装置、５は処理装置、４
は受信データを一時保持して、処理装置５からの要求に
よりデータを処理装置５に送り出すデータ受信装置、８
は受信データを一時保持する連想記憶装置、１３は命令
レジスタ、１４は命令実行制御部、１５は汎用レジスタ
群、１８はベクトル処理ユニット、２０はスカラ演算器
である。命令実行制御部１４は、メモリ３から順次命令
を命令レジスタ１３に読出し、読出された命令の実行を
制御するものである。読出された命令が汎用レジスタ群
１５内のいずれかを指定する場合、その指定されたレジ
スタ番号をそこに供給し、あるいは読出された命令が指
定する演算を実行するように演算部１８，２０を制御す
る。ベクトル処理ユニツ１−１８は第２図にその詳細を
示すようにベクトル演算器７】とベタ１−ルレジスタ群
７０とからなる。

第１図ではＰＥは３台だけ示されているが、もちろんこ
れ以外の場合も含まれる。ＰＥ間データ転送路１は、Ｐ
Ｅから送出されたメツセージ中の送信先ＰＥ番号を有す
るＰＥまでそのメツセージを伝送する。なお、このＰＥ
間データ転送路１は、４クロスパイスイツチ、多段スイ
ッチネットワーク・１、あるいはバス等、種々の構成が
考えられる。

ＰＥ間のデータ転送処理について説明する。

まず、送信処理を説明する。メツセージの送信を要求す
る命令を送信命令と呼ぶ。この命令の形式は以下の通り
である。

５ＥＮＤ　　ＧＲＩ、ＧＲ２，ＧＲ３，ＧＲ４ここで５
ＥＮＤはオペコード、ＯＲＩ〜ＧＲ４は送信すべきデー
タ、送信すべきデータに対する識別子ＭＫおよび、識別
子ＳＫおよび、送信先のＰＥ番号をそれぞれ保持する汎
用レジスタの番号である。

この命令が命令レジスタ１３にセットされると、命令制
御部１４はこれら４つの汎用レジスタの内容を読出し、
メツセージ生成送信装置内のメツセージ生成部３４に線
Ｑ３１を介して送出する。

メツセージ生成部３４は供給されたデータ、データ識別
子（ＭＫ、ＳＫ）および送信先ＰＥ番号を組合せてメツ
セージを生成し、そのメツセージをレジスタ３３にセッ
トし、さらに出力バッファ３２を経て、データ転送路１
に送出する。データ転送路はこのメツセージの送信先Ｐ
Ｅ番号を有するＰＥにデータおよびデータ識別子を送出
する。

以上の動作は先の出願特願昭 ６１−１８２３６１号に記載のものと本質的に同じであ
る。本発明で特徴的なのは、送信するデータに対する識
別子を、そのデータが属するデータ群を表わすメイン識
別子ＭＫとそのデータ群内でそのデータを他のデータか
ら識別するためのサブ識別子ＳＫとから構成しておく所
に特徴がある。

たとえば、大量のデータ群の中から最大値を見つける場
合、まず、前記データ群を各プロセッサに分配し、各プ
ロセッサがそれぞれ担当したデータ群の中から最大値を
検出し、そのプロセッサごとに１つずつ求まったプロセ
ッサ内の最大値データをデータ群すべての中の最大値を
検索するために、ある１つのプロセッサに転送すること
を考える。

この時、送信すべきデータとともに、メイン識別子ＭＫ
は、転送データが最大値検索のためのデータであること
を示し、サブ識別子ＳＫは前記データ群中のデータの番
号を示すようにする。

これらのメイン識別子ＭＫおよびサブで識別子ＳＫは、
転送データとともに、線Ｑ３１を通してメツセージ生成
部３４に送られる。

別の例として、送信すべきデータがあるベクトルデータ
内の１つの要素の場合、メイン識別子ＭＫとして、その
ベクトルデータに割り当てられた識別子を用い、サブ識
別子ＳＫとして、ベクトルデータ内のその要素番号を用
いる。

この時の送命令の形式は以下のようになる。

５ＥＮＤ　ＶＲＩ、ＧＲ２，ＧＲ３，ＧＲ４ここで、Ｖ
ＲＩは送信すべきベクトルデータを保持するベクトルレ
ジスタ番号、ＧＲ２はデータに対する識別子ＭＫ、ＧＲ
３はベクトルデータ内転送すべき要素番号およびＧＲ４
は送信先のｒ’Ｅ番号をそれぞれ保持する汎用レジスタ
の番号である。

ＶＲＩとＧＲ３をもとにベクトル処理ユニット１８内の
ベクトルレジスタ（図示せず）からデータを取り出し、
Ｑ３５を介して、メツセージ生成部３４に転送データが
送られる。メイン識別子ＭＫ、サブ識別子ＳＫおよび送
り先ＰＥ番号は、それぞれＧＲ２，ＧＲ３およびＧＲ４
で指定された汎用レジスタの内容として、線１２３１を
介して、メツセージ生成部３４に送られる。この送信命
令をＧＲ３で指定される汎用レジスタの内容、つまり要
素番号、を変更しつつ繰り返すことにより、ベタ１〜ル
レジスタ中のベクトルデータをすべて転送することが可
能となる。

データ転送路１上のメツセージ内の送信先ＰＥ番号がＰ
Ｅ２−１の場合、そのメツセージ内の識別子およびデー
タがＰＥ２−１に送られ、入力バッファ７を通して連想
記憶装置８に取り込まれる。

連想記憶装置８の各エントリは、メイン識別子ＭＫ、サ
ブ識別子ＳＫ、データおよびそのエントリが有効である
ことを示す有効ビットｖ１□を保持する４つのフィール
ドからなり、連想記憶装置８は、その中の一つのエント
リに新たに受信した識別子ＭＫ、ＳＫおよびデータを書
き込んだときにそのエントリの有効ビット■、１を１に
する。

こうして、ＰＥから他のＰＥへの−っのメツセージの送
信が完了する。

次に、各ＰＥにおける、連想記憶装置８からのデータの
読出しについて説明する。

この読出しを要求する命令を受信命令と呼ぶ。

また、以下では、この命令の実行により読出されたデー
タを受信データと呼ぶ本実施例では幾つかの受信命令が
ある。

その一つの命令の形式は次の通りである。

ＲＥＣＥＩＶＥ　　ＧＲＩ、ＧＲ２，ＧＲ３ここで、Ｒ
ＥＣＥ　ＩＶＥは、この命令のオペコード、ＧＲＬ、Ｇ
Ｒ２，ＧＲ３はそれぞれ、受信したデータを格納すべき
汎用レジスタの番号、検索に用いる識別子を保持してい
る汎用レジスタの番号およびその識別子の内、現に検索
に用いるべき部分の長さく検索用識別子長）を保持して
いる汎用レジスタの番号を示す。本実施例では、メイン
識別子ＭＫを検索に用いるので、検索用識別子長として
このメイン識別子の長さを用いる。なお、受信したデー
タに付加されているサブ識別子ＳＫは番号ＧＲ１＋１の
汎用レジスタに格納する。

メモリ３から命令レジスタ１３に受信命令がセットされ
た場合、命令制御部１４より連想記憶装置８に起動をか
ける。同時に受信命令で指定された２つの汎用レジスタ
ＧＲ２，ＧＲ３内の検索用識別子長および検索用識別子
をそれぞれ線Ｑ４１および線Ｑ４２を通して連想記憶装
置８に送る。

連想記憶装置８は、入力された検索用識別子の内。

検索用識別子長の部分、つまり本実施例ではメイン識別
子の部分に一致するメイン識別子を有するエントリを探
す。もし、一致するメイン識別子ＭＫが見つかった場合
は、対応するサブ識別子ＳＫおよびデータをそれぞれ線
Ｑ４３およびａＱ４４を介して、処理装置５に送る。同
時に線Ｑ４５を介して、巨的のデータが見つかったこと
を示す信号（”１”）スカシ演算部２１内の条件コード
レジスタ（ｃＣ）２１にセットする。さらに。

そのデータに付随している有効ビットＶをＯとする。ま
た、もし目的のデータが見つからない場合、つまり未だ
連想記憶装置８上にデータが届いていない場合には、線
Ｑ４５を通して、データが見つからなかったことを示す
信号（０”）を同じレジスタ２１にセットする。

処理袋＠５では読出されたサブ識別子ＳＫとデータを受
信命令１４に従い、番号（ＧＲ１＋ｔ）およびＧＲＩの
汎用レジスタにそれぞれ書込む。

こうして、一つの受信命令の実行を終了する。

この受信命令の実行後、命令制御部１４は、次の命令と
して用意されているデータ受信に成功したか否かを判別
するための、それ自体周知の条件分岐命令（Ｂｒａｎｃ
ｈ　ｏｎ　Ｃｏｎｄｉｔ、ｉｏｎ命令）をメモリ３から
読出し実行する。この命令で条件コードレジスタ２１の
内容が０であれば前述の受信命令に分岐する。もし、条
件フードレジスタ２１内の内容が１であれば、この条件
付分岐命令につづく命令列をメモリ３から読出し実行す
る。この命令列は、受信したデータに演算を施すための
命令列である。たとえば、検索用識別子で指定される同
一のメイン識別子を有するデータ、すなわち同一群内の
データの内、最大値を有するデータを検索する場合であ
る。受信命令の実行時に、データとともにサブ識別子を
受信したのは、最大値を有するデータを識別する番号と
してサブ識別子ＳＫを用いるためである。以下簡単にこ
の最大値検索用のスカラ命令列を説明する。汎用レジス
タ群１５の一つの汎用レジスタ（この番号をＧＲ４とす
る）を最大値格納用に定めておき、他の一つの汎用レジ
スタ（この番号をＧ　Ｒ５とする）をその最大値を有す
るデータのサブ識別子格納用に定めておき、それらの汎
用レジスタ初期値をいずれも０としておく。受信命令お
よび条件付分岐命令の次の命令列として、番号ＧＲＩの
汎用レジスタ内にある受信したデータと番号ＧＲ４の汎
用レジスタ内のデータの比較をスカラ演算器２０で実行
し、大きい方のデータを番号ＧＲ４の汎用レジスタに格
納する処理および番号（ＧＲ１＋１）の汎用レジスタ　
′内にある受信したデータに対するサブ識別子ＳＫと番
号ＧＲ５の汎用レジスタにあるサブ識別子ＳＫの内の一
方を上記比較結果に応じて選択して番号ＧＲ５の汎用レ
ジスタに格納する処理を実行する命令列を用いる。

この命令列の実行後、受信したデータの総数をカラン１
〜し、その数があらかじめ定めた要素数に達していない
かにより分岐を行うために、計数分岐命令（Ｒｒａｎｃ
ｈ　ｏｎ　Ｃｏｕｎｔ；　Ｒｅｇｉｓｔｅｒ）を実行す
る。すなわち、ある番号ＧＲ６の汎用レジスタにあらか
じめ必要受信要素数を記憶しておき、この命令の実行時
にその要素数を１だけカウントダウンし、その値がＯで
なければ、この命令が指定する、ある汎用レジスタに記
憶してあったアドレスの命令ヘジャンプする。このアド
レスを上記受信命令のアドレスとすることにより、受信
要素数があらかじめ定めた必要受信′要素数に達してい
ない場合に、再度、受信命令が実行されることになる。

このように、前述の受信命令では、連想記憶装置８から
、検索用識別子で指定されたメイン２別子を有する複数
のデータを、サブ識別子の値に関係なく、読出すことか
で′き、データ転送路から後続のデータが連想記憶′Ｊ
Ａ置８に送出されている間に、受信命令で読出したデー
タに対する演算を処理装置８で実行できる。このように
、本実施例では同一　内のデニタをそれらにサブ識別子
違いに関係なく連想記憶装置から読出し、処理すること
ができる。

本実施例で用いる他の受信命令は、 ＲＥＣＥＩＶＥ　ＶＲＩ、’ＧＲ２，ＧＲ３の形式を有
する。ここで、ＧＲ２，ＧＲ３は先に述べた命令と同じ
く、検索用識別子およびその検索用識別子の内、検索に
用いる部分の長さを示す検索用識別子長である。また、
ＶＲｌはこの受信命令で受信されたデータを格納するベ
クＩ−ルレジスタの番号を示す。すなわち、この命令は
、検索用識別子と一致するメイン識別子ＭＫが付されて
いるデータを連想記憶装置８から読出し、この命令で指
定する番号Ｖ　Ｒ１のベクトルレジスタに格納すること
を要求する命令である。この際、連想記憶装置８から読
出されたデータに付されたサブ識別子ＳＫは、そのベク
トルレジスタ内のデータ格納位置を指定するのに用いら
れる。以下、この命令の実行時の装置動作を述べる。

この命令が命令レジスタ１３に格納されたとき、命令制
御部１４は、その命令が指定するベクトルレジスタ番号
ＶＲＩをベクトル処理ユニット１８へ線１２８０を介し
て送出するとともに、最初の受信命令のときと同じく、
検索用識別子と検索用識別子長を汎用レジスタ群１５か
ら連想記憶装置８に送出する。そこから一致するメイン
識別子ＭＫを有するデータが読出された場合、そのデー
タおよびそれに付されたサブ識別子ＳＫがそれぞれ線Ｑ
４４．Ｑ４３を介してベクトル処理ユニツ１−１８へ送
出される。第２図を参照するに、ベタ１〜ル処理ユニッ
ト１８はベクトルレジスタ群７０とベクトル演算器７１
、メモリ３　（第１図）あるいはベクトル演算器７１あ
るいは連想記憶装置８から供給されるベクトルデータを
書込むべきベクトルレジスタを選択するセレクタ７７、
また、ベクトル演算器７１へベクトルデータを供給すべ
きベクトルレジスタを選択するセレクタ７８、各ベクト
ルレジスタごとに設けた書込み回路７１Ｗ、読出し回路
７１Ｒからなる。第２図では、書込み回路７１Ｗ、読出
し回路７１Ｒはベクトルレジスタ７０−１に対するもの
のみ示しである。書込み回路７１Ｗは、書込みアドレス
を保持するＷＡレジスタ７２、＋１力ウントアツプ回路
７４、線２４３からの入力と回路７４の出力をセレクト
してＷＡＰレジスタ７２に供給するセレクタ７６からな
る。読出し回路７１Ｒは、読出しアドレスを保持するＲ
Ａレジスタ７３、この値を＋１アツプする＋１力ウント
アツプ回路７５とからなる。

上記受信命令が実行されると、線Ｑ８０を介して命令実
行制御部１３（第１図）からこの命令が指定するベクト
ルレジスタ番号ＶＲＩがセレクタ７７に入力され、連想
記憶装置８（第１図）からａＱ４４上に読出されたデー
タがその番号ＶＲＬのベクトルレジスタに送出される。

今、ベクトルレジスタ７０−１が上記受信命令で指定さ
れた番号ＶＲＩのベクトルレジスタとする。このとき、
このベク１へルレジスタ７０−１に付随する書込み回路
７１Ｗが命令制御部Ｊ４により起動され、がつセレクタ
７６は線Ｑ４３からの入力をセレクトする。その結果、
連想記憶装置８から線Ｑ４３上に出力されたサブ識別子
ＳＫがＷＡレジスタ７２にセットされ、線２４４から供
給されたデータがベタ１〜ルレジスタ７０−１の、サブ
識別子ＳＫに対応する記憶装置に書き込まれる。以上か
ら明らかなごとく、メイン識別子としてベクトルデータ
に割り当てられた番号を用い、サブ識別子として、その
ベタ１−ルデータ内のそれぞれの要素に割り当てられた
番号を用いることにより、受信したデータ　（ベクトル
要素）を一つのベクトルレジスタ内に書込むことができ
る。

以上の受信命令の実行時に、メイン識別子が一致するデ
ータがあったかを条件コートレジスタ２１　（第］閏）
に、反映させるのは最初に述べた受信命令の場合と同じ
であり、そのレジスタ内の値を判別するために、条件分
岐（Ｂｒａｎｃｈ　ｏｎＣｏｎｄｉｔｉｏｎ　）命令を
上記受信命令の次に実行し、データ受信不成功時には再
度上記受信命令を実行するのも、最初に述べた受信命令
の場合と同じである。さらに、上記受信命令の実行後、
必要数のベクトル要素が受信されたかを判別するために
、前述したのと同じ、計数分岐命令（Ｂｒａｎｃｈ　ｏ
ｎＣｏｕｎｊ　ｉｎｓｔｗｃｔｉｏｎ）を用い、必要回
数だけ、上記受信命令を実行する。

こうして、一つのベクトルレジスタに必要数のベクトル
要素を格納できる。その後、ベクトル演算命令あるいは
ベクトルデータをメモリ３（第１図）にストアする命令
あるいは逆にメモリからベクトルデータをロードする命
令を実行することにより、受信したベクトルデータに対
する処理を実行できる。

なお、以上述べた二つの受信命令の他に、他の受信命令
を実行させるように変形することもできる。たとえば、
汎用レジスタあるいはベクトルレジスタ以外のレジスタ
（たとえば浮動小数点レジスタ（図示せず））に受信し
たデータを格納するようにすることもできる。

第３図は連想記憶装置８の詳細構成図である。

図中、５０−１−１ないし５０　１　　Ｑおよび５０−
ｍ−１ないし５０−ｍ−Ｑはデータ識別子（本実施例で
は識別子がＱビットの場合を示す）を保持するレジスタ
、５４−１ないし５４−ｍはデータを保持するレジスタ
、５５−１ないし５５−ｍはデータの有効性を示す有効
ビット■を保持するレジスタ、５６および５７はセレク
タである。

連想記憶装置８上では、識別子、データおよび有効ビッ
トＶを組として保持している。

データ転送路ｌ　（第１図）から送られてきたメツセー
ジから識別子とデータを取り出し、線Ｑ３６および線Ｑ
３７を通してレジスタ ５０−３−１から５Ｏ−ｉ−Ｑおよび対応するレジスタ
５４−１に送り込まれる。ここで、ｉは１からｍまでの
間の数字で、対応する有効ビットＶが０を示している中
から選択される。処理装置５（第１図）で解読された受
信命令で示された検索用識別子は、線Ｑ４２を通して５
１−１−１ないし５１’ＩＱおよび５１−ｍ−１ないし
５１−ｍ−Ｑの入力とする。さらに、同じ受信命令で示
された検索用識別手長を、線Ｑ４１を通して、識別手長
デコード回路５４に送り込む。識別手長デコード回路５
４では検索用識別手長をデコードし、たとえば、検索用
識別手長がＳビットの場合は、左からＳビットを０、残
り（（！−ｓ）ビットを１として、ＯＲ回路５２　１　
１ないし５２　１　　ＱおよびＯＲ回討５２−ｍ−１な
いし５２−ｍ−Ｑの入力とする。

したがって、検索は検索用識別手長に対応する識別子部
分で行われることになる。もちろんデータの有効性を示
す有効ビットレジスタＶ５５−］および５５−ｍもチェ
ックされ、線Ｑ６２−１および線Ｑ６２０−ｍを介して
それぞれＡ　Ｎ　Ｄ回路５３−１およびＡＮＤ回路５３
−ｍの入力となる。

検索した結果は軸ｆ１６３−１および線悲６３−ｍを通
してプライオリティエンコーダ５５に送られる。プライ
オリティエンコーダ５５は一致を検出したものの中から
１′を選び、その結果をもとに、線Ｑ６４を介してセレ
クタ５６およびセレクタ５７を切り換える。また、一致
したメイン識別子を有するデータに対する有効ビットを
線Ｑ６４上の信号によりリセットする。プライオリティ
エンコーダ５５からは指定された長さの識別子部分が一
致したデータが見つかったか否かを線Ｑ４５を通して条
件コードレジスタ２２（第１図）に送る。さらに、セレ
クタ５６からの出力と線Ｑ６１とのビット毎の論理和を
取り、線Ｑ４３を介して選択されたサブ識別子ＳＫを、
セレクタ５７からはデータがそれぞれ処理装置５（第１
図）に送られる。

以上から明らかなとおり、本実施例では、データ群ごと
に付された識別子（メイン識別子ＭＫ）を用いて、それ
に属する複数のデータを連想記憶装置から取り出しうる
ようにした所に特徴がある。

したがって、この目的のためには、サブ識別子がデータ
に付されていない場合でも本発明は適用しうる。さらに
、メイン識別手長ＭＫが一定であるならば、検索用識別
手長を処理装置５から連想記憶装置８に供給する必要が
ない。しかし１本実施例のごとく、識別手長を指定する
場合には、いろいろのメイン識別手長の場合も同一の連
想記憶装置を用いることができる。さらに、検索用識別
手長をメイン識別手長とサブ識別手長の和にした場合、
二つの識別子がともに一致する識別子を有するデータも
同−装置上で検索可能となるという利点もある。

以下、本発明の第２の一実力恒例を図面を参照して説明
する。

本実施例は、第１の実施例と同様に、送信すべきデータ
に付加する識別子として、そのデータが７、！する特定
のデータ群を表わすメイン識別子ＭＫと、そのデータ群
内の他のデータとそのデータを区別するためのサブ識別
子ＳＫを用い、連想記憶装置からのデータ読出しにあた
っては、メイン識別子が同じデータを検索する。

しかし、第１の実施例では、一つの送信命令で一つのデ
ータを他のプロセッサエレメントに送信し、一つの受信
命令で一つのデータを、連想記憶装置から読み出したの
に対し、本実施例では、一つの送信命令で一群のデータ
を他のプロセッサエレメント群に送信し、一つの受信命
令で複数のデータを連想記憶装置から読出す。以下、そ
の詳細を速入る。

第４図において、Ｎｏ、２はネッ１へワーク、１０３は
プロセッサエレメントであり、複数のプロセッサエレメ
ント１０３はネットワーク１０２で相互にメツセージを
交換しあうように接続されている。

第５図は送信されるメツセージ２００の内容を説明する
ものであり、ＤＳＴは転送先のプロセッサニレメン１−
池号、ＭＫおよびＳ　Ｋはこのメツセージ内のデータを
識別するための識別子で、ＭＫはメツセージ内のデータ
が屈するデータ群を識別するためのメイン識別子、ＳＫ
はそのデータが該データ群内のどの要素であるかを識別
するためのサブ識別子である。たとえば、メイン識別子
は各ベタ１−ルデータごとに割当てられる番号を表し、
サブ識別子はそのベクトルデータ内の各要素の番号ｏ、
１．　　・・−・・又はｎを表わす。第２の実施例では
、筒１１ｊ、のためＭＫ、ＳＫはそれぞれ固定長とした
が、第１の実施例で示したように可変長にすることも可
能である。第４図において、１１１はネッ［ヘワーク１
０２からＬＡＱ１０２を経由して送られてくるメツセー
ジを一時的に格納する連想メモリで、その一つのエント
リには受信した一つのメツセージ２００（第５図）の識
別子ＭＫ、ＳＫおよびＤＡＴＡおよびそのエントリの有
効性を示す有効ビットを保持する。以下、Ｎｍのために
、連想メモリ１１１の一つのエントリの内容をメツセー
ジ又は受信メツセージと呼ぶことにする。連想メモリ１
１１は入力されるメイン識別子ＭＫで連想検索を行い、
一致するメツセージのサブ識別子ＳＫれおよびデータを
出力す−るように構成されている。１１２はローカルメ
モリであり、パイ１一単位にアドレス付けされている。

１１５はプロセッシングユニットであり、ローカルメモ
リ１１２に置かれている命令列を逐次実行する。このユ
ニットには第１図に示したのと同じように、命令実行制
御部（図示せず）の他に、汎用レジスタ群１２０、条件
コードレジスタ１３０、ベクトルレジスタ群１１７、ベ
クトル演算又はスカラ演算を行う演算器１４０を有する
。１１４は転送コントローラで、プロセッシングユニッ
ト１１５より検索用のメイン識別子ＭＫ、ベクトル長ロ
ーカルメモリアドレスＵをｆｉ１２１１６より受けて、
連想メモリ１１１からベクトル長Ｖ１．に等しい数のベ
クトル要素が読み出されるまで、連想メモリ１１１に連
想検索させ、検索結果として得られるベクトル要素を線
Ｑ１１５によりローカルメモリ１１２へ書込む。１１６
はリクエストキューであり、プロセッサニレメンｈＮｏ
、３から与えられる。他のプロセッサニレメン１〜１０
３へのメツセージ送信要求を一時格納するバッファで、
先入れ先出しの原理で動作する。１１３はセンドコント
ローラで、リフニス１−キュー１１６から先入れ先出し
式に出力されるメツセージ送信要求をｖＡＱ１２０より
受けて、線Ω１１８からローカルメモリ１１２上にあら
かじめ置かれているメツセージを読み出し、送信先プロ
セッサエレメント番号を付して線Ｑ１０３を介してネッ
トワーク１０２へ送信する。

続いてプロセッサエレメント間の通信の動作およびセン
トコントローラ１１３の動作の説明をする。本発明に係
るプロセッシングユニット１１５は演算命令、データ転
送命令９仔岐命令のような通常命令と、特有の命令を実
行する。特有の命令は、プロセッサエレメント間の通信
に関係し、メツセージの送信を要求する送信要求命令（
以下Ｓ　Ｅ　Ｎ　Ｄ命令と記す）、メツセージの受信処
理の終了確認を指示する命令（以下ＴＥ　５ＴＲＥＣＥ
　Ｉ　ＶＥ命令と記す）である。

５ＥＮＤ命令は次の仕様になっている。

５ＥＮＤ　　Ｃ，Ｖ ここに５ＥＮＤは５ＥＮＤ命令のオペコードを示す。ロ
ーカルメモリ１１２上には、あらかじめ送出すべきベク
トルデータ２０３（第４図）（以下、メツセージデータ
ベクトルと呼ぶ）と、このベクトルデータ２０３の送信
に関連する信号からなるメツセージ制御ベク１〜ル２０
２（第４図）を格納しておく。５ＥＮＤ命令の第１オペ
ランドＣは、メツセージ制御ベクトル２０２の先頭アド
レスであり、メツセージ制御ベクトルデータ２０２は第
６図に示すようにＶ　Ｌフィールド２０２Ａ、Ｆ　Ｌ　
Ｇフィールド２０２Ｂからなるヘッダ２０２Ａと、これ
に続く複数のバケツ１−制御フイールド２０２Ｂからな
る。ＶＬＴ／イー／Ｌ／ド２０２Ａはパケット制御フィ
ールド２０２Ｂの数、すなオ）ちベクトル長Ｖ［、を保
持し、Ｆ　ｒ、　Ｇフィールド２０２Ｂはデータの送信
処理の終了を示すフラグＦ　１．、　Ｇを保持する。５
ＥＮＤ命令の実行に先立って、ＦＬＧをＯ以外の値の初
期化しておく。バケツ１へ制御フィールド２０２Ｂの各
要素は、信号ＤＳＴ　ｊ、　ＭＫ　、３　、　Ｓ’Ｋ　
５から成り、それぞれ受信先のプロセッサエレメントの
番号、およびメツセージデータベクトル２０３の各ベク
トル要素に割り当てられたメイン識別子、サブ識別子を
表す。

また、５ＥＮＤ命令のもうひとつのオペランド■は、メ
ツセージデータベクトル２０３の先頭アドレスであり、
メツセージデータベクトル２０３の各要素は、第７図に
示すように一定長の複数のデータから成る。プロセッシ
ングユニツｌ−１１５がＳ　Ｅ　Ｎ　１）命令を実行す
ると、プロセッシングユニット１１５はこの命令のオペ
ランドであるＣと■を第４図の線Ｑ１１９を介してリク
エストキュー１１６に渡し、次の命令を実行する。

次に、第８図はセンドコントローラ１１３の構成を示す
。センドコントローラ１１３の動作は制御回路１６１の
制御のもとに次のように行なわれる。

（１）　　リクエストキュー１１６から線Ｑ１２０を介
して５ＥＮＤ命令のオペランドＣと■をとり出し、オペ
ランドＣをｇＱ１５Ｇを介してＰＣＶＢＬ／ジスタ１５
７へ、線Ｑ１６０．セＬ／’）９１６２．線ｆｌ１６１
を介してＰＣｖΔレジスタ１５８へ与え、オペランドＶ
を線Ｑ１２０、セレクタ１６３．線Ｑ１６５を介してＰ
ＤＶＡレジスタ１５９へ与える。もしも、リクエストキ
ュー１１６が空であれば、空でなくなるまで待ち、上の
動作を行なう。

（２）　　Ｐ　ＣＶ　Ａレジスタ１５８内オペランドＣ
をアドレスとして線Ｑ１１８を介してローカルメモリ１
１２をアクセスしてメツセージ制御ベクトル２０２のベ
クトル長ＶＬを読み出し、ａＱｌ　６６．　ｆ！レクタ
１６４．Ｌ＆Ｑ１７０を介してＶＬレジスタ１６０に与
える。

（３）　　ＶＬレジスタ１６０内ベクトル長ＶＬを線Ｑ
１６７を介して０判定回路１５６に入力する。値が０で
あるときはステップ（７）へ進む。

（ａ）　　線Ｑ１５８，８加算回路１５３゜Ｑ１５９．
セレクタ１６２．線Ｑ１６１を介してＰＣＶＡレジスタ
１５８の内容を８だけ増す。

（ｂ）　　次にＰＣＶＡレジスタ１５８内の内容をアド
レスとして線Ｑ１１８を介してメモリ１１２をアクセス
してメツセージ制御ベクＩ〜ル２０２（第７図）の次の
要素（今の場合はＤＳＴＯ，ＭＫ○、５ＫＯ）を読み出
し、線Ｑ　１５１を介してメツセージレジスタ１５１の
上位８バイトに与える。

その後、上記処理（ａ）を行う。

（４）　　Ｐｒ）ＶΔレジスタ１５９内のオペランドＶ
をアドレスとして、ステップ（４）と同様にローカルメ
モリ１１２からメツセージデータベクトル２０３（第８
図）の第０要素を読み出し、メツセージレジスタ１５１
の下位８バイ１〜に与える。また、８加算回路１５４に
より、Ｐ　Ｌ）　Ｖ　Ａレジスタ１５９の内容を８だけ
増す。

（５）　　ステップ（３）、（４）によりメツセージレ
ジスタ１５１に第５図の型式のメツセージが形成される
ので、これを線ＱＩ０３を介してネットワーク１０２へ
与える。さらに、Ｖｌ。

レジスタ１６０の内容を１減算回路１５５により減算す
る。

（６）以上の処理の後に０判定回路１５６がＶ　Ｌレジ
スタ１６０の内容がＯであると判定すると、次のステッ
プ（７）へ行く。そうでなければステップ（３）へ行く
、すなわち、５ＥＮＤ命令が指定したベタ１〜ル長分だ
けベクトル要素を送出後、次のステップ（７）へ行（。

（７）　　Ｐ　ＣＶ　Ｉ’（レジスタ１５７の内容を４
加算回路１５２によって４だけ増した値をアドレスとし
て、ローカルメモリ１１２に線Ｑｌ１８を介してアクセ
スし、メツセージ制御ベクトル２０２のＦＬＧフィール
ドに常に値０を格納しているＺＥＲＯレジスタ１５０の
内容を店込みこのフィールドを０クリアする。

以−Ｌのごとくにして、あるプロセッサニレメン１へか
らベク［〜ルデータの送信が行なオ〕れる。

次にＲＥＣＥＩＶＩ心命令の説明をする。

ＲＥ　ＣＥ　Ｉ　Ｖ　Ｅ命令は次の仕様になっている。

丁＜ＥＣＥＩＶＥ、ＭＫ、ＬＥＮＧＴＨ，Ｕココニ、Ｒ
ＥＣＥ　ＩＶＥはＲＥＣＥＩＶＥ命令のオペコード、Ｍ
Ｋは受信すべきベクトルデータ割り当てられたメイン識
別子を、Ｌ　Ｅ　Ｎ　Ｃｔ　Ｔ　Ｈは受信するベクトル
要素の数を、Ｕは受信したベグ１−ルデータを格納すべ
きローカルメモリ１１２のエリア２０４　（第４図）の
先頭アドレスを表わす。

プロセッシングユニツ１〜１１５がＲＥＣＥ　ＩＶＥ命
令命令付実行と、プロセッシングユニット１１５はこの
命令のオペランドＭＫ。

Ｌ　ｌ”：　Ｎ　Ｇ　Ｔ　ＩＴ　、　Ｕを線Ｑ１１６を
介して転送コン１−ローラ１１４に渡し転送コントロー
ラ１１４を起動して次の命令の実行を開始する。

次に、転送コン１〜ローラ１１４の構成と動作を説明す
る。第１０図は転送コン１〜ローラ１１４の構成と連想
メモリ１１１を示している。転送コントローラ１１４の
動作は制御回路１７５の制御のもとに次のように行なわ
れる。

（１）　　プロセッシングユニット１１５から線Ｑ１１
６Ａを介してダえられる、 ＲＥＣＥ　ＴＶＥ命令のオペランドＭＫ。

ＬＥＮＧＴＨ，ＵをそれぞれＭＫレジスタ＋７１．ＶＬ
Ｌ／ジスタ１７３．ＰＤＶＡレジスタ１７２にセラ１、
する。

（２）　　制御回路１７５は、線Ｑ１１１Ａにより連想
メモリ１１１を起動する。連想メモリ１１１は線Ｑ１１
２を介して与えられたＭＫレジスタ１７１の内容ＭＫと
一致するメイン識別子ＭＫをもつ一つのメツセージをそ
こに一時格納されているメツセージ群の中から探し、あ
ればそのメツセージのサブ識別子ＳＫとデータをそれぞ
れ線Ｑ１１３．線Ｑ１１４に出力し、線Ｑ１１１Ｂの値
を１にすることにより制御回路１７５に一致メッセージ
の検出を通知し、かつそのメツセージを連想メモリ１１
１から消去する。この消去はそのメツセージの有効ビッ
トＶを○とするごとによりなされる。一致メッセージが
検出されなかったときには、新たなメツセージがネット
ワーク２から連想メモリ１１１に到着するごとに、それ
が一致メッセージか否かを判定し、一致メンセージが検
出されれば、上に述べたのと同じ以」作をする。

（３）　　□転送コントローラ１１４では、線Ｑ１１３
に出力されているサブ識別子ＳＫを左３ピツ１−シフタ
１７０により左３ビツトシフトし、加算器１７７でこの
値とＰＤＶＡレジスタ１７２内の先頭アドレスＵを加算
することにより、ＲＥ　ＣＥ　Ｉ　Ｖ　Ｅ命令のオペラ
ンドＵで示されるローカルメモリ１１２内のメツセージ
データベタ１〜ルエリア２０４内の、前記サブ識別子Ｓ
Ｋを要素番号とする要素を格納するエントリのアドレス
を計算する。

この加算器１７７の出力および線Ｑ１１４に出力された
データはそれぞれアドレス線Ｑ１１５　１、データ線Ｑ
１１５−２を介してり１１２に送られる。制御回路１７
５は、線ＱＩＩＩＢ上の信号が１になったことに応答し
て線Ｑ１８７．制御線Ｑ１１５−３を介してデータ書込
み指定をメモリ１１２に送出し、上記アドレスに上記デ
ータを格納する。

また、１減算回路１７６により、ＶＬレジスタ１７３の
内容を１だけ減する。

（３）　　この減算の結果が０でない場合、０判定回路
１７４の出力は０であり、制御回路１７５はステップ（
２）の処理に移る。こうして次々とベクトル要素が連想
メモリ１１１から検索され、ローカルメモリ１１２に書
き込まれる。もし、上記減算の結果が０であると、以」
二の動作は終了する。

このように転送コントローラ１１４は一度、ＲＥＣＥ　
Ｉ　Ｖ　Ｅ命令により起動されると、その命令が指定さ
れたべりｌ−ル長ＶＬに等しい一部メッセージが連想メ
モリ１１１から読出せるまで、このメモリ１１１をアク
セスし、かつ一致メッセージのデータをローカルメモリ
１１２に書込む。

次にＴＥＳＴ　　ＲＥＣＥＩＶＥ命令の説明ヲする。こ
の命令は受信動作が完了したか否かを判別する命令で、
次の仕様になっている。

ＴＲＣＶ　　　　　Ｒ。

ここに、ＴＲＣＶはこの命令のオペレーションコードを
表し、ＲＪはプロセッシングユニット１１５内にある汎
用レジスタ群１２０（第４図）内の一つのレジスタの番
号である。プロセッシング−Ｌ−１−ッｌ〜１１５がＴ
ＥＳＴ　　ＲＥＣＥＩＶＥ命令を実行すると、プロセッ
シングユニット１１５は線Ｑ１１６Ｂを介して転送コン
トローラ１１４の中にあるＶＬレジスタ１７３の内容を
読み出してこの命令で指定された番号Ｒ６の汎用レジス
タにその値を格納する。このとき、この汎用レジスタに
格納した値が０か否かを判別し、０であったならＯを、
Ｏでなかったならば１を条件コードレジスタ１３０　（
第４図）にセットする。次に、この条件コードを判別し
て、分岐する条件分岐命令を実行する。

続いて、本実施例の並列プロセッサの具体的な使用例を
説明する。ここでは第１０図に示す８行８列の配列デー
タから４台のプロセッサニレメン１−ＰＥＩ−ＰＥ４を
用いてそれの転置行列を示すデータを得る場合を説明す
る。第１１図は第１０図の配列の異なる２列のデータを
各プロセッサエレメントに割当てであるところを示して
いる。第１２図はこれから説明する転置行列を求める操
作後に、各プロセッサエレメントが保持すべきデータを
示す。第１３図は各プロセッサエレメントがそれぞれの
ローカルメモリ１５上に転置行列を求める処理の前に保
持しているベクトルの一部を示す。第１４図は各プロセ
ッサニレメン１−が、転置行列を示すデータを求める処
理をした後に、それぞれのローカルメモリ１１２上に格
納すべきベクトルの一部を示し、第１５図はプロセッサ
エレメントＰＥＩ〜ＰＥ４のうちプロセッサニレメン１
〜ＰＥＩ、ＰＥ２が５ＥＮＤ命令を実行するときにオペ
ランドとして指定するメツセージ制御ベクトルＣ１，Ｃ
２を示す。第１６図はプロセッサエレメントＰＥＩが実
行するプログラムの例である。

プロセッサエレメントＰＥ３．ＰＥ４にも同様のメツセ
ージ制御ベクトルを置き、同様のプロゲラｔ１を実行さ
せる。

プロセッサエレメントＰＥＩは第１６図のプログラムの
ＲＥＣＥ　Ｉ　ＶＥ命令を実行してメイン識別子のｆ直
が１のメツセージが到着したら、データベグ１〜ルＵ１
の中のそれぞれのメツセージの持つサブ識別子に対応す
る位置に格納し、５ＥＮＤ命令を実行するとこによりメ
ツセージ制御ベク１〜ル（：１、メツセージデータベタ
１−ルＶ□より、これらを送るメツセージを形成してネ
ットワーク１０２へ送信する。プロセッサエレメントＰ
ＥＩではセントコントローラ１１３が上記メツセージの
送信を行い、転送コン１〜ローラ１１４が上記ベタ１〜
ル領域Ｕ工への１堅き込みを行う。この間、プロセッサ
エレメントＰＥＩ内のプロセッシングユニノ＋−ｔ　１
５は他の命令を実行することができる。

その後、ＴＥＳＴ　　ＲＥＣＥＩＶＥ命令を実行して転
置された配列のデータの全ての到着確認を行ない、その
後、条件分岐命令ＲＮ　７．を実行してＴ’　Ｅ　Ｓ　
’「ＲＥ　ＣＥＩ　■ＩＥ命令の実行後の条件コ−ドに
より、全て到着しているかを判断して、必要ならばＴＥ
ＳＴ　　ＲＥＣＥＩＶＥ命令を繰り返す。

以上が配列の転置を行なう例である。ここではプロセッ
サニレメン１−ＰＥＩの処理のみ記したが他のプロセッ
サニレメン１−Ｐ　Ｅ　２〜ＰＥ４も同様の処理を行な
って配列の転置を終了する。

以上の実施例では、他プロセツサへ送信するデータ、他
プロセツサから送られたデータの各Ｉ８場所をローカル
メモリ内としたが、これをプロセッサ内のベタ１〜ルレ
ジスタにすることも容易である。

バク１〜ルレジタを用いる場合には、ローカルメモリ上
のベクトルの先頭アドレスを指定するかわりに、ベタ１
〜ルレジスタの番号を指定すＩｔばよい。

〔発明の効果〕

本発明によれば、交換則が成立つような処理に必要なデ
ータを受信バッファ（連想記憶装置）に到着した順に受
信プロセンサに取り込むことが可能であり、受信プロセ
ッサが遊休する時間を小さくすることができる。

また、本発明によれば、識別子を２つの部分に分ける境
界を自由に決められるので、有限長の識別子を有効に利
用することができる。

さらに、複数プロセッサエレメントからのデータ受イコ
の確認をひとつの命令で一括してできる。

また、受信起動命令にて一括してデータの受信処理を起
動でき、送信命令にて一括してデータの送信の起動がで
きる。これにより、多数のプロセッサエレメントと多数
のデータを送受する場合でも数令令の処理で済むので、
データの通信に関連する多数の命令処理によって並列処
理の効率が低丁することを防ぐ効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す並列プロセッサの
構成図、第２図は第１図のベクトル演算部の詳細構成図
、第３図は第１図の連想記憶装置の詳細構成図、第４図
は本発明の第２の実施例を示す並列プロセッサの全体構
成図、第５図はメツセージの型式を示す図、第６図はメ
ツセージ制御ベクトル（２０２）内のデータを示す図、
第７図は、メツセージデータベクトル（２０３）内のデ
ータを示す図、第８図は第４図のセンドコントローラ（
１１３）の構成図、第９図は第４図の転送コントローラ
（１１４）の構成図、第１０１７Ｉは転置処理を受ける
べき二次元配列データの一例を示す図、第ｌｌＣｍは転
置処理の前に、第１０図のデータのどの列が４台のプロ
セッサニレメン１〜（１”’Ｅｌ〜ＰＥ４）に割当てら
れるかを示す図、第１２図は、第１０図のデータに対し
て転置処理を施した後に、４台のプロセッサエレメント
に保持されるべきデータ部分を示す図、第１３図は、第
１０図のデータの内、転置処理の前に４台のプロセッサ
エレメントで保持されるベキベグ１〜ルデータの部を示
す図、第１４図は、第１０図のデータに転置処理を施し
た結果として４台のプロセッサエレメントが保持すべき
ベクトルデータの一部を示す図、第１５図は、第１．第
２のプロセッサニレメン１−（ＰＥＩ）により用いられ
るメソセージ制御ベクトル（ｃ工、Ｃ２）を示す図、第
１６図は、第１のプロセッサエレメントで実行されるプ
ログラムの例を示す図である。 １・・データ転送路、 ２−１．２−２．２−３・・プロセッサニレメン！−５
３・・メモリ、４・・データ受信装置、５・・処理装置
α、６・・メツセージ生成送信装置、８・・・連想記憶
装置、１８・・・ベクトル演算部、１０２・・・ネット
ワーク、１０３・・・プロセッサエレメント、１１１・
・・連想メモリ、１１２・・・ローカルメモリ、１１３
・・センドコントローラ、１１４・・・転送コントロー
ラ、１１５・・・プロセッシングユニット、１１Ｇ・・
リクエストキュー、１１７・ベクトルレジスタ。 ￥Ｓ回 庫７田 第７θ図 １　ツノ　固　　　　　　　　　　　　　　　　　　　
　　〕６ノ２　回ＩＦＥ　／１１７２２１ＰＥ３　ｊｒ
ｐａ　ｊ第・Ｊ」 斗四　ノ４５日 Ｆ’Ｅ／　　　ＦＥｚ　　　　ＰＥ３　　　ＰＥ４羊　
　　７５　　回 ｙｘ／ｆ’Ｔ：２ 第　・２図 Ｒ’ＥＣＥＩＶＥ　　　／　　、　／ｌ　、　Ｗ７５Ｅ
ＮＰ　　　Ｃｔ、　　Ｖｔ Ｌ−７尺ＣＶ　　　　尺ｌ β、ＶＺ　　　　Ｌ

Claims (1)

1. 【特許請求の範囲】 １、（ａ）複数のプロセッサと、 （ｂ）該複数のプロセッサ間のデータ転送を行うための
   ネットワークとを有し、 （ｃ）各プロセッサが、 （ｃ１）他のプロセッサに送信すべきデータならびに該
   データが属するデータ群を識別するためのメイン識別子
   および該データ群中の他のデータから該データを識別す
   るためのサブ識別子とからなるデータ識別子を含むメッ
   セージを該ネットワークに送信する第１の手段と、 （ｃ２）該ネットワークからそのプロセッサに供給され
   た複数のメッセージを保持し、検索用のメイン識別子に
   応答して、該保持されたメッセージ中の、該検索用メイ
   ン識別子に一致するメイン識別子を有するメッセージに
   含まれるデータおよびサブ識別子を出力する第２の手段
   と、 （ｃ３）複数の命令を実行する第３の手段であって、該
   第２の手段からのデータの読出しを要求する命令に応答
   して、該命令が指定する検索用のメイン識別子を該第２
   の手段に供給するものと、 を有する並列プロセッサ。 ２、該第３の手段は、該検索用のメイン識別子を、該第
   ２の手段から所定数のデータが出力されるまで繰り返し
   該第２の手段に供給する手段を有する特許請求の範囲第
   １項の並列プロセッサ。 ３、該繰り返し供給手段は、該命令に応答して該繰り返
   し供給を実行する手段である第２項の並列プロセッサ。 ４、該繰り返し供給手段は、該命令を繰り返し実行する
   ことにより該繰り返しを実行する手段である特許請求の
   範囲第２項の並列プロセッサ。 ５、該第３の手段は、 該繰り返し供給手段による繰り返し供給実行中に、該命
   令の後続の命令を実行する手段を有する特許請求の範囲
   第３項の並列プロセッサ。 ６、該第３の手段は、 複数のベクトルデータを保持する手段と、 該第２の手段から該繰り返し供給に対して出力された複
   数のデータを、該ベクトルデータ保持手段内の、該命令
   が指定する領域内の、それぞれのデータに付随するサブ
   識別子が指定する記憶位置に格納する手段を有する特許
   請求の範囲第３項記載の並列プロセッサ。 ７、該第３の手段は、 ベクトルデータ保持手段と、 該第２の手段から供給されたデータを、該データに付随
   するサブ識別子により定まる、該ベクトルデータ保持手
   段内の位置に書込む手段を有する特許請求の範囲第２項
   の並列プロセッサ。 ８、該ベクトルデータ保持手段は、それぞれのプロセッ
   サで実行される命令およびデータを保持するメモリであ
   る特許請求の範囲第７項の並列プロセッサ。 ９、該ベクトルデータ保持手段は、ベクトルレジスタで
   ある第７項の並列プロセッサ。 １０、該第３の手段は、該ベクトルデータ保持手段に保
   持されたベクトルデータにベクトル演算を施す演算器を
   有する特許請求の範囲第８項又は第９項の並列プロセッ
   サ。 １１、該第１の手段は、該第３の手段によるデータ送信
   命令の実行に応答して、該命令で指定される複数のデー
   タおよびそれぞれに対するメイン識別子およびサブ識別
   子から、複数のメッセージを形成してそれぞれを順次出
   力する手段を有する特許請求の範囲第１項又は第３項の
   並列プロセッサ。 １２、（ａ）複数のプロセッサと、 （ｂ）該複数のプロセッサ間のデータ転送を行うための
   ネットワークとを有し、 （ｃ）各プロセッサが、 （ｃ１）他のプロセッサに送信すべきデータならびに該
   データが属するデータ群を識別するためのメイン識別子
   を含むメッセージを該ネットワークに送信する第１の手
   段と、 （ｃ２）ネットワークから自己のプロセッサに供給され
   た複数のメッセージを保持し、検索用のメイン識別子に
   応答して、該保持されたメッセージ中の、該検索用メイ
   ン識別子に一致するメイン識別子を有するメッセージに
   含まれるデータおよびサブ識別子に出力する第２の手段
   と、 （ｃ３）複数の命令を実行する第３の手段であって、該
   第２の手段からのデータの読出しを要求する命令に応答
   して、該命令が指定する検索用のメイン識別子を該第１
   の手段に該第２の手段から所定数のデータが出力される
   まで繰り返し該第２の手段に供給するものとを有する並
   列プロセッサ。 １３、該繰り返し供給手段は、該命令に応答して該繰り
   返し供給を実行する手段である特許請求の範囲第１２項
   の並列プロセッサ。 １４、該繰り返し供給手段は、該命令を繰り返し実行す
   ることにより該繰り返しを実行する手段である特許請求
   の範囲第１２項の並列プロセッサ。 １５、該第１の手段は、該第３の手段によるデータ送信
   命令の実行に応答して、該命令で指定される複数のデー
   タおよびそれぞれに対するメイン識別子から、複数のメ
   ッセージを形成してそれぞれを順次出力する手段を有す
   る特許請求の範囲第１３項の並列プロセッサ。 １６、（ａ）複数のプロセッサと、 （ｂ）該複数のプロセッサ間のデータ転送を行うための
   ネットワークとを有し、 （ｃ）各プロセッサが、 （ｃ１）他のプロセッサに送信すべきデータならびに該
   データを識別するための識別子を含むメッセージを該ネ
   ットワークに送信する第１の手段と、 （ｃ２）該ネットワークから自己のプロセッサに供給さ
   れた複数のメッセージを保持し、検索用の識別子、およ
   び該検索用識別子の内、検索に用いられるべき部分の長
   さを示す検索用識別子長に応答して、該保持されたメッ
   セージ中の、該検索用識別子の内、該検索用識別子長に
   て指定された部分に一致する部分を有する識別子を有す
   るメッセージに含まれるデータを出力する第２の手段と
   、 （ｃ３）複数の命令を実行する第３の手段であって、該
   第２の手段からのデータの読出しを要求する命令に応答
   して、該命令が指定する検索用の識別子および検索用識
   別子長を該第１の手段に供給するものと、 を有する並列プロセッサ。 １７、該第２の手段は、該一致した部分を有する識別子
   の内、該一致する部分以外の部分を該データとともに出
   力する手段を有する特許請求の範囲第１６項の並列プロ
   セッサ。