JPH01194056A - 並列プロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は並列プロセッサシステムにおけるプロセッサ間
のデータ通信による性能低下を抑える方式に関するもの
である。

［従来の技術］ 従来、ローカルメモリを持ち、複数のプロセッサエレメ
ントから構成され、他のプロセッサエレメントのローカ
ルメモリにアクセス可能な並列計算機においては、ある
プロセッサエレメントが他のプロセッサエレメントのロ
ーカルメモリを介してデータを受は渡すときに、データ
の参照順序を保証するためには渡す側のプロセッサエレ
メントがデータをローカルメモリに書き込んだ後に、こ
のデータを読み出すプロセッサエレメントに対して割り
込みかけるようになっていた。この種の装置として関連
するものは、例えば、アイ・イー・イー・イー、１９８
５インターナシヨナル・コンファレンス・オン・パラレ
ル・プロセッシング予稿集第７８２頁から７８８頁（Ｉ
ＥＥＥ、ＰＲ○ＣＥＥＤＩＮＧＳ　　ＯＦ　　ＴＨＥ　
　１９８５ＩＮＴＥＲＮＡＴＩＯＮＡＬ　　Ｃ０ＮＦＥ
ＲＥＮＣＥ　　ＯＮ　　ＰＡＲＡＬＥＬ　　ＰＲＯＣＥ
ＳＳＩＮＧ、ｐｐ７８２−７８８）において論じられて
いる装置があげられる。

一方、共有メモリで結合され、複数のプロセッサエレメ
ントからなる並列計算機においては、あるプロセッサエ
レメントが他のプロセッサエレメントに共有メモリを介
してデータを受は渡すときに、共有メモリの客語にタグ
を設けておき、このタグでその語の内容が書き込み済み
（データが有効）か、未書き込み（データが無効）かを
表わすようにした装置がある。例えば、リアルタイム・
シグナルプロセッシングＩ　Ｖ、　Ｖｏｌ、２９８（１
９８１年８月）第２４１頁から第２４８頁（ＲＥＡＬ−
ＴＩＭＥ　　５ＩＧＮＡＬ　　ＰＲＯＣＥ　Ｓ　Ｓ　Ｉ
　ＮＧ　　Ｉ　Ｖ、　Ｖｏｌ、２９８　（Ａｕｇ１９８
１）、Ｐｐ２４１−２４８）において論じられている装
置がこれに相当する。

［発明が解決しようとする課題］ 上記従来技術を合わせて、各プロセッサがタグを設けた
ローカルメモリをつけ、このタグでその語の排他制御を
行う並列プロセッサが考えられる。

このような並列プロセラにおいては、受信プロセッサは
上のタグを検索してデータを取り込むため、複数のデー
タが必要な場合１つ１つのデータを順番に取り込む必要
がある。この時一般に複数のデータは複数の送信プロセ
ッサから送ってくれるため、どのような順番でローカル
メモリに到着しているかわからない。そのため受信プロ
セッサが必要以上にデータの到着を待たされることがわ
かった。

たとえば、他のプロセッサで計算された結果Ａ。

Ｂ、Ｃ，Ｄの４つのデータを受信し、そのうちの最大値
を示すデータを検索する処理を受信プロセッサが行う場
合、受信プロセッサ上の処理手順（プログラム）がロー
カルメモリからＡ、Ｂ、Ｃ。

Ｄの順にデータを取り込むようになっていたと仮定する
と、Ｂ、Ｃ，Ｄのデータが受信バッファに届くまでは受
信プロセッサは動作を進めることができない。

さらに、上記従来技術では、ひとつの受信確認命令で１
つのデータの確認を行なうようになっているため、前述
したような複数のプロセッサから送られてくる複数のデ
ータの全ての到着を確認する必要がある処理においては
、転送データと同数の受信確認命令を実行しなければな
らない。本発明の目的は、プロセッサ間のデータ通信に
おいてデータを受信する受信プロセッサは、 （１）ローカルメモリに届いているデータから順に受信
プロセッサにデータを区別をつけて取り込むことを可能
にすること、 （２）他のプロセッサから送られてくるデータのメモリ
へのとりこみ演算と並列に行ない、他プロセツサから送
られてくるデータがすでに到着したか否かを効率よく確
認すること であり、それらによって、逐次実行用のプログラムを並
列計算機用に書き直すときに必然的に生じるプロセッサ
間データ通信に関する処理のオーバヘッドを軽減し、並
列計算機を効率よく動作させることにある。

［課題を解決するための手段］ 上記目的は、各々が語単位にタグのついたローカルメモ
リを持つ複数のプロセッサから構成される並列プロセッ
サにおいて、他のプロセッサに送信すべきデータを、そ
のデータが属するデータ群を識別するためのメイン識別
子とそのデータ群中の他のデータから送信データを識別
するためのサブ識別子とから生成した転送先プロセッサ
内ローカルメモリのアドレスに対して送信し、受信プロ
セッサでは指定されたローカルメモリ上のアドレスにデ
ータを格納すると同時に対応するタグを有効とし、さら
に、ローカルメモリから受信データを読み出す場合は、
検索用のメイン識別子をもとに、受信データ群のアドレ
スを生成し、そのアドレスをもとに、ローカルメモリか
ら所望の受信データを読み出し、さらに読み出したアド
レスからその受信データに対応するサブ識別子を生成し
、受信データとサブ識別子を取り込むことにより、達成
された。

さらに目的（２）は、プロセッサ間データ転送における
受信側のプロセッサでのプログラム実行の観点から見て
、相互に関連するデータ群を、その中のデータの到着順
にプロセッサの命令実行と独立に受信できるようにする
ことにして達成される。さらに、たとえば、相互に関連
するデータ群の全てが到着したか否かの確認を受信の回
数で行なうことにより達成される。

〔作用］ 解決手段（１）により、受信プロセッサでたとえば交換
側が成立つような処理を行う場合、その処理に必要なデ
ータをメイド識別子ＭＫを用いてアドレス生成し、ロー
カルメモリに到着しているデータから順にサブ識別子Ｓ
Ｋと共に取り出すことにより、受信プロセッサが遊体す
る時間を最小にすることができる。

さらに解決手段（２）より、プロセッサに到着したデー
タの受信を、プロセッサの命令実行と独立行なうことに
より、データの受信のための命令実行数を削減できる。

また、複数のデータの受信完了の確認を受信したデータ
数で行なうことにより、データの受信確認をデータごと
に行なう命令を用いる場合と比べて受信確認に必要な命
令実行数を削減できる。

［実施例コ 以下、本発明の第１の実施例を、図面により詳細に説明
する。第１図は、本発明の第１の実施例を示す並列プロ
セッサの全体構成図である。

第１図において、１はプロセッサエレメント間のデータ
転送路、２−１〜２−３はプロセッサエレメント（以下
、ＰＥと略す）である。各ＰＥの内部構成は互いに同一
構成である。３はＰＥ内のローカルメモリ、４は受信バ
ッファ、５は送信バッファ、６は命令処理ユニット、７
はメモリ制御、１３は命令制御、１４は受信制御、１５
は汎用レジスタ、１６はスカラ演算器、１７はベクトル
処理ユニット、３０は命令レジスタ、３１は命令レジス
タ、３ではプログラムカウンタＰＣである。

ローカルメモリ３は、プログラムあるいはデータを保持
し、各語単位（本実施例では１語は４バイトとする）に
１ビツトずつのタグを格納するタグ部３−１がある。タ
グ部は、本発明を実施するために新たに設けられた部分
である。

命令フェッチ３１は、ローカルメモリ３のプログラムカ
ウンタＰＣ３２に示された命令アドレスから順次命令を
命令レジスタ３０に読出し、読出された命令は命令解読
部１３にて解読される。読出された命令が汎用レジスタ
群１５内のいずれかを指定する場合、その指定されたレ
ジスタ番号をそこに供給し、あるいは読出された命令が
指定する演算を実行するように演算部１６．１７を制御
する。ベクトル処理ユニット１７は、第４図にその詳細
を示すように、ベクトル演算器７１とベクトルレジスタ
群７０からなる。

第１図ではＰＥは３台だけ示されているが、もちろんこ
れ以外の場合も含まれる。ＰＥ間データ転送路１はメツ
セージを、そのメツセージ中の送信先ＰＥ番号を有する
ＰＥまで伝送する。なお、このＰＥ間データ転送路１は
、クロスバスイッチ、多段スイッチネットワーク、ある
いはバス等、種々の構成が考えられる。

ＰＥ２−１を用いて、ＰＥ間のデータ転送処理について
説明する。

まず、送信処理を説明する。メツセージの送信を要求す
る命令を送信命令と呼ぶ。この命令の形式はたとえば以
下の通りである。

５ＥＮＤ　　ＧＲＩ、ＧＲ２，ＧＲ３，ＧＲ４、ここで
、５ＥＮＤはオペコード、ＧＲＩ〜ＧＲ４は、送信すべ
きデータ、送信すべきデータに対するメイン識別子ＭＫ
およびサブ識別子ＳＫ、および転送先ＰＥ番号をそれぞ
れ保持する汎用レジスタの番号である。さらに、（ＧＲ
２）＋１の番号の汎用レジスタには、メイン識別子ＭＫ
の長さがあらかじめ保持されている。

この送信命令が命令フェッチ回路３１で読み出され、命
令レジスタ３０にセットされると、命令解読部１３は、
命令を解読し、上記汎用レジスタの内容である転送先Ｐ
Ｅ番号と転送データを線Ｑ２０を介して送信バッファ、
５に送出する。さらに、汎用レジスタの内容であるメイ
ン識別子ＭＫに、サブ識別子ＳＫおよびメイン識別子長
りをアドレス生成部１８に送出する。アドレス生成部１
８は、３つの入力情報をもとに送信先ＰＥ内ローカルメ
モリのアドレスを生成し、線Ｑ２１を介して送信バッフ
ァ５に送出する。

このアドレス生成部１８の一実施例を第２図に示す。入
力されたメイン識別子長りは減算回路４０を介して、左
シフタ４１のシフトカウント情報となり、メイン識別子
ＭＫを（３２−Ｌ）ビット左にシフトする（以下、本実
施例では、ローカルメモリのアドレス空間は３２ビツト
と仮定する）。さらに、この結果にサブ識別子ＳＫをシ
フタ４２にて２ビツト左シフトした結果との論理和をＯ
Ｒ図絡路４２とり、転送先のＰＥのローカルメモリのア
ドレスとして線Ｑ２１を介して送信バッファ５にセット
する。

第１図にもどり、送信バッファ５で生成されたメツセー
ジは、データ転送路１に送出され、メツセージ内の送信
先ＰＥ番号を有するＰＥに転送される。

本発明で特徴的なのは、送信するデータに対する識別子
を、そのデータが属するデータ群を表わすメイン識別子
ＭＫとそのデータ局内でそのデータを他のデータから識
別するためのサブ識別子ＳＫとから構成し、そのメイン
識別子ＭＫとサブ識別子ＳＫにより転送先ＰＥ内の格納
先ローカルメモリのアドレスを生成することにある。た
とえば、大量のデータ群の中から最大値を見つける場合
、まず、前記データ群を各プロセッサに分離し、各プロ
セッサがそれぞれ担当したデータ群の中から最大値を検
出し、そのプロセッサごとに１つずつ求まったプロセッ
サ内の最大値データをデータ群すべての中の最大値を検
索するためにある１つのプロセッサに、転送することを
考える。

この時、送信すべきデータとともに、メイン識別子ＭＫ
は、転送データが最大値検索のためのデータであること
を示し、サブ識別子ＳＫは前記データ群中のデータの番
号を示すようにすることができる。

別の例として、送信すべきデータがあるベクトルデータ
内の１つの要素の場合、メイン識別ＭＫは転送すべきデ
ータが属するベクトルデータを示し、サブ識別子ＳＫは
ベクトルデータ内のその要素番号を示す。

この時の送信命令の形式は以下のようになる。

５ＥＮＤ　　ＶＲＩ、ＧＲ２，ＧＲ３，ＧＲ４゜ここで
、ＶＲＩは送信すべきベクトルデータを保持するベクト
ルレジスタ番号、ＧＲ２はデータに対する識別子ＭＫ、
ＧＲ３はベクトルデータ内の転送すべき要素番号および
ＧＲ４は転送先のＰＥ番号をそれぞれ保持する汎用レジ
スタの番号である。さらに、ＧＲ２＋１の番号の汎用レ
ジスタには識別子ＭＫの長さがあらかじめ保持されてい
る。

ＶＲＩとＧＲ３をもとにベクトル処理ユニット１７内の
ベクトルレジスタ７０（第４図）からデータを取り出し
、ｇ２２を介して、送信バッファ５に転送データが送ら
れる。これ以外の転送情報も汎用レジスタから転送バッ
ファ５に送られる。

この送信命令をＧＲ３で指定される汎用レジスタの内容
、つまり要素番号を変更しつつくり返すことにより、ベ
クトルレジスタ中のベクトルデータをすべて転送するこ
とが可能となる。

データ転送路１とのメツセージ内の送信先ＰＥ番号がＰ
Ｅ２−１の場合、そのメツセージ内のメイン識別子ＭＫ
およびサブ識別子ＳＫから構成されたアドレス、および
データが、それぞれ受信バッファ４−１および受信バッ
ファ４−２に保持され、さらに、書き込み制御３４を起
動する。この書き込み制御３４により、レジスタ４の内
容はメモリ制御７に送られ、レジスタ４−１を示したロ
ーカルメモリ上のアドレスにレジスタ４−２のデータを
格納し、さらに書き込み制御３４は１発生回路８を起動
し、格納内アドレスに対応するタグを１にセットする。

この時、メモリ制御７はローカルメモリ３に対する書き
込み制御３１と命令制御６により制御されるメモリアク
セス制御３３によるアクセス要求との排他制御を行う。

メモリ制御７は通常の計算機システムのメモリ制御と類
似のものである。通常の計算機システムにおいても、Ｃ
ＰＵからの読み出し／書きみみアクセスとＩｌｏからの
読み出し／書き込みアクセスの排他制御が行われている
。異なる迄は、（１）書き込み制御３４からは書き込み
要求しかないこと、（２）語単位にタグがあるためにタ
グの設定／解除処理があることの２点である。

こうして、一つのＰＥから他のＰＥへの一つのメツセー
ジの送信が完了する。

次に各ＰＥにおける。ローカルメモリからの受信データ
の読出しにつづいて説明する。

この受信データの読出しを要求する命令を受信命令と呼
ぶ。また以下では、この命令の実行により読出されたデ
ータを受信データと呼ぶ。本実施例では幾つかの受信命
令である。その一つの命令の形式は次の通りである。

ＲＥＣＥＩＶＥ　　ＧＲＩ、ＧＲ２，ＧＲ３ここで、Ｒ
ＥＣＥ　ＩＶＥは、この命令のオペコード、ＧＲＩ、Ｇ
Ｒ２，ＧＲ３はそれぞれ、受信したデータを格納すべき
汎用レジスタの番号、検索に用いるメイン識別子ＭＫを
保持している汎用レジスタの番号およびそのメイン識別
子長りを保持している汎用レジスタの番号を示す。なお
、受信したデータに付加されているサブ識別子ＳＫは番
号ＧＲ１＋１の汎用レジスタに格納する。

この受信命令が命令フェッチ回路３１で読み出され、命
令レジスタ３０にセットされ、さらに命令解読１３にお
いて読解すると、受信命令で指定した２つの汎用レジス
タＧＲ２，ＧＲ３のメイン識別子ＭＫおよびメイン識別
子長りを、それぞれ線Ｑ２６および線Ｑ２７を介して受
信制御１４に送り、受信制御１４を起動する。さらに、
受信データをローカルメモリ３から読み出すための読み
出し要求をメモリアクセス制御３３で発生させる。

受信制御１４は受は取った２つの情報をもとに、受信デ
ータを発生するまで、受信データ群が到着する領域内の
アドレスを順に生成し、ローカルメモリ上のそのアドレ
スに対応するタグが有効であるか否かを検索する。

受信データが到着している場合（対応するタグが有効と
なっている場合）はそのデータに対応するサブ識別子を
生成し、線ｆ１２８を介して送られてくるデータととも
に、１ｊＡＱ２９を介して、受信命令で指定された汎用
レジスタに保持する。つぎに、ローカルメモリの検索さ
れたデータに対するタグを無効にし、さらに、線Ｑ３９
を介して、目的のデータが見つかったことを示す信号″
１″′をスカラ演算器１６内の条件コードレジスタｃｃ
１９にセットする。

ローカルメモリ上の受信データが到着する領域内に受信
データが１つもなかった場合（受信データ群が到着する
領域内の対応するタグがすべて無効を示している場合）
は、線Ｑ３９を介して、目的のデータが見つからなかっ
たことを示す信号″０′を条件コードレジスタ１９にセ
ットする。

受信制御１４の１実施例を第３図に示す。

線Ｑ２７から送られてきたメイン識別子長りは減算器５
０を介して、シフタ５１のシフト数となる。数ｆ１２６
に送られてきたメイン識別子ＭＫは、シフタ５１で（３
２−Ｌ）ビット左シフトされ、レジスタ５２にセットさ
れる。このレジスタ５２の内容は、線ｆ１６６を介して
、ローカルメモリ上との受信データ群の格納される領域
の先頭アドレスとして、ローカルメモリに送られ、さら
に、線６３を介して、メモリアクセス制御３３（第１図
）を起動する。メモリアクセス制御３３はローカルメモ
リに対して読み出し要求を行う。レジスタ５２の内容は
＋４加算器５３により＋４ずつ加算され、受信データが
見つかるか、あるいはローカルメモリ上の受信データ群
の格納される領域をすべて検索しつくすまで、線Ｑ６０
を介してローカルメモリに供給されるとともに、メモリ
アクセス制御３３から読み出し要求が出る。

受信データが見つかった場合は、対応するタグ情報ｉｔ
　Ｉ　Ｉ＋が、ローカルメモリ３（第１図）から、線Ｑ
、６１を介してレジスタ５８に送り込まれる。

レジスタ５８に“′１″がセットされると、無効化回路
５９が起動され、＋２６１を介して、ローカルメモリ３
（第１図）の受信データを読み出したアドレスに対する
タグを無効Ｉｔ　ＯＩＦにするタグ無効化信号を送る。

さらに、論理和回路５４、線Ｑ６３を介して、メモリア
クセス制御３３（第１図）に対して、読み出し要求の終
了を報告し、線Ｑ３９を介して、条件コードレジスタｃ
ｃ１９　（第１図）をセットする。そして、レジスタ５
５に保持されているタグを無効にする信号５５を２３３
を介してローカルメモリに送る。さらに、受信データを
線Ｑ２８（第１図）を介して、受信命令で指定されてた
汎用レジスタに送り、その時の検索したアドレスの下（
３２−Ｌ）ビットを切り出し、さらにシフト５７で右に
２ビツトシフトし、それをサブ識別子ＳＫとして、線Ｑ
２９を介して、指定された汎用レジスタに送る。

受信データ群が格納される領域をすべて検索しつくした
場合（つまり、送信データが見つからなかった場合）は
、＋４加算回路の（３２−Ｌ）桁目の桁上がりで判別し
、論理和回路５４、Ｑ３１を介してメモリアクセス制御
３３（第１図）に対して、読み出しの要求の終了を報告
し、線Ω３９を介して、条件コードレジスタｃｃ１９に
受信データが見つからなかったことＩＩ　ＯＩＩをセッ
トする。

こうして、一つの受信命令の実行を終了する。

この受信命令の実行後、命令フェッチ３１は、次の命令
として読意されているデータ受信に成功したか否かを判
別するための、それ自体周知の条件分収命令（Ｂｒａｎ
ｃｈ　ｏｎ　Ｃｏｎｄｉｔｉｏｎ命令）をメモリ３から
読出し、実行するがこの命令で条件コードレジスタ１９
の内容がＯであれば前述の受信命令に分岐する。もし、
条件コードレジスタ１９内の内容が１であれば、この条
件付分岐命令につづく命令列をメモリ３から読出し実行
する。この命令列は、受信したデータに演算を施すため
の、命令列がある。たとえば、同一のメイン識別子を有
するデータ、すなわち同一群内のデータの内、最大値を
有するデータを検索する場合である。受信命令の実行時
に、データとともにサブ識別子を受信したのは、最大値
を有するデータを識別する番号としてサブ識別子ＳＫを
用いるためである。

以下簡単にこの最大値検索用のスカラ命令列を説明する
。汎用レジスタ群１５の一つの汎用レジスタこの番号を
ＧＲ４とするを最大値格納用に定めておき、他の一つの
汎用レジスタ（この番号をＧＲ５とする）をその最大値
を有するデータのサブ識別子格納用に定めておきそれら
の汎用レジスタの初期値をいずれもＯとしおく。受信命
令および条件付分岐命令の次の命令として、番号ＧＲＩ
の汎用レジスタ内にある受信したデータと番号ＧＲ４の
汎用レジスタ内のデータの比較をスカラ演算器１６で実
行し、大きい方のデータを番号ＧＲ４の汎用レジスタに
格納する処理および番号（ＧＲ１＋１）の汎用レジスタ
内にある受信したデータに対するサブ識別子ＳＫと番号
ＧＲ５の汎用レジスタにあるサブ識別子ＳＫの内の一方
を上記比較結果に応じて選択して番号ＧＲ５の汎用レジ
スタに格納する処理を実行する命令列を用いる。

この命令列の実行後、受信したデータの総数をカウント
し、その数があらかじめ定めた要素数に達していないか
により分岐を行うために計数分岐命令（Ｂｒａｎｃｈ　
ｏｎ　Ｃｏｕｎｔ　Ｒｅｇｉｓｔｅｒ）を実行する。す
なわち、ある番号ＧＲ６の汎用レジスタにあらかじめ必
要受信要素数を記憶しておき、この命令の実行時にその
要素数を１だけカウントダウンし、その値が０でなけれ
ば、この命令で指定するある汎用レジスタに記憶してあ
ったアドレスの命令ヘジャンプする。このアドレスを上
記受信命令のアドレスとすることにより、受信要素数が
あらかじめ定めた必要受信要素数に達っしていない場合
に、再度、受信命令が実行されることになる。

このように、前述の受信命令では、ローカルメモリ３か
らメイン識別子ＭＫで指定された複数のデータを、サブ
識別子ＳＫの値に関係なし、読出すことができ、データ
転送路から後続のデータがローカルメモリ３に送出され
ている間に、受信命令で読出したデータに対する演算を
実行できる。

このように、本実施例では同一庫内のデータをそれらに
サブ識別子ＳＫの違いに関係なくローカルメモリから読
出し、処理することができる。

本実施例で用いる他の受信命令は、 ＲＥＣＥＩＶＥ　　ＶＲＩ、ＧＲＩ、ＧＲ３の形式を有
する。ここでＧＲ２，ＧＲ３は先に通入た命令と同じく
、メイン識別子ＭＫおよびその長さを示すメイン識別子
長１である。また、ＶＲｌはこの受信命令で受信された
データを格納するベクトルレジスタの番号を示す。すな
わち、この命令は、メイン識別子ＭＫが一致するデータ
を受信制御１４を用いてローカルメモリ３から読出し、
この命令で指定する番号ＶＲＩのベクトルレジスタに格
納することを要求する命令である。この際、ローカルメ
モリ３から読出されたデータに付されたサブ識別子ＳＫ
は、先程と同様受信制御１４で生成し、そのベクトルレ
ジスタ内のデータ格納位置を指定するのに用いられる。

以下、この命令の実行時の装置部作゛を通入る。

この命令が命令レジスタ３ｏに格納されたとき、命令制
御１３はその命令が指定するベクトルレジスタ番号ＶＲ
Ｉをベクトル処理について１７へ線９３５を介して送出
するとともに、最初の受信命令のときと同じく、メイン
識別子ＭＫとメイン識別子長りを３日用レジスタ群１５
から受信制御１４に送出し、ローカルメモリを検索する
。識別子ＭＫに対応するデータが読出された場合、その
データおよびそれに付されたサブ識別子ＳＫがそれぞれ
線２２５．　Ｑ２７を介してベクトル処理ユニット１７
へ送出される。第４図を参照するに、ベクトル処理ユニ
ット１７はベクトルレジスタ群７０とベクトル演算器７
１、ローカルメモリ３（第１図あるいベクトル演算器７
１あるいは受信制御１４から供給されるベクトルデータ
を書込むべきベクトルレジスタを選択するセレクタ７７
、またベクトル演算器７１へベクトルデータを供給すべ
きベクトルレジスタを選択するセレクタ８、各ベクトル
レジスタごとに設けた書込み回路７１Ｗ、読出し回路７
１Ｒからなる。第４図では、書込み回路７１Ｗ、読出し
回路７１Ｒはベクトルレジスタ７０−１に対するものの
み示しである。書込み回路７１Ｗは、書込みアドレスを
保持するＷＡレジスタ７２．＋１力ンウドアツプ回路７
４、線Ｑ４３からの入力と回路７４の出力をセレクトし
てＷＡＰレジスタ２に供給するセレクタ６からなる。読
出し回路７１Ｒは、読出しアドレスを保持するＲＡレジ
スタ７３、この値を＋１アツプする＋１力ウントアツプ
回路７５とからなる。

上記受信命令が実行されると、線Ｉ２８０を介して命令
実行制御部１３（第１図）からこの命令が指定するベク
トルレジスタ番号ＶＲＩがセレクタ７７に入力され、受
信制御１４（第１図）から線Ｑ２Ｂ上に読出されたデー
タがその番号ＶＲＩのベクトルレジスタに送出される。

今、ベクルレジスタ７０−１が上記受信命令で指定され
た番号■Ｒ１のベクトルレジスタとする。このとき、こ
のベクトルレジスタ７０−１に付随する書込み回路７１
Ｗが命令解読部１３により起動され、かつセレクタ７６
は線Ｑ４３からの入力をセレクトする。

その結果、受信制御１４から線ｕ４３上に出力されたサ
ブ識別子ＳＫがＷＡレジスタ７２にセットされ、線Ｑ４
４から供給されたデータがベクトルレジスタ７０−１の
、サブ識別子ＳＫに対応する記憶装置に書き込まれる。

以上から明らかなごとく、メイン試料子ＭＫとしてベク
トルデータに割りあてられた番号を用い、サブ識別子Ｓ
Ｋとして、そのベクトルデータ内のそれぞれの要素に割
りあてられた番号を用いることにより、受信したデータ
（ベクトル要素）を一つのベクトルレジスタ内に書込む
ことができる。

以上の受信命令の実行時に、メイン識別子ＭＫが一改す
るデータがあったかを条件コードレジスタ２１（第１図
）に反映させるのは最初に述べた受信命令の場合と同じ
であり、そのレジスタ内の値を判別するために、条件分
岐（Ｂｒａｃｈ　ｏｎＣｏｎｄｉｔｉｏｎ　）命令を上
記受信命令の改に実行し、データ受信不成功時には再度
上記受信命令を実行するのも、最初に述べた受信命令の
場合と同じである。さらに、 上記受信命令の実行後、必要数のベクトル要素が受信さ
れたかを判別するために、前述したのと同じ計数分岐命
令（Ｂｒａｃｈ　ｏｎ　Ｃｏｕｎｔｉｎｓｔｒｕｃｔｉ
ｏｎ　）を用い、必要回数だけ、上記受信命令を実行す
る。

こうして、一つのベクトルレジスタに必要数のベクトル
要素を格納できる。その後、ベクトル演算命令あるいは
ベクトルデータをメモリ３（第１図）にストアする命令
あるいは逆にメモリ３からベクトルデータをロードする
命令を実行することにより、受信したベクトルデータに
対する処理を実行できる。

なお、以上述べた二つの受信命令の他に、他の受信命令
を実行させるように変形することもできる。たとえば、
汎用レジスタあるいはベクトルレジスタ以外のレジスタ
（たとえば浮動小数点レジスタ（図示せず））に受信し
たデータを格納するようにすることもできる。

以上から明らかなとおり、本実施例では、データ群ごと
に付された識別子（メイン識別子ＭＫ）を用いて、それ
に属する複数のデータをローカルメモリから取り出しう
るようにした所に特徴がある。したがって、この目的の
ためには、サブ識別子がデータに付されていない場合で
も本発明は適用しうる。さらに、メイン識別子長りが一
定であるならば検索用識別子長りを処理装置５から受信
制御１４に供給する必要がない。しかし、本実施例のご
とく、識別子長を指定する場合には、いろいろのメイン
識別子長の場合も同一の受信制御１４を用いることがで
きる。

以下、本発明の第２の実施例を第５図を用いて説明する
。図中、第１の実施例（第１図）と同一の番号は同一構
成要素を示す。

第２の実施例の第１の実施例との違いは、アドレス生成
部１８を送信側ＰＥでなく受信側ＰＥに用いた点にある
。

第２の実施例においては、送信処理において、メツセー
ジ６３は、相手先ＰＥ番号、メイン識別子長しＬ、メイ
ン識別子ＭＫ、サブ識別子ＳＫおよびデータから構成さ
れる。

このメツセージは、データ転送路１を介して、受信ＰＥ
内の受信バッファ６４に格納される。受信バッファ６４
に格納されたメツセージのうち、メイン識別子長Ｌ、メ
イン識別子ＭＫおよびサブ識別子ＳＫはアドレス生成部
１８に送られ、そのアドレス生成部１８において、ロー
カルメモリ上の受信データの書き込みアドレスを生成す
る。

以下、本発明の第３の実施例を第６図を用いて説明する
。

図中、第１の実施例（第１図）と同一の番号は同一の構
成要素を示す。

第３の実施例の第１の実施例との違いは、受信メモリの
設置である。第３の実施例では受信用のタグ付メモリを
専用に設けた。ローカルメモリ９にはタグはない。

受信メモリに対しては、受信バッファ４からの書き込み
処理、および受信制御１４からの読み出し処理がある。

受信バッファ４に格納されたメツセージのうち、アドレ
ス４−１は受信メモリ１０のアドレスを示し、書き込み
制御３１の書き込み要求により、受信メモリ１０のアド
レス４−１に受信データ４−２を書き込む。

一方、受信処理においては、起動された受信制御１４お
よび読み出し制御３５により、第１の実施例において、
受信データをローカルメモリから読み出したように、受
信データを受信メモリ１０から読み出す処理を行う。

第３の実施例には、次のような効果がある。

（１）第１の実施例のようにタグをローカルメモリ全域
につける必要がない。

（２）受信メモリ１０とローカルメモリ９を分離するこ
とにより、受信メモリ１０に対する受信バッファ４から
の書き込み要求と、ローカルメモリ９に対する命令処理
ユニット６から通常命令によるアクセス要求との競合を
さけることができる。

（３）プログラム作成上、ＰＥ内での処理に対しては、
ローカルメモリのアドレスを用い、ＰＥ間間通上おいて
は、メイン識別子ＭＫ、サブ識別子ＳＫおよびメイン識
別子長りを用いて生成した受信アドレスを用いることに
より、ＰＥ演算処理アドレス、ＰＥ間処理アドレスの分
離が可能となり、プログラム作成が容易となる。

第３の実施例では、ローカルメモリ９のアドレス空間と
受信メモリのアドレス空間を完全に独立したものとした
が、ハードウェアとしては、受信メモリのアドレス空間
をローカルメモリ９のアドレス空間の一部として実現す
ることもできる。たとえば、ローカルメモリ９上のあら
かじめ指定されたアドレスから先の一定領域を受信メモ
リ領域とし、この受信メモリ領域内のみに語単位にタグ
を設ける。

これらは、アドレス生成部１８において、送信アドレス
を生成する時、および受信制御１４において受信アドレ
スを生成する時、それらの送信アドレス、受信アドレス
に前記受信メモリの先頭アドレスを加えることにより実
現される。

第７図にアドレス生成部１８の実施例を示す。

図中、第２図と同一の番号は同一構成要素を示す。

第７図では、新しく、受信メモリの先頭アドレスを示す
レジスタ４４および加算器４５を設けた。

第８図に受信制御１４の一実施例を示す。図中、第３図
と同一の番号は同一構成要素を示す。第８図では、新し
く、受信メモリの先頭アドレスを示すレジスタ６８およ
び加算器６９を設けた。

これら、アドレス生成部および受信制御の変更により、
プログラムから、ローカルメモリ９上の受信メモリの実
現領域を意識する必要がなくなる。

以下、本発明の第４の一実施例を第９図を参照して説明
する。本実施例は、第１の実施例と同様に、送信すべき
データに付加する識別子として、そのデータが属する特
定のデータ群を表わすメイン識別子ＭＫと、そのデータ
群内の他のデータとそのデータを区別するためのサブ識
別子ＳＫを用い、ローカルメモリからのデータ読出しに
あたっては、メイン識別子が同じデータを検索する。

しかし、第１の実施例では、一つの送信命令で一つのデ
ータを他のプロセッサエレメントに送信し、一つの受信
命令が一つのデータを、連想記憶装置から読み出したの
に対し、本実施例では、一つの送信命令で一群のデータ
を他のプロセッサエレメント群に送信し、一つの受信命
令で複数のデータをローカルメモリから読出す。以下、
その詳細を述べる。

第９図において、第１図と同一の番号は同一の構成要素
を示す。第１図と異なる構成要素として９０は受信ユニ
ット、９１は送信ユニット、９３は受信制御、９４．９
６はカウンタ回路、９５゜９７は制御回路９２はメモリ
制御がある。

受信ユニット９０．送信ユニット９１はそれぞれ制御回
路９５．９７の制御のもと、命令処理ユニット６と独立
に動作する。制御回路９５．９７はたとえばマイクロプ
ロセッサを用いることができる。メモリ制御９２は第１
図のメモリ制御７の変形で、アクセスもとが受信バッフ
ァ４による書き込み、受信ユニット９０による読み出し
、命令処理ユニットによる書込み／読み出しと３つにな
っている。受信制御９３は第１図の受信制御１４の変形
である。

まず、送信処理を説明する。本実施例での送信命令はた
とえば以下の通りである。

５ＥＮＤ　　ＶＲＩ、ＧＲ２，ＧＲ３，ＧＲ４ここで、
５ＥＮＤはオペコード、ＶＲＩは送信すべきベクトルレ
ジスタの番号、ＧＲ２〜ＧＲ４は汎用レジスタの番号で
それぞれ送信すべきデータに対するメイン識別子ＭＫ、
ベクトル長ＶＬ、および転送先ＰＥ番号をそれぞれ保持
する汎用レジスタの番号である。さらに、（ＧＲ２）＋
１の番号の汎用レジスタには、メイン識別子長りがあら
かじめ保持されている。

この送信命令が命令レジスタにセットされると、命令解
読部１３は命令を解読し、上記汎用レジスタの内容であ
る転送先ＰＥ番号と送信バッファ５に送出し、同じく汎
用レジスタの内容であるメイン識別子ＭＫ、メイン識別
子長りをアドレス生成部に送り、ベクトル長ＶＬを線Ｑ
１０１を介してカウンタ回路９６に送り、送信するベク
トルデータを保持するベクトルレジスタの番号をベクト
ル処理ユニット１７に送り、さらに、命令制御１３は、
制御回路９７およびベクトル処理ユニット１７に起動を
かける。その後、命令制御１３は次の命令の解読実行を
開始する。

制御回路９７はｌｉ！Ｑ１０２を介してカウンタ回路９
６をリセットする。ベクトル処理ユニットからは指定さ
れたベクトルレジスタからベクトルデータが順に一要素
ずつ出力され、線Ｑ２２を介して、送信バッファにセッ
トされる。さらに、データとともに、ベクトル処理ユニ
ットからは、線Ｑ１００を介して、要素番号がサブ識別
子ＳＫとして、アドレス生成部１８に送られる。アドレ
ス生成部１８では、３つの入力情報をもとに転送先ＰＥ
内のローカルメモリ上のアドレスを生成し、送信バッフ
ァ５に送出する。送信バッファからは、ベクトルデータ
の各要素ごとにメツセージを生成し、データ転送路に送
出する。

カウンタ回路はデータを送出するたびに、計数を行い、
ベクトル長ＶＬ回くりかえされた時、制御回路９７に対
して、線Ｑ１０３を介して送信終了を報告する。カウン
タ回路９６は、たとえば第１０図のように、２つのレジ
スタ、＋１加算器、比較回路で構成される。

命令制御１３への送信命令実行終了報告には次の２通り
の方法がある。第１は制御回路９７が命令制御１３に対
して割込み処理を行う方法である。

第２は命令処理装置６において、定期的に送信装置の状
態を調べる命令を発行する方法である。このような命令
として、たとえば次のようなＴＥＳＴ　　５ＥＮＤ命令
が考えられる。

５ＥＮＤ ＴＳＥＮＤは、ＴＥＳＴ　　５ＥＮＤ命令のオペランド
コードである。送信処理がまだ終っていない場合は１を
、送信処理が終っている場合はＯを条件コードレジスタ
ｃｃ１９にセットする。命令制御１３はこの条件コード
レジスタｃＣの内容を調べ、送信袋Ｎ１９の状態を知る
ことができる。

本発明の特徴は、次々とデータとともに、サブ識別子Ｓ
Ｋを生成し、さらに、命令で指定されたメイン識別子Ｍ
Ｋを用いて、転送先ＰＥ内ローカルメモリのアドレスを
生成することにより、１つの命令で、ある１つのまとま
ったデータ群を転送することである。

データ転送路１２のメツセージのデータが、転送先ＰＥ
内のローカルメモリ３上に格納される手段は、第１の実
施例と同様である。

次に、受信処理を説明する。本実施例での受信命令はた
とえば以下の通りである。

ＲＥＣＥＩＶＦ　　ＶＲｌ、ＧＲ２，ＧＲ３ここで、Ｒ
ＥＣＥＩＶＥは、この命令のオペコード、ＶＲＩは受信
すべきベクトルレジスタの番号、ＧＲ２，ＧＲ３は汎用
レジスタの番号でそれぞれ受信すべきデータに対するメ
イン識別子ＭＫ、およびベクトル長ＶＬをそれぞれ保持
する汎用レジスタの番号である。さらに、（ＧＲ２）＋
１の番号の汎用レジスタには、メイン識別子長しがあら
かじめ保持されている。

この受信命令が命令レジスタ３０にセットされると、命
令制御１３は、上記汎用レジスタの内容であるメイン識
別子ＭＫ、メイン識別子長りを受信制御９３に送り、ベ
クトル長ＶＬをカウンタ回路９４に送り、受信するベク
トルデータを格納するベクトルレジスタの番号をベクト
ル処理ユニット１７に送り、さらに、命令制御１３は、
制御回路９５およびベクトル処理ユニット１７に起動を
かける。その後、命令制御１３は次の命令の解読実行を
開始する。

制御回路９５はカウンタ回路９４をリセットする。次に
受信制御９３に起動をかける。受信制御９３は、第１の
実施例の受信制御（第３図と類似の構成をしているが、
本実施例では１回の受信命令の処理で必要とするデータ
群すべてを受信することが異なる。そのため、＋４加算
器５３（第３図）はレジスタ５２（第３図に保持しであ
るアドレスに対するデータを受信するまでカウントアツ
プを行わない。つまり、レジスタ５２（第３図）に保持
しであるアドレスに対するデータを受信すると、＋４加
算器５３（第３図）５３を起動し、レジスタ５２（第３
図）内のアドレスを更新し、次のデータ受信を行う。ま
た、これと同時、カウンタ回路９４を起動し、カウンタ
を１進める。カウンタ回路９４はカウンタ回路９６と同
一の構成である。

受信制御９３に読み出されたデータはサブ識別子ＳＫと
ともに、ベクトル処理ユニット１７に送られ、受信命令
で指定されたベクトルレジスタに格納される。サブ識別
子ＳＫはこの時の要素番号として用いられる。

カウンタ回路９４はデータを受信するたびに、計数を行
い、ベクトル長ＶＬ回くりかえされた時、制御回路９５
に対して、受信終了を報告する。

命令制御１３への受信命令実行終了報告には、送信装置
の場合と同様、次の２通りの方法がある。

第１は制御回路９５が命令制御１３に対して割込み処理
を行う方法である。第２は命令処理装置６において、定
期的に受信装置の状態を調べる命令を発行する方法であ
る。このような命令として、たとえば次のようなＴＥＳ
Ｔ　　ＲＥＣＥＩＶＥ命令が考えられる。

ＴＲＣＶ ＴＲＣＶは、ＴＥＳＴ　　ＲＥＣＥＩＶＥ命令のオペコ
ードである。受信処理がまだ終わっていない場合は１を
、受信処理が終わっている場合は０を条件コードレジス
タｃｃ１９にセットする。命令制御１３は、この条件コ
ードレジスタＣＣの内容を見て、受信装置の状態を知る
ことができる。

［発明の効果］ 本発明によれば、交換側が成立つような処理に必要なデ
ータをローカルメモリに到着した順に受信プロセッサに
取り込むことが可能であり、受信プロセッサが遊休する
時間を小さくすることができる。

また、本発明によれば、識別子を２つの部分に分ける境
界を自由に決められるので、有限長の識別子を有効に利
用することができる。

さらに、複数プロセッサエレメントからのデータ受信の
確認をひとつの命令で一括してできる。

また、受信起動命令にて一括してデータの受信処理を起
動でき、送信命令にて一括してデータの送信の起動がで
きる。これにより、多数のプロセッサエレメントと多数
のデータを送受する場合でも数命令の処理で済むので、
データの通信に関連する多数の命令処理によって並列処
理の効率が低下することを防ぐ効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す並列プロセッサの
構成図、第２図は第１図のアドレス生成部の詳細構成図
、第３図は第１図の受信制御の詳細構成図、第４図は第
１図のベクトル処理ユニットの詳細構成図、第５図は本
発明の第２の実施例を示す並列プロセッサの構成図、第
６図は第３の実施例を示す並列プロセッサの構成図、第
７図は第６図のアドレス生成部の詳細構成図、第８図は
第６図の受信制御の詳細構成図、第９図は本発明の第４
図の実施例を示す並列プロセッサの構成図、第１０図は
第９図のカウンタ回路の詳細構成図である。 １・・・データ転送路、２・・・プロセッサエレメント
、３・・・ローカルメモリ、４・・・受信バッファ、５
・・・送信バッファ、６・・・命令処理ユニット、７・
・・メモリ制御、１３・・・命令解読部、１４・・・受
信制御、１５・・・汎用レジスタ、１６・・・スカラ演
算器、１７・・・ベクトル処理ユニット、１８・・・ア
ドレス生成部、３０・・・命令レジスタ、３１・・・命
令フェッチ回路、３２・・・プログラムカウンタ、３３
・・・メモリアクセス制御、３４・・・書き込み制御

Claims (1)

1. 【特許請求の範囲】 １、（ａ）複数のプロセッサと、 （ｂ）該複数のプロセッサ間のデータ転送を行うための
   ネットワークとを有し、 （ｃ）各プロセッサが、 （ｃ１）語単位にタグのついたプログラムやデータを保
   持する、ローカルメモリと、 （ｃ２）他のプロセッサに送信すべきデータ、ならびに
   該データが属するデータ群を識別するためのメイン識別
   子および該データ群中の他のデータから該データを識別
   するためのサブ識別子とから生成した転送先プロセッサ
   内ローカルメモリのアドレスを含むメッセージを該ネッ
   トワークに送信する第１の手段と、 （ｃ３）該ネットワークから、そのプロセッサに供給さ
   れた複数のメッセージを、メッセージ内に含まれたアド
   レスにもとづき、ローカルメモリに書き込み、同時に対
   応するタグを有効とする第２の手段と、 （ｃ４）該ローカルメモリからの受信データの読み出し
   を要求する命令に応答して、該命令が指定する検索用の
   メイン識別子をもとに、受信データ群のアドレスを生成
   し、そのアドレスをもとに、該ローカルメモリから所望
   の受信データを読み出し、さらに、その受信データに対
   応するサブ識別子を生成する第３の手段を有する並列プ
   ロセッサ。 ２、（ａ）複数のプロセッサと、 （ｂ）該複数のプロセッサ間のデータ転送を行うための
   ネットワークとを有し、 （ｃ）各プロセッサが、 （ｃ１）語単位にタグのついた、プログラムやデータを
   保持するローカルメモリと、 （ｃ２）他のプロセッサに送信すべきデータ、該データ
   が属するデータ群を識別するためのメイン識別子および
   該データ群中の他のデータから該データを識別するため
   のサブ識別子を含むメッセージを該ネットワークに送信
   する第１の手段と、 （ｃ３）該ネットワークから、そのプロセッサに供給さ
   れた複数のメッセージを、メッセージ内に含まれている
   該メイン識別子とサブ識別からローカルメモリのアドレ
   スを生成し、そのアドレスに受信データを取り込み、同
   時にそのアドレスに対応するタグを有効とする第２の手
   段と、 （ｃ４）該ローカルメモリからの受信データの読み出し
   を要求する命令に応答して、該命令が指定する検索用の
   メイン識別子をもとに、受信データ群のアドレスを生成
   し、そのアドレスをもとに、該ローカルメモリから所望
   の受信データを読み出し、さらに、その受信データに対
   応するサブ識別子を生成する第３の手段を有する並列プ
   ロセッサ。 ３、該メイン識別子と該サブ識別子とともに、該メイン
   識別子の有効長を示す情報を用いて、該ローカルメモリ
   上のアドレスを生成する手段を有する特許請求の範囲第
   １項又は第２項の並列プロセッサ。 ４、該ローカルメモリは、プログラムやデータなどを保
   持するタグを有しない領域と、受信データ群を保持し、
   語単位にタグを有する特許請求の範囲第１項又は第２項
   の並列プロセッサ。 ５、（ａ）複数のプロセッサと、 （ｂ）該複数台のプロセッサ間データ転送を行うための
   ネットワークを有し、 （ｃ）各プロセッサが、 （ｃ１）語単位にタグのついた、プログラムやデータを
   保持するローカルメモリと、 （ｃ２）該ローカルメモリから順次命令を読み出し、実
   行する第２の手段と、 （ｃ３）第２の手段が独立に動作し、第２の手段から指
   定されたデータ群、該データ群を閉すメイン識別子およ
   び送信データ数をもとに、送信処理を行う第３の手段と
   、 （ｃ４）第２の手段と独立に動作し、第２の手段から指
   定されたデータ群、該データ群を示すメイン識別子およ
   び受信データ数をもとに、受信処理を行う第４の手段を
   有する並列プロセッサ。