DE751519T1 - EPR4 Postprozessor mit reduzierter Komplexität zur Detektion von abgetasteten Daten - Google Patents

EPR4 Postprozessor mit reduzierter Komplexität zur Detektion von abgetasteten Daten

Info

Publication number
DE751519T1
DE751519T1 DE0751519T DE96303435T DE751519T1 DE 751519 T1 DE751519 T1 DE 751519T1 DE 0751519 T DE0751519 T DE 0751519T DE 96303435 T DE96303435 T DE 96303435T DE 751519 T1 DE751519 T1 DE 751519T1
Authority
DE
Germany
Prior art keywords
path
event
epr4
fault
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE0751519T
Other languages
English (en)
Inventor
Kelly K Fitzpatrick
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quantum Corp
Original Assignee
Quantum Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quantum Corp filed Critical Quantum Corp
Publication of DE751519T1 publication Critical patent/DE751519T1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G11B20/10074—EPR4, i.e. extended partial response class 4, polynomial (1-D) *(1+D)2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Digital Magnetic Recording (AREA)

Claims (26)

303 435.0 Patentansprüche
1. Ein EPR4-Detektor in einem PR4-Detektionskanal für entzerrte abgetastete Daten mit:
einem PR4-Viterbi-Detektor, der angeschlossen ist, um digitale Abtastwerte von dem PR4-Detektionskanal für entzerrte abgetastete Daten zu empfangen, zum Erzeugen einer geschätzten Sequenz codierter digitaler Informationswerte, die einem bestimmten Weg durch ein PR4-Gitter entsprechen, und zum Erzeugen einer anderen Weginformation in bezug auf andere Wege durch das PR4-Gitter,
einem Postprozessor, der mit dem PR4-Viterbi-Detektor und mit dem PR4-Detektionskanal für entzerrte abgetastete Daten verbunden ist, und einschließlich:
einer PR4-Wegspeicherschaltung zum Empfangen und Speichern der geschätzten Sequenz codierter digitaler Informationswerte, die einen PR4-Weg spezifiziert, der eine Sequenz von Zuständen durch ein EPR4-Gitter umfaßt, einer Fehlerereignis-Auswahlschaltung zum Empfangen der anderen Weginformation von dem PR4-Viterbi-Detektor zum Auswählen nicht überlappender Fehlerereignisse aus einem Satz von Fehlerereignissen und
einer Wegkorrekturschaltung, die mit der PR4-Wegspeicherschaltung und mit der Fehlerereignis-Auswahlschaltung verbunden ist, zum Korrigieren nicht überlappender Fehlerereignisse, die von dem PR4-Weg durch das EPR4-Gitter abweichen, und zum Ausgeben einer korrigierten geschätzten Sequenz codierter digitaler Informationswerte.
2. Der EPR4-Detektor nach Anspruch 1, in dem der PR4-Viterbi-Detektor angeschlossen ist, um ungerade und gerade digitale Abtastwerte von dem PR4-Detektionskanal für entzerrte abgetastete Daten zu empfangen, und zwei bitweise verschachtelte (1-D')-Viterbi-Detektoren aufweist, wobei jeder verschachtelte Viterbi-Detektor eine geschätzte Eingabesequenz entsprechend einem Weg durch ein (l-D')-Gitter und eine andere Weginformation in bezug auf andere Wege durch das (1-D1)-Gitter ausgibt.
. , .., ., Ü751 S19
3. Der EPR4-Detektor nach Anspruch 2, in dem jeder der verschachtelten {1-D1)-Viterbi-Detektoren binäre Mischsymbole ausgibt, die entweder das Vorhandensein oder Fehlen divergierender Überlebenswege innerhalb jedes verschachtelten (1-D1)-Viterbi-Detektors anzeigen, als die andere Weginformation in bezug auf andere Wege durch das (1-D1)-Gitter.
4. Der EPR4-Detektor nach Anspruch 3, in dem die Fehlerereignisschaltung innerhalb des Postprozessors enthält:
eine Metrik-Berechnungs- und -Vergleichsschaltung zum Berechnen und Vergleichen von Metriken für die Vielzahl von Fehlerereignissen, die von dem PR4-Weg durch das EPR4-Gitter abweichen,
eine Identifikationsschaltung für nicht überlappende Fehlerereignisse zum Identifizieren der nicht überlappenden Fehlerereignisse, um durch Vergleichen der Metrik für ein Fehlerereignis innerhalb des Satzes von Fehlerereignissen mit einer Metrik für ein Fehlerereignis entsprechend einem über ein Zeitfenster beobachteten besten Fehlerereignis zu korrigieren.
5. Der EPR4-Detektor nach Anspruch 4, in dem der Satz von Fehlerereignissen, für den Metriken durch die Metrik-Berechnungs- und -Vergleichsschaltung berechnet werden, eines der folgenden aufweist:
ein bestes Typ-B-Fehlerereignis mit minimalem Abstand, das bei jedem Zustand der Sequenz von Zuständen entlang dem PR4-Weg durch das EPR4-Gitter endet, ein bestes Typ-B-Fehlerereignis mit minimalem Abstand und ein bestes Typ-A-Fehlerereignis mit minimalem Abstand, die bei jedem Zustand der Sequenz von Zuständen entlang dem PR4-Weg durch das EPR4-Gitter enden, ein bestes Typ-B-Fehlerereignis mit minimalem Abstand und ein bestes Typ-&Agr;-Fehlerereignis mit minimalem Abstand, die bei jedem Zustand der Sequenz von Zuständen entlang dem PR4-Weg durch das EPR4-Gitter enden, worin das beste Typ-A-Fehlerereignis nicht notwendigerweise ein Fehlerereignis mit minimalem Abstand ist.
Ü7S1 b19
6. Der EPR4-Detektor nach Anspruch 5, in dem die Sequenz codierter digitaler Informationswerte mit einem Modulationscode mit einer Rate 16/17 (d=0, G=6/I=7) übereinstimmt und in dem die Typ-B-Fehlerereignisse einem Verwechseln bzw. Mißverstehen der folgende EingabeSequenzen entsprechen:
1 und 0 1x1 und 0x0 lxlxl und OxOxO lxlxlxl und 0x0x0x0 lxlxlxlxl und 0x0x0x0x0 lxlxlxlxlxl und 0x0x0x0x0x0 lxlxlxlxlxlxl und 0x0x0x0x0x0x0 lxlxlxlxlxlxlxl und 0x0x0x0x0x0x0x0
worin &khgr; einen "Egal bzw. Ignoriere"-Zustand angibt;
und worin die Typ-A-Fehlerereignisse einem Mißverstehen der folgenden Eingabesequenzen entsprechen:
101 und 010 1010 und 0101 10101 und 01010 101010 und 010101 1010101 und 0101010 10101010 und 01010101
7. Der EPR4-Detektor nach Anspruch 3, in dem die PR4-Wegspeicherschaltung enthält:
einen Mischbit-Speicher, der angeschlossen ist, um Mischbits von den ungeraden und geraden verschachtelten PR4-Viterbi-Decodierern zu empfangen und zu verzögern, und einen PR4-Entscheidungsspeichher, der angeschlossen ist, um geschätzte Eingabesymbole von den ungeraden und geraden verschachtelten PR4-Viterbi-Decodierern zu empfangen und zu verzögern; i.
worin die Fehlerereignis-Auswahlschaltung enthält:
Ü7S1 S19
eine Fehlerereignis-Validierungsschaltung, die mit dem Mischspeicher und mit dem PR4-Entseheidungsspeieher verbunden ist, zum Validieren von Fehlerereignissen, eine Fehlerereignis-Metrik-Erzeugungsschaltung, die mit dem Mischspeicher, dem PR4-Entscheidungsspeicher und mit der Fehlerereignis-Validierungsschaltung verbunden ist, zum Berechnen ungerader und gerader verschachtelter Fehlermetriksignale und
eine Fehlerereignis-Vergleichsschaltung zum Vergleichen der ungeraden und geraden verschachtelten Fehlermetriksignale und zum Bestimmen des aktuellen besten Fehlerereignisses, wie durch die größte Fehlerereignismetrik identifiziert wird; und
worin die Wegkorrekturschaltung enthält:
eine Schaltung zum Aktualisieren des besten Fehlerereignisses zum Berechnen einer aktuellen Differenzmetrik aus dem aktuellen besten Fehlerereignis und zum Vergleichen der aktuellen Differenzmetrik mit einer besten Differenzmetrik innerhalb eines Zeitfensters und zum Auswählen und Sichern einer Differenzmetrik für das aktualisierte beste Fehlerereignis und
eine Korrekturschaltung für das beste Fehlerereignis, die mit dem Mischbit-Speicher, dem PR4-Entseheidungsspeieher und der Schaltung zum Aktualisieren des besten Fehlerereignisses verbunden ist, zum Korrigieren aller Symbolfehler, die innerhalb eines Fehlerereignisses auftreten, das durch die Differenzmetrik für das aktualisierte beste Fehlerereignis identifiziert wird, und zum Ausgeben korrigierter Symbole als die korrigierte geschätzte Sequenz codierter digitaler Informationswerte.
8. Der EPR4-Detektor nach Anspruch 1, in dem der Detektionskanal für abgetastete Daten einen Codierer und einen Vorcodierer enthält, um ankommende digitale Informationswerte in eine Sequenz codierter digitaler Informationswerte gemäß einem Modulationscode mit einer Rate 16/17 (d=0, G=6/I=7) zu codieren.
9. Ein Speicher- und Abfragekanal für digitale Information,
umfassend einen Codierer und einen Vorcodierer zum Codieren
U7S1 £19
von Informationswerten in eine Sequenz codierter digitaler Informationswerte gemäß einem vorbestimmten Modulationscode, einen Datenschreibkanal zum Schreiben der codierten digitalen Informationswerte auf ein magnetisches Datenspeichermedium, einen PR4-Detektionskanal für entzerrte abgetastete Daten zum Empfangen eines Signalstroms vom dem magnetischen Datenspeichermedium und einschließlich einer PR4-Entzerrerschaltung zum Entzerren des Signalstroms in ein PR4-Spektrum, und einen digitalen Abtaster zum Bereitstellen synchroner digitaler Abtastwerte aus dem entzerrten Signalstrom und ferner umfassend:
einen PR4-Viterbi-Detektor, der angeschlossen ist, um die synchronen digitalen Abtastwerte zu empfangen, zum Erzeugen einer geschätzten Sequenz der codierten digitalen Informationswerte und zum Erzeugen einer anderen Weginformation in bezug auf andere Wege durch ein PR4-Gitter, einen Postprozessor, der mit dem PR4-Viterbi-Detektor und mit dem PR4-Detektionskanal für entzerrte abgetastete Daten verbunden ist, und einschließlich:
einer PR4-Wegspeicherschaltung zum Empfangen und Speichern der geschätzten Sequenz codierter digitaler Informationswerte, die einem PR4-Weg entspricht, der eine Sequenz von Zuständen durch ein EPR4-Gitter umfaßt, einer Fehlerereignis-Auswahlschaltung zum Empfangen der anderen Weginformation von dem PR4-Viterbi-Detektor zum Erzeugen nicht überlappender Fehlerereignisse aus einem Satz von Fehlerereignissen, die von dem PR4-Weg durch das EPR4-Gitter abweichen, der in der PR4-Wegspeicherschaltung gespeichert ist, und
einer Wegkorrekturschaltung, die mit der PR4-Wegspeicherschaltung und mit der Fehlerereignis-Auswahlschaltung verbunden ist, zum Korrigieren nicht überlappender Fehlerereignisse, die von dem PR4-Weg durch das EPR4-Gitter abweichen, und zum Ausgeben einer korrigierten geschätzten Sequenz codierter digitaler Informationswerte.
10. Der Speicher- und Abfragekanal für digitale Information nach Anspruch 9, in dem der PR4-Detektionskanal für entzerrte abgetastete Daten ferner ein digitales nichtrekursi-
U7S1 b
ves Filter aufweist, das zwischen den digitalen Abtaster und den PR4-Viterbi-Detektor gekoppelt ist, und worin der Postprozessor mit einem Ausgang des digitalen nichtrekursiven Filters verbunden ist.
5
11. Der Speicher- und Abfragekanal für digitale Information nach Anspruch 9, in dem der vorbestimmte Modulationscode einen Modulationscode mit einer Rate 16/17 (d=0, G=6/I=7) umfaßt.
12. Der Speicher- und Abfragekanal für digitale Information nach Anspruch 9, ferner umfassend einen Postcodierer und einen Decodierer zum Decodieren der korrigierten geschätzten Sequenz codierter digitaler Informationswerte gemäß einem Inversen des Modulationscodes mit einer Rate 16/17 (d=0, G=6/I=7).
13. Der Speicher- und Abfragekanal für digitale Information nach Anspruch 9, in dem der PR4-Viterbi-Detektor angeschlossen ist, um ungerade und gerade digitale Abtastwerte von dem PR4-Detektionskanal für entzerrte abgetastete Daten zu empfangen, und zwei bitweise verschachtelte (1-D1)-Viterbi-Detektoren aufweist, wobei jeder verschachtelte (1-D1)-Viterbi-Detektor eine geschätzte Eingabesequenz entsprechend einem Weg durch ein {1-D!)-Gitter und eine andere Weginformation in bezug auf andere Wege durch das (1-D1)-Gitter ausgibt.
14. Der Speicher- und Abfragekanal für digitale Information
nach Anspruch 13, in dem jeder der verschachtelten (1-D1)-Viterbi-Detektoren binäre Mischsymbole ausgibt, die entweder das Vorhandensein oder Fehlen divergierender Überlebenswege innerhalb jedes verschachtelten (1-D')-Viterbi-Detektors anzeigen, als die andere Weginformation in bezug auf andere Wege durch das {1-D')-Gitter.
15. Der Speicher- und Abfragekanal für digitale Information nach Anspruch 14, in dem die Fehlerereignis-Auswahlschaltung innerhalb des Postprozessors enthält:
eine Metrik-Berechnungs- und -Vergleichsschaltung zum Berechnen und Vergleichen von Metriken für die Vielzahl von Fehlerereignissen, die von dem PR4-Weg durch das EPR4-Gitter abweichen,
eine Identifikationsschaltung für nicht überlappende Fehlerereignisse zum Identifizieren der nicht überlappenden Fehlerereignisse, um durch Vergleichen der Metrik für ein Fehlerereignis innerhalb des Satzes von Fehlerereignissen mit einer Metrik für ein Fehlerereignis entsprechend einem über ein Zeitfenster beobachteten besten Fehlerereignis zu korrigieren.
16. Der Speicher- und Abfragekanal für digitale Information nach Anspruch 15, in dem der Satz von Fehlerereignissen, für den Metriken durch die Metrik-Berechnungs- und -Vergleichsschaltung berechnet werden, eines der folgenden aufweist:
ein bestes Typ-B-Fehlerereignis mit minimalem Abstand, das bei jedem Zustand in einer Sequenz von Zuständen entlang dem PR4-Weg durch das EPR4-Gitter endet, ein bestes Typ-B-Fehlerereignis mit minimalem Abstand und ein bestes Typ-A-Fehlerereignis mit minimalem Abstand, die bei jedem Zustand in der Sequenz von Zuständen entlang dem PR4-Weg durch das EPR4-Gitter enden, ein bestes Typ-B-Fehlerereignis mit minimalem Abstand und ein bestes Typ-&Agr;-Fehlerereignis mit minimalem Abstand, die bei jedem Zustand in der Sequenz von Zuständen entlang dem PR4-Weg durch das EPR4-Gitter enden, worin das beste Typ-A-Fehlerereignis kein Fehlerereignis mit minimalern Abstand ist.
17. Der Speicher- und Abfragekanal für digitale Information nach Anspruch 16, in dem die Sequenz codierter digitaler Informationswerte mit einem Modulationscode mit einer Rate 16/17 (d=0, G=6/I=7) übereinstimmt und in dem die Typ-B-Fehlerereignisse einem Mißverstehen der folgenden Eingabesequenzen entsprechen:
1 und 0
1x1 und OxO lxlxl und OxOxO lxlxlxl und OxOxOxO lxlxlxlxl und 0x0x0x0x0 lxlxlxlxlxl und 0x0x0x0x0x0 lxlxlxlxlxlxl und 0x0x0x0x0x0x0 lxlxlxlxlxlxlxl und 0x0x0x0x0x0x0x0
worin &khgr; einen "Ignoriere"-Zustand angibt; und worin die Typ-A-Fehlerereignisse einem Mißverstehen der folgenden EingabeSequenzen entsprechen:
101 und 010 1010 und 0101 10101 und 01010 101010 und 010101 1010101 und 0101010 10101010 und 01010101
18. Der Speicher- und Abfragekanal für digitale Information nach Anspruch 14, in dem die PR4-Wegspeicherschaltung enthält:
einen Mischbit-Speicher, der angeschlossen ist, um Mischbits von den ungeraden und geraden verschachtelten PR4-Viterbi-Decodierern zu empfangen und zu verzögern, und einen PR4-Entscheidungsspeichher, der angeschlossen ist, um aktuelle Schreib-Abtastwerte von den ungeraden und geraden verschachtelten PR4-Viterbi-Detektoren zu empfangen
und zu verzögern;
worin die Fehlerereignis-Auswahlschaltung enthält:
eine Fehlerereignis-Validierungsschaltung, die mit dem Mischspeicher und mit dem PR4-Entscheidungsspeicher verbunden ist, zum Validieren von Fehlerereignissen, eine Fehlerereignis-Metrik-Erzeugungsschaltung, die mit dem Mischspeicher, dem PR4-Entscheidungsspeicher und mit der Fehlerereignis-Validierungsschaltung verbunden ist, zum Berechnen ungerader und gerader verschachtelter Fehlermetriksignale und
07B1 X
eine Fehlerereignis-Vergleichsschaltung zum Vergleichen der ungeraden und geraden verschachtelten Fehlermetriksignale und zum Bestimmen des aktuellen besten Fehlerereignisses, wie durch die größte Fehlerereignismetrik identifiziert wird; und
worin die Wegkorrekturschaltung enthält:
eine Schaltung zum Aktualisieren des besten Fehlerereignisses zum Berechnen einer aktuellen Differenzmetrik aus dem aktuellen besten Fehlerereignis und zum Vergleichen der aktuellen Differenzmetrik mit einer besten Differenzmetrik innerhalb eines Zeitfensters und zum Auswählen und Sichern einer Differenzmetrik für das aktualisierte beste Fehlerereignis und
eine Korrekturschaltung für das beste Fehlerereignis, die mit dem Mischbit-Speicher, dem PR4-Entscheidungsspeicher und der Schaltung zum Aktualisieren des besten Fehlerereignisses verbunden ist, zum Korrigieren aller Symbolfehler, die innerhalb eines Fehlerereignisse auftreten, das durch die Differenzmetrik für das aktualisierte beste Fehlerereignis identifiziert wird, und zum Ausgeben korrigierter Symbole als die korrigierte geschätzte Sequenz codierter digitaler Informationswerte.
19. Ein EPR4-Detektionsverfahren in einem PR4-Detektionskanal für entzerrte abgetastete Daten mit den Schritten:
Empfangen digitaler Abtastwerte von dem PR4-Detektionskanal für entzerrte digitale Daten in einen PR4-Viterbi-Detektor und Erzeugen, innerhalb des PR4-Viterbi-Detektors, einer geschätzten Sequenz codierter digitaler Informationswerte entsprechend einem bestimmten Weg durch ein PR4-Gitter und einer anderen Weginformation in bezug auf andere Wege durch das PR4-Gitter, Nachverarbeiten der geschätzten Sequenz codierter digitaler Informationswerte und der anderen Weginformation innerhalb eines Postprozessors, der mit dem PR4-Viterbi-Detektor und mit dem PR4-Detektionskanal für entzerrte abgetastete Daten verbunden ist, gemäß den weiteren Schritten:
Empfangen und Speichern der geschätzten Sequenz codierter digitaler Informationswerte, die einem PR4-Weg ent-
0751 S19
spricht, der eine Sequenz von Zuständen durch ein EPR4-Gitter umfaßt, innerhalb einer PR4-Wegspeicherschaltung,
Empfangen der anderen Weginformation von dem PR4-Viterbi-Detektor und Erzeugen nicht überlappender Fehlerereignisse aus einem Satz von Fehlerereignissen, die von dem PR4-Weg durch das EPR4-Gitter abweichen, der in der PR4-Wegspeicherschaltung gespeichert ist, innerhalb einer Fehlerereignis-Auswahlschaltung und Korrigieren nicht überlappender Fehlerereignisse, die von dem PR4-Weg durch das EPR4-Gitter abweichen, innerhalb einer Wegkorrekturschaltung, die mit der PR4-Wegspeicherschaltung und mit der Fehlerereignis-Auswahlschaltung verbunden ist, und zum Ausgeben einer korrigierten geschätzten Sequenz codierter digitaler Informationswerte.
20· Das EPR4-Detektionsverfahren nach Anspruch 19 mit den weiteren Schritten Empfangen ungerader und gerader digitaler Abtastwerte von dem PR4-Detektionskanal für entzerrte digitale Daten in zwei bitweise verschachtelte (1-D')-Viterbi-Detektoren und Ausgeben einer geschätzten Eingabesequenz entsprechend einem Weg durch ein (1-D')-Gitter und einer anderen Weginformation in bezug auf andere Wege durch das (1-D1)-Gitter von jedem bitweise verschachtelten (1-D1)-Viterbi-Detektor.
21. Das EPR4-Detektionsverfahren nach Anspruch 20 mit den weiteren Schritten Ausgeben, von jedem bitweise verschachtelten (1-D!)-Viterbi-Detektor, binärer Mischsymbole, die entweder das Vorhandensein oder Fehlen divergierender Überlebenswege anzeigen, als die andere Weginformation in bezug auf andere Wege durch das {1-D1)-Gitter.
22. Das EPR4-Detektionsverfahren nach Anspruch 21 mit den weiteren Schritten Berechnen und Vergleichen von Metriken für die Vielzahl von Fehlerereignissen, die von dem PR4-Weg durch das EPR4-Gitter abweichen, innerhalb der Fehlerereignis-Auswahlschaltung in dem Postprozessor und
&ogr; &eegr; &igr; - &ogr; &igr;
Identifizieren der nicht überlappenden Fehlerereignisse, um durch Vergleichen der Metrik für ein Fehlerereignis innerhalb des Satzes von Fehlerereignissen mit einer Metrik für ein Fehlerereignis entsprechend einem besten Fehlerereignis zu korrigieren, das über ein Zeitfenster in dem Postprozessor beobachtet wird, innerhalb einer Identifikationsschaltung für nicht überlappende Fehlerereignisse in dem Postprozessor.
23. Das EPR4-Detektionsverfahren nach Anspruch 22, in dem der Satz von Fehlerereignissen, für die die Metriken durch den Schritt zum Berechnen und Vergleichen von Metriken berechnet werden, den Schritt aufweist, bei dem eines der folgenden bestimmt wird:
ein bestes Typ-B-Fehlerereignis mit minimalem Abstand, das bei jedem Zustand in der Sequenz von Zuständen entlang dem PR4-Weg durch das EPR4-Gitter endet, ein bestes Typ-B-Fehlerereignis mit minimalem Abstand und ein bestes Typ-A-Fehlerereignis mit minimalem Abstand, die bei jedem Zustand in der Sequenz von Zuständen entlang dem PR4-Weg durch das EPR4-Gitter enden, ein bestes Typ-B-Fehlerereignis mit minimalem Abstand und ein bestes Typ-A-Fehlerereignis mit minimalem Abstand, die bei jedem Zustand in der Sequenz von Zuständen entlang dem PR4-Weg durch das EPR4-Gitter enden, worin das beste Typ-A-Fehlerereignis nicht notwendigerweise ein Fehlerereignis mit minimalem Abstand ist.
24. Das EPR4-Detektionsverfahren nach Anspruch 23, in dem die Sequenz codierter digitaler Informationswerte mit einem Modulationscode mit einer Rate 16/17 (d=0, G=6/I=7) übereinstimmt und in dem der Schritt Bestimmen der Typ-B-Fehlerereignisse den Schritt Bestimmen eines Mißverstehens der folgenden Eingabesequenzen aufweist:
1 und 0
1x1 und 0x0
Ü751 5&Iacgr;9
Ixlxl und OxOxO lxlxlxl und OxOxOxO lxlxlxlxl und 0x0x0x0x0 lxlxlxlxlxl und 0x0x0x0x0x0 lxlxlxlxlxlxl und 0x0x0x0x0x0x0 Ixlxlxlxlxlxlxl und 0x0x0x0x0x0x0x0
worin &khgr; einen "Ignoriere"-Zustand angibt;
und worin der Schritt Bestimmen der Typ-A-Fehlerereignisse den Schritt Bestimmen eines Mißverstehens der folgenden
Eingabesequenzen aufweist:
101 und 010 1010 und 0101 10101 und 01010 101010 und 010101 1010101 und 0101010 10101010 und 01010101
25. Das EPR4-Detektionsverfahren nach Anspruch 19 mit dem weiteren Schritt Codieren digitaler Informationswerte, die in
den PR4-Detektionskanal für entzerrte abgetastete Daten gelangen, in die Sequenz codierter digitaler Informationswerte gemäß einem Modulationscode mit einer Rate 16/17 (d=0,
G=6/I=7).
20
26. Das EPR4-Detektionsverfahren nach Anspruch 25, mit dem weiteren Schritt Decodieren der korrigierten geschätzten Sequenz codierter digitaler Informationswerte gemäß einem Inversen des Modulationscodes mit einer Rate 16/17 {d=0,
G=6/I=7) .
DE0751519T 1995-06-30 1996-05-15 EPR4 Postprozessor mit reduzierter Komplexität zur Detektion von abgetasteten Daten Pending DE751519T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/497,520 US5521945A (en) 1995-06-30 1995-06-30 Reduced complexity EPR4 post-processor for sampled data detection

Publications (1)

Publication Number Publication Date
DE751519T1 true DE751519T1 (de) 1997-05-15

Family

ID=23977194

Family Applications (2)

Application Number Title Priority Date Filing Date
DE0751519T Pending DE751519T1 (de) 1995-06-30 1996-05-15 EPR4 Postprozessor mit reduzierter Komplexität zur Detektion von abgetasteten Daten
DE69614198T Expired - Fee Related DE69614198T2 (de) 1995-06-30 1996-05-15 EPR4 Postprozessor mit reduzierter Komplexität zur Detektion von abgetasteten Daten

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69614198T Expired - Fee Related DE69614198T2 (de) 1995-06-30 1996-05-15 EPR4 Postprozessor mit reduzierter Komplexität zur Detektion von abgetasteten Daten

Country Status (6)

Country Link
US (2) US5521945A (de)
EP (1) EP0751519B1 (de)
JP (1) JPH0918356A (de)
KR (1) KR970004524A (de)
DE (2) DE751519T1 (de)
SG (1) SG50730A1 (de)

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619539A (en) * 1994-02-28 1997-04-08 International Business Machines Corporation Data detection methods and apparatus for a direct access storage device
US5862005A (en) * 1994-10-11 1999-01-19 Quantum Corporation Synchronous detection of wide bi-phase coded servo information for disk drive
US5661760A (en) * 1995-10-23 1997-08-26 Quantum Corporation Wide biphase digital servo information detection, and estimation for disk drive using servo Viterbi detector
JP3456781B2 (ja) * 1995-02-06 2003-10-14 富士通株式会社 磁気記録再生装置の復調回路
US5734680A (en) * 1995-08-09 1998-03-31 Hewlett-Packard Co. Analog implementation of a partial response maximum likelihood (PRML) read channel
US6429986B1 (en) * 1995-09-07 2002-08-06 International Business Machines Corporation Data storage to enhance timing recovery in high density magnetic recording
JPH09153638A (ja) * 1995-11-30 1997-06-10 Nec Corp 導波路型半導体受光装置およびその製造方法
US5889823A (en) * 1995-12-13 1999-03-30 Lucent Technologies Inc. Method and apparatus for compensation of linear or nonlinear intersymbol interference and noise correlation in magnetic recording channels
US5771127A (en) * 1996-07-29 1998-06-23 Cirrus Logic, Inc. Sampled amplitude read channel employing interpolated timing recovery and a remod/demod sequence detector
US5802118A (en) * 1996-07-29 1998-09-01 Cirrus Logic, Inc. Sub-sampled discrete time read channel for computer storage systems
US5949820A (en) * 1996-08-01 1999-09-07 Nec Electronics Inc. Method for optimizing an equalization and receive filter
US5808573A (en) * 1996-08-01 1998-09-15 Nec Electronics Incorporated Methods and structure for sampled-data timing recovery with reduced complexity and latency
US5857002A (en) * 1996-08-16 1999-01-05 International Business Machines Corporation PRML channel with EPR4 equalization and clocking
JP2973946B2 (ja) * 1996-10-04 1999-11-08 日本電気株式会社 データ再生装置
US6005727A (en) * 1997-01-28 1999-12-21 Cirrus Logic, Inc. Servo decoder for decoding an error correcting servo code recorded on a disc storage medium
US6188436B1 (en) 1997-01-31 2001-02-13 Hughes Electronics Corporation Video broadcast system with video data shifting
US6005620A (en) * 1997-01-31 1999-12-21 Hughes Electronics Corporation Statistical multiplexer for live and pre-compressed video
US6084910A (en) * 1997-01-31 2000-07-04 Hughes Electronics Corporation Statistical multiplexer for video signals
US6091455A (en) * 1997-01-31 2000-07-18 Hughes Electronics Corporation Statistical multiplexer for recording video
US5784010A (en) * 1997-02-03 1998-07-21 International Business Machines Corporation Method and apparatus for implementing a set rate code for data channels with alternate 9-bit code words and 8-bit code words
US5914989A (en) * 1997-02-19 1999-06-22 Nec Electronics, Inc. PRML system with reduced complexity maximum likelihood detector
US5938790A (en) * 1997-03-04 1999-08-17 Silicon Systems Research Ltd. Sequence error event detection and correction using fixed block digital sum codes
JP3570841B2 (ja) * 1997-03-05 2004-09-29 日本電気株式会社 データ再生装置
US6438180B1 (en) 1997-05-09 2002-08-20 Carnegie Mellon University Soft and hard sequence detection in ISI memory channels
US6201839B1 (en) * 1997-05-09 2001-03-13 Carnegie Mellon University Method and apparatus for correlation-sensitive adaptive sequence detection
US5931966A (en) * 1997-05-19 1999-08-03 Carnegie Mellon University Viterbi detector with a pipelined look-up table of squared errors
US5949831A (en) * 1997-05-21 1999-09-07 International Business Machines Corporation Method and apparatus for data detection for PRML data channels
US5961658A (en) * 1997-05-23 1999-10-05 Cirrus Logic, Inc. PR4 equalization and an EPR4 remod/demod sequence detector in a sampled amplitude read channel
US5926490A (en) * 1997-05-23 1999-07-20 Cirrus Logic, Inc. Sampled amplitude read channel employing a remod/demod sequence detector guided by an error syndrome
IT1292066B1 (it) * 1997-06-03 1999-01-25 Italtel Spa Ricevitore non coerente a stima di sequenza per modulazioni numeriche lineari
KR100244767B1 (ko) * 1997-06-25 2000-02-15 전주범 디지탈 자기 기록/재생 시스템의 선택적 동기/비동기 부분 응답 채널 데이터 검출 장치
KR100253735B1 (ko) * 1997-06-25 2000-06-01 전주범 디지탈 자기 기록/재생 시스템의 동기식 부분 응답 채널 데이터 검출기
DE19882604T1 (de) 1997-08-11 2000-08-10 Seagate Technology Statischer Viterbi-Detektor für Kanäle, die einen Code mit zeitveränderlichen Constraints verwenden
US6035435A (en) * 1997-09-30 2000-03-07 Datapath Systems, Inc. Method and apparatus for encoding a binary signal
JP2001519583A (ja) * 1997-10-08 2001-10-23 シーゲイト テクノロジー エルエルシー 判定帰還を用いる磁気記録におけるデータの検出方法および装置
US6115198A (en) * 1997-10-29 2000-09-05 Cirrus Logic, Inc. PR4 sampled amplitude read channel for detecting user data and embedded servo data
GB2331833A (en) * 1997-11-29 1999-06-02 Daewoo Electronics Co Ltd Asynchronous data detection apparatus for use in a magnetic playback system
US6493162B1 (en) 1997-12-05 2002-12-10 Seagate Technology Llc Frame synchronization for viterbi detector
US6052248A (en) * 1998-01-30 2000-04-18 Cirrus Logic, Inc. Parity channel code for enhancing the operation of a remod/demod sequence detector in a d=1 sampled amplitude read channel
JP3776582B2 (ja) * 1998-02-17 2006-05-17 富士通株式会社 記録再生装置
US6212664B1 (en) * 1998-04-15 2001-04-03 Texas Instruments Incorporated Method and system for estimating an input data sequence based on an output data sequence and hard disk drive incorporating same
US6185173B1 (en) 1998-07-31 2001-02-06 Cirrus Logic, Inc. Sampled amplitude read channel employing a trellis sequence detector matched to a channel code constraint and a post processor for correcting errors in the detected binary sequence using the signal samples and an error syndrome
US6158027A (en) * 1998-08-31 2000-12-05 International Business Machines Corporation Enhanced noise-predictive maximum likelihood (NPML) data detection method and apparatus for direct access storage device (DASD)
US6163420A (en) * 1998-09-17 2000-12-19 International Business Machines Corporation Interleaved analog tracking timing and gain feedback loops for partial response maximum likelihood (PRML) data detection for direct access storage device (DASD)
US6470474B1 (en) * 1998-09-22 2002-10-22 Seagate Technology Llc Method and apparatus for identifying errors in a detected sequence of values
US6185175B1 (en) 1998-12-02 2001-02-06 Cirrus Logic, Inc. Sampled amplitude read channel employing noise whitening in a remod/demod sequence detector
US6233715B1 (en) * 1998-12-30 2001-05-15 Texas Instruments Incorporated Synchronous servo gray code detector using a PR4 matched filter
US6957379B1 (en) 1999-01-04 2005-10-18 Maxtor Corporation Method and apparatus for selecting storage capacity of data storage media
US6522705B1 (en) 1999-03-01 2003-02-18 Stmicroelectronics N.V. Processor for digital data
US6914948B2 (en) * 1999-03-22 2005-07-05 Texas Instruments Incorporated Media noise post-processor with varying threshold
US6513141B1 (en) 1999-05-07 2003-01-28 Cirrus Logic Inc. Sampled amplitude read channel employing a trellis sequence detector and a post processor for generating error metrics used to correct errors made by the trellis sequence detector
US6546518B1 (en) 1999-05-19 2003-04-08 Texas Instruments Incorporated Detector error suppression circuit and method
US6594217B1 (en) * 1999-06-22 2003-07-15 Cirrus Logic, Inc. Servo synch mark processing in a disk drive system
US6366418B1 (en) 1999-06-30 2002-04-02 Maxtor Corporation Method for reducing data overhead in PRML data channel
US6408419B1 (en) 1999-07-01 2002-06-18 Infineon Technologies North America Corp. Trellis code for extended partial response maximum likelihood (EPRML) channel
US6732328B1 (en) 1999-07-12 2004-05-04 Maxtor Corporation Two stage detector having viterbi detector matched to a channel and post processor matched to a channel code
US6680980B1 (en) * 1999-09-03 2004-01-20 Infineon Technologies North America Corp. Supporting ME2PRML and M2EPRML with the same trellis structure
US6415415B1 (en) 1999-09-03 2002-07-02 Infineon Technologies North America Corp. Survival selection rule
US6405342B1 (en) 1999-09-10 2002-06-11 Western Digital Technologies, Inc. Disk drive employing a multiple-input sequence detector responsive to reliability metrics to improve a retry operation
US6446236B1 (en) 1999-10-13 2002-09-03 Maxtor Corporation Reading encoded information subject to random and transient errors
US6516443B1 (en) 2000-02-08 2003-02-04 Cirrus Logic, Incorporated Error detection convolution code and post processor for correcting dominant error events of a trellis sequence detector in a sampled amplitude read channel for disk storage systems
US6530060B1 (en) 2000-02-08 2003-03-04 Cirrus Logic, Inc. Sampled amplitude read channel employing a post processor with a boundary error compensator which compensates for boundary error events in a split-field data sector
US6577460B1 (en) 2000-03-01 2003-06-10 International Business Machines Corporation Method and apparatus for improving track format efficiency in a direct access storage device
US6460150B1 (en) * 2000-03-02 2002-10-01 International Business Machines Corporation Noise-predictive post-processing for PRML data channel
US6480827B1 (en) * 2000-03-07 2002-11-12 Motorola, Inc. Method and apparatus for voice communication
JP2001266500A (ja) * 2000-03-23 2001-09-28 Sony Corp データ記録装置及びデータ記録方法、データ再生装置及びデータ再生方法、並びに、データ記録再生装置及びデータ記録再生方法
US7133233B1 (en) 2000-10-24 2006-11-07 Maxtor Corporation Disk drive with read while write capability
JP2002230917A (ja) 2001-01-30 2002-08-16 Fujitsu Ltd 磁気記録／再生装置
US6587291B2 (en) 2001-05-07 2003-07-01 Maxtor Corporation Asynchronously sampling wide bi-phase codes
US7010065B2 (en) * 2001-05-25 2006-03-07 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for word synchronization with large coding distance and fault tolerance for PRML systems
EP1271509A1 (de) * 2001-06-22 2003-01-02 STMicroelectronics S.r.l. Verfahren und Vorrichtung zum Erkennen und Korrigieren von Fehlern in einem magnetischen Aufzeichnungskanal eines Massenspeichersystems
JP2003006993A (ja) * 2001-06-25 2003-01-10 Fujitsu Ltd データ再生装置及びデータ記録再生装置
US7830630B2 (en) * 2001-06-28 2010-11-09 Stmicroelectronics, Inc. Circuit and method for detecting the phase of a servo signal
US6747829B2 (en) 2001-06-29 2004-06-08 International Business Machines Corporation Pad eliminating decoding method and apparatus for a direct access storage device
US6868515B2 (en) 2001-07-13 2005-03-15 Hitachi Global Storage Technologies Netherlands Bv Formatting method and apparatus for a direct access storage device
US6856480B2 (en) * 2001-09-20 2005-02-15 Texas Instruments Incorporated Phase tolerant servo gray code detector
JP2003141701A (ja) * 2001-11-06 2003-05-16 Sony Corp 記録再生装置
JP3693014B2 (ja) * 2001-12-26 2005-09-07 ソニー株式会社 記録再生装置及びクロストークキャンセル方法
US6961197B1 (en) 2001-12-28 2005-11-01 Marvell International Ltd. Correcting errors in disk drive read back signals by iterating with the Reed-Solomon decoder
US7751138B1 (en) * 2001-12-28 2010-07-06 Marvell International Ltd. Correcting errors in disk drive read back signals by iterating with the Reed-Solomon decoder
US6985320B2 (en) * 2002-01-02 2006-01-10 International Business Machines Corporation Method and apparatus for encoding data to guarantee isolated transitions in a magnetic recording system
US7116736B2 (en) 2002-01-02 2006-10-03 International Business Machines Corporation Method, system, and program for synchronization and resynchronization of a data stream
US6931585B1 (en) * 2002-01-03 2005-08-16 Marvell International Ltd. Detection in the presence of media noise
US7283316B2 (en) * 2002-01-17 2007-10-16 Maxtor Corporation Vertical track zoning for disk drives
US7012771B1 (en) 2002-01-26 2006-03-14 Maxtor Corporation Per zone variable BPI for improving storage device capacity and yield
JP3749889B2 (ja) * 2002-10-17 2006-03-01 株式会社東芝 Ｐｒｍｌ検出を適用する信号処理デバイス、同デバイスを備えたディスク記憶装置、及び同装置におけるフィードバック制御のための信号処理方法
US7286595B2 (en) * 2003-10-10 2007-10-23 Hitachi Global Storage Technologies Netherlands B.V. Apparatus using a lengthened equalization target filter with a matched filter metric in a viterbi detector
US7424077B2 (en) * 2005-04-13 2008-09-09 Carnegie Mellon University Jitter sensitive maximum-a-posteriori sequence detection
US7801253B1 (en) * 2005-10-19 2010-09-21 Marvell International Ltd. Nonlinear post-processors for channels with signal-dependent noise
US7590927B1 (en) * 2005-11-14 2009-09-15 Link —A—Media Devices Corporation Soft output viterbi detector with error event output
US20080253438A1 (en) * 2005-11-18 2008-10-16 Koninklijke Philips Electronics, N.V. Near-Minimum Bit-Error Rate Equalizer Adaptation
US7436615B2 (en) * 2005-12-08 2008-10-14 International Business Machines Corporation Using a measured error to determine coefficients to provide to an equalizer to use to equalize an input signal
US7890841B2 (en) * 2006-11-14 2011-02-15 Samsung Electronics Co., Ltd. Post-viterbi error correction method and apparatus
US8037394B2 (en) * 2007-06-29 2011-10-11 Hitachi Global Storage Technologies Netherlands, B.V. Techniques for generating bit reliability information in a post-processor using an error correction constraint
US8037393B2 (en) * 2007-06-29 2011-10-11 Hitachi Global Storage Technologies Netherlands, B.V. Techniques for generating bit reliability information in the post processor
US7852965B2 (en) * 2007-07-30 2010-12-14 Quantum Corporation Windowed level detector for partial response channels
KR100937513B1 (ko) * 2007-08-31 2010-01-19 뮤텔테크놀러지 주식회사 다중 송수신 안테나를 사용하는 이동 통신 시스템에서트렐리스 구조를 이용한 심볼 검출 방법
US8099657B2 (en) * 2008-07-11 2012-01-17 Freescale Semiconductor, Inc. Error correcting Viterbi decoder
US7982985B1 (en) * 2009-04-17 2011-07-19 Marvell International Ltd. Method and apparatus for adapting a finite impulse response equalizer in a hard disk drive read channel
US8922923B2 (en) * 2011-03-01 2014-12-30 Seagate Technology Llc Interleaved automatic gain control for asymmetric data signals
US8674737B1 (en) * 2012-09-07 2014-03-18 International Business Machines Corporation Clock feathered slew rate control system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430468A (en) * 1991-03-20 1995-07-04 Canon Kabushiki Kaisha Image recording apparatus
US5257272A (en) * 1992-04-15 1993-10-26 International Business Machines Corporation Time-varying modulo N trellis codes for input restricted partial response channels
US5408503A (en) * 1992-07-03 1995-04-18 U.S. Philips Corporation Adaptive viterbi detector
US5341387A (en) * 1992-08-27 1994-08-23 Quantum Corporation Viterbi detector having adjustable detection thresholds for PRML class IV sampling data detection
US5430768A (en) * 1994-09-21 1995-07-04 Seagate Technology, Inc. Maximum likelihood detector for a disc drive PRML read channel

Also Published As

Publication number Publication date
DE69614198T2 (de) 2002-04-18
JPH0918356A (ja) 1997-01-17
US5521945A (en) 1996-05-28
EP0751519A3 (de) 1998-05-20
KR970004524A (ko) 1997-01-29
EP0751519B1 (de) 2001-08-01
US5689532A (en) 1997-11-18
EP0751519A2 (de) 1997-01-02
SG50730A1 (en) 1998-07-20
DE69614198D1 (de) 2001-09-06

Similar Documents

Publication Publication Date Title
DE751519T1 (de) EPR4 Postprozessor mit reduzierter Komplexität zur Detektion von abgetasteten Daten
DE69328729T2 (de) Verfahren und vorrichtung fuer viterbi-pulsfolgedetektoren mit reduzierter komplexitaet
DE69609509T2 (de) Trelliskodierung mit verminderter fehlerverbreitung
DE69701453T2 (de) Modulationscode mit dem verhältnis 24/25 für prml-aufzeichnungskanäle
DE69029542T2 (de) Viterbidekodierer
DE60132980T2 (de) Verfahren zur Informationsaufzeichnung und -wiedergabe und Signaldekodierschaltung
US7089483B2 (en) Two stage detector having viterbi detector matched to a channel and post processor matched to a channel code
DE69125696T2 (de) Viterbi Dekodersystem mit Entzerrer verändlichen Grades
DE68925347T2 (de) Verfahren zur Signalverarbeitung in einem Kanal
US7779325B2 (en) Data detection and decoding system and method
DE69612293T2 (de) Bitverschachtelter 16/17-modulationscode mit dreiwege-byteverschachteltem fehlerkorrekturcode
US6643814B1 (en) Maximum transition run encoding and decoding systems
US6751774B2 (en) Rate (M/N) code encoder, detector, and decoder for control data
DE3123978A1 (de) "verfahren zum decodieren einer uebertragenen digitalen information unter korrektur von fehlern"
DE69228353T2 (de) Fehlerkorrekturgerät für digitale Daten und Digitalsynchronisationsdetektierungsgerät
CN100512020C (zh) 一种译码方法及译码装置
Patel A new digital signal processing channel for data storage products
DE69628138T2 (de) Viterbi-Dekodierungsverfahren und Schaltung dafür
US6480984B1 (en) Rate (M/N) code encoder, detector, and decoder for control data
Sawaguchi et al. Concatenated error correction coding for high-order PRML channels
DE69719024T2 (de) Verfahren zur dekodierung von datensignalen mittels eines festlängenentscheidungsfensters
DE60007919T2 (de) Datenkodiergerät und Datendekodierverfahren
DE60008624T2 (de) Detektorschaltung und Verfahren zur Fehlerunterdrückung
DE69520320T2 (de) Informationsaufzeichnungs- und -wiedergabegerät
US6970522B1 (en) Data retrieval