-
Die
Erfindung betrifft elektronische Vorrichtungen und insbesondere,
jedoch nicht ausschließlich,
die digitale Datenübertragung
und -speicherung mit Partial-Response-Folgedetektoren.
-
1a zeigt schematisch ein
magnetisches Speicher- und Zugriffssystem. Insbesondere läuft das
Schreiben von Datenbits zur Speicherung auf einer Magnetplatte 111 folgendermaßen ab:
Der Fehlerkorrekturcodierer 101 codiert durch ein Fehlerkorrektur-Codierverfahren,
wie etwa Reed-Solomon, Datenbits in fehlerkorrigierte Bits. Ferner
könnte
die Fehlerkonekturcodierung ein Verschachteln von Bitblöcken enthalten.
Danach codiert der Modulationscodierer (Kanalcodierer) 103 mit
Hilfe eines lauflängenbeschränkten Codes
oder eines anderen Kanalcodes, der zum Entfernen von vorherrschenden
Fehlern ein Paritätsbit
enthalten könnte,
Bitblockausgaben von dem Fehlerkorrekturcodierer 101 in
Bitblöcke.
Diese Modulationscodierung unterstützt die Lesetaktwiederherstellung.
Diese Blöcke
könnten
dann vorcodiert sein. Danach steuern die (vorcodierten) modulationscodierten
Bits den Schreib/Lese-Kopf an, um die Magnetisierungsausrichtung
der Domänen
auf der sich drehenden Magnetplatte 111 zu setzen; dadurch
werden die Datenbits gespeichert.
-
Beim
Lesen der gespeicherten Datenbits werden zuerst die in dem Schreib/Lese-Kopf 113 aufgrund
der Übergänge der
Magnetisierungsausrichtung der Domänen auf der sich drehenden
Platte 111 induzierten Spannungen mit dem Verstärker 121 verstärkt (und
gefiltert). Diese Spannungen haben die ideale Form einer Folge von überlappenden
Impulsen, wie in den 2a bis 2c (nach der Formungsfilterung)
mit positiven Amplituden, negativen Amplituden oder Nullamplituden
gezeigt ist. Die Impulsüberlappungen
bringen eine Intersymbol-Interferenz mit sich, falls die anschließende digitale
Abtastung Beiträge
von mehr als einem Impuls enthält;
tatsächlich geben
die 2a bis 2c die idealen Abtastdauern
an. Der taktgesteuerte Analog/Digital-Umsetzer 123 tastet
die Impulsfolge ab und quanti siert sie, um einen digitalen Ausgangsdatenstrom
zu bilden; es könnte 64
oder 128 Quantisierungsstufen (einen 6-Bit- oder 7-Bit-Umsetzer
mit einem Vorzeichenbit und 5 oder 6 Betragbits) geben. Der Viterbi-Detektor 125 führt bei dem
digitalen Ausgangsdatenstrom eine Maximum-Likelihood-Datenerfassung
durch.
-
Für die Partial-Response-Signalisierung
sind vor der Erfassung verschiedene Frequenzantwortklassen für den Signalkanal
definiert worden; wobei die Antwort der Klasse IV aufgrund dessen,
dass die Impulsformen eine minimale Entzerrung erfordern, für die magnetische
Aufzeichnung besonders geeignet scheint. Der Partial-Response-Kanal
der Klasse IV ist durch ein Kanaltransfer-Funktionspolynom der Form
(1 – D)(1
+ D)N definiert, wobei N eine positive Ganzzahl
ist und D eine Verzögerung
von einer Periodendauer ist. Die 2a bis 2c zeigen die Impulsformen
für N =
1, 2 und 3; wobei die entsprechenden Impulse als PR4, EPR4 bzw.
E2PR4 (oder EEPR4) bezeichnet sind. Folglich
umfasst eine erfasste (E)PR4-Spannung
eine Folge überlappender (E)PR4-Impulse,
die eine Periode voneinander beabstandet sind, wobei die positiven
Amplituden, die negativen Amplituden oder die Nullamplituden von
den entsprechenden Übergängen der
Magnetisierungsausrichtung der Domänen abhängen. Die Abtastung der erfassten
(E)PR4-Spannung
ergibt den digitalen Datenstromeingang in den Detektor, der typischerweise
ein Folgedetektor wie etwa ein Maximum-Likelihood-Viterbi-Decodierer
ist. Höhere
Speicherdichten auf einer Magnetplatte erfordern mehr Abtastwerte
pro induzierten Impuls, woraus sich eine stärkere Überlappung ergibt, und folglich
werden Polynomtransferfunktionen höherer Ordnung verwendet. Speicherdichten
von etwa 3 Bits pro PW50 (Impulsbreite bei der halben Maximalamplitude)
verwenden beispielsweise EEPR4, das vier von null verschiedene Abtastwerte
pro Impuls hat; siehe 2c.
Die Forderung nach einer hohen Dichte ist zusammen mit kleinen tragbaren
Vorrichtungen wie etwa Notizbuch-Computern aufgekommen.
-
Der
Modulationsdecodierer 127 ist die Umkehr des Modulationscodierers 103.
Schließlich
entschachtelt der Fehlerkorrekturdecodierer 129, korrigiert
des Weite ren Fehler und stellt die Datenbits mit erwartungsgemäß nur minimalen
Fehlern wieder her.
-
Die
Maximum-Likelihood-Erfassung eines digitalen Datenstroms mit. Intersymbol-Interferenz kann
als Maximieren der Wahrscheinlichkeiten von Pfaden durch ein Trellis
von Zustandsübergängen (Verzweigungen)
beschrieben werden, wobei jeder Zustand einem möglichen Muster von kürzlich empfangenen
Datenbits entspricht, wobei jede Stufe des Trellis einem Empfang
der nächsten
(verrauschten) Eingangsgröße entspricht. 3 zeigt beispielsweise eine
Stufe (einen Schritt im Takt) in dem Trellis für einen EPR4-Detektor; wobei
die Zustände
mit drei vorherigen Datenbits (welche die drei von null verschiedenen
abgetasteten Werte in dem Einzelimpuls wiedergeben) und die Verzweigungen
mit dem Bit für den
Verzweigungsübergang
plus den entsprechenden rauschfreien Eingangs-Abtastzielwerten gekennzeichnet
sind: 2, 1, 0, –1
oder –2.
-
4 zeigt einen Viterbi-Detektor
des Standes der Technik, der für
jeden Trelliszustand eine Hinzufügen-Vergleichen-Auswählen-Einheit (ACS-Einheit)
und für
jede der Zielebenen tij eine Verzweigungs-Metrik-Einheit
enthält,
wobei sich das Bestandsregister für jeden Zustand in dem Pfadspeicherblock
befindet. Jede Verzweigungs-Metrik-Einheit berechnet das Quadrat
der Differenz zwischen ihrem Zielwert und dem verrauschten Eingangsabtastwert.
Jede ACS speichert eine Metrik für ihren
Zustand und hat Eingänge
für die
entsprechenden Verzweigungs-Metrik-Berechnungen und die damit zusammenhängenden
Zustands-Metriken von anderen ACS-Einheiten. Beim Empfang eines
Eingangssignals an den Detektor addiert jede ACS ihre (zwei) Eingangsverzweigungs-Metrik-Berechnungen
zu den entsprechenden Zustands-Metriken der Zustände, die von den Verzweigungen
abgegeben werden; wobei sie danach diese (zwei) Summen vergleicht
und die kleinere Summe als die aktualisierte Zustands-Metrik für ihren
Zustand auswählt.
Das Bestandsregister jedes Zustands aktualisiert seinen Inhalt,
so dass der Überlebenspfad
für den
Zustand; d. h. die Folge der ausgewählten Bits (Übergänge), die zu
der aktualisierten Zustands-Metrik geführt haben, gehalten wird. Die
erfassten Bits entsprechen dem Pfad mit der kleinsten Metrik. Der
Pfad mit der maximalen Wahrscheinlichkeit durch das Trellis ist
bis zu diesem Zeitpunkt immer der rückwärts durch das Trellis verfolgte
Pfad, wobei vom Zustand mit der kleinsten Zustands-Metrik zu diesem
Zeitpunkt ausgegangen, und rekursiv die Verzweigung verwendet wird,
die zuvor als die Verzweigung in den zu verfolgenden Zustand ausgewählt wurde,
d. h. die Bestandsregisterinhalte für den Zustand mit der kleinsten
Zustands-Metrik.
-
Die
Länge der
Bestandsregister hängt
vom verwendeten Modulationscode ab. So wie die Entscheidung tiefer
in die Bestandsregister hineingeht, werden mehr von den konkurrierenden Überlebenspfaden
(gegen den richtigen Pfad) entfernt, so dass die erfassten Daten
genauer werden.
-
Um
die Leistung von (E)PR4-Kanälen
weiter zu verbessern sind Modulationscodes vorgeschlagen worden,
die Codebeschränkungen
hinzufügen,
um die häufigsten
Fehlerereignisse zu beseitigen. Eine Fehlerereignis-Metrik kann
als die Differenz zwischen der Pfad-Metrik für den richtigen Pfad und der Pfad-Metrik
für den
Anwärter-Fehlerpfad
durch das Trellis, der von dem richtigen Pfad abweicht und später wieder
mit diesem zusammengeht, definiert werden. In EPR4-Kanälen entspricht
der minimale quadrierte euklidische Abstand (Metrik) zwischen den Pfaden
4. Die folgenden Paare Bitfolgen haben Trellispfade mit dieser minimalen
Fehlerereignis-Metrik:
00100 und 01010 (zwei aufeinander folgende Übergänge, vermischt
mit vier)
11011 und 10101 (Komplement des Vorhergehenden)
01011
und 00101 (drei aufeinander folgende Übergänge, verschoben}
10100
und 11010 (Komplement des Vorhergehenden)
xx0xx und xx1xx (Einzelbitfehler)
-
Den
ersten vier Fehlern ist gemeinsam, dass der Fehler auftritt, wenn
drei oder mehr aufeinander folgende Übergänge vorhanden sind. Folglich
wird ein Modulationscode, der drei aufeinander folgende Übergänge (NRZI-Tribits)
vermeidet, die vorangehenden Fehler, mit Ausnahme des Einzelbitfehlers, ausschließen. Das
Entfernen aller Tribits führt
jedoch zu einer niedrigen Codegeschwindigkeit. Folglich entfernen
verschiedene Codes, wie etwa W. Bliss, "An 8/9 Rate Time-Varying Trellis code for High Density
Magnetic Recording",
Proc. 1997 IEEE Int. Mag. Conf. (April 1997), Quadbits und beschränken Tribits auf
bestimmte Stellen in dem Codewort, um wieder an Codegeschwindigkeit
zu gewinnen.
-
Das
Problem der Unterdrückung
von Einzelbitfehlern bleibt jedoch bestehen. Ein Lösungsansatz fügt den Codewörtern ein
Paritätsbit
hinzu, wobei dies jedoch die Codegeschwindigkeit herabsetzt.
-
Das
Dokument "PERD:
Partial Error Response Detection",
IEEE TRANSACTIONS ON MAGNETICS, Bd. 31, Nr. 6, November 1995, 5. 3042–3044, von
T. NISHIYA und H. YAMAKAWA offenbart einen PRML-Detektor, bei dem
eine PRML-Fehlerwellenform, die als die Differenz zwischen der tatsächlich abtasteten
Wellenform ((1 + D) gefiltert) und der von den PRML-Ausgängen geschätzten Wellenform
definiert ist, mit vorherrschenden Fehlermustern verglichen wird.
Wenn der Abstand klein ist, wird angenommen, dass der PRML-Bitdatenstrom
fehlerhaft ist, wobei er gemäß dem Fehlermuster
korrigiert wird, für
das der Abstand am kleinsten ist.
-
Aspekte
der vorliegenden Erfindung schaffen eine Vorrichtung und ein Verfahren
zur Einzelbitfehler-Unterdrückung
durch Nachverarbeiten nach der Viterbi-Erkennung unter Verwendung
einer Filterung der Differenz der idealen Abtastwerte aus dem erfassten
Bitdatenstrom und dem Detektoreingangs-Abtastdatenstrom.
-
Dies
hat die Vorteile der erhöhten
Genauigkeit bei einer beschränkten
zusätzlichen
Nachverarbeitung.
-
Bevorzugte
Ausführungsformen
der Erfindung werden jetzt lediglich beispielhaft und anhand der
beigefügten
Zeichnung beschrieben, die der Klarheit wegen heuristisch ist und
in der:
-
1a bis 1d das System der ersten bevorzugten
Ausführungsform
schematisch zeigen;
-
2a bis 2c Partial-Response-Impulse der Klasse
IV zeigen;
-
3 eine Stufe eines EPR4-Trellis
zeigt;
-
4 einen Viterbi-Detektor
zeigt;
-
5 EPR4-Impulse hat;
-
6a bis 6b die Nachverarbeitung zeigen;
-
7 experimentelle Ergebnisse
sind.
-
Systemüberblick
-
Wie
in den 1b bis 1d gezeigt ist, unterdrücken die
ersten bevorzugten Ausführungsformen Einzelbitfehler
in einem EPR4-Kanal durch Nachverarbeiten nach der anfänglichen
EPR4-Viterbi-Erkennung. Der Postprozessor 151 (Einzelheiten
in 1c bis 1d filtert die erfasste Bitfolge,
filtert die Abtastfolge vor der Erkennung und filtert dann die Differenz
der zwei gefilterten Folgen, um die Wahrscheinlichkeit eines Einzelbitfehlers
zu beurteilen. Die besonderen Filterungen erzielen mit EEPR4-Typ-Filtern
eine Einzelbitfehler-Erkennung mit geringer Komplexität. Wenn
der Vergleich einen wahrscheinlichen Einzelbitfehler angibt, dann
wird die Ausgabe korrigiert.
-
Erste bevorzugte
Ausführungsform
-
1b ist ein Blockschaltplan
eines Detektorsystems einer allgemein bevorzugten Ausführungsform,
der einen zu einem EPR4-System hinzugefügten Filterungs-Postprozessor 151 vom EEPR4-Typ
zeigt. Die Blöcke
vor dem Postprozessor umfassen ein vollständiges EPR4-System, wobei ein Postprozessor 151 als
unabhängiger
Block arbeitet: Die einzigen beiden Eingänge in den Postprozessor 151 sind
die Zielebene-5-(–2, –1, 0, 1,
und 2)-EPR4-abgetasteten Daten und der erfasste Bitdatenstrom-Ausgang
aus dem EPR4-Viterbi-Detektor. Diese Archi tektur ermöglicht,
dass der Postprozessor 151 einem EPR4-Standardsystem hinzugefügt wird, um
das Bitfehlerverhaiten (BER-Verhalten) zu verbessern, ohne das EPR4-System
zu ändern.
-
1c ist ein Blockschaltplan
des Postprozessors 151 der ersten bevorzugten Ausführungsform.
Der Datenpfad des Postprozessors kann in zwei Teile aufgegliedert
werden: den idealen Datenpfad und den Abtastdatenpfad. Der ideale
Datenpfad umfasst vier bistabile Kippschaltungen, zwei Multipliziereinrichtungen
(Multiplizieren mit 2) und einen Addierer mit vier Eingängen. Der
ideale Datenpfad filtert den Ausgangs-Bitdatenstrom X[k] des EPR4-Viterbi-Detektors
(der die Maximum-Likelihood-Schätzung
des anfangs aufgezeichneten Bitdatenstroms ist) mit einem Filter,
das die idealen EEPR4-Abtastwerte für diesen Ausgangs-Bitdatenstrom generiert: Y[k] = X[k] + 2·X[k – 1] – 2·X[k – 3] – X[k – 4]
-
Die
idealen EEPR4-Abtastwerte haben im Vergleich zu den fünf der idealen
EPR4-Abtastwerte sieben mögliche
Pegel. Das EEPR4-Transferpolynom ist (1 – D)(1 + D)3,
was als (1 – D)(1
+ D)2(1 + D) ausgedrückt werden kann, wobei dies
genau das mit (1 + D) multiplizierte EPR4-Transferpolynom ist. Deshalb
können
die Abtasteingangswerte in den EPR4-Viterbi-Detektor 125 dadurch
in entsprechende EEPR4-Abtastwerte umgesetzt werden, indem sie mit
einem 1 + D-Filter gefiltert werden. Folglich sind die Abtastdatenpfad-Ausgänge, wenn
die Abtasteingangswerte in den EPR4-Viterbi-Detektor 125 als
z[k] bezeichnet werden: (1 + D)z[k] = z[k] + z[k – 1]. 1c zeigt oben in der Mitte
den idealen Datenpfad und unten links den Abtastdatenpfad. Der Abtastdatenpfad
enthält
die Verzögerung
153, um die Verzögerung
durch den Viterbi-Detektor 125 auszugleichen und folglich
mit dem idealen Datenpfad zu synchronisieren.
-
Das
Fehlersignal zum Zeitpunkt k, e[k], ist als die Differenz des Abtastdatenpfad-Ausgangs
und des idealen Datenpfad-Ausgangs definiert; d. h. e[k]
= (1 + D)z[k] – Y[k]
= z[k] + z[k – 1] – Y[k]
-
Das
Berechnen einer Fehlerereignis-Metrik E[k], indem das Fehlersignal
e[k] durch ein (1 – D)(1 +
D)3-Filter geleitet wird, d. h. E[k] = (1 – D)(1 + D)3e[k], ist in 1d als
Block 155 gezeigt. Die Fehlerereignis-Metrik wird danach
durch den Fehlerprüfblock 157 geleitet,
um die Position möglicher
Einzelbitfehler zu identifizieren. Wenn die Fehlerereignis-Metrik
E[k] die folgenden Bedingungen erfüllt, wird ein Merker an den
Fehlerkorrekturblock 161 gesendet, um die Polarität des k-5-Ausgangsbits
umzukehren:
- (1) Die Fehlerereignis-Metrik E[k]
hat das gleiche Vorzeichen wie die e(k)-Eingabe in das Fehlerfolgefilter.
- (2) Der Betrag der Fehlerereignis-Metrik E[k] ist größer als
ein voreingestellter Schwellenwert.
- (3) Der Betrag der Fehlerereignis-Metrik E[k] ist ein lokales
Maximum (|E[k]| ist sowohl größer als |E[k – 1]| als
auch als |E[k + 1]|). 1d zeigt
eine Schaltungsanordnung zum Testen dieser Bedingungen in dem Fehlerprüfblock 157.
-
Instabilitätsanalyse
-
Eine
heuristische Analyse hilft, den Vorgang der vorerwähnten Nachverarbeitung
gemäß der bevorzugten
Ausführungsform
zu klären.
Ein üblicher Einzelbitfehler
ergibt sich aus der Impulsinstabilität (Jitter), bei welcher der
in einem Lesekopf induzierte Impuls im Takt versetzt ist, wobei
dieser Versatz aufgrund der Welligkeit der Grenze der magnetischen Domänen mit
entgegengesetzten Polaritäten
verursacht sein könnte.
Der Impulsversatz verbunden mit einer Zustands-Metrik-Änderung in dem Viterbi-Detektor
kann zu dem Einzelbit-Erkennungsfehler führen. Insbesondere unter der
Annahme einer korrekten Bitfolge ... 011..., einer fehlerhaften
Bitfolge von ...001... und der Abtastwerte z[k], wie in 5 gezeigt ist, zeigt 5 außerdem die entsprechenden idealen
korrekten Abtastwerte und die idealen fehlerhaften Abtastwerte.
Das heißt, 5 zeigt zwei ideale Impulse
und einen durch eine Instabilität
verschobenen Impuls zwischen den zwei idealen Impulsen.
-
Wie
in 5 gezeigt ist, ändern sich,
wenn ein idealer Impuls mit den Abtastwerten 0, 1, 2, 1, 0 um δT verschoben
ist, wobei T das Abtastintervall ist und δ zwischen 0 und 0,5 liegt, die
Abtastwerte in diesem Fall auf sehr grob 0,1 – 1,2δ, 2 – δ2, 1
+ 1,2δ, 1,2δ, wobei der
Faktor 1,2 eine Schätzung
der Steigung der Impulsseiten entfernt von dem Dach und der Sohle
ist und δ2 eine Schätzung der Krümmung am
Dach des Impulses ist. Folglich beträgt die Differenz zwischen den
verzögerten
Abtastwerten und den idealen korrekten Abtastwerten 0, –1,2δ, –δ2, 1,2δ, 1,2δ.
-
Hervorzuheben
ist, dass die zwei aufeinander folgenden 1,2δs (die der Verzögerungsseite
des korrekten Impulses entsprechen) mit 1 + D filtern. Dies ergibt
eine gefilterte Differenz von 0, –1,2δ, –1,2δ – δ2, 1,2δ – δ2,
2,4δ, 1,2δ, 0 und entspricht
e[k].
-
Danach
wird dieses Muster durch Filtern mit einem Filter, das eine Transferfunktion
einer Form hat, die der des zu erfassenden Musters etwa gleich ist,
in e[k] lokalisiert. Die EEPR4-Transferfunktion von –1, –2, 0, 2,
1 hat eine solche Form und ist günstig
zu verwenden, weil eine EEPR4-Hardware und eine EEPR4-Software schon existieren.
Folglich wird das –1, –2, 0, 2,
1-Filter angewendet, um die E[k]-Folge als 0, –1,2δ, –3,6δ – δ2, –1,2δ – 3δ2,
7,2δ – 2δ2, 9,6δ + 2δ2,
1,2δ + 3δ2, –6δ + δ2, –4,8δ, –1,2δ zu generieren.
Jetzt, da sich δ in
Richtung 0,5 erhöht
(was impliziert, dass sich der Impuls einem Versatz von einer halben
Abtastperiode und einer hohen Fehlerwahrscheinlichkeit nähert), dominiert
der Term 9,6δ + δ2 und
erhöht
sich von 0 auf etwa 5, während
sich δ von
0 auf 0,5 erhöht.
Dies empfiehlt einen Schwellenwert von etwa 5 zur Verwendung als
Bedingung (2) in der Fehlerentscheidung der bevorzugten Ausführungsform.
-
Eine ähnliche
Analyse für
die Differenz zwischen den schwankenden Impulsabtastwerten und den
idealen fehlerhaften Abtastwerten (die 0,1 – 1,2δ, 1 – δ2, –1 + 1,2δ, –1 + 1,2δ entspricht)
ergibt E[k] als 0, 1 – 1,2δ, 4 – 3,6δ – δ2,
4 – 1,2δ – 3δ2, –4 + 7,2δ – 2δ2, –10 + 9,6δ + 2δ2, –4 + 1,2δ + 3δ2,
4 – 6δ + δ2,
4 – 4,8δ, 1 – 1,2δ. Se1bstverständlich ist
diese Differenz der korrekten Bitabtastdifferenz plus den Fehlerbit- Abtastwerten gleich.
Der Term –10
+ 9,6δ +
2d2 dominiert, wobei sein Betrag von 10
auf etwa 5 abnimmt, während
sich δ von
0 auf 0,5 erhöht.
Dies ist in Übereinstimmung
mit dem Schwellenwert der Bedingung (2), der gleich 5 gesetzt wird,
wobei ein Fehler durch diesen E[k] korrekt gekennzeichnet wird.
Es wird angemerkt, dass die anderen Terme von E[k] betragsmäßig 4 nie überschreiten.
Außerdem
ist die Gesamtfilterung von dem Fehlerbit zu E[k] (1 – D)(1 +
D)3(1 – D)(1
+ D)3 mit den Koeffizienten 1,4, 4, –4, –10, –4,4, 4,1.
Der –10-Koeffizient mit einem
Betrag, der genau dem zweifachen Schwellenwert entspricht, kommt
dem dominierenden Term 9,6δ + 2δ2 + ε gleich und
lokalisiert das Fehlerbit. Tatsächlich
ist der Betrag des –10-Koeffizienten
mehr als doppelt so groß wie
jener des nächsten
größten Betragskoeffizienten.
-
Die 6a bis 6b veranschaulichen zahlenmäßig das
gerade Gesagte, wobei angenommen wird, dass z[k] wie in 5 etwa gleich 0, 0,5, 1,8, 1,5,
0,5, 0 ist. Tatsächlich
wäre die
Nachverarbeitung mit der von dem Viterbi-Detektor 125 erfassten
korrekten Bitfolge folgendermaßen:
Bei Verwendung eines unteren Indexes C für "korrekt" wäre
die Folge Xc[k] 0, 1, 1, 1, ...; die EEPR4-Folge
Yc[k] 0, 1, 3, 3, 1, 0, 0; die Fehlerfolge
ec[k] 0, –0,5, –0,7, 0,3, 1,0, 0,5, 0; und
die Fehler-Metrik-Folge Ec[k] 0, –0,5, –1,7, –1,1, 0,6,
4,4, 1,1 –2,3, –2,0, –0,5, wobei
(1 + D)z[k] gleich 0, 0,5, 2,3, 3,3, 2,0, 0,5, 0, ... verwendet
wurde. 6a zeigt diese
Folgen und enthält
zum Vergleich den idealen 0, 1, 2, 1, 0 -EPR4-Impuls.
-
Umgekehrt,
wenn die fehlerhafte Bitfolge (beispielsweise aufgrund von Unterschieden
bei zuvor aufgelaufenen Schwankungen der Zustands-Metriken) von
dem Viterbi-Detektor 125 erfasst wird, dann wäre die Nachverarbeitung
folgendermaßen: Bei
Verwendung eines unteren Indexes E für "Fehler" wäre
die Folge xE[k] 0, 0, 1, 1, 1, ...; die
Folge YE[k] 0, 0, 1, 3, 3, 1, 0; die Folge
eE[k] 0, 0,5, 1,3, 0,3, –1,0, –0,5, 0; und die Folge EE[k] 0, 0,5, 2,3, 2,9, –0,4, –5,6, –2,9, 1,7, 2,0, 0,5. 6b zeigt diese Folgen.
-
Zu
berücksichtigen
sind die Kriterien für
das Setzen des Fehlermerkers und für die Umkehrung des Ausgangsbits:
- (1) e[k] und E[k] haben das gleiche Vorzeichen.
- (2) E[k] übersteigt
einen Schwellenwert.
- (3) |E[k]| ist ein lokales Maximum.
-
Die
Kriterien (1) und (3) sind für
die Ec[k]-Werte –1,7, 4,4 und –2,3 sowie
für die EE[k]-Werte 2,9, –5,6 und 2,0 (wobei 0 jedem
Vorzeichen entsprechen kann) erfüllt.
Das Setzen des Schwellenwerts auf etwa 5 würde folglich den Einzelbitfehler
dadurch korrigieren, dass nicht die Fehler-Metrik Ec[k]
für die
korrekt erfasste Bitfolge den Fehlermerker setzt, sondern dass die
Fehler-Metrik EE[k] für die fehlerhaft erfasste Bitfolge
den Fehlermerker setzt.
-
Weitere bevorzugte
Ausführungsformen
-
Anstelle
des EEPR4-Filters von –1, –2, 0, 2, 1
können
andere Filterungen von e[k] verwendet werden, um das Grundmuster
von e[k] zu erfassen, das den dominierenden positiven Term (d. h.
2,4δ) zwei Abtastwerte
nach dem dominierenden negativen Term (d. h. –1,2δ – δ2) hat.
Folglich wird ein Filter wie etwa –1, 0, 1 immer noch zu dem
Muster passen: In diesem Fall wird die Folge E[k] 0, –1,2δ, –1,2δ – δ2, 2,4δ – δ2,
3,6δ + δ2, δ2, –2,4δ, –1,2δ. Folglich
nähert sich
der dominierende Term (3,6δ + δ2)
etwa 2, während
sich δ von
0 auf 0,5 erhöht,
so dass ein Schwellenwert etwa 2 verwendet werden sollte. Dies stimmt mit
der Gesamtfilterung des Fehlerbits als (1 – D)(1 + D)3(1 – D2), welche die Koeffizienten 1, 2, –1, –4, –1, 2, 1
hat, überein.
Folglich ist die Hälfte
des größten Betragskoeffizienten
2, so dass der Schwellenwert 2 sein sollte.
-
Es
wird angemerkt, dass bei diesem –1, 0, 1 -Filter das Verhältnis des
dominierenden Terms zum nächsten
größten Term
(3,6δ + δ2)/(–2,4δ) = –1,7 ist, wenn δ auf 0,5
ansteigt. Dies stimmt mit dem Verhältnis von (9,6δ + 2δ2)/(7,2δ – 2δ2)
= 1,7 bei dem –1, –2, 0, 2,
1-Filter überein,
wenn δ auf
0,5 ansteigt.
-
Alternativ
können
die Abtastwerte z[k] mit den idealen EPR4-Abtastwerten verglichen
und mittels EPR4 gefiltert werden, um E[k] zu generieren. In diesem Fall
ist die gesamte Fehlerbitfilterung (1 – D)(1 + D)2(1 – D)(1 +
D)2, was nur eine Umordnung des Vorangehenden
ist: (1 – D)(1
+ D)2(1 – D)(1 + D)2 =
(1 – D)(1
+ D)3(1 – D2).
-
Experimentelle
Ergebnisse
-
7 zeigt experimentelle Ergebnisse
für die
erste bevorzugte Ausführungsform.
Durch das Beseitigen der Einzelbitfehler aus dem Ausgangssignal
mit Hilfe der Nachverarbeitung und das Beseitigen der Fehler durch
aufeinander folgende Übergänge mit
der Trelliscodierung bei einer Anwender-Dichte von 3,0 zeigt das
Postprozessorsystem der bevorzugten Ausführungsform einen Gewinn von
1 dBN gegenüber
einem 16/17-Code-EPR4-System.
-
Modifikationen
-
Die
bevorzugten Ausführungsformen
können auf
verschiedene Weise modifiziert werden, während das Merkmal einer Einzelbitfehler-Erkennung
durch Vergleichen der gefilterten Differenz zwischen den tatsächlichen
Abtastwerten und idealen Abtastwerten von dem erfassten Bitdatenstrom
beibehalten wird. Beispielsweise könnte die Anwender-Bitdichte
variiert werden, die Filterung zur Erfassung mit entsprechenden Änderungen
der Schwellenwerte geändert werden
usw.
-
Soweit
Ausführungsformen
der oben beschriebenen Erfindung wenigstens teilweise unter Verwendung
einer softwaregesteuerten programmierbaren Verarbeitungsvorrichtung
wie etwa mit einem digitalen Signalprozessor, einem Mikroprozessor
oder mit einer anderen Verarbeitungsvorrichtung realisierbar sind,
ist es klar, dass ein Computerprogramm für das Konfigurieren der programmierbaren Vorrichtung,
um die vorangehenden beschriebenen Verfahren zu implementieren,
als ein Aspekt der vorliegenden Erfindung verstanden wird.
-
Das
Computerprogramm ist zweckmäßig auf einem
Trägermedium
in maschinenlesbarer oder vorrichtungslesbarer Form, beispielsweise
in einem Festkörperspeicher
oder in einem magnetischen Speicher wie etwa einer Platte oder einem Band,
gespeichert, wobei die Verarbeitungsvorrichtung das Programm oder
einen Teil davon nutzt, um es für
den Betrieb zu konfigurieren. Das Computerprogramm könnte von
einer entfernten Quelle bereitgestellt werden, die durch ein Datenübertragungsmedium
wie etwa durch ein elektronisches Signal, eine Funkfrequenz-Trägerwelle
oder eine optische Trägerwelle verkörpert wird.
Diese Trägermedien
werden ebenfalls als Aspekte der vorliegenden Erfindung verstanden.