DE69935226T2 - Adaptiver treiber mit kapazitiver lastfühlung und betriebsverfahren dazu - Google Patents

Adaptiver treiber mit kapazitiver lastfühlung und betriebsverfahren dazu Download PDF

Info

Publication number
DE69935226T2
DE69935226T2 DE69935226T DE69935226T DE69935226T2 DE 69935226 T2 DE69935226 T2 DE 69935226T2 DE 69935226 T DE69935226 T DE 69935226T DE 69935226 T DE69935226 T DE 69935226T DE 69935226 T2 DE69935226 T2 DE 69935226T2
Authority
DE
Germany
Prior art keywords
current
circuit
output
driver circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69935226T
Other languages
English (en)
Other versions
DE69935226D1 (de
Inventor
H. Ismail H. Sunnyvale OZGUC
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Microcircuits Inc
Original Assignee
International Microcircuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/097,886 external-priority patent/US6037811A/en
Priority claimed from US09/097,605 external-priority patent/US6130541A/en
Application filed by International Microcircuits Inc filed Critical International Microcircuits Inc
Publication of DE69935226D1 publication Critical patent/DE69935226D1/de
Application granted granted Critical
Publication of DE69935226T2 publication Critical patent/DE69935226T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605Measuring capacitance
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163Soft switching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005Modifications of input or output impedance
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Description

  • Hinweis auf verwandte Anmeldungen
  • Die vorliegende Anmeldung ist verwandt mit US-Patent Nr. 6,037,811 und 6,130,541 .
  • Hintergrund der Erfindung
  • Die vorliegende Erfindung betrifft allgemein integrierte Schaltungen, insbesondere eine adaptive Treiberschaltung, die die Höhe der kapazitiven Last an ihrem Ausgang erfühlen kann und ihren Ausgangs-Steuerpegel so einstellt, dass eine gewünschte Ausgangs-Anstiegsrate erzeugt wird.
  • Bei bestimmten Anwendungen kann ein elektronisches System erfordern, dass eine integrierte Schaltung (IC) andere Schaltungen ansteuert, die variable Bedingungen hinsichtlich der kapazitiven Last darstellen. In einem Computersystem zum Beispiel müsste eine Taktgeber-IC verschiedene kapazitive Lasten ansteuern, je nach der Größe des implementierten Speichersystems. Fügt man beispielsweise zu einem PCT-Speicher hinzu, so muss dieselbe IC eine größere kapazitive Last ansteuern.
  • Das US-Patent 5,677,637 beschreibt eine Anordnung mit einer Lasterkennungseinheit zum Feststellen der Lastimpedanz, was dann dazu verwendet wird, einen programmierbaren Ausgangspuffer so zu steuern, eine Höhe an Ausgangsstrom zu beziehen/abzusenken, die für die anzusteuernde Last geeignet ist. Das US-Patent Nr. 5,260,901 beschreibt eine Ausgangsschaltung zum Bereitstellen von Daten, die aus einem Speicherelement wie einem Dynamic Random Access Memory ausgelesen werden, an einem Ausgabe anschluss. Die Anzahl der Schaltelemente in der Ausgangsschaltung, die leitend geschaltet werden, hängt von der Höhe der Last ab, und die Anstiegszeit und Abwahlzeit der Ausgangs-Wellenform kann konstant gehalten werden, um Schwingungen zu unterdrücken. Das US-Patent Nr. 4,829,199 beschreibt eine CMOS-Inverter-Treiberschaltung, die in der Lage ist, sich mittels Rückkopplungserkennung auf wechselnde Bedingungen hinsichtlich der kapazitiven Last einzustellen. Das US-Patent Nr. 5,886,554 beschreibt einen Differentialtreiber mit Anstiegsraten-Steuermitteln in Form einer Diode und auch einem Kondensator, angeordnet in dem Spannungs-Strom-Konverter, der skaliert ist, um einen Anstiegsraten-Steuerkondensator in dem Integrator anzutreiben. Der Kondensator und die Diode verzögern die Anstiegsflanke der Eingangsspannung auf einen Stromspiegel in dem Spannungs-Strom-Konverter. Diese Verzögerung ist identisch mit den Übertragungsverzögerungen, so dass sowohl eine Anstiegs-Steuerung als auch eine Versatz-Steuerung erzielt werden.
  • Wie im Stand der Technik bekannt, hängt die Anstiegsrate des Treiber-Ausgangssignals von der an der kapazitiven Last zur Verfügung gestellten Ausgangsleistung (Strom) und dem Wert der kapazitiven Last ab, wie in Gleichung 1 gezeigt: Anstiegsrate = ΔVc/Δt = I/C (1)wobei
  • Vc
    = Spannung der kapazitiven Last
    t
    = Anstiegs/Abfallszeit
    I
    = an die kapazitive Last gelieferter Strom
    C
    = Wert der kapazitiven Last
  • Es zeigt sich daher, dass bei kleinen Lastkapazitäten und/oder höheren Treiber strömen die Anstiegsrate entsprechend höher ist als bei hohen Lastkapazitäten und/oder niedrigen anliegenden Strömen.
  • Um, wie oben beschrieben, verschiedenen Bedingungen hinsichtlich der kapazitiven Last Rechnung zu tragen, liefern bekannte Treiberschaltungen üblicherweise eine feste Größe an Strom, der von der größten kapazitiven Last ausgeht. Der fixe Strom ist derjenige, der die größte vorhersehbare kapazitive Last antreibt und dabei noch immer die gewünschte Anstiegsrate einhält. Unter Bedingungen jedoch, unter denen die kapazitive Last geringer ist, ist die Anstiegsrate schneller als gewünscht.
  • Eine schnellere Anstiegsrate als gewünscht ist nachteilig, da der Treiber eine größere Zahl hochfrequenter Obertöne erzeugen kann. Hochfrequente Obertöne können die Ursache für elektromagnetische Interferenzen (EMI) sein, welche in manchen Fällen die Spezifikation hinsichtlich der maximalen tolerierbaren EMI überschreiten. Außerdem erzeugt der feste Ausgangstreiberpegel Ausgangssignale mit veränderlichen Anstiegsraten, wenn unterschiedliche Speicherkonfigurationen mit unterschiedlichen Lastkapazitäten installiert werden. Der veränderliche Taktanstieg erfordert eine Schaltung für die Einstellung der Anstiegsrate, welche die Komplexität der Schaltung und deren Kosten erhöht. Schließlich ist eine bekannte Treiberschaltung nicht in der Lage, eine Einstellbarkeit der Anstiegsrate zu bieten. Häufig ist es wünschenswert, die Anstiegsrate des Eingangs-Treibersignals zu verändern, um Effekte zu korrigieren, die durch vorgeschaltete Schaltungen erzeugt werden.
  • Benötigt wird mithin eine Treiberschaltung, die in der Lage ist, ihr Ausgangs-Treibersignal zu variieren, so dass die Anstiegsrate des Ausgangssignals wie gewünscht eingestellt werden kann.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung gibt Verfahren und Schaltungen an zum Erfühlen der kapazitiven Last einer Treiberschaltung und daraufhin entsprechenden Anpassen des Treiber-Ausgangssignals, um eine gewünschte Anstiegsrate zu liefern. Bei einer Ausführungsform enthält die erfindungsgemäße Schaltung einen Kapazitäts-Sensor, eine Steuerschaltung und einen Ausgangstreiber. Der Kapazitäts-Sensor misst die unbekannte Lastkapazität. Die Steuerschaltung erzeugt ein Steuersignal in Abhängigkeit von der gemessenen kapazitiven Last. Der Ausgangstreiber empfängt das Steuersignal und produziert dementsprechend einen Ausgangspegel, welcher, wenn er auf die kapazitive Last angewendet wird, ein Ausgangssignal mit der gewünschten Anstiegsrate erzeugt.
  • Der Ausgangspegel des Treibers kann so gesteuert werden, dass die Ausgangs-Anstiegsrate auch bei variierenden Lastkapazitäten im Wesentlichen gleich bleibt. In dieser Konfiguration bietet der neuartige Treiber den Vorteil, eine einheitlichere Ausgangs-Anstiegsrate zu bieten, wodurch die Notwendigkeit für eine Anstiegsraten-Korrekturschaltung entfällt. Zudem verbraucht der neuartige Treiber weniger Energie als die bekannte Treiberschaltung, da er nur den Mindest-Antriebspegel erzeugt und abgibt, der zum Erzeugen der gewünschten Anstiegsrate erforderlich ist. Alternativ kann die Ausgangs-Anstiegsrate auch vergrößert oder verkleinert werden (durch Steuern des Ausgangspegels), um Effekte zu korrigieren, die durch vorgeschaltete Schaltungen verursacht werden.
  • Ein besseres Verständnis der Art der Erfindungen und der Vorteile des adaptiven Treibers entsprechend der vorliegenden Erfindung ergibt sich durch Bezugnahme auf die nachstehende detaillierte Beschreibung und die Zeichnungen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt ein vereinfachtes Blockdiagramm der adaptiven Treiberschaltung gemäß der vorliegenden Erfindung.
  • 2 ist ein Flussdiagramm, welches die Verfahrensweise der in 1 gezeigten adaptiven Treiberschaltung beschreibt.
  • 3 zeigt eine erste Ausführungsform der in 1 gezeigten adaptiven Treiberschaltung.
  • 4A4D sind Zeitdiagramme, die den Betrieb der adaptiven Treiberschaltung nach 3 zeigen.
  • 5 zeigt eine zweite Ausführungsform der in 1 gezeigten adaptiven Treiberschaltung.
  • 6 ist ein Zeitdiagramm, das den Betrieb der adaptiven Treiberschaltung nach 5 zeigt.
  • BESCHREIBUNG DER DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • 1 zeigt ein vereinfachtes Blockdiagramm eines adaptiven Ausgangs-Treibers gemäß der vorliegenden Erfindung. Der adaptive Treiber 100 beinhaltet einen Kapazitäts-Sensor 105, eine Steuerschaltung 110 und eine Treiberschaltung 115. Der Kapazitäts-Sensor 105 und der Ausgangstreiber 115 sind mit einer unbekannten kapazitiven Last 120 verbunden.
  • 2 zeigt ein Flussdiagramm, das die Wirkungsweise des adaptiven Ausgangstreibers 100 zeigt. Zunächst, bei Schritt 210, misst der Kapazitäts-Sensor die Höhe der Kapazität CL 120, die an der Last vorhanden ist. Bei der bevorzugten Ausführungsform erfolgt dies zunächst durch Anlegen eines Referenzstroms an die kapazitive Last für eine vorher definierte Zeitdauer (Schritt 212) und dann Messen der auf den angelegten Referenzstrom zurückzuführenden Spannung am Ende der vorher definierten Periode (Schritt 214). Danach, bei Schritt 220, wird in Abhängigkeit von der gemessenen Lastkapazität ein Steuersignal erzeugt. Bei der bevorzugten Ausführungsform erfolgt die Steuersignal-Erzeugung durch Erzeugen eines Referenz-Spannungspegels (Schritt 222) und Vergleichen des Referenz-Spannungspegels mit dem auf den angelegten Referenzstrom zurückzuführenden Last-Spannungspegel (Schritt 224). Schließlich, bei Schritt 230, wird das Steuersignal an die Treiberschaltung übermittelt, um die Menge des an die kapazitive Last angelegten Stroms zu erhöhen oder zu vermindern. Auf diese Weise liefert die Treiberschaltung eine geeignete Menge Strom an die unbekannte kapazitive Last, so dass die Anstiegsrate des Ausgangs-Treibersignals wie gewünscht erzeugt wird.
  • 3 zeigt ein detailliertes Schema des adaptiven Ausgangstreibers in einer ersten Ausführungsform. In dieser Ausführungsform beinhaltet der adaptive Treiber 300 eine Treiberschaltung 310, eine Ladungsschaltung 320 und eine Steuerschaltung 330. Die Treiberschaltung 310 beinhaltet einen Eingangsanschluss 310a zum Empfang des Eingangssignals, einen Ausgangsanschluss 310b zum Übertragen eines nachfolgend erzeugten Ausgangssignals und einen Steuerungsanschluss 310c zum Empfang eines Treiber-Steuersignals, wie nachstehend beschrieben. Die Treiberschaltung 310 kann eine beliebige Treiberschaltung mit veränderlicher Ausgangsleistung sein.
  • Die Ladungsschaltung 320 beinhaltet eine Stromquelle 322, einen Stromspiegel 324 und eine Freischaltungs-Schaltung 326. Bei der bevorzugten Ausführungsform nach 3 besteht der Stromspiegel 324 aus zwei FET-Transistoren MP1 und MP2 und die Freischaltungs-Schaltung 326 ist eine FET-Einrichtung MP3, die zwischen VCC und den gemeinsamen Gate-Anschluss der Stromspiegel-Transistoren MP1 und MP2 gekoppelt ist. Alternativ können die Stromspiegel und Freischaltungs-Schaltungen Vorrichtungen beliebiger Transistorentypen sein und multiple Transistoren derselben oder anderer Gate-Peripherien beinhalten.
  • Im Betrieb liefert die Ladungsschaltung 320 einen bekannten Ladestrom IL an eine unbekannte kapazitive Last 340. Der Ladestrom IL wird erzeugt durch Spiegeln des Vorspannungsstroms IB mittels Transistoren MP1 und MP2. Transistor MP3 ist ausgeschaltet und IL kann CL 340 aufladen, und zwar für eine maximale feste Zeitdauer Tchg, wie durch ein Freischaltsignal ENB gesteuert, wie in 4A gezeigt. Während der Zeitdauer Tchg entwickelt sich über der unbekannten kapazitiven Last 340 eine Ladespannung VL (4B), die mit einer Rate von I geteilt durch CL ansteigt. Demgemäß steigt VL langsamer bei größeren kapazitiven Lasten und schneller bei geringeren kapazitiven Lasten.
  • Die Steuerschaltung 330 überwacht die sich über CL in Abhängigkeit von der Lieferung von IL entwickelnde Ladespannung VL. Zudem wird durch einen Referenzgenerator 332 eine Referenzspannung Vref erzeugt. Die Referenzspannung Vref und die Ladespannung VL werden komplementären Eingängen eines Komparators 334 zugeführt. Der Komparator 334 vergleicht die Spannungspegel von VL und Vref und erzeugt in Abhängigkeit hiervon ein Signal hoch (niedrig), wenn der nicht invertierende (oder invertierende) Eingang größer ist. In 3 wird VL am invertierenden Eingang gemessen. Übersteigt also VL Vref, wie in 5B gezeigt, so gibt der Komparator 334 ein Signal niedrig aus. Das Ausgangssignal des Komparators wird durch eine Latch-Schaltung 336 empfangen. Ein Abtastimpuls-(Strobe)-Signal STRB (4C) aktiviert die Latch-Schaltung 336, um das Ausgangssignal des Komparators zu messen und es an den Steuereingang 310c der Treiberschaltung 310 zu übermitteln. Die Latch-Schaltung 336 gibt das DET-Steuersignal aus, wenn sie einen Abtastimpuls erhält, wie in 4D bezeigt. Das DET-Steuersignal wird danach dem Steuereingang 310c der Treiberschaltung 310 zugeführt, um die Ausgabeleistung des Treibers 310 höher (oder niedriger) zu regeln, wenn die erfühlte Kapazität über Last 340 größer (oder geringer) ist als die Schwellwert-Lastkapazität.
  • Das STRB-Signal kann so zeitlich festgelegt werden, dass die Latch-Schaltung 316 zu einem früheren oder späteren Zeitpunkt während der Tchg-Periode aktiviert wird, wodurch sich eine kürzere oder längere Ladezeit und damit ein niedrigerer oder höherer Wert VL ergibt. Zudem kann die Höhe des angelegten Referenzstroms IL und die maximale Zeitdauer während der die unbekannte Lastkapazität aufladen kann (Tchg) nach oben oder unten variiert werden, um größeren oder kleineren erwarteten kapazitiven Lasten CL 340 Rechnung zu tragen.
  • Bei der vorstehend beschriebenen Ausführungsform kann es sein, obgleich die Ladedauer durch Erzeugen eines STRB-Signals, zum Beispiel mittels eines Kristalloszillators, genau erzielt werden kann, dass die Menge des Stroms IL nicht so genau ist. Der Ladestrom IL hängt ab von dem Vorspannungsstrom IB, dessen Wert üblicherweise vom Netzteil, der Temperatur und Prozessvariablen abhängt. Bei einem typischen CMOS-Prozess kann die Abweichung in der Höhe von IB und damit Variationen in dem abschließend erfühlten Wert für CL bis zu –20 % bis 25 % betragen. Die Genauigkeit dieser Schaltung kann durch bekannte Trimming-Techniken etwas verbessert werden.
  • 5 zeigt eine alternative Ausführungsform der vorliegenden Erfindung, wobei, anstatt die Ladedauer als feste Zeitperiode vorzusehen, die Ladedauer proportional zum Vorspannungsstrom IB vorgesehen wird. Bei dieser Ausführungsform repliziert die Ladungsschaltung 520 ihre im Zusammenhang mit der ersten Ausführungsform beschriebenen korrespondierenden Funktionen. Die Ladungsschaltung 520 enthält eine Rücksetzschaltung 521, einen Stromspiegel 522, einen internen Kondensator 523, einen Referenzgenerator 524, einen Spannungskomparator 525 und einen Schalttransistor 526.
  • Werden die Reset-Transistoren freigegeben, wird IB gespiegelt als IINT, wodurch der interne Kondensator CINT 523 geladen wird. Der Strom IB wird auch gespiegelt als IL, um die unbekannte kapazitive Last CL 540 zu laden. Die Spiegelverhältnisse können so eingestellt werden, dass IINT = IL = k1·IB. Der interne Kondensator CINT 523 kann als zusammengefasstes Element Kondensator oder als Transistor parasitischer Kondensator ausgeführt sein.
  • Wenn der interne Kondensator CINT 23 den Strom IINT integriert, steigt die Spannung VINT über CINT 521 linear an. Gleichzeitig erzeugt ein Referenzgenerator 524 eine Spannung Vref2. Die Spannungen Vref2 und VINT werden komplementären Eingängen eines Spannungskomparators 525 zugeführt. Erreicht VINT Vref2, gibt der Komparator 525 ein Signal niedrig aus, welches einen Schalttransistor S1 ausschaltet. Dies schaltet den Ladestrom IL aus, wodurch die Ladespannung VL nicht weiter ansteigt. Das Steuersignal CTRL, welches die Ladedauer für CL 540 steuert, wird damit durch die Variation in der Höhe des Vorspannungsstroms IB variiert. Als Folge hiervon arbeitet die Kapazitäts-Detektorschaltung mit einer erheblich erhöhten Genauigkeit gegenüber Prozessvariablen.
  • 6 zeigt einen Graphen der Spannungen Vref2, VINT und VL über der Zeit. Die Spannung, Vref2 bleibt über der Zeit konstant, während VINT linear ansteigt, abhängig von der Größe von CINT und der Größe von IINT (IB). Bei Zeit T erreicht VINT Vref2 und der Komparator erzeugt ein Ausgabesignal hoch (da VINT mit dem nicht invertierenden Eingang verbunden ist), was Schalttransistor S1 ausschaltet und die Ladeperiode beendet. Die Graph-Linien VL1 und VL2 zeigen zwei betreffende Ladespannungen an der Abschaltzeit T, wobei VL1 eine geringere kapazitive Last CL1 darstellt und VL2 einer größeren kapazitiven Last CL2 entspricht. Nach Zeitpunkt T unterliegen die Ladespannungen keiner Veränderung mehr, da das Ausgabesignal von Komparator 525 hoch bleibt, wodurch der zugeführte Strom IL abgeschaltet ist.
  • Der Treiber und die Steuerschaltungen 510 und 530 replizieren im wesentlichen ihre entsprechenden Funktionen wie zur ersten Ausführungsform be schrieben. Die Steuerschaltung 530 (ein Spannungskomparator) erfühlt die Lastspannung VL1 oder VL2 an einem invertierenden Komparator-Eingang und eine Referenzspannung Vref1 an einem nicht invertierenden Port. Als Antwort hierauf liefert der Komparator 530 ein Steuersignal an die Treiberschaltung 510, wie bereits beschrieben. In dem Falle, so VL1 die erfühlte Ladespannung ist, gibt der Komparator 530 ein Signal niedrig aus, um den Treiberstrom zu reduzieren, und umgekehrt für den Fall, wo VL2 erfühlt wird. Es ist keine Latch-Schaltung erforderlich, da die Ladedauer in der Ladungsschaltung 520 durch das Steuersignal CTRL gesteuert wird.
  • Obgleich die vorstehende Beschreibung bezüglich der bevorzugten Ausführungsformen der Erfindung vollständig ist, sind für den Fachmann andere Variationen, Modifikationen und Äquivalente ersichtlich. Zum Beispiel vergleichen, wie in den exemplarischen Ausführungsformen beschrieben, die Steuerschaltungen die Ausgangsspannung VL mit einem einzigen Pegel Vref, um zwischen einer großen oder kleinen kapazitiven Last zu unterscheiden. Andere Ausführungsformen sind möglich, wobei die Steuerschaltung multiple Komparatoren beinhaltet, die VL mit multiplen Referenzspannungen vergleichen. Der Vergleich von VL mit multiplen Referenzpegeln erhöht die Auflösung der Schaltung und erlaubt eine weitere Feinabstimmung der Leistungsfähigkeit des Treibers der adaptiven Treiberschaltung. Die vorstehende Beschreibung beabsichtigt daher nicht, den kompletten Schutzumfang der Erfindung zu definieren, welcher in geeigneter Weise durch die nachstehenden Ansprüche definiert ist.

Claims (11)

  1. Adaptive Treiberschaltung (300) mit einer variablen Treiber-Ausgangskapazität, enthaltend: eine Treiberschaltung (310) mit einem Eingangsanschluss (310a), der zum Erhalt eines Eingangssignals konfiguriert ist, einem Ausgangsanschluss (310b), der zum Übertragen eines Ausgangssignals an eine kapazitive Last konfiguriert ist, und einem Steueranschluss (310c), der zum Erhalt eines Steuersignals konfiguriert ist, wobei das Steuersignal eine Veränderung der Ausgangs-Treiberleistung der Treiberschaltung (310) bewirkt; eine mit dem Ausgangsanschluss (310b) verbundene Ladeschaltung (320), die zum Anlegen eines Referenzstroms (I2) an diesen konfiguriert ist; sowie eine mit dem Ausgangsanschluss (310b) und der Treiberschaltung (310) verbundene Steuerschaltung (330), die zum Fühlen einer kapazitiven Lastspannung (VL) konfiguriert ist, welche in Abhängigkeit von dem anliegenden Referenzstrom (IL) erzeugt wird, wobei die Steuerschaltung (330) in Abhängigkeit von der erfühlten kapazitiven Lastspannung (VL) ein Steuersignal erzeugt; wobei der Referenzstrom (IL) über einen Zeitraum an dem Ausgangsanschluss (310b) angelegt wird, welcher von der Höhe des Referenzstroms (IL) abhängt.
  2. Adaptive Treiberschaltung (300) nach Anspruch 1, wobei die Steuerschaltung (330) einen ersten Spannungskomparator (334) mit einem mit dem Ausgangsanschluss (310b) verbundenen Eingangsanschluss, einen mit einer ersten Referenz-Spannungsquelle (332) verbundenen zweiten Eingangsanschluss sowie einen ersten Komparator-Ausgangsanschluss umfasst.
  3. Adaptive Treiberschaltung (300) nach Anspruch 2, wobei die Steuerschaltung (330) weiterhin eine Latch-Schaltung (336) mit einem mit dem Komparator-Ausgangsanschluss verbundenen Eingangsanschluss, einem Latch-Ausgangsanschluss und einem Abtastimpuls-(Strobe)-Eingangsanschluss (STRB) umfasst, der zum Empfangen eines Signals zum Aktivieren der Latch-Schaltung (336) konfiguriert ist.
  4. Adaptive Treiberschaltung (300) nach Anspruch 3, wobei die Ladeschaltung (320) folgendes umfasst: eine Stromquelle (322), die zum Erzeugen eines vorbestimmten Stroms (IB) konfiguriert ist; sowie einen mit der Stromquelle (322) verbundenen Stromspiegel (324), der zum Erzeugen des Referenzstroms (IL) in Abhängigkeit von dem vorbestimmten Strom (IB) konfiguriert ist.
  5. Adaptive Treiberschaltung (300) nach Anspruch 4, wobei die Ladeschaltung (320) weiterhin einen mit dem Stromspiegel (324) verbundenen Freischalt-Transistor (326) zum Steuern des Referenzstroms (IL) umfasst.
  6. Adaptive Treiberschaltung (300) nach Anspruch 2, wobei die Ladeschaltung (52) folgendes umfasst: eine Stromquelle (322), die zum Erzeugen eines vorbestimmten Stroms (IB) konfiguriert ist; einen mit der Stromquelle (322) verbundenen Stromspiegel (522), der zum Erzeugen eines internen Stroms IINT in Abhängigkeit von dem vorbestimmten Strom (IB) konfiguriert ist; einen mit dem Stromspiegel (522) verbundenen internen Kondensator (523), der zum Empfangen des internen Stroms IINT konfiguriert ist, wobei der Kondensator (523) als Antwort auf den empfangenen internen Strom (IINT) über dem Kondensator eine interne Spaltung (VINT) entwickelt; einen zweiten Spannungskomparator (525) mit einem mit dem internen Kondensator (523) verbundenen ersten Eingang, einem mit einer zweiten Referenz-Spannungsquelle (524) verbundenen zweiten Eingang und einem Ausgangsanschluss, das zum Erzeugen eines Schaltsignals (CNTRL) konfiguriert ist; einen Schalt-Transistor mit einem Eingang, der zum Empfangen des Schaltsignals (CNTRL) konfiguriert ist, und einem mit der unbekannten kapazitiven Last (54) verbundenen Ausgang, der so konfiguriert ist, dass er als Antwort auf das Schaltsignal (CNTRL) an diese Last den Referenzstrom (IL) abgibt.
  7. Adaptive Treiberschaltung (300) nach Anspruch 6, wobei der erste Komparator-Ausgangsanschluss mit dem Steueranschluss (510c) der Treiberschaltung (510) verbunden ist.
  8. Bei einer adaptiven Treiberschaltung (300) mit einer zum Empfangen und Abgeben von Signalen konfigurierten Treiberschaltung (310), einer zum Abgeben eines Referenzstroms (IL) konfigurierten Ladeschaltung (320) und einer Steuerschaltung (330) zum Steuern der Ausgangs-Treiberleistung der Treiberschaltung (310), Verfahren zum Variieren der an eine unbekannte kapazitive Last (CL) abgegebenen Ausgangs-Treiberleistung, wobei das Verfahren folgende Schritte umfasst: Laden der unbekannten kapazitiven Last (CL) mit einem Referenzstrom (IL) für einen Zeitraum, der von der Höhe des Referenzstroms abhängt; Entwickeln einer Lastspannung (VL) über der unbekannten kapazitiven Last (CL) in Abhängigkeit von dem gelieferten Referenzstrom (IL); Vergleichen der Lastspannung (VL) mit einer ersten Referenzspannung (Vref); Erzeugen eines Steuersignals entsprechend dem Vergleich zwischen der Lastspannung (VL) und der ersten Referenzspannung (Vref); sowie Anlegen des Steuersignals an die Treiberschaltung (310), wobei die Ausgangs-Treiberleistung der Treiberschaltung (310) in Relation zu dem Treiber-Steuersignal variiert.
  9. Verfahren nach Anspruch 8, wobei der Schritt des Ladens der unbekannten kapazitiven Last (CL) folgende Schritte umfasst: Anlegen eines vorbestimmten Stroms (IB) an einen Stromspiegel (324); sowie als Antwort, Anlegen des Referenzstroms (IL) von dem Stromspiegel (324) an die unbekannte kapazitive Last (CL).
  10. Verfahren nach Anspruch 9, wobei der Schritt des Erzeugens eines Steuersignals folgende Schritte umfasst: Abfragen, nach einer vorbestimmten Zeitspanne, des Vergleichs zwischen der ersten Referenzspannung (Vref) und der Lastspan nung (VL); sowie Ausgeben des Steuersignals als Antwort auf den Abfrageschritt.
  11. Verfahren nach Anspruch 8, wobei der Schritt des Erzeugens eines Referenzstroms (IL) folgende Schritte umfasst: Anlegen eines vorbestimmten Stroms (IB) an den Stromspiegel (522); as Antwort, Abgeben eines internen Stroms IINT von dem Stromspiegel (522); Anlegen des internen Stroms (IINT) an eine interne Kapazität (523); as Antwort, Entwickeln einer internen Spannung (VINT) über der internen Kapazität (523); Vergleichen der internen Spannung (VINT) mit einer zweiten Referenzspannung (Vref2); als Antwort, Ausgeben eines Schaltsignals (CNTRL); Anlegen des Schaltsignals (CNTRL) an einen Schalt-Transistor (S1); als Antwort, Anlegen des Referenzstroms (Iv) von dem Stromspiegel (522) an die unbekannte kapazitive Last (CL).
DE69935226T 1998-06-15 1999-06-15 Adaptiver treiber mit kapazitiver lastfühlung und betriebsverfahren dazu Expired - Fee Related DE69935226T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US97605 1979-11-27
US09/097,886 US6037811A (en) 1997-10-10 1998-06-15 Current-controlled output buffer
US97886 1998-06-15
US09/097,605 US6130541A (en) 1997-10-10 1998-06-15 Adaptive driver with capacitive load sensing and method of operation
PCT/US1999/013528 WO1999066336A1 (en) 1998-06-15 1999-06-15 Adaptive driver with capacitive load sensing and method of operation

Publications (2)

Publication Number Publication Date
DE69935226D1 DE69935226D1 (de) 2007-04-05
DE69935226T2 true DE69935226T2 (de) 2008-01-03

Family

ID=26793468

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69935226T Expired - Fee Related DE69935226T2 (de) 1998-06-15 1999-06-15 Adaptiver treiber mit kapazitiver lastfühlung und betriebsverfahren dazu

Country Status (3)

Country Link
EP (2) EP1097386B1 (de)
DE (1) DE69935226T2 (de)
WO (2) WO1999066639A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10142679A1 (de) * 2001-08-31 2003-04-03 Infineon Technologies Ag Treiberschaltung
DE10244429B4 (de) * 2001-09-24 2008-08-28 Hynix Semiconductor Inc., Ichon Halbleiterspeichervorrichtung mit adaptivem Ausgangstreiber

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4634894A (en) * 1985-03-04 1987-01-06 Advanced Micro Devices, Inc. Low power CMOS reference generator with low impedance driver
US4873673A (en) * 1986-12-03 1989-10-10 Hitachi, Ltd. Driver circuit having a current mirror circuit
US4829199A (en) * 1987-07-13 1989-05-09 Ncr Corporation Driver circuit providing load and time adaptive current
JP3031419B2 (ja) * 1990-06-13 2000-04-10 三菱電機株式会社 半導体集積回路
JPH04154212A (ja) * 1990-10-17 1992-05-27 Mitsubishi Electric Corp 半導体記憶装置の出力回路
JP3251661B2 (ja) * 1991-10-15 2002-01-28 テキサス インスツルメンツ インコーポレイテツド 制御されたスルー・レートを有するcmosバッファ回路
JPH0677804A (ja) * 1992-04-27 1994-03-18 Nec Corp 出力回路
DE4233850C1 (de) * 1992-10-08 1994-06-23 Itt Ind Gmbh Deutsche Schaltungsanordnung zur Stromeinstellung eines monolithisch integrierten Padtreibers
DE69428782T2 (de) * 1994-05-25 2002-05-08 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Anstiegszeitsteuerung und Optimierung des Leistungsverbrauchs in einer Leistungsstufe
US5677639A (en) * 1994-12-08 1997-10-14 Seagate Technology, Inc. Autonomous selection of output buffer characteristics as determined by load matching
TW307060B (en) * 1996-02-15 1997-06-01 Advanced Micro Devices Inc CMOS current mirror
US5886554A (en) * 1996-03-08 1999-03-23 Texas Instruments Incorporated Slew-rate limited differential driver with improved skew control

Also Published As

Publication number Publication date
EP1105968A4 (de) 2005-06-15
EP1097386A1 (de) 2001-05-09
DE69935226D1 (de) 2007-04-05
WO1999066639A1 (en) 1999-12-23
EP1097386A4 (de) 2001-09-12
EP1105968A1 (de) 2001-06-13
EP1097386B1 (de) 2007-02-21
WO1999066336A1 (en) 1999-12-23

Similar Documents

Publication Publication Date Title
DE102018128703B4 (de) Einrichtung mit einer Verstärkerschaltung, Verfahren und Spannungsreglerschaltung
DE3839888C2 (de)
DE69814250T2 (de) Spannungsregelung mit Lastpolstabilisation
DE69521833T2 (de) Koordinateneingabevorrichtung und zugehöriges Singalübertragungssystem
DE102015204021B4 (de) Dynamische Strombegrenzungsschaltung
DE69311745T2 (de) Ausgangspuffer mit geregeltem Ausgangspegel
DE102011118792B4 (de) Leseverstärkerschaltung, und verfahren zum lesen einer speicherzelle
DE69317075T2 (de) Integrierte Pufferschaltung mit gesteuerten Anstiegs- und Abfallszeiten
DE69521028T2 (de) Vortreiberschaltung zum rauscharmen Schalten hoher Ströme in einer Last
DE3923632A1 (de) Versorgungsspannungswandler fuer hochverdichtete halbleiterspeichereinrichtungen
US6130541A (en) Adaptive driver with capacitive load sensing and method of operation
DE102004017863B4 (de) Schaltung und Verfahren zum Ermitteln eines Referenzpegels für eine solche Schaltung
DE69216663T2 (de) Schaltkreis
DE69330571T2 (de) Schaltung zum automatischen Rücksetzen mit verbesserter Prüfbarkeit der übrigen Schaltung
DE19749602A1 (de) Eingangs/Ausgangsspannungdetektor für eine Substratspannungsgeneratorschaltung
DE102006001073A1 (de) Arbeitszyklusdetektor mit erstem, zweitem und drittem Wert
DE69626607T2 (de) Halbleiterspeicheranordnung mit Spannungsgeneratorschaltung
DE102018110171A1 (de) Welligkeitskompensator, Datentreiberschaltung mit dem Welligkeitskompensator und Halbleitervorrichtung mit dem Welligkeitskompensator
EP1952214A1 (de) Einrichtung und verfahren zum kompensieren von spannungsabfällen
DE69935226T2 (de) Adaptiver treiber mit kapazitiver lastfühlung und betriebsverfahren dazu
DE19650149C2 (de) Integrierte Halbleiterschaltung mit Zwischenpotential-Erzeugungsschaltung
DE10156026B4 (de) Komparatorschaltung sowie Verfahren zum Bestimmen eines Zeitintervalls
US5552736A (en) Power supply detect circuit operable shortly after an on/off cycle of the power supply
EP1264401B1 (de) Anordnung und verfahren zum einstellen der flankenzeiten eines oder mehrerer treiber sowie treiberschaltung
DE4336883C2 (de) Ausgangstreiberschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee