-
HINTERGRUND
DER ERFINDUNG
-
Technisches
Gebiet der Erfindung
-
Diese
Erfindung bezieht sich auf eine programmierbare Steuereinheit (Steuerung)
einschließlich
einer Mehrzahl von Prozessoren zum Ausführen von Sequenzoperationen,
welche einen Anschluss und einen Schnittstellenabschnitt aufweist
zum Kommunizieren mit einer Mehrzahl von Peripheriegeräten, und
ermöglicht
gleichzeitiges Editieren von Programmen und Überwachen von Leistungsverhalten (Leistungsfähigkeit).
-
Beschreibung
des verwandten Standes der Technik
-
Im
Stand der Technik können
verschiedenartige Typen von programmierbaren Steuereinheiten gefunden
werden:
US-A-5 212 631 offenbart eine programmierbare Steuereinheit
einschließlich
einer Eingabe-/Ausgabemodulschnittstelle, eines Benutzerspeichers
zum Speichern eines benutzerdefinierten Programms oder einer Folge
von solchen Programmen, welche in einer Reihenfolge (Sequenz) ausgeführt werden
sollen, eines Satzes von Prozessoren zum Ausführen der Anweisungen eines
gespeicherten Steuerprogramms einschließlich eines mathematischen
Koprozessors, Datenspeichern, Systemspeichern, eines seriellen Anschlusses
zum Kommunizieren mit einem Endgerät (Terminal), eines Anschlusses
zur Verbindung an ein lokales Netzwerk einschließlich eines Hostcomputers und
eines Prozessors, welcher den Austausch von Meldungen mit solchen
externen Geräten
koordiniert.
EP-A-496 097 offenbart eine programmierbare Steuereinheit ähnlich zu
der, die in US-A-5 212 631 offenbart ist, wobei der Benutzerspeicher
eine Anzahl von unabhängig
ausführbaren
Steuerprogrammen enthält,
welche in verschiedenen Bereichen gespeichert sind, und wobei der
Satz von Prozessoren keinen mathematischen Koprozessor beinhaltet.
Die
Patentzusammenfassungen aus Japan, Vol. 1997, Nr. 3, 31. März 1997
offenbaren eine programmierbare Steuereinheit, welche durch die
Tatsache gekennzeichnet ist, dass ein Sequenzprogramm editiert werden
kann, während
es ausgeführt
wird.
-
Eine
programmierbare Steuereinheit 101 mit zwei Prozessoren
zum Ausführen
von Sequenzoperationen nach Stand der Technik ist in 9 gezeigt.
-
Wie
gezeigt ist, beinhaltet ein zentraler Verarbeitungsabschnitt 10 einen
Hauptprozessor 11, einen Unterprozessor 12 und
einen Systemprogrammspeicher 7. Der Hauptprozessor 11 und
der Unterprozessor 12 sind durch einen Bus B3 verbunden,
und der Systemprogrammspeicher (nachstehend Systemspeicher) 7 ist
mit dem Bus durch einen Bus B4 verbunden. Daher kann entweder der
Hauptprozessor 11 oder der Unterprozessor 12 auf
den Systemspeicher 7 durch den Bus B3 und B4 zugreifen.
Der Hauptprozessor 11 ist nicht nur mit einem Datenspeicher 5 durch
einen Bus B1, sondern auch mit einem Benutzerprogrammspeicher (nachstehend
Benutzerspeicher) 6 durch einen Bus B2 verbunden. Ein Systemprogramm
des Unterprozessors 12 ist in dem Systemspeicher 7 gespeichert,
ein Benutzerprogramm ist in dem Benutzerspeicher 6 gespeichert, und
I/O-(Eingabe-/Ausgabe-)Daten,
wie Ergebnisse von Operationen, werden in dem Datenspeicher 5 gespeichert.
Der Unterprozessor 12 ist mit einem Anschluss 9 durch
einen Schnittstellenabschnitt 8 verbunden zum Kommunizieren
mit einem Peripheriegerät 110.
Daher bildet die programmierbare Steuereinheit 101 ein
programmierbares Steuereinheitssystem zusammen mit Eingabegeräten wie
Kontakten, Wandlern oder Sensoren 1 (in 9 nicht
angegeben) und mit Ausgabegeräten
wie Relais, Kontaktgebern, Elektromagneten oder Schrittmotoren 3 (in 9 nicht
angegeben).
-
In
diesem verwandten Stand der Technik ist der Hauptprozessor 11 ausgelegt
zum Durchführen oder
Behandeln von Grundbefehlen von einfachen Bitoperationen, wie ON-/OFF-Befehlen
für Kontakte oder
Spulen, während
der Unterprozessor 12 ausgelegt ist zum Durchführen oder
Behandeln von komplizierten Befehlen, wie arithmetischen Befehlen
oder Anwendungsbefehlen, mit Ausnahme von Grundbefehlen. Der Unterprozessor 12 führt auch
Auskunftsoperationen für
das Peripheriegerät 110 und
interne Operationen für
die Befehle von dem Peripheriegerät 110 aus. Das Peripheriegerät 110 kann
mit dem Hauptprozessor 11 durch den Anschluss 9 und
den Schnittstellenabschnitt 8 mit dem Benutzerspeicher 6 kommunizieren,
welcher ermöglicht,
ein dabei gebildetes Stufenprogramm in dem Benutzerspeicher 6 zu
speichern, und auch ermöglicht,
einen Operationsprozess zu überwachen.
-
Da
die programmierbare Steuereinheit in dem verwandten Stand der Technik
mit nur einem Satz bestehend aus dem Schnittstellenabschnitt 8 und
dem Anschluss 9 zum Kommunizieren mit dem Peripheriegerät 110 ausgestattet
ist, ist ein Benutzer gezwungen zum Wechseln von Bildschirmen einer Anzeige 111 des
Peripheriegerätes 110 von
einem Überwachungsbildschirm
zu einem Programmeditierungsbildschirm oder umgekehrt. Zum Beispiel,
wenn der Benutzer ein Leistungsverhalten des programmierbaren Steuereinheitssystems
bei seinem Start anpasst, muss er oder sie den Bildschirm wechseln von
dem des Überwachens
zu dem des Programmeditierens zum Editieren oder Fehlersuchen des
Benutzerprogramms, und er oder sie muss umgekehrt den Bildschirm
wechseln zu dem Überwachungsbildschirm
von dem Programmeditierungsbildschirm nach Bestätigen, dass die Ausführung vorbei
ist. Wenn die Ausführung
des programmierbaren Steuereinheitsystems nicht wie gedacht funktioniert,
wird diese Prozedur, d.h. abwechselnde Bildschirme, immer wieder
benötigt
zum Herausfinden einer Ursache eines Fehlers, was Schwierigkeiten
und Beschwerlichkeit bei der Fehlersuche mit sich bringt.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Es
ist daher eine Aufgabe der vorliegenden Erfindung, die Probleme
des verwandten Standes der Technik, die oben erläutert sind, zu lösen. Dies wird
erreicht durch eine programmierbare Steuereinheit wie in Anspruch
1 definiert.
-
Vorteilhafte
Ausführungsformen
der Erfindung sind in den abhängigen
Ansprüchen
2 und 3 definiert.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
Das
Folgende stellt kurze Beschreibungen der Zeichnungen dar, wobei:
-
1 ein
Blockdiagramm einer programmierbaren Steuereinheit in einer Ausführungsform der
vorliegenden Erfindung zeigt.
-
2 ein
Diagramm zeigt, welches einen Fluss eines Prozessors in einem Unterprozessor
in einer Ausführungsform
der vorliegenden Erfindung erklärt.
-
3 ein
Blockdiagramm eines Hauptprozessors in einer Ausführungsform
der vorliegenden Erfindung zeigt.
-
4 ein
Beispiel eines Programms, welches in einem Benutzerprogammspeicher
gespeichert ist, in einer Ausführungsform
der vorliegenden Erfindung zeigt.
-
5 ein
Blockdiagramm einer programmierbaren Steuereinheit in der zweiten
Ausführungsform
der vorliegenden Erfindung zeigt.
-
6 ein
Blockdiagramm einer programmierbaren Steuereinheit in der dritten
Ausführungsform
der vorliegenden Erfindung zeigt.
-
7 ein
Blockdiagramm einer programmierbaren Steuereinheit in der vierten
Ausführungsform
der vorliegenden Erfindung zeigt.
-
8 ein
Blockdiagramm einer programmierbaren Steuereinheit zeigt, welche
eine Basis für alle
Ausführungsformen
der vorliegenden Erfindung bildet.
-
9 ein
Blockdiagramm einer programmierbaren Steuereinheit nach einem verwandten Stand
der Technik zeigt.
-
DETAILLIERTE BESCHREIBUNG
DER ERFINDUNG
-
Bevor
mit einer detaillierten Beschreibung der Produkterfindung begonnen
wird, ist die Erwähnung
des Folgenden in Ordnung. Wenn angemessen, werden gleiche Referenzzeichen
und Buchstaben zum Bezeichnen identischer, entsprechender oder ähnlicher
Komponenten in verschiedenen Zeichnungen benutzt.
-
Beispielhafte
Ausführungsformen
der vorliegenden Erfindung werden nun erklärt werden mit Bezug auf 1 bis 8.
Zuerst wird eine Ausführungsform
der vorliegenden Erfindung erklärt
mit Bezug auf 1 bis 4 und 8. 8 offenbart eine
Basiskonstruktion einer programmierbaren Steuereinheit (nachstehend
PC) 100. Der PC 100 beinhaltet im Allgemeinen
einen zentralen Verarbeitungsabschnitt 10, einen Systemprogrammspeicher (nachstehend
Systemspeicher) 7, einen Benutzerprogrammspeicher (nachstehend
Benutzerspeicher) 6, einen Datenspeicher 5, einen
Eingabeanschluss 2, einen Ausgabeanschluss 4,
einen Schnittstellenabschnitt 8 und einen Anschluss 9.
-
Der
zentrale Verarbeitungsabschnitt 10 bearbeitet nicht nur
Operationen wie logische Operationen oder arithmetische Operationen,
sondern steuert auch andere Elemente, die in dem PC 100 inbegriffen sind.
Der Systemspeicher 7 ist mit dem zentralen Verarbeitungsabschnitt 10 verbunden
und speichert ein Systemprogramm einschließlich Inhalten und Prozeduren
des Betriebs des zentralen Verarbeitungsabschnitts 10.
Der Benutzerspeicher 6, welcher ein Lese-/Schreibspeicher
ist, geeignet zum Umschreiben des darin gespeicherten Programms,
ist auch mit dem zentralen Verarbeitungsabschnitt 10 verbunden
und speichert das Benutzerprogramm. Der Datenspeicher 5,
welcher ein Lese-/Schreibspeicher ist, geeignet zum Umschreiben
des darin gespeicherten Programms, ist mit dem zentralen Verarbeitungsabschnitt 10 verbunden
und speichert die Daten wie Operationsergebnisse des zentralen Verarbeitungsabschnitts 10.
Der Eingabeanschluss 2 ist mit dem zentralen Verarbeitungsabschnitt 10 verbunden
und angeordnet zum Ermöglichen
einer Verbindung mit dem Eingabegerät 1 zum Übertragen
eines Eingabesignals davon. Der Ausgabeanschluss 4 ist mit
dem zentralen Verarbeitungsabschnitt 10 verbunden und angeordnet
zum Ermöglichen
einer Verbindung mit dem Ausgabegerät 3 zum Übertragen
eines Ausgabesignals dahin. Das Eingabegerät 1 beinhaltet Elemente
wie Kontakte, Wandler oder Sensoren, und das Ausgabegerät 3 beinhaltet
Elemente wie Relais, Kontaktgeber, Elektromagneten oder Schrittmotoren.
Der Anschluss 9 ist angeordnet zum Ermöglichen einer Verbindung mit
dem Peripheriegerät 110 und
ist mit dem zentralen Verarbeitungsabschnitt 10 durch den
Schnittstellenabschnitt 8 verbunden. Weiterhin hat der
PC 100 der vor liegenden Erfindung mindestens einen Unterprozessor 12 und
mindestens einen zusätzlichen
Satz bestehend aus einem Anschluss 9 und einem Schnittstellenabschnitt 8.
-
1 zeigt
ein Blockdiagramm eines PCs einer Ausführungsform der vorliegenden
Erfindung. Der PC 100 beinhaltet einen Unterprozessor 12,
einen Satz bestehend aus einem Anschluss 9B und einem Schnittstellenabschnitt 8B und
einen Schalter 20 zusätzlich
zu der Basiskonstruktion. Wie in 1 gezeigt,
ist der Unterprozessor innerhalb des zentralen Verarbeitungsabschnitts 10 angeordnet
und ist mit dem Hauptprozessor 11 durch einen Bus B3 verbunden.
Der Unterprozessor ist auch mit dem Systemspeicher 7 durch
den Bus B3 und einen Bus B4 verbunden, um durch das Systemprogramm
gesteuert zu werden. Der Datenspeicher ist mit dem zentralen Verarbeitungsabschnitt
durch einen Bus B1 verbunden, und der Benutzerspeicher ist mit dem
zentralen Verarbeitungsabschnitt 10 durch einen Bus B2 verbunden.
Eine Kombination eines Anschlusses 9A und eines Schnittstellenabschnittes 8A und
eine Kombination eines Anschlusses 9B und des Schnittstellenabschnittes 8B sind
mit dem Unterprozessor 12 verbunden, welcher dem Unterprozessor 12 erlaubt
mit zwei Peripheriegeräten 110A und 110B zu kommunizieren.
In dieser Ausführungsform
hat das Peripheriegerät 110A einen
Anzeigebildschirm 111 und ist angeordnet, um mit dem Anschluss 9A verbunden
zu sein. In ähnlicher
Weise hat das Peripheriegerät 110B eine
Anzeige 112 und ist angeordnet, um mit dem Anschluss 9B verbunden
zu sein. Der Benutzerspeicher ist unterteilt in eine Mehrzahl von Bereichen
entsprechend der Anzahl von Sätzen
bestehend aus dem Anschluss 9 und dem Schnittstellenabschnitt 8,
d.h. die Anzahl der zu verbindenden Peripheriegeräte 110.
In dieser Ausführungsform
ist der Benutzerspeicher in zwei Bereiche 6A, 6B unterteilt
zum Speichern der Benutzerprogramme, welche zusammengesetzt sind
durch den Benutzer unter jeweils Benutzung der Peripheriegeräte 110A, 110B. Der
Schalter 20 setzt die Anzahl der auszuführenden Benutzerprogramme,
setzt eine Zieladresse des Benutzerprogramms innerhalb des Benutzerspeichers 6,
d.h. 6A oder 6B, und wählt das Benutzerprogramm, welches
durch den Unterprozessor 12 ausgeführt werden soll, aus denen
aus, welche in den Bereichen des Benutzerspeichers 6A und 6B gespeichert
sind. Da der Unterprozessor 12 die Kommunikation des ersten
Anschlusses 9A und des zweiten Anschlusses 9B mit
den Speicherbereichen 6A, 6B steuert, ist das
erste Peripheriegerät 110A geeignet zum
Zugreifen auf die Speicherbereiche 6A, 6B durch
den Anschluss 9A, und das zweite Peripheriegerät 110B ist
geeignet zum Zugreifen auf die Speicherbereiche 6A, 6B durch
den Anschluss 9B. Daher wird jedes der Benutzerprogramme,
welches zusammengesetzt wird durch den Benutzer unter Benutzung
des Peripheriegerätes 110A,
und das Benutzerprogramm, welches zusammengesetzt wird durch den
Benutzer unter Benutzung des Peripheriegerätes 110B, in den Unterprozessor 12 aufgenommen durch
jeweils den Schnittstellenabschnitt 8A, 8B und wird
in einem der Bereiche des Benutzerspeichers 6A, 6B entsprechend
der Zieladresse gespeichert, welche durch den Schalter 20 gesetzt
ist. Wenn der Unterprozessor 12 eine Sequenzoperation ausführt, führt er ein
ausgewähltes
der Benutzerprogramme aus, welche in dem Benutzerspeicher 6A, 6B gespeichert
sind, entsprechend der Stellung des Schalters 20.
-
2 zeigt
ein Diagramm, welches einen Fluss eines Prozessors in einem Unterprozessor
in einer Ausführungsform
der vorliegenden Erfindung erklärt.
Wie in 2(a) gezeigt, führt der
Unterprozessor ein Hauptprogramm aus, welches in dem Systemspeicher 7 gespeichert
ist. Er führt
auch eine direkte Speicherzugriff-(nachstehend DMA-[Direct Memory Access])Übertragung
von dem Peripheriegerät 110A, 110B aus,
parallel zu der Ausführung
des Hauptprogramms. Wenn der Unterprozessor die DMA-Übertragung
ausführt,
werden Daten von dem Peripheriegerät 110A, 110B entsprechend
an den Anschlüssen 9A, 9B empfangen,
und der Unterprozessor 12 verarbeitet die Daten an den
Anschlüssen 9A, 9B und
speichert Inhalte des Prozesses für die Daten 9A, 9B entsprechend
in verschiedenen Speicherbereichen. Zu dieser Zeit führt der
Unterprozessor 12 eine Unterbrechung für das Hauptprogramm durch einen
Taktgeber durch und beurteilt die Priorität in den Prozessen und führt den
Prozess mit der höchsten
Priorität
aus. Wie in 2(b) gezeigt, beurteilt
der Unterprozessor eine Vollendung des Empfangens auf einem Kommunikationsprotokoll. Wenn
wenigstens einer der Anschlüsse 9A, 9B Daten
von einem entsprechenden Peripheriegerät 110A, 110B empfängt, führt der
Unterprozessor 12 andere Tätigkeiten aus. Wenn der Empfang
der Daten vollendet ist, führt
der Unterprozessor 12 Leistungsverhalten aus wie Editieren
des Programms, Überwachen
und I/O-Setzen entsprechend eines Kommunikationsbefehls als ein
Prozess für
Anschlüsse.
-
Eine
Konstruktion des Hauptprozessors 11 ist in 3 gezeigt.
Der Hauptprozessor 11 beinhaltet einen Adressgenerator 30,
eine Steuerung 31, einen Dekodierer 32, ein Programmzählerregister 33, ein
Programmadressregister A 34 und ein Programmadressregister
B 35. Die Steuerung 31 ist mit dem Adressgenerator 30 und
dem Dekodierer 32 verbunden, um mit einem der beiden kommunizieren
zu können.
Sowohl der Adressgenerator 30 als auch der Dekodierer 32 sind
mit dem Unterprozessor 12 durch einen Bus 40 verbunden.
Der Adressgenerator 30 ist mit dem Datenspeicher 5 durch
einen Bus 41 verbunden und auch mit dem Benutzerspeicher 6 verbunden
durch einen Bus 42, einen Selektor 48 und einen Bus 44.
Der Dekodierer 32 ist mit dem Programmzähler 33, dem Adressregister
A 34 und dem Programmregister B 35 durch die Busse 46 verbunden. Der
Programmzähler 33,
das Programmadressregister A 34 und das Programmadressregister
B 35 sind mit dem Datenspeicher 5 und dem Benutzerspeicher 6 durch
einen Bus 45 verbunden. Der Programmzähler 33 ist auch mit
dem Benutzerspeicher 6 durch einen Bus 43, einen
Selektor 48 und den Bus 44 verbunden. Die Steuerung 31 ist
mit dem Benutzerspeicher durch einen Bus 47, einen Selektor 48 und
den Bus 44 verbunden. Wenn der Unterprozessor auf das Benutzerprogramm 6A oder 6B zugreift,
werden Adressdaten an den Adressgenerator 30 innerhalb des
Hauptprozessors 11 übertragen,
wo die Adressdaten dekodiert werden, und ein Adresssignal wird erzeugt
und auf den Bus 42 ausgegeben. Dieses Adresssignal stellt
eine wiederbeschreibbare Platzadresse innerhalb des Benutzerspeichers 6A und 6B dar.
In dieser Ausführungsform
ist der Benutzerspeicher 6A und 6B ausgebildet
durch Unterteilen des Speichers 6 entsprechend einer Adresse
des Speicherbereichs. Der Benutzerspeicher 6A, 6B kann
auch durch individuelle Speicherchips ausgebildet sein. Der Unterprozessor 12 kann
auf einen der Benutzerspeicher zugreifen durch Verändern der Adresse.
Der Adressgenerator 30 erzeugt auch eine Adresse in dem
Datenspeicher 5 und gibt diese auf den Bus 41 aus.
-
Der
Speicherbereich in dem Benutzerspeicher 6A, 6B ist
durch die Adresse unterteilt, und eine Information über diese
Unterteilung wird von einer Adresse gesteuert, welche die erste
Position des unterteilten Speicherbereichs darstellt (nachstehend Kopfadresse).
Der Unterprozessor 12 speichert diese Kopfadresse innerhalb
des Programmadressregisters A 34 und des Programmadressregisters
B 35 im Voraus. Der Unterprozessor 12 verweist
auf die Kopfadresse im Falle des Zugreifens des Benutzerprogramms 6A, 6B durch
eine Aufforderung des Peripheriegerätes 110A, 110B.
Zum Beispiel greift der Unterprozessor 12 in dem Fall des
Verweisens auf den N-ten (N ist eine positive ganze Zahl) Schritt
des Benutzerprogramms auf eine Adresse zu, welche N vor der Kopfadresse
liegt, welche in dem Programmadressregister A 34 gespeichert
ist.
-
Wenn
der Hauptprozessor 11 das Benutzerprogamm ausführt, speichert
der Unterprozessor 12 eine Kopfadresse des auszuführenden
Benutzerprogramms in dem Progammzählerregister 33. Wenn der
Hauptprozessor 11 gestartet wird, führt der Hauptprozessor 11 das
Benutzerprogramm aus, wobei er sequentiell das Programmzählerregister 33 aufzählt. Die
Inhalte des Programmzählerregisters 33 werden
an den Hauptprozessor 11 geliefert als eine Adresse des
Benutzerspeichers 6A, 6B. Der Hauptprozessor kann
auf das Progammzählerregister 33,
das Progammadressregister A 34 und das Progammadressregister
B 35 zugreifen, wenn sie durch entsprechende Auswahlsignale 46 ausgewählt werden,
welche in dem Dekodierer 32 erzeugt werden und auf den
Bus 46 ausgegeben werden entsprechend eines Signals, welches
auf den Bus 40 durch den Unterprozessor 12 ausgegeben
wird.
-
Wie
in 4 gezeigt, ist der Benutzerspeicher 6A, 6B in
eine Mehrzahl von Bereichen unterteilt (in diesem Fall zwei Bereiche).
Die erste Position des unterteilten Speicherbereichs hat entsprechend
seine Kopfadresse, und der Unterprozessor 12 steuert den
Bereich, welcher festgelegt ist von der Kopfadresse „m" oder „n", bis zum letzten
Schritt einschließlich „ENDE" als ein Benutzerprogramm.
Eine Mehrzahl von oben festgelegten Benutzerprogrammen wird in dem
Benutzerspeicher 6 gespeichert.
-
Wie
oben beschrieben, hat der Benutzerspeicher 6 (6A, 6B)
eine Funktion des Speicherns einer Mehrzahl von Benutzerprogrammen,
welche jeweils eine Kopfadresse beinhalten, der Unterprozessor 12 hat
eine Funktion, geeignet zu sein zum Zugreifen auf einen der unterteilten
Bereiche des Benutzerspeichers. Der Unterprozessor 12 hat
auch eine Funktion mit den Peripheriegeräten 110A, 110B zu kommunizieren.
In dieser Erfindung werden diese Funktionen miteinander kombiniert,
was dem Peripheriegerät 110A, 110B ermöglicht,
auf die unterteilten Bereiche 6A, 6B des Benutzerspeichers 6 entsprechend
zuzugreifen durch den Unterprozessor 12 und Inhalte der
Bereiche 6A, 6B auf deren Anzeigebildschirmen 111, 112 entsprechend
anzuzeigen. Daher kann das Peripheriegerät verschiedene Arten von Prozessen
oder Tätigkeiten
zur gleichen Zeit ausführen.
Und die programmierbare Steuereinheit in dieser Ausführungsform
kann ein Überwachen
und ein Editieren des Programms zur gleichen Zeit ausführen, wenn
eine Mehrzahl von Peripheriegeräten jeweils
mit einem Anzeigebildschirm verbunden ist.
-
Die
zweite Ausführungsform
der vorliegenden Erfindung wird mit Bezug auf 5 erklärt.
-
In
dieser Ausführungsform
ist der PC 100 auch geeignet zum Verbinden zweier Peripheriegeräte 110A, 110B.
Der PC 100 beinhaltet einen Unterprozessor 12,
welcher in zwei Unterprozessoren 12A, 12B unterteilt
ist, zwei Sätze
bestehend aus Anschlüssen
und Schnittstellenabschnitten, d.h. einen Anschluss 9A und
einen Schnittstellenabschnitt 8A und einen Anschluss 9B und
einen Schnittstellenabschnitt 8B, einen Systemspeicher 7,
welcher in zwei Systemspeicher 7A, 7B unterteilt
ist, einen Hauptprozessor 11, eine Bussteuerung 13,
einen Schalter 20, einen Datenspeicher 5, einen
Benutzerspeicher, welcher in zwei Bereiche 6A, 6B unterteilt
ist, einen Eingabeanschluss 2 und einen Ausgabeanschluss 4. Wie
in 5 gezeigt, sind die Unterprozessoren 12A, 12B innerhalb
des zentralen Verarbeitungsabschnittes 10 angeordnet und
sind mit dem Hauptprozessor 11 durch die Bussteuerung 13 verbunden.
Die Bussteuerung 13 steuert und schaltet den Bus in einer
solchen Weise, dass die Unterprozessoren das zu verarbeitende Programm
lesen können,
wenn die Unterprozessoren 12A, 12B entsprechend
auf die Benutzerspeicher 6A, 6B zugreifen oder
wenn die Unterprozessoren 12A, 12B auf den Datenspeicher 5 zugreifen.
Der Unterprozessor 12A ist mit dem Systemspeicher 7A verbunden,
und der Unterprozessor 12B ist mit dem Systemspeicher 7B verbunden,
um durch das Systemprogramm gesteuert zu werden. Der Systemspeicher 7A speichert
ein erstes Systemprogramm, und der Systemspeicher 7B speichert
ein zweites Systemprogramm. Das erste Systemprogramm ist nicht notwendigerweise
das gleiche wie das zweite Systemprogramm. Die Unterprozessoren 12A, 12B sind
mit dem Hauptprozessor 11 durch die Bussteuerung 13 verbunden.
Der Datenspeicher 5 ist mit dem zentralen Verarbeitungsabschnitt 10 durch einen
Bus verbunden, und der Benutzerspeicher 6 ist mit dem zentralen
Verarbeitungsabschnitt 10 durch einen Bus verbunden. Die
Kombination des Anschlusses 9A, des Schnittstellenabschnittes 8A und des
Unterprozessors 12A ermöglicht
es dem Unterprozessor 12A, mit dem Peripheriegerät 110A zu kommunizieren.
Die Kombination des Anschlusses 9B, des Schnittstellenabschnittes 8B und
des Unterprozessors 12B ermöglichen es dem Unterprozessor 12B,
mit dem Peripheriegerät 110B zu
kommunizieren. Die Peripheriegeräte 110A, 110B haben
entsprechend die Anzeigebildschirme 111, 112.
Der Benutzerspeicher 6 ist in zwei Bereiche 6A, 6B unterteilt zum
Speichern der Benutzerprogramme, welche zusammengesetzt werden durch
den Benutzer unter Benutzung des Peripheriegerätes 110A, 110B entsprechend.
Der Schalter 20 ist mit der Bussteuerung 13 verbunden
und setzt die Anzahl der auszuführenden
Benutzerprogramme, setzt eine Zieladresse des Benutzerprogramms
innerhalb des Benutzerspeichers 6, d.h. 6A oder 6B,
und wählt
das Benutzerprogramm, welches von dem Unterprozessor 12 ausgeführt werden
soll, aus denen aus, welche in den Bereichen des Benutzerspeichers 6A und 6B gespeichert
sind. Eine Information von vielen Arten von Einstellungen für den Benutzerspeicher 6A, 6B durch den
Schalter 20 wird in einem Register (nicht in 5 gezeigt)
in der Bussteuerung 13 gespeichert, was den Unterprozessoren 12A, 12B ermöglicht,
die Information des Schalters 20 zu lesen durch Zugreifen auf
das Register. Daher wird jedes der Benutzerprogramme, welches zusammengesetzt
ist durch den Benutzer unter Benutzung des Peripheriegerätes 110A und
des Benutzerprogramms, welches zusammengesetzt ist durch den Benutzer
unter Benutzung des Peripheriegeräts 110B, entsprechend
in den Unterprozessor 12A, 12B genommen durch
den Schnittstellenabschnitt 8A, 8B, und wird in
einem der Bereiche des Benutzerspeichers 6A, 6B gespeichert entsprechend
der Zieladresse, welche durch den Schalter 20 festgelegt
ist. Wenn der Unterprozessor 12 eine Sequenzoperation ausführt, führt es ein
ausgewähltes
der Benutzerprogramme aus, welche in dem Benutzerspeicher 6A, 6B gespeichert
sind entsprechend der Einstellung des Schalters 20. In
dieser Ausführungsform
wird die Effizienz des Überwachens
und Editierens verbessert.
-
Die
dritte Ausführungsform
der vorliegenden Erfindung wird mit Bezug auf 6 erklärt.
-
In
dieser Ausführungsform
ist der PC 100 auch zum Verbinden zweier Peripheriegeräte 110A, 110B geeignet.
Der PC 100 beinhaltet einen Unterprozessor 12,
welcher in zwei Unterprozessoren 12A, 12B unterteilt
ist, zwei Sätze
bestehend aus Anschluss- und Schnittstellenabschnitt, d.h. einen
Anschluss 9A und einen Schnittstellenabschnitt 8A und einen
Anschluss 9B und einen Schnittstellenabschnitt 8B,
einen Systemspeicher 7, welcher in zwei Systemspeicher 7A, 7B unterteilt
ist, einen Hauptprozessor 11, einen Schalter 20,
einen Datenspeicher 5, einen Benutzerspeicher, welcher
in zwei Bereiche 6A, 6B unterteilt ist, einen
Eingabeanschluss 2 und einen Ausgabeanschluss 4.
Wie in 6 gezeigt, sind die Unterprozessoren 12A, 12B innerhalb
des zentralen Verarbeitungsabschnittes 10 angeordnet und
sind mit dem Hauptprozessor 11 verbunden. Der Unterprozessor 12A ist
mit dem Systemspeicher 17A verbunden, und der Unterprozessor 12B ist
mit dem Systemspeicher 7B verbunden, um von dem Systemprogramm
gesteuert zu werden. Der Systemspeicher 7A speichert ein
erstes Systemprogramm, und der Systemspeicher 7B speichert
ein zweites Systemprogramm. Das erste Systemprogramm ist nicht notwendigerweise
das gleiche wie das zweite Systemprogramm. Die Unterprozessoren 12A, 12B sind mit
dem Hauptprozessor 11 verbunden. Der Datenspeicher 5 ist
mit dem zentralen Verarbeitungsabschnitt 10 durch einen
Bus verbunden, und der Benutzerspeicher 6 ist mit dem zentralen
Verarbeitungsabschnitt 10 durch einen Bus verbunden. Die Kombination
des Anschlusses 9A, des Schnittstellenabschnitts 8A und
des Unterprozessors 12A ermöglicht dem Unterprozessor 12A,
mit dem Peripheriegerät 110A zu
kommunizieren. Die Kombination des Anschlusses 9B, des
Schnittstellenabschnitts 8B und des Unterprozessors 12B ermöglicht dem
Unterprozessor 12B, mit dem Peripheriegerät 110B zu kommunizieren.
Die Peripheriegeräte 110A, 110B haben
entsprechend die Anzeigebildschirme 111, 112.
Der Benutzerspeicher 6 ist in zwei Bereiche 6A, 6B unterteilt
zum Speichern der Benutzerprogramme, welche durch den Benutzer unter
Benutzung des Peripheriegerätes 110A, 110B entsprechend
zusammengesetzt sind. Der Schalter 20 ist mit dem Hauptprozessor 11 verbunden
und setzt die Anzahl der auszuführenden
Benutzerprogramme, setzt eine Zieladresse des Benutzerprogramms
innerhalb des Benutzerspeichers 6, d.h. 6A oder 6B,
und wählt
das Benutzerprogramm, welches von dem Unterprozessor 12 ausgeführt werden
soll, aus denen aus, welche in den Bereichen des Benutzerspeichers 6A und 6B gespeichert
sind. Eine Information von vielen Arten von Einstellungen für den Benutzerspeicher 6A, 6B durch
den Schalter 20 ist in einem Register (nicht in 6 gezeigt)
in dem Hauptprozessor 11 gespeichert, was den Unterprozessoren 12A, 12B ermöglicht,
die Informationen des Schalters 20 zu lesen durch Zugreifen
auf das Register. Daher wird sowohl das Benutzerprogramm, welches
zusammengesetzt wird durch den Benutzer unter Benutzung des Peripheriegerätes 110A,
als auch das Benutzerprogramms, welches zusammengesetzt wird durch
den Benutzer unter Benutzung des Peripheriegerätes 110B, in den Unterprozessor 12A, 12B genommen durch
Schnittstellenabschnitt 8A, 8B entsprechend und
wird in einem der Bereiche des Benutzerspeichers 6A, 6B entsprechend
der Zieladresse gespeichert, welche durch den Schalter 20 gesetzt
ist. Wenn der Unterprozessor 12 eine Sequenzoperation ausführt, führt er ein
ausgewähltes
der Benutzerprogramme aus, welche in dem Benutzerspeicher 6A, 6B gespeichert
sind entsprechend der Einstellung des Schalters 20. In
dieser Ausführungsform
wird die Effizienz des Überwachens
und Editierens verbessert. Weiterhin kann bei dieser Ausführungsform
die Konstruktion vereinfacht werden, weil keine Bussteuerung 13 verwendet
wird im Vergleich mit der zweiten Ausführungsform.
-
Die
vierte Ausführungsform
der vorliegenden Erfindung wird mit Bezug auf 7 erklärt.
-
In
dieser Ausführungsform
ist der PC 100 geeignet zum Verbinden dreier Peripheriegeräte 110A, 110B, 110C.
Das Peripheriegerät 110C hat
einen Anzeigebildschirm 113 ähnlich zu den Peripheriegeräten 110A, 110B.
Um drei Peripheriegeräte
zu verbinden, beinhaltet der PC 100 einen Extrasatz bestehend
aus einem Anschluss 9C und einem Schnittstellenabschnitt 8C zusätzlich zu
den zwei Sätzen bestehend
aus Anschluss- und Schnittstellenabschnitt, d.h. den Anschluss 9A und
den Schnittstellenabschnitt 8A und den Anschluss 9B und
den Schnittstellenabschnitt 8B, wie in 6 offenbart.
In dieser Ausführungsform
kommuniziert der Unterprozessor 12B mit zwei Peripheriegeräten 110B, 110C,
entsprechend durch den Anschluss 9B und den Schnittstellenabschnitt 8B und
den Anschluss 9C und den Schnittstellenabschnitt 8C.
Der Benutzerspeicher 6 ist in drei Bereiche 6A, 6B, 6C unterteilt
zum Speichern der Benutzerprogramme, welche zusammengesetzt werden
durch den Benutzer unter Benutzung des Peripheriegerätes 110A, 110B, 1000 entsprechend.
Der Schalter 20 ist mit dem Hauptprozessor 11 verbunden
und setzt die Anzahl der auszuführenden
Benutzerprogramme, setzt eine Zieladresse des Benutzerprogramms
innerhalb des Benutzerspeichers 6, d.h. 6A, 6B oder 6C,
und wählt
das Benutzerprogramm, welches von dem Unterprozessor 12 ausgeführt werden
soll, aus denen aus, welche in den Bereichen des Benutzerspeichers 6A, 6B und 6C gespeichert
sind. Eine Information von vielen Arten von Einstellungen für den Benutzerspeicher 6A, 6B, 6C durch
den Schalter 20 wird in einem Register (in 7 nicht
gezeigt) in dem Hauptprozessor 11 gespeichert, was den
Unterprozessoren 12A, 12B ermöglicht, die Informationen des
Schalters 20 auszulesen durch Zugreifen auf das Register.
Daher wird das Benutzerprogramm, welches durch den Benutzer zusammengestellt
wird unter Benutzung des Peripheriegeräts 110A, in den Unterprozessor 12A genommen
durch den Schnittstellenabschnitt 8A, und die Benutzerprogramme,
welche durch den Benutzer zusammengestellt werden unter Benutzung
des Peripheriegerätes 110B, 110C,
werden in den Unterprozessor 12B genommen durch den Schnittstellenabschnitt 8B.
Jedes dieser Programme wird in einem der Bereiche des Benutzerspeichers 6A, 6B, 6C gespeichert
entsprechend der Zieladresse, welche durch den Schalter 20 gesetzt
ist. Die andere Konstruktion ist die gleiche wie die dritte Ausführungsform.
-
Wie
oben beschrieben, können
obige Ausführungsformen Überwachen
und Programmeditieren gleichzeitig ausführen, was eine programmierbare
Steuereinheit mit hoher Effizienz bereitstellt.