DE69834546T2

DE69834546T2 - Elektrooptisches Anzeigegerät mit analogen Steuereinrichtungen für Bildelemente

Info

Publication number: DE69834546T2
Application number: DE69834546T
Authority: DE
Inventors: Richard C. Walker; Travis N. Blalock; Neela B. Gaddis
Original assignee: Avago Technologies ECBU IP Singapore Pte Ltd
Current assignee: Avago Technologies International Sales Pte Ltd
Priority date: 1998-04-30
Filing date: 1998-12-03
Publication date: 2007-04-19
Anticipated expiration: 2018-12-04
Also published as: EP0953959A2; JP3375909B2; EP1249824A3; JPH11338402A; US6329974B1; EP0953959B1; DE69834546D1; US20020021267A1; EP1255242A1; EP1249824A2; EP0953959A3; EP1249825A3; US6795064B2; EP1249825A2

Description

Die Erfindung bezieht sich auf Anzeigevorrichtungen, analoge Schaltungen zum Treiben der Bildelemente (Pixel) von Video- und Graphik-Anzeigevorrichtungen und insbesondere auf analoge Schaltungen zum Treiben der Bildelemente einer Anzeigevorrichtung.
Es besteht ein wesentlicher Bedarf an verschiedenen Typen von Video- und Graphik-Anzeigevorrichtungen mit verbessertem Verhalten und niedrigeren Kosten. Zum Beispiel besteht ein Bedarf nach Miniatur-Video- und -Graphik-Anzeigevorrichtungen, die klein genug sind, um in einen Helm oder eine Brille so integriert zu werden, dass sie durch den Benutzer getragen werden können. Solche tragbaren Anzeigevorrichtungen würden die herkömmlichen Anzeigen von Computern und anderen Vorrichtungen ersetzen oder ergänzen. Genauer gesagt könnten tragbare Anzeigevorrichtungen anstelle der herkömmlichen Anzeigen von Laptops und anderen tragbaren Computern verwendet werden. Potentiell können tragbare Anzeigevorrichtungen eine größere Helligkeit, bessere Auflösung, größere sichtbare Größe, bessere Privatsphäre, wesentlich weniger Leistungsverbrauch und eine längere Batterielebensdauer liefern als herkömmliche aktive Matrix- oder Doppelabtast-Anzeigen basierend auf Flüssigkristall. Andere potentielle Anwendungen von tragbaren Anzeigevorrichtungen sind in persönlichen Videomonitoren, in Videospielen und in Systemen mit virtueller Realität.
Miniaturisierte Anzeigen basierend auf Kathodenstrahlröhren oder herkömmlichen Flüssigkristallanzeigen waren nicht erfolgreich beim Erfüllen der Bedürfnisse von tragbaren Anzeigen nach niedrigem Gewicht und geringer Größe. Vielversprechender ist eine Mikroanzeige des Typs, der in dem U.S.-Patent Nr. 5,596,451 von Handschy u. a. beschrieben ist. Dieser Typ einer Mikroanzeige umfasst einen reflektierenden Licht-Raum-Modulator, der ein ferroelektrisches Flüssigkristall-Material(FLC-Material; FLC = ferroelectric liquid crystal) als sein Lichtsteuerelement verwendet.
Der eben beschriebene Licht-Raum-Modulator der FLC-basierten Mikroanzeige wird durch ein digitales Treibersignal getrieben. Das herkömmliche, analoge Videosignal, erzeugt durch die Graphikkarte eines Personalcomputers, wird z.B. einem Wandler zugeführt, der das analoge Videosignal in einen digitalen Bitstrom umwandelt, der zum Treiben des Licht-Raum-Modulators geeignet ist. Der Wandler wandelt das analoge Videosignal in ein binär gewichtetes, digitales Zeitbereichs-Treibersignal um, das zum Treiben des Licht-Raum-Modulators geeignet ist. Die Zeitdauer der Bits des binär gewichteten, digitalen Zeitbereichstreibers wird binär gewichtet, so dass die Dauer der höchstwertigen Bits 2ⁿ ^-1 Mal die der niederwertigsten Bits ist, wobei n die Anzahl von Bits ist, die jeden Abtastwert des analogen Videosignals darstellt. Zum Beispiel, wenn jeder Abtastwert des analogen Videosignals durch 8 Bits dargestellt ist, ist die Dauer jedes höchstwertigen Bits 256 Mal die jedes niederwertigsten Bits. Das digitale Treiben der Pixel bedeutet, dass der Pixeltreiber in der Lage sein muss, seinen Zustand mehrere Male während jedes Rahmens des analogen Videosignals zu ändern. Die Schaltgeschwindigkeit muss kürzer sein als die Dauer des niederwertigsten Bits. Dies erfordert, dass die Treiberschaltungsanordnung bei jedem Pixel in der Lage zu einer Hochgeschwindigkeitsoperation ist, was den Leistungsbedarf und die Kosten des Mikroanzeigesystems erhöht. Andererseits bedeutet die lange Zeitdauer der höchstwertigen Bits des digitalen Treibersignals, dass das digitale Treibersignal für den Großteil der Rahmenperiode statisch ist.
Praktizierbare Ausführungsbeispiele der Mikroanzeige, auf die oben Bezug genommen wurde, ordnen den Wandler, auf den oben Bezug genommen wurde, üblicherweise außerhalb der Mikroanzeige an und verbinden den Wandler mit der Mikroanzeige durch eine Hochgeschwindigkeits-Digitalverknüpfung. Die Wandlerzeit multiplext die digitalen Treibersignale für eine Übertragung durch die digitale Verknüpfung wie folgt:
die niederwertigsten Bits der digitalen Treibersignale aller Pixel des Licht-Raum-Modulators, gefolgt von dem nächst-niederwertigsten Bit der digitalen Treibersignale für alle Pixel usw. durch bis zu den höchstwertigen Bits der digitalen Treibersignale für alle Pixel. Die digitale Verknüpfung muss in der Lage sein, alle Bits innerhalb der Rahmenperiode des Komponentenvideosignals zu übertragen, die jeden Rahmen des Komponentenvideosignals darstellen. Die digitale Verknüpfung, ihr Treiber und Empfänger müssen in der Lage sein, bei einer Schaltgeschwindigkeit zu schalten, die kürzer ist als die Dauer des niederwertigsten Bits, aber für Zeiten statisch bleiben, die der Dauer der höchstwertigen Bits entspricht.
Zusätzlich dazu benötigt der Wandler einen großen Hochgeschwindigkeitspufferspeicher zum Umwandeln der parallelen Rasterabtastreihenfolgen-Digitalsignale, die aus dem analogen Videosignal erzeugt werden, in ein Bitreihenfolgensignal für jede Farbkomponente. Dies erhöht die Kosten und Leistungsanforderungen des Wandlers.
Die digitale, serielle Verknüpfung kann beseitigt werden durch Anordnen des Wandlers in der Mikroanzeige selbst, aber ein Neuanordnen des Wandlers erhöht die Größe, das Gewicht und die Komplexität der Mikroanzeige. Ferner kann ein Miniaturisieren des Wandlers, um in die Mikroanzeige einzupassen, die Kosten des Wandlers erhöhen. Schließlich reduziert das Neuanordnen des Wandlers nicht seine Gesamtkosten und Komplexität.
Was gebraucht wird, ist eine Miniaturanzeigevorrichtung, die ansprechend auf ein Videosignal oder Graphikdaten arbeiten kann, und die nicht unter den Nachteilen von Größe, Gewicht, Komplexität und Kosten der herkömmlichen digital getriebenen Mikroanzeige leidet.
Video- und Graphik-Anzeigen herkömmlicher Größe basieren auf Kathodenstrahlröhren oder Flüssigkristallanzeigen voller Größe. Die ersteren sind sperrig, schwer und zerbrechlich. Die ersteren sind ebenfalls teuer herzustellen und sind in größeren Größen sehr schwer, die zum Realisieren der Vorteile von High Definition-Video erforderlich sind. Letztere sind in Bildschirmgrößen teuer herzustellen, die mit herkömmlichen Kathodenstrahlröhren vergleichbar sind, und haben einen eingeschränkten dynamischen Bereich und einen eingeschränkten Betrachtungswinkel. Was ferner benötigt wird, ist eine Miniaturanzeigevorrichtung, die die Basis einer Vollgrößen-Video- und -Graphik-Anzeige bilden kann, die eine effektive Alternative zu herkömmlichen Kathodenstrahlröhren und Flüssigkristallanzeigen liefern würde.
Die EP 0797182 A1 offenbart eine Aktivmatrix-LCD mit einer Datenhalteschaltung bei jedem Pixel. Die Flüssigkristallanzeige vom Aktivmatrixtyp weist eine Pixelschaltung, einen Anzeigeteil, eine Signalschaltung, eine Abtastschaltung, eine AC-Spannungsschaltung, eine Zeitgebungsschaltung, eine Zählerplatine und eine TFT-Platine auf. Die Pixelschaltung, die in einer Anzeige definiert ist, weist eine Datenhalteschaltung und eine Pixelsteuerschaltung auf. Die Datenhalteschaltung weist einen Transistor auf, der aus TFT und einer Haltekapazität besteht, und die Pixelsteuerschaltung weist Transistoren auf, die aus TFT, einer Anzeigeelektrode und einer Übertragungselektrode bestehen. Für die Pixelschaltung, die an der n-ten Zeile und der m-ten Spalte angeordnet ist, ist ein Abtastdraht mit dem Gate eines Transistors der Datenhalteschaltung verbunden. Der Drain dieses Transistors ist mit dem Signaldraht verbunden und die Source dieses Transistors ist mit dem Gate des Transistors der Pixelsteuerschaltung und einem der Anschlüsse der Haltekapazität verbunden. Der Transistor der Datenhalte schaltung wird eingeschaltet, wenn der Pegel eines Abtastpulses, der an den Abtastdraht angewendet wird, hoch ist. Dann kann eine Bilddatenübertragung starten und somit wird eine Spannung ansprechend auf die Bilddaten zu dem Gate des Transistors in der Pixelsteuerschaltung geliefert, und die Haltekapazität wird geladen. Der Transistor in der Pixelsteuerschaltung arbeitet als eine Pixeltreibervorrichtung zum Anlegen der geladenen Spannung, die in dem Haltekondensator gespeichert ist, an die Anzeigeelektrode. Zum Adressieren der individuellen Pixelschaltungen ist die Flüssigkristallanzeigevorrichtung mit einer Anzeigesteuerschaltung, einer X-Decoder-Schaltung, einer Y-Decoder-Schaltung, Datenauswahlschaltern, einer Film-Latch-Schaltung, einer Film-Schieberegisterschaltung, einer gemeinsamen Elektrodentreiberschaltung und einer gegenüberliegenden Elektrodentreiberschaltung versehen. Jedes Anzeigepixel ist mit einem Y-Adressdraht und einem X-Adressdraht verbunden.
Die Erfindung schafft eine Anzeigevorrichtungstreiberschaltung gemäß Anspruch 1.
Die analoge Abtastschaltung kann eine Abtastschaltung und einen Spaltenselektor umfassen. Die Abtastschaltung weist eine Zeile aus Abtast- und Halte-Schaltungen auf. Jeder der Abtast- und Halte-Schaltungen entspricht einem der Spaltenbusse und weist einen Ausgang, der mit dem einen der Spaltenbusse verbunden ist, einen Eingang, der verbunden ist, um das Informationssignal zu empfangen, und einen Spaltensteuersignaleingang auf. Der Spaltenselektor ist mit den Spaltensteuersignaleingängen der Abtast- und Halte-Schaltungen verbunden. Der Spaltenselektor erzeugt Spaltensteuersignale für die Abtast- und Halte-Schaltungen mit einer Signalrate, die sich auf das Informationssignal bezieht. Das Spaltensteuersignal für eine der Abtast- und Halte-Schaltungen ist in einen entgegengesetzten Zustand zu de Spaltensteuersignalen für die verbleibenden der Abtast- und Halte-Schaltungen. Das Spaltensteuersignal in dem entgegengesetzten Zustand bewegt sich progressiv entlang der Zeile aus Abtast- und Halte-Schaltungen mit der Signalrate.
Wenn das Informationssignal ein Farbvideosignal ist, können die analoge Abtastschaltung und die Abtastwertverteilschaltung beide serielle oder parallele Anordnungen umfassen, um analoge Abtastwerte der Farbkomponente des Farbvideosignals herzuleiten und zu den analogen Treiberschaltungen zu verteilen.
Wenn das Informationssignal ein Videosignal ist, das aus Linien und Rahmen besteht, hängt der Ort bei jeder der Linien des Videosignals, aus dem die analoge Abtastschaltung die analogen Abtastwerte herleitet, die die Abtast wertverteilschaltung zu jedem Spaltenbus verteilt, von dem Ort des Spaltenbusses in dem Array ab.
1 zeigt die Struktur einer Anzeigevorrichtung.
2A zeigen Details des Licht-Raum-Modulators der An- bis 2D zeigevorrichtunq, die in 1 gezeigt ist.
3A stellen dar, wie analoge Abtastwerte aus dem Vi- bis 3D deosignal hergeleitet und zu der analogen Treiberschaltung jedes Pixels in dem Pixelarray des Licht-Raum-Modulators verteilt werden, der in 2A–2D gezeigt ist.
3E zeigt die analogen Abtastwerte, die aus den drei Rahmen des Videosignals hergeleitet werden, gezeigt in 3A–3C, gespeichert in dem Abtastwertauswahlabschnitt der analogen Treiberschaltung eines exemplarischen Pixels des Pixelarrays.
3F zeigt die Treibersignale, erzeugt durch die analoge Treiberschaltung ansprechend auf die analogen Abtastwerte, gezeigt in 3E.
4A ist ein Blockdiagramm, das das Pixelarray und die Abtastwert-Herleit- und -Verteil-Schaltung einer monochromen Anzeige zeigt.
4B ist ein schematisches Diagramm einer exemplarischen analogen Treiberschaltung.
5A sind Signalverlaufsdiagramme, die die Operation bis 5D der Anzeigevorrichtung darstellen, die in 4A gezeigt ist.
6A sind Signalverlaufdiagramme, die die Operation bis 6R der Abtastwert-Herleit- und -Verteil-Schaltung darstellen, die in 4A gezeigt ist.
7A sind Signalverlaufdiagramme, die die Operation bis 7G der analogen Treiberschaltung darstellen, die in 4B gezeigt ist.
8 ist ein schematisches Diagramm einer Variation bei der analogen Treiberschaltung, die in 4B gezeigt ist, die die Schaltungsanordnung zum Minimieren von Variationen bei dem effektiven Versatz des Treibersignalgenerators einlagert.
9A sind Signalverlaufdiagramme, die die Operation bis 9D der Versatzminimierungsschaltungsanordnung darstellen, die in 8 gezeigt ist.
10A ist ein Blockdiagramm, das das Pixelarray und die Abtastwert-Herleit- und -Verteil-Schaltung einer monochromen Anzeigevorrichtung gemäß der Erfindung zeigt.
10B ist ein schematisches Diagramm einer exemplarischen, analogen Treiberschaltung der Anzeigevorrichtung gemäß der Erfindung.
11A sind Signalverlaufdiagramme, die die Operation bis 11O der Ausführungsbeispiele der Anzeigevorrichtung, der Abtastwert-Herleit- und -Verteil-Schaltung und der analogen Treiberschaltung darstellen, die in 10A und 10B gezeigt sind.
12 ist ein Blockdiagramm eines Beispiels eines Geschalteter-Sinn-Komparators, der zur Verwendung bei den analogen Treiberschaltungen geeignet ist, die in 10B, 15C und 16B gezeigt sind.
13 ist ein Blockdiagramm, das das Pixelarray und die Abtastwert-Herleit- und -Verteil-Schaltung einer Variation des Ausführungsbeispiels der monochromen Anzeigevorrichtung zeigt.
14A sind Signalverlaufdiagramme, die die Operation bis 14F des Ausführungsbeispiels der Abtastwert-Herleit- und -Verteil-Schaltung darstellen, die in 13 gezeigt ist.
15A ist ein Blockdiagramm, das das Pixelarray und die Parallel-Last-Abtastwert-Herleit- und -Verteil-Schaltung einer Farbanzeige darstellt.
15B ist ein schematisches Diagramm eines ersten Typs einer exemplarischen, analogen Treiberschaltung, die bei der Farbanzeigevorrichtung verwendet wird.
15C ist ein schematisches Diagramm eines zweiten Typs einer exemplarischen, analogen Treiberschaltung, die bei der Farbanzeigevorrichtung verwendet wird.
16 ist ein Blockdiagramm, das das Pixelarray und die Serielle-Last-Abtastwert-Herleit- und -Verteil- Schaltung einer anderen Farbanzeigevorrichtung zeigt.
1 zeigt die Struktur der Anzeigevorrichtung 10, die den reflektierenden Licht-Raum-Modulator 100 umfasst. Andere Hauptkomponenten der Anzeigevorrichtung sind die Lichtquelle 15, der Polarisator 17, der Strahlteiler 19, der Analysator 21 und das Okular 23.
Die Lichtquelle 15 besteht aus dem LED-Treiber 67, der die LEDs 69–71 treibt. Die LEDs haben unterschiedliche Farben und werden unabhängig in einer Farbanzeigevorrichtung getrieben, wie nachfolgend Bezug nehmend auf 15A und 16 beschrieben wird. Weniger oder mehr LEDs oder andere Licht emittierende Vorrichtungen, deren Ausgabe schnell moduliert werden kann, können alternativ als die Lichtquelle 15 verwendet werden. Als eine weitere Alternative können eine Weißlichtquelle und ein Lichtmodulator verwendet werden. Der Lichtmodulator moduliert die Amplitude des Lichts, das durch die Lichtquelle ausgegeben wird, und moduliert bei einer Farbanzeigevorrichtung zusätzlich die Farbe der Lichtausgabe.
Die Lichtquelle 15 erzeugt Licht, das durch den Polarisator 17 verläuft. Der Strahlteiler 19 reflektiert einen Bruchteil des polarisierten Lichts aus dem Polarisator hin zu dem Licht-Raum-Modulator 100. Die reflektierende Elektrode 35, die an der Oberfläche des Substrats 39 des Licht-Raum-Modulators angeordnet ist, reflektiert einen Bruchteil des einfallenden polarisierten Lichts. Abhängig von dem elektrischen Feld über die Schicht 31 des elektrooptischen Materials (die elektrooptische Schicht), die nachfolgend beschrieben wird, ist die Richtung der Polarisation des reflektierenden Lichts entweder unverändert oder wird um 90° gedreht. Das reflektierte Licht verläuft zu dem Auge E des Benutzers durch den Strahlteiler 19, den Analysator 21 und das Okular 23.
Das Okular 23 fokussiert das Licht, das durch die reflektierende Elektrode 35 reflektiert wird, an dem Auge E des Benutzers. Das Okular ist als eine einzelne konvexe Linse in 1 gezeigt. Eine komplexere, optische Anordnung kann verwendet werden, um ein Niedrig-Aberrations-Bild der gewünschten scheinbaren Größe an dem Auge des Benutzers zu erzeugen.
Die Richtung der Polarisation des Analysators 21 ist parallel zu der Richtung der Polarisation des Polarisators 17 ausgerichtet, so dass Licht, dessen Polarisationsrichtung nicht durch den Licht-Raum-Modulator gedreht wurde, durch den Analysator zu dem Auge E des Benutzers verläuft, und Licht, dessen Polarisationsrichtung um 90° durch den Licht-Raum-Modulator gedreht wurde, nicht durch den Analysator verläuft. Somit verhindert der Analysator, dass Licht, dessen Polarisationsrichtung durch den Licht-Raum-Modulator gedreht wurde, das Auge des Benutzers erreicht. Folglich erscheint der Licht-Raum-Modulator hell oder dunkel für den Benutzer, abhängig von dem angelegten elektrischen Feld. Wenn der Licht-Raum-Modulator hell erscheint, wird gesagt, dass er sich in dem EIN-Zustand befindet (ON), und wenn der Licht-Raum-Modulator dunkel erscheint, wird gesagt, dass er sich in dem AUS-Zustand befindet (OFF). Die Polarisationsrichtung des Analysators kann alternativ orthogonal zu der des Polarisators angeordnet sein. In diesem Fall arbeitet der Licht-Raum-Modulator im entgegengesetzten Sinn zu dem, der soeben beschrieben wurde. Dies ermöglicht, dass ein Positivbild erhalten wird durch Beleuchten des Licht-Raum-Modulators während der Ausgleichperiode, wie nachfolgend beschrieben wird.
Die optische Anordnung, die in 1 gezeigt ist, kann ferner die Basis einer normal großen Video- oder Graphik-Anzeige bilden. Die Erfinder haben eine solche normal große Farbanzeigevorrichtung mit einer Nenndiagonalabmessung von 430 mm demonstriert. Diese Anzeigevorrichtung wurde hergestellt durch Erhöhen der Intensität der Lichtquelle 15 und durch Ersetzen des Okulars 23 durch eine Vergrößerungsoptik, die ein Bild der reflektierenden Elektrode 35 auf einem geeigneten Bildschirm erzeugt. Ein einzelner Licht-Raum-Modulator, der sequentiell durch Licht der drei Primärfarben beleuchtet wird, oder parallele Licht-Raum-Modulatoren, die jeweils durch Licht einer unterschiedlichen Primärfarbe beleuchtet werden, können in einer normal großen Farbanzeigevorrichtung verwendet werden.
1 zeigt zusätzlich einige Details des Licht-Raum-Modulators 100. Der Licht-Raum-Modulator besteht aus der elektrooptischen Schicht 31, die sandwichartig zwischen der gemeinsamen Elektrode 33 und der reflektierenden Elektrode 35 angeordnet ist. Die Elektrode 33 ist transparent und ist auf der Oberfläche der transparenten Abdeckung 37 angeordnet. Die Elektrode 35 ist auf der Oberfläche des Halbleitersubstrats 39 angeordnet.
Ein elektrooptisches Material ist ein Material mit einer optischen Eigenschaft, die von einem angelegten elektrischen Feld abhängt. Zum Beispiel hängt bei der optischen Anordnung, die in 1 gezeigt ist, die Drehung der Richtung der Polarisation des Lichts, das auf die elektrooptische Schicht auftrifft, von der Richtung eines elektrischen Feldes ab, das an die Schicht angelegt ist. Bei anderen elektrooptischen Materialien kann die Drehung der Polarisationsrichtung von der Stärke des elektrischen Feldes abhängen, das an die Schicht angelegt ist. Die Durchlasszahl von anderen elektrooptischen Materialien kann von dem elektrischen Feld abhängen, das an die Schicht angelegt ist.
Einige elektrooptische Materialien weisen eine bistabile Charakteristik auf. Bei solchen Materialien wird die optische Eigenschaft des Materials durch Anlegen eines elektrischen Pulses kurzer Dauer eingestellt. Das Material behält die optische Eigenschaft, die durch den elektrischen Puls eingestellt wird, bis das Material durch Anlegen eines optischen Pulses kurzer Dauer in der entgegengesetzten Richtung neu eingestellt wird. Bistabile, elektrooptische Materialien haben den Vorteil, dass die elektrischen Pulse, die dieselben treiben, inhärent DC-ausgeglichen bzw. DC-symmetriert sein können, so dass eine zusätzliche Ausgleichsperiode, wie nachfolgend beschrieben wird, nicht bereitgestellt werden muss. Dies liefert eine größere Leuchteffizienz im Vergleich zu elektrooptischen Materialien, die eine DC-Ausgleichsperiode benötigen.
Vorzugsweise ist das elektrooptische Material ein ferroelektrisches Flüssigkristallmaterial. Die Richtung des elektrischen Feldes, das zwischen der transparenten Elektrode 33 und der reflektierenden Elektrode 35 angelegt ist, bestimmt, ob die Polarisationsrichtung des Lichts, das auf das ferroelektrische Material auftrifft, das zwischen den Elektroden sandwichartig angeordnet ist, gedreht wird oder nicht. Alternativ kann ein herkömmlicher, nematischer Flüssigkristall als das elektrooptische Material verwendet werden. In diesem Fall bestimmt die Stärke des elektrischen Feldes zwischen den Elektroden, ob die Polarisationsrichtung gedreht wird oder nicht.
Um der Anzeigevorrichtung 10 zu ermöglichen, ein Bild anzuzeigen anstatt nur den Lichtdurchgang von der Lichtquelle 15 zu dem Auge E des Benutzers zu steuern, ist die reflektierende Elektrode 35 in ein zweidimensionales Array aus Pixelelektroden unterteilt, wobei exemplarische derselben bei 118 gezeigt sind. Zusätzlich dazu ist eine analoge Treiberschaltung (114 in 2A), die die Pixelelektrode treibt, in dem Substrat 39 unter jeder Pixelelektrode angeordnet. Die analoge Treiberschaltung, die Pixelelektrode und die Abschnitte der elektrooptischen Schicht 31 und der gemeinsamen Elektrode 33, die die Pixelelektrode überlagern, bilden kollektiv ein Pixel, wobei ein exemplarisches derselben bei 112 gezeigt ist.
Wenn die elektrooptische Schicht 31 aus einem ferroelektrischen Material besteht, bestimmt die Richtung des elektrischen Feldes, das zwischen jeder Pixelelektrode, wie z.B. der Pixelelektrode 118, und der gemeinsamen Elektrode 33 angelegt ist, ob die Polarisationsrichtung des Lichts, das durch die Pixelelektrode reflektiert wird, um 90° gedreht wird oder nicht, und somit, ob das entsprechende Pixel, wie z.B. das Pixel 112, für den Benutzer als hell oder dunkel erscheint. Wenn das Pixel hell erscheint, wird gesagt, dass das Pixel in seinem EIN-Zustand ist, und wenn das Pixel dunkel erscheint, wird gesagt, dass das Pixel in seinem AUS-Zustand ist.
Die optischen Charakteristika der Pixel des Licht-Raum-Modulators 100 sind binär: Licht aus der Lichtquelle 15 und reflektiert durch das Pixel verläuft entweder durch den Analysator 21 zu dem Auge E des Benutzers oder verläuft nicht durch den Analysator zu dem Auge des Benutzers. Um eine Grauskala zu erzeugen, wird die sichtbare Helligkeit jedes Pixels durch temporäres Modulieren des Lichts variiert, das das Auge des Benutzers erreicht. Das Licht wird moduliert durch Wählen einer Basiszeitperiode, die die Beleuchtungsperiode des Licht-Raum-Modulators genannt wird. Der Licht-Raum-Modulator wird durch die Beleuchtungsperiode beleuchtet, und jedes Pixel wird in seinen EIN-Zustand für einen ersten temporären Abschnitt der Beleuchtungsperiode und in seinen AUS-Zustand für einen zweiten temporären Abschnitt gesetzt. Der zweite temporäre Abschnitt bildet den Rest der Beleuchtungsperiode und ist somit komplementär zu dem ersten zeitlichen Abschnitt. Alternativ kann der AUS-Zustand dem EIN-Zustand vorausgehen. Der Bruchteil der Beleuchtungsperiode, der durch den ersten zeitlichen Abschnitt gebildet wird, während dem das Pixel in seinem EIN-Zustand ist, bestimmt die sichtbare Helligkeit des Pixels.
Um das Dienstleben des Licht-Raum-Modulators zu maximieren, muss der DC-Ausgleich jedes Pixels beibehalten werden. Da das Zeitintegral des elektrischen Feldes, das an ein her kömmliches (nicht bistabiles) ferroelektrisches Material während des ersten zeitlichen Abschnitts angelegt ist, kaum gleich und entgegengesetzt zu dem ist, das während des zweiten zeitlichen Abschnitt angelegt ist, müssen zusätzliche Maßnahmen unternommen werden, um den DC-Ausgleich des Pixels wiederherzustellen. Der DC-Ausgleich des Pixels wird wiederhergestellt durch Treiben des Pixels so, dass das elektrische Feld, das an das ferroelektrische Material des Pixels angelegt ist, im Mittel gegen Null geht. Dies wird in der Praxis durch Treiben der Pixelelektrode erreicht, so dass die erste Sequenz des ersten zeitlichen Abschnitts und des zweiten zeitlichen Abschnitts, die die Beleuchtungsperiode bilden, gefolgt wird durch eine zweite Sequenz des ersten zeitlichen Abschnitts und des zweiten zeitlichen Abschnitts, wobei die zweite Sequenz eine Ausgleichsperiode bildet. Bei dem ersten und dem zweiten zeitlichen Abschnitt der Ausgleichsperiode ist der Zustand des Treibersignals der gleiche wie der während des zweiten bzw. ersten zeitlichen Abschnitts der Beleuchtungsperiode. Um zu verhindern, dass die Augleichsperiode nach jeder Beleuchtungsperiode verursacht, dass die Anzeigevorrichtung ein einheitliches, graues Bild anzeigt, wird das Licht, das durch die Lichtquelle 15 erzeugt wird, so moduliert, dass der Licht-Raum-Modulator 100 nur während der Beleuchtungsperiode beleuchtet wird und nicht während der nachfolgenden Ausgleichsperiode beleuchtet wird.
Die Beleuchtungsperiode und die Ausgleichsperiode bilden kollektiv die Anzeigeperiode des Licht-Raum-Modulators. Die Anzeigeperiode einer monochromen Anzeige kann z.B. der Rahmenperiode oder der Bildperiode des Videosignals entsprechen.
Wie oben erwähnt wurde, kann das Treibersignal, das erforderlich ist, um ein bistabiles, elektrooptisches Material während der Beleuchtungsperiode zu treiben, inhärent DC-ausgeglichen sein. Folglich muss keine Ausgleichsperiode vorgesehen sein, und die Dauer der Beleuchtungsperiode kann von ungefähr 50% der Anzeigezeit auf ungefähr 100% der Anzeigezeit ausgedehnt werden.
Die soeben beschriebenen Prinzipien können ausgedehnt werden, um dem Licht-Raum-Modulator zu ermöglichen, ein Farbbild zu erzeugen. In diesem Fall wird der Licht-Raum-Modulator durch die Farbkomponenten eines Farbvideosignals getrieben, und die drei Anzeigeperioden sind für jeden Rahmen des Farbvideosignals definiert, einer für jede Farbkomponente. Die Lichtquelle 15 beleuchtet den Licht-Raum-Modulator mit Licht einer unterschiedlichen Farbe während der Beleuchtungsperiode jeder Anzeigeperiode. Jedes Pixel ist auf seinen EIN-Zustand für einen Bruchteil von jeder der drei Beleuchtungsperioden eingestellt, und in seinen AUS-Zustand für den Rest der Beleuchtungsperiode. Der Bruchteil von jeder der drei Beleuchtungsperioden, in denen das Pixel in seinem EIN-Zustand ist, bestimmt die sichtbare Sättigung und den Farbton des Pixels. Die Anzeigeperioden einer Farbanzeige können z.B. jeweils einem Drittel der Rahmenperiode des Farbvideosignals entsprechen. Ein gleiches Einstellen der Anzeigeperiode für die drei Farbkomponenten ist operationsmäßig vorteilhaft, aber nicht wesentlich.
Der Licht-Raum-Modulator 100 wird nun detaillierter Bezug nehmend auf 2A–2D beschrieben. Bezug nehmend zuerst auf 2A und 2B besteht der Lichtmodulator aus der elektrooptischen Schicht 31, die sandwichartig zwischen der transparenten Abdeckung 37 und dem Halbleitersubstrat 39 angeordnet ist. Die transparente Abdeckung, die eine dünne Glasplatte sein kann, ist z.B. von dem Substrat durch die Abstandhalter 108 getrennt. Die lichtdurchlässige, gemeinsame Elektrode 33, die eine Schicht aus Indiumzinnoxid (ITO; indium tin oxide) sein kann, ist z.B. an der Innenseitenoberfläche der transparenten Abdeckung angeordnet, die dem Substrat zugewandt ist.
Ein Array 102 aus Pixel ist auf der Oberfläche des Substrats 39 angeordnet. Das exemplarische Pixel ist bei 112 gezeigt. Die Zeichnungen in dieser Offenbarung zeigen Pixelarrays mit nur vier Pixel in jeder Abmessung, um die Zeichnungen zu vereinfachen. In der Praxis würde das Pixelarray z.B. aus 640 × 480, 800 × 600 Pixeln, 1.280 × 1.1024 Pixeln, 2.044 × 1.125 Pixeln oder einer anderen annehmbaren zweidimensionalen Anordnung aus Pixeln bestehen.
Für jedes Pixel in dem Pixelarray 102 ist eine analoge Treiberschaltung durch herkömmliche Halbleiterverarbeitung auf und unter der Oberfläche des Substrats 39 gebildet. Die analoge Treiberschaltung des exemplarischen Pixels 112 ist bei 114 gezeigt. Die analoge Treiberschaltung besteht aus Transistoren, Kondensatoren und anderen Schaltungselementen (nicht gezeigt), die durch eine oder durch mehrere Schichten aus Leitern (nicht gezeigt) verbunden sind. Die analogen Treiberschaltungen der Pixel, die das Pixelarray 102 bilden, sind miteinander und mit Anschlussflächen, durch die die externen elektrischen Verbindungen hergestellt werden, durch zusätzliche Leiterschichten (nicht gezeigt) verbunden. Die Oberfläche des Substrats und die oben erwähnten Leiterschichten sind durch die isolierende Schicht 116 abgedeckt. Die reflektierende Pixelelektrode 118 des Pixels 112 ist auf der Oberfläche der isolierenden Schicht angeordnet, die die analoge Treiberschaltung überlagert. Die Pixelelektrode ist mit dem Ausgang der analogen Treiberschaltung 114 durch den Leiter 120 verbunden, der durch eine Öffnung verläuft, die in der Isolierschicht gebildet ist.
Bei dem Pixel 112 erzeugt die analoge Treiberschaltung 114 ein Treibersignal, das an die Pixelelektrode 118 angelegt ist. Das Treibersignal, das an die Elektrode angelegt ist, hat einen 1-Zustand und einen 0-Zustand. Der 1-Zustand kann ein Hochspannungszustand sein, und der 0-Zustand kann ein Niedrigspannungszustand sein. Der Zustand des Treibersignals, das an die Pixelelektrode angelegt ist, bestimmt, ob der Abschnitt der elektrooptischen Schicht 31, der die Pixelelektrode überlagert, die Polarisationsrichtung des Lichts dreht oder nicht, das auf das Pixel fällt, wie oben beschrieben wurde. Die analoge Treiberschaltung stellt die offensichtliche Helligkeit des Pixels ein, durch Anlegen des Treibersignals an die Pixelelektrode ansprechend auf einen analogen Abtastwert, der aus einem Videosignal hergeleitet wird. Während jeder oben beschriebenen Beleuchtungsperiode startet das Treibersignal in einem Zustand, der dem EIN-Zustand des Pixels entspricht, und verbleibt dort für den ersten zeitlichen Abschnitt. Vor dem Ende der Beleuchtungsperiode schaltet das Treibersignal in den anderen Zustand und bleibt dort für den zweiten zeitlichen Abschnitt. Der Bruchteil der Beleuchtungsperiode, für den das Pixel in seinem EIN-Zustand ist, bestimmt die offensichtliche Helligkeit des Pixels. Wenn das Videosignal ein Farbvideosignal ist, stellt die analoge Treiberschaltung die offensichtliche Sättigung und den Farbton des Pixels ein, durch Anlegen von Treibersignalen, die das Pixel für Bruchteile von drei aufeinanderfolgenden Beleuchtungsperioden EIN schalten, die von den drei Farbkomponenten des Farbvideosignals abhängen.
Das Videosignal kann ein herkömmliches, analoges Videosignal sein, wie es durch eine herkömmliche Computergraphikadapterkarte, Video- oder Fernsehempfänger erzeugt wird. Bei den Beispielen, die nachfolgend beschrieben werden, ist ein herkömmliches, analoges Videosignal gezeigt. Dies ist jedoch nicht wesentlich; das Videosignal kann aus digitalen Graphikdaten bestehen, wie sie z.B. zu einem Computergraphikadapter zugeführt werden, oder wird erzeugt durch einen digitalen Video- oder Fernsehempfänger. In diesem Fall wird eine herkömmliche, zusätzliche Schaltungsanordnung (nicht gezeigt) bereitgestellt zum Umwandeln der digitalen Graphikdaten in ein analoges Videosignal, oder zum direkten Herleiten der analogen Abtastwerte, die zu den analogen Treiberschaltungen der Pixel verteilt werden, aus den digitalen Graphikdaten.
2A zeigt die Pixel, die in dem zweidimensionalen Pixelarray 102 auf der Oberfläche des Substrats 39 angeordnet sind. Die Abtastwert-Herleit- und -Verteil-Schaltung 104 ist ebenfalls in dem Substrat 39 gebildet. Diese Schaltung verteilt analoge Abtastwerte, die aus dem Videosignal hergeleitet werden, das über den Videoeingang 106 empfangen wird, zu dem Pixelarray, und erzeugt die verschiedenen Zeitgebungs- und Steuer-Signale, die durch das Pixelarray benötigt werden. Signale werden von der Abtastwert-Herleit- und -Verteil-Schaltung zu den Pixeln durch Busse verteilt, wobei entsprechende derselben schematisch bei 131 und 133 gezeigt sind.
2C ist eine schematische Darstellung der elektrischen Anordnung des Licht-Raum-Modulators 100. Die analoge Abtastschaltung 122 empfängt ein Videosignal über den Videoeingang 106 und leitet einen Strom aus analogen Abtastwerten aus dem Videosignal her. Die analogen Abtastwerte werden zu den Pixeln, die das Pixelarray 102 bilden, durch die Abtastwertverteilschaltung 124 verteilt. Jedes Pixel empfängt zumindest einen Abtastwert von jedem Rahmen des Videosignals. Der Ort in dem Rahmen des Videosignals, von dem der Abtastwert hergeleitet wird, entspricht dem Ort des Pixels in dem Pixelarray, wie in 3A–3D dargestellt ist.
3A–3C zeigen jeweils Beispiele von drei aufeinanderfolgenden Rahmen des Videosignals, die über den Videoeingang 106 empfangen werden. Jeder Rahmen ist derart gezeigt, dass er in vier Linien unterteilt ist, die den vier Zeilen des Pixelarrays 102 entsprechen. Jede Linie ist in vier Segmente unterteilt gezeigt, die den vier Pixeln in jeder Zeile des Pixelarrays entsprechen. Der analoge Abtastwert, der durch die analoge Abtastschaltung ansprechend auf jedes Segment des Videosignals erzeugt wird, ist durch eine kurze, horizontale Linie angezeigt. Z.B. sind die analogen Abtastwerte, die aus den Segmenten 123₁ , 123₂ und 123₃ hergeleitet sind, d. h. dem zweiten Segment der zweiten Linie jedes Rahmens, durch die horizontalen Linien 125₁ , 125₂ bzw. 125₃ angezeigt.
Die Zeilen- und Spalten-Nummern der Pixel in dem Pixelarray 102, zu denen die Abtastwertverteilschaltung 124 die analogen Abtastwerte verteilt, sind in 3D angezeigt. Zum Beispiel ist das exemplarische Pixel 112 das zweite Pixel in der zweiten Zeile des Pixelarrays und empfängt so die analogen Abtastwerte 125₁ , 125₂ bzw. 125₃ , die von den Segmenten 123₁ , 123₂ und 123₃ der Rahmen hergeleitet werden. Diese Segmente erstrecken sich von einem Viertel des Wegs bis zu einer Hälfte des Wegs entlang der zweiten Linie jedes Rahmens des Videosignals.
2D ist eine schematische Darstellung der elektrischen Anordnung des Pixels 112 in dem zweidimensionalen Pixelarray 102. Die verbleibenden Pixel weisen die selbe elektrische Anordnung auf. Das Pixel besteht aus der analogen Treiberschaltung 114, deren Ausgang mit der Elektrode 118 durch den Leiter 120 verbunden ist. Die analoge Treiberschaltung besteht aus dem Abtastwertauswahlabschnitt 126 und dem Treibersignalgenerator 128. Der Abtastwertauswahlabschnitt weist einen Abtastwerteingang 127 auf, der mit der Abtastwertverteilschaltung 124 verbunden ist (2C). Während jedes Rahmens des Videosignals empfängt der Abtastwertauswahlabschnitt einen analogen Abtastwert, der aus dem Videosignal über den Abtastwerteingang hergeleitet wird, und speichert temporär den Abtastwert, bis der Abtastwert durch den Treibersignalgenerator 128 benötigt wird. 3E zeigt die analogen Abtastwerte, hergeleitet aus den drei Rahmen des Videosignals, die in 3A–3C gezeigt sind, gespeichert in dem Abtastwertauswahlabschnitt des Pixels 112.
Der Treibersignalgenerator 128 empfängt jeden analogen Abtastwert, der in dem Abtastwertauswahlabschnitt 126 gespeichert ist, während der Bildperiode des vorangehenden Rahmens, und erzeugt ansprechend auf den Abtastwert ein Treibersignal und legt das Treibersignal an die Elektrode 118 an. Der Treibersignalgenerator erzeugt das Treibersignal mit einer Periode, die der oben beschriebenen Anzeigeperiode entspricht. 3F zeigt ein Beispiel des Treibersignals, erzeugt durch die analoge Treiberschaltung 114 ansprechend auf die analogen Abtastwerte, die in 3E gezeigt sind. Jede der Anzeigeperioden des Treibersignals besteht aus einer Beleuchtungsperiode und einer Ausgleichsperiode gleicher Dauer. Der Treibersignalgenerator erzeugt zusätzlich das Treibersignal in dem 1-Zustand für einen ersten zeitlichen Abschnitt 1 TP (TP = temporal portion), der einen Bruchteil jeder Beleuchtungsperiode bildet, die proportional zu dem Spannungspegel des entsprechenden analogen Abtastwerts ist. Dies ist ersichtlich durch Vergleichen der Dauern des ersten zeitlichen Abschnitts 1 TP der Beleuchtungsperioden, die in 3F gezeigt sind, mit den entsprechenden Spannungspegeln, die in 3E gezeigt sind.
Das Treibersignal wird so erzeugt, dass es in dem 0-Zustand für den zweiten zeitlichen Abschnitt 2 TP bleibt, der den Rest der Beleuchtungsperiode bildet, und auch für den ersten zeitlichen Abschnitt 1 TP der Ausgleichsperiode. Der erste zeitliche Abschnitt der Ausgleichsperiode hat eine Dauer gleich dem ersten zeitlichen Abschnitt der Beleuchtungsperiode, in dem das Treibersignal in dem 1-Zustand war. Abschließend ändert sich das Treibersignal in den 1-Zustand für den zweiten zeitlichen Abschnitt 2 TP, der den Rest der Ausgleichsperiode bildet. Die Dauer des ersten zeitlichen Abschnitts des Treibersignals ist in jeder der drei Beleuchtungsperioden unterschiedlich, abhängig von dem Spannungspegel des entsprechenden Abtastwerts. In jeder folgenden Ausgleichsperiode ist das Treibersignal in dem 1-Zustand für den zweiten zeitlichen Abschnitt, und ist daher für eine Zeit in dem 1-Zustand, die komplementär zu der Dauer des 1-Zustands in der Beleuchtungsperiode ist.
Bei dem Beispiel, das in 3F gezeigt ist, beginnt die Anzeigeperiode jedes Rahmens direkt nach dem Ende der Anzeigeperiode des vorangehenden Rahmens. Bei einigen Beispielen, wie z.B. den Beispielen, die nachfolgend Bezug nehmend auf 4A und 4B beschrieben werden, wird der Treibersignalverlauf intermittierend erzeugt, und eine Periode, in der das Treibersignal in einem neutralen Zustand erzeugt wird, ist zwischen aufeinanderfolgenden Anzeigeperioden positioniert.
Die soeben beschriebenen Signalverläufe sind jene, die erforderlich sind, um ein elektrooptisches Material zu treiben, dem bistabile Charakteristika fehlen. Es ist jedoch für einen Durchschnittsfachmann auf dem Gebiet offensichtlich, dass Schaltungen, wie z.B. jene, die nachfolgend beschrieben werden, zum Erzeugen solcher Signalverläufe ohne weiteres angepasst werden können, um die Signalverläufe zu erzeugen, die zum Treiben eines bistabilen, elektrooptischen Materials erforderlich sind. Zum Beispiel kann eine analoge Treiberschaltung, die zum Erzeugen der Signalverläufe in der Lage ist, die soeben beschrieben wurden, angepasst werden, um ein bistabiles, elektrooptisches Material zu treiben, durch kapazitives oder A.C.-Koppeln des Ausgangs der Schaltung mit der Pixelelektrode.
4A und 4B zeigen ein erstes praktizierbares Beispiel der Schaltungsanordnung des Licht-Raum-Modulators 100 detaillierter. Genauer gesagt zeigt 4A die Abtastwert-Herleit- und -Verteil-Schaltung 104 detaillierter, die analoge Abtastwerte aus dem Videosignal herleitet und die Abtastwerte zu den individuellen Pixeln verteilt. 4B zeigt die analoge Treiberschaltung von einem der Pixel detailliert und wird nachfolgend beschrieben. Bei diesem Beispiel residieren die Abtastwertauswahlschaltungen, die die zeilenweise Verteilfunktion der Abtastwertverteilschaltung 124 ausführen, die in 2C gezeigt ist, in den analogen Treiberschaltungen der Pixel. Die analoge Abtast schaltung 122 erzeugt einen Strom aus analogen Abtastwerten für jede Spalte des Pixelarrays 102, und die Abtastwertauswahlschaltung führt bei jedem Pixel die zeilenweise Auswahl aus dem analogen Abtastwertstrom aus.
Dieses Beispiel wird Bezug nehmend auf eine monochrome Anzeigevorrichtung beschrieben, basierend auf einem hochvereinfachten 4 × 4-Pixelarray, um die Zeichnung und die Erklärung zu vereinfachen. Eine Variation, die eine Farbanzeigevorrichtung liefert, wird nachfolgend Bezug nehmend auf 15A und 15B beschrieben.
Die analoge Abtastschaltung 122 empfängt das Videosignal Y über den Videoeingang 106. Wie nachfolgend detaillierter beschrieben wird, hat die analoge Treiberschaltung von jedem Pixel in dem Pixelarray 102 einen Abtastwerteingang und einen Zeilenauswahleingang. Zum Beispiel hat das Pixel 112 den Abtastwerteingang 150 und den Zeilenauswahleingang 110. Die analoge Treiberschaltung hat zusätzlich einen Rampeneingang und zusätzliche Eingänge für verschiedene Zeitgebungs- und Steuersignale (nicht gezeigt in 4A). Jede analoge Treiberschaltung liefert ein Treibersignal zu der Elektrode, die sie überlagert. Die Abtastwerteingänge aller Pixel in jeder Spalte des Pixelarrays sind mit einem Spaltenbus verbunden, der seinerseits mit einem entsprechenden Ausgang der analogen Abtastschaltung 132 verbunden ist. Zum Beispiel sind die Abtastwerteingänge der Pixel in der zweiten Spalte, wo das exemplarische Pixel 112 angeordnet ist, mit dem Spaltenbus 131₂ verbunden. Der Ort in jeder Linie des Videosignals, von wo die analogen Abtastwerte, empfangen durch jede Pixelspalte, hergeleitet werden, hängt von dem Ort der Spalte in dem Pixelarray ab, wie oben beschrieben wurde. Ein analoger Abtastwert jeder Linie des Videosignals wird zu dem Abtastwerteingang jeder analogen Treiberschaltung zugeführt.
Die Zeilenauswahleingänge aller Pixel in jeder Zeile des Pixelarrays 102 sind mit einem Zeilenauswahlbus verbunden, der durch einen entsprechenden Ausgang des Zeilenselektors 134 getrieben wird. Zum Beispiel sind die Zeilenauswahleingänge der Pixel in der zweiten Zeile, wo das exemplarische Pixel 112 angeordnet ist, mit dem Zeilenauswahlbus 133₂ verbunden. Eine analoge Treiberschaltung kann einen analogen Abtastwert annehmen, der an ihrem Abtastwerteingang vorhanden ist, nur wenn ihr Zeilenauswahleingang der 1-Zustand ist. Der Zeilenselektor stellt die Zeilenauswahlbusse sequentiell bei der Linienrate des Videosignals in den 1-Zustand ein. Während der ersten Linie jedes Rahmens des Videosignals stellt der Zeilenselektor den Zeilenauswahlbus 133₁ , der mit der ersten Zeile aus Pixel verbunden ist, in den 1-Zustand ein, und stellt die verbleibenden Zeilenauswahlbusse in den 0-Zustand ein. Die Abtastschaltung 132 führt sequentiell analoge Abtastwerte der ersten Linie des Videosignals zu den Spaltenbussen in Reihenfolge zu, beginnend mit dem Spaltenbus 131₁ der ersten Spalte. Der Spaltenbus jeder Spalte führt die analogen Abtastwerte zu allen Pixeln in der Spalte zu, aber die analogen Abtastwerte werden nur durch die Pixel in der ersten Zeile akzeptiert.
Am Ende der ersten Linie des Videosignals stellt der Zeilenselektor 134 den Zeilenauswahlbus 133₁ , der mit der ersten Zeile aus Pixel verbunden ist, in den 0-Zustand ein, und stellt den Zeilenauswahlbus 133₂ , der mit der zweiten Pixelzeile verbunden ist, in den 1-Zustand ein. Wenn die Abtastschaltung 132 sequentiell analoge Abtastwerte der zweiten Linie des Videosignals zu den Spaltenbussen zuführt, werden die analogen Abtastwerte nur durch die Pixel in der zweiten Pixelzeile akzeptiert. Dieser Prozess wird mit dem Zeilenselektor 134 wiederholt, der sequentiell die verbleibenden Zeilenauswahlbusse 133₃ und 133₉ in den 1-Zustand einstellt, bis jedes Pixel in dem Pixelarray 102 einen unterschiedlichen, analogen Abtastwert akzeptiert hat, hergeleitet aus dem Rahmen des Videosignals.
Der Teil der analogen Abtastschaltung 122, der analoge Abtastwerte aus dem Videosignal und der Abtastwertverteilschaltung 124 herleitet, die die analogen Abtastwerte zu dem Abtastwerteingang der analogen Treiberschaltung von jedem der Pixel in dem Pixelarray 102 zuführt, werden nun beschrieben.
Das Videosignal wird von dem Videoeingang 106 zu dem Pufferverstärker 136 zugeführt. Zusätzlich zum Puffern des Videosignals kann der Pufferverstärker zusätzlich den dynamischen Bereich und DC-Pegel des Videosignals ändern, um die Anforderungen des dynamischen Bereichs und DC-Pegels der analogen Treiberschaltung des Lichtmodulators 100 zu erfüllen. Das Videosignal Y_c, ausgegeben durch den Pufferverstärker, wird zu der Abtastschaltung 132 zugeführt. Der Pufferverstärker kann alternativ weggelassen sein.
Die Abtastschaltung 132 besteht aus einer Abtast- und – Halte-Schaltung (S/H-Schaltung; S/H = sample-and-hold) für jede Spalte des Pixelarrays 102. Um die Zeichnung zu vereinfachen, wurden die S/H-Schaltungen abgesehen von den S/H-Schaltungen 138₁ und 138₄ weggelassen. Jede der S/H-Schaltungen hat einen Signaleingang S, einen Steuereingang C und einen Abtastwertausgang O. Der Signaleingang ist angeschlossen, um das Videosignal Y_c zu empfangen, das durch den Pufferverstärker 136 ausgegeben wird. Der Steuereingang C ist über eine Steuerleitung mit einem entsprechenden Ausgang des Spaltenselektors 140 verbunden. Zum Beispiel ist der Steuereingang der S/H-Schaltung 138₁ über die Steuerleitung 139₁ mit dem Ausgang 141₁ des Spaltenselektors verbunden. Der Abtastwertausgang O jeder S/H-Schaltung ist mit dem Spaltenbus der entsprechenden Pixelspalte verbunden. Zum Beispiel ist der Ausgang der S/H-Schaltung 138₁ mit dem Spaltenbus 131₁ verbunden, der mit Abtastwerteneingängen der analogen Treiberschaltungen aller Pixel in der ersten Spalte verbunden ist.
Der Spaltenselektor 140 empfängt das Taktsignal PIXEL von dem Taktgenerator 142. Das Taktsignal PIXEL umfasst ein Pixelratentaktsignal und das Horizontal-Sync-Signal, das aus dem Videosignal extrahiert oder anderweitig hergeleitet ist. Der Taktgenerator wird nachfolgend detaillierter beschrieben. Der Spaltenselektor besteht aus einem Schieberegister (nicht gezeigt) mit Stufen, die in ihrer Anzahl gleich der Anzahl von Spalten in dem Pixelarray 102 sind. Die Ausgänge der Stufen des Schieberegisters sind über Steuerleitungen in Spaltenreihenfolge mit den Steuereingängen der Abtastschaltung 132 verbunden. Zum Beispiel ist der Ausgang 141₁ der ersten Stufe des Schieberegisters über die Steuerleitung 139₁ mit dem Steuereingang der S/H-Schaltung 138₁ der Abtastschaltung verbunden.
Die abfallende Flanke des horizontalen Sync-Signals oder des horizontalen Austastsignals setzt das Schieberegister zurück, das den Spaltenselektor 140 bildet, so dass die erste Stufe, deren Ausgang 141₁ mit der Steuerleitung 139₁ verbunden ist, in ihren 1-Zustand gesetzt ist, und die Ausgänge aller anderen Stufen in ihre 0-Zuständen gesetzt sind. Dann verschiebt das Taktsignal PIXEL progressiv den 1-Zustand entlang des Schieberegisters bei der Pixelrate. Wenn sich die Ausgabe jeder Stufe des Schieberegisters von 1 zu 0 ändert, wird der Abtastwertausgang O der S/H-Schaltung, gesteuert durch die Stufe, auf einen Wert eingestellt, der den Pegel des Videosignals darstellt, das mit dem Signaleingang S der S/H-Schaltung verbunden ist. Wenn sich z.B. der Ausgang 141₁ der ersten Stufe des Schieberegisters von 1 zu 0 ändert, wird der Abtastwertausgang der S/H-Schaltung 138₁ auf einen Wert eingestellt, der den Pegel des Videosignals während der vorangehenden Pixelperiode darstellt. Der Abtastwertausgang der S/H-Schaltung kann auf einen Wert gleich dem momentanen Pegel des Videosignals zu der Zeit eingestellt sein, zu der der Steuereingang zu der S/H-Schaltung den Zustand, oder die Spitze, oder den Mittelwert, oder den RMS-Pegel des Videosignals während der Periode ändert, in der der Steuereingang in seinem 1- Zustand ist. Alternativ kann der Abtastwertausgang der S/H-Schaltung auf einen anderen Pegel gesetzt sein, der sich auf das Videosignal während der Zeit bezieht, in der der Steuereingang in seinem 1-Zustand ist, abhängig von den Abtastcharakteristika der S/H-Schaltungen.
Die Struktur des Zeilenselektors 134 ist ähnlich zu der des Spaltenselektors 140. Die Anzahl von Stufen in dem Schieberegister, das den Zeilenselektor bildet, ist gleich der Anzahl von Zeilen in dem Pixelarray 102. Der Zeilenselektor empfängt das Taktsignal LINE von dem Taktgenerator 142. Das Taktsignal LINE umfasst ein Linienraten-Taktsignal (linerate clock signal), und das Vertikal-Sync-Signal, extrahiert aus dem Videosignal. Der Zeilenselektor wird zurückgesetzt durch die abfallende Flanke des Vertikal-Sync-Signals und wird getaktet durch das Linienratentaktsignal. Folglich aktiviert der Zeilenselektor sukzessive die Pixelzeilen bei der Linienrate des Videosignals.
Der Taktgenerator 142 empfängt das Videosignal von dem Videoeingang 106 und erzeugt die verschiedenen Takt- und Steuer-Signale, die von der analogen Abtastschaltung 122, den analogen Treiberschaltungen des Licht-Raum-Modulators 100, dem Rampengenerator 144 und dem LED-Treiber 67 benötigt werden. Geeignete Taktgeneratoren sind in der Technik bekannt und so wird der Taktgenerator 142 hier nicht detailliert beschrieben. Der Taktgenerator führt die Steuersignale SEL, CLE, ILLUM und BAL über den Bus 112 für eine Verteilung zu den analogen Treiberschaltungen in dem Pixelarray 102 zu.
Als Teil seiner Takt- und Steuer-Signalerzeugung extrahiert der Taktgenerator 142 die Vertikal- und Horizontal-Sync-Signale aus dem Videosignal. Wenn dem Videosignal solche Sync-Signale fehlen, leitet der Taktgenerator Sync-Signale aus solchen alternativen Hinweisen des Starts der Rahmen und Linien des Videosignals her, wie sie in dem Videosignal umfasst sind oder anderweitig verfügbar sind.
Der LED-Treiber 67 empfängt ein Steuersignal von dem Taktgenerator 142 und treibt die LEDs 69–71 (1) ansprechend auf das Steuersignal, um zu verursachen, dass die LEDs den Licht-Raum-Modulator 100 beleuchten. Die Zeitgebungsbeziehung zwischen dem Treibersignal, das an die LEDs angelegt ist, und den Steuersignalen, die an den Licht-Raum-Modulator angelegt sind, wird nachfolgend beschrieben.
Für jeden Rahmen des Videosignals erzeugt der Rampengenerator 144 zwei aufeinanderfolgende Rampensignale, wobei jedes eine Dauer gleich der Beleuchtungsperiode aufweist. Zum Beispiel erzeugt der Rampengenerator das erste Rampensignal ansprechend auf die abfallende Flanke des Vertikal-Sync-Pulses und erzeugt das zweite Rampensignal ansprechend auf das Ende des ersten Rampensignals. Obwohl die Rampensignale derart gezeigt sind, dass sie lineare Steigungen in den Zeichnungen aufweisen, sind die Steigungen der Rampensignale vorzugsweise nicht linear, da eine nicht-lineare Steigung eine einfache und effektive Gamma-Korrektur liefert. Eine Gamma-Korrektur ist erforderlich, um die nicht-lineare Wahrnehmung der sichtbaren Helligkeit des Pixels durch das menschliche Auge zu korrigieren.
Ein geeignetes, nicht-lineares Rampensignal kann unter Verwendung eines Speichers erzeugt werden. Werte, die den Pegel des Rampensignals zu Zeiten definieren, die jedem Zyklus eines Taktsignals entsprechen, wie z.B. eines Taktsignals, das durch Teilen des Pixeltaktsignals erhalten wird, werden in dem Speicher gespeichert. Der Speicher wird dann mit dem Taktsignal getaktet, und die aufeinanderfolgenden Werte, die aus dem Speicher gelesen werden, werden in ein analoges Rampensignal umgewandelt. Andere Techniken zum Erzeugen eines geeigneten, nicht-linearen Rampensignals durch digitale oder analoge Mittel sind in der Technik bekannt. Der Rampengenerator führt die Rampensignale über den Bus 113 zu dem Pixelarray 102 zu, für eine Verteilung zu den analogen Treiberschaltungen der Pixel in dem Array.
Die Rampensignale, die durch den Rampengenerator 144 erzeugt werden, sind in 7D und 11J unten so gezeigt, dass sie in einem niedrigen Zustand beginnen und hin zu einem hohen Zustand ansteigen. Dies ist jedoch nicht entscheidend. Die Rampensignale können in einem hohen Zustand beginnen und hin zu einem niedrigen Zustand abnehmen. Ferner kann das Rampensignal in dem niedrigen Zustand beginnen und hin zu dem hohen Zustand ansteigen, während der Beleuchtungsperiode, und kann dann in der nachfolgenden Ausgleichsperiode hin zu dem niedrigen Zustand abnehmen, oder umgekehrt.
Eine analoge Treiberschaltung von jedem der Pixel des Pixelarrays 102 ist in 4B gezeigt. Die analogen Treiberschaltungen werden Bezug nehmend auf die exemplarische, analoge Treiberschaltung 114 des exemplarischen Pixels 112 beschrieben, das in 4A gezeigt ist. Dieses Pixel ist das zweite Pixel der zweiten Zeile des Pixelarrays. Die analogen Treiberschaltungen der anderen Pixel des Pixelarrays sind identisch, aber jede ist mit einer unterschiedlichen Kombination aus Spaltenbus und Reihenselektorbus verbunden.
Während jedes Rahmens des Videosignals empfängt die analoge Treiberschaltung 114 einen analogen Abtastwert, hergeleitet aus dem Videosignal, erzeugt ein Treibersignal ansprechend auf den analogen Abtastwert und legt das Treibersignal an die Pixelelektrode 118 an.
Die analoge Treiberschaltung 114 kann derart betrachtet werden, dass sie aus dem Abtastwertauswahlabschnitt 126 und dem Treibersignalgenerator 128 besteht. Der Abtastwertauswahlabschnitt wählt den analogen Abtastwert für das Pixel aus den analogen Abtastwerten auf dem Spaltenbus 131₂ aus und speichert den analogen Abtastwert. Der Treibersignalgenerator erzeugt das Treibersignal und legt das Treibersignal an die Pixelelektrode 118 an.
Der Abtastwertauswahlabschnitt 126 wird nun beschrieben. Der Abtastwertauswahlabschnitt wählt und speichert die analogen Abtastwerte des Videosignals, die durch das Pixel 112 angezeigt werden sollen, aus den analogen Abtastwerten, die auf dem Spaltenbus 131₂ platziert sind, durch die Abtastschaltung 132. Der Abtastwertauswahlabschnitt führt ferner die gespeicherten, analogen Abtastwerte zu dem Treibersignalgenerator 128 zu.
Der Abtastwerteingang 150 der analogen Treiberschaltung 114 ist mit dem Spaltenbus 131₂ verbunden. Ferner ist mit dem Abtastwerteingang der Drain des Abtastwertauswahltransistors 152 verbunden. Das Gate des Abtastwertauswahltransis tors ist über den Zeilenauswahleingang 110 mit dem Zeilenauswahlbus 133₂ verbunden, der mit allen Pixeln verbunden ist, die in der zweiten Zeile des Pixelarrays angeordnet sind. Die Source des Abtastwertauswahltransistors ist mit einer Elektrode des Abtastwertspeicherkondensators 154 verbunden. Die andere Elektrode des Abtastwertspeicherkondensators ist mit einer Konstantspannungsquelle verbunden, z.B. Masse.
Der Knoten zwischen dem Abtastwertspeicherkondensator 154 und dem Abtastwertauswahltransistor 152 ist mit der Source des Abtastwertausgangstransistors 156 verbunden. Das Gate des Abtastwertausgangstransistors ist mit dem Abtastwertausgangssteuersignal SEL verbunden, das durch den Taktgenerator 142 erzeugt und durch den Abtastwertausgangsbus 158 zu den Gates der Abtastwertausgangstransistoren der analogen Treiberschaltungen aller Pixel verteilt wird, die das Pixelarray 102 bilden.
Der Treibersignalgenerator 128 wird nun beschrieben. Der Drain des Abtastwertausgangstransistors 156 ist mit der Elektrode 159 des Rampenkondensators 160 verbunden. Die Elektrode 161 des Rampenkondensators ist mit dem RAMP-Signal(Rampensignal) verbunden, das durch den Rampengene rator 144 erzeugt wird (4A) und durch den Rampenbus 162 zu den Rampenkondensatoren der analogen Treiberschaltungen aller Pixel verteilt wird, die das Pixelarray 102 bilden.
Die Elektrode 159 des Rampenkondensators 160 ist ebenfalls mit dem Drain des Rücksetztransistors 164 und dem Eingang des Inverters 166 verbunden. Die Source des Rücksetztransistors ist mit einer konstanten Spannungsquelle verbunden, z.B. Masse. Das Gate des Rücksetztransistors ist mit dem Rücksetzsteuersignal CLE verbunden, das durch den Taktgenerator 142 erzeugt wird und durch den Rücksetzbus 168 zu den Gates der Rücksetztransistoren der analogen Treiberschaltungen aller Pixel verteilt wird, die das Pixelarray 102 bilden.
Der Inverter 166 besteht aus dem PMOS-Transistor 170 und dem NMOS-Transistor 172, deren Gates miteinander und mit dem Eingang des Inverters verbunden sind, deren Drains miteinander und mit dem Ausgang des Inverters verbunden sind und deren Sources jeweils mit einem hohen und niedrigen konstanten Spannungspegel V+ und V– verbunden sind. Diese konstanten Spannungspegel können z. B. die positive Leistungsversorgung bzw. Masse sein.
Der Ausgang des Inverters 166 ist mit dem Eingang des Inverters 174 und mit der Source des Beleuchtungsselektortransistors 176 verbunden. Die Struktur des Inverters 174 ist identisch zu dem Inverter 166 und wird daher nicht beschrieben. Der Ausgang des Inverters 174 ist mit der Source des Ausgleichsselektortransistors 178 verbunden. Die Drains der Selektortransistoren 176 und 178 sind miteinander und durch den Leiter 120 mit der Elektrode 118 verbunden. Die Gates der Selektortransistoren 176 und 178 sind jeweils mit dem ILLUM-Steuersignal und dem BAL-Steuersignal verbunden. Das ILLUM- und BAL-Steuersignal werden durch den Taktgenerator 142 erzeugt und werden durch die Busse 180 bzw. 182 zu den Gates der Selektortransistoren der analogen Treiberschaltungen aller Pixel verteilt, die das Pixelarray 102 bilden.
Die gemeinsame Elektrode 33, gezeigt in 2B, ist mit der konstanten Spannungsquelle V+/2 ungefähr in der Mitte zwischen der Hoch- und Niedrig-Konstantspannungsquelle verbunden.
Die Operation des soeben beschriebenen Licht-Raum-Modulators 100 wird nun Bezug nehmend auf 4A und 4B beschrieben, und die Zeitgebungsdiagramme, die in 5A–5D und 6A–6R und 7A–7G gezeigt sind.
5A zeigt die grundlegende Operation des oben beschriebenen Ausführungsbeispiels des Licht-Raum-Modulators, bei der analoge Abtastwerte des Rahmens 1 während der Bildperiode von Rahmen 1 geladen werden, und eine Anzeigeoperation ansprechend auf die analogen Abtastwerte des Rahmens 1 während der Bildperiode von Rahmen 2 ausgeführt wird. Die Rahmen des Videosignals sind jeweils in eine Vertikalaustastperiode VB (VB = vertical blanking) und eine Bildperiode unterteilt. Während der Bildperiode von Rahmen 1 wird ein analoger Abtastwert, hergeleitet aus Rahmen 1 des Videosignals, in den Abtastwertspeicherkondensator 154 der analogen Treiberschaltung von jedem Pixel in dem Pixelarray 102 geladen. Dieser Prozess wird nachfolgend Bezug nehmend auf 6A–6R beschrieben. Gleichzeitig wird eine Anzeigeoperation ansprechend auf die analogen Abtastwerte des vorangehenden Rahmens 0 ausgeführt. Während der Vertikalaustastperiode von Rahmen 2 wird der analoge Abtastwert von Rahmen 1, der in dem Abtastwertspeicherkondensator jedes Pixels gespeichert ist, zu dem Rampenkondensator des Pixels übertragen. Dann wird während der Bildperiode von Rahmen 2 eine Anzeigeoperation ansprechend darauf ausgeführt, dass der analoge Abtastwert zu dem Rampenkondensator von jedem Pixel in dem Pixelarray übertragen wird. Gleichzeitig wird ein analoger Abtastwert von Rahmen 2 in den Abtastwertspeicherkondensator des Pixels geladen.
Der Signalverlauf des Stroms, der zu den LEDs 69–71 durch den LED-Treiber 67 geliefert wird, ist schematisch in 5B gezeigt. Während jeder Beleuchtungsperiode führt der LED-Treiber 67 Strom zu den LEDs 69–71 zu, um zu verursachen, dass die LEDs den Licht-Raum-Modulator 100 beleuchten. Während der Ausgleichsperiode nach der Beleuchtungsperiode und der Vertikalaustastperiode vor der Beleuchtungsperiode schaltet der LED-Treiber die LEDs AUS. Während der Beleuchtungsperiode erzeugen die analogen Treiberschaltungen aller Pixel, die das Pixelarray 102 bilden, gleichzeitig die Beleuchtungssequenz des Treibersignals, das sie an ihre entsprechenden Pixelelektroden anlegen, um zu verursachen, dass das Pixel die Intensität des Lichts moduliert, das durch das Pixel reflektiert wird. Während jeder Ausgleichsperiode, in der der Licht-Raum-Modulator nicht beleuchtet ist, erzeugen die analogen Treiberschaltungen aller Pixel gleichzeitig die Ausgleichssequenz des Treibersignals. Die Ausgleichssequenz des Treibersignals ist komplementär zu der Beleuchtungssequenz des Treibersignals und stellt den DC-Ausgleich des Pixels wieder her. Das Treibersignal wird nachfolgend weiter Bezug nehmend auf 7A–7G beschrieben.
Die Signalverläufe der ILLUM- und BAL-Steuersignale sind in 5C bzw. 5D gezeigt. Während der Vertikalaustastperiode am Anfang jeder Rahmenperiode erzeugt der Taktgenerator 142 beide dieser Steuersignale in ihrem 0-Zustand. Dementsprechend ist sowohl der Selektortransistor 176 als auch 178 AUS und die Spannung an der Pixelelektrode 118 ist ungefähr gleich der Spannung an der gemeinsamen Elektrode 33 (2B). Der Taktgenerator 142 erzeugt das ILLUM-Steuersignal in dem 1-Zustand, immer wenn der LED-Treiber 67 Strom zu den LEDs 69–71 liefert. Das ILLUM-Steuersignal schaltet den Beleuchtungsselektortransistor 176 EIN, der die Elektrode 118 mit dem Ausgang des Inverters 166 verbindet. Während der nachfolgenden Austastperiode liefert der LED-Treiber keinen Strom zu den LEDs, und der Taktgenerator erzeugt das BAL-Steuersignal, das in 5D gezeigt ist, in seinem 1-Zustand. Dies schaltet den Ausgleichsselektortransistor 178 EIN, was die Elektrode 118 mit dem Ausgang des Inverters 174 verbindet.
Der Prozess, durch den ein analoger Abtastwert des Rahmens des Videosignals in den Abtastwertspeicherkondensator 154 der analogen Treiberschaltung jedes Pixels in dem Rixelarray 102 geladen wird, wird nun nachfolgend Bezug nehmend auf die 4A, 4B und 6A–6R beschrieben. Die 6A–6D zeigen jeweils die Steuersignal-Signalverläufe an den Steuerleitungen 139₁ –139₄ , die mit den Steuereingängen der S/H-Schaltungen 138₁ –138₄ während der Bildperiode eines Rahmens des Videosignals verbunden sind. 6E zeigt ein Beispiel des Signalverlaufs des Videosignals Y_c, das von dem Pufferverstärker 136 zu den Signaleingängen der S/H-Schaltungen 138₁ –138₄ zugeführt wird. 6F–6I zeigen jeweils die Abtastwertausgänge der S/H-Schaltungen 138₁ –138₄ , die zu den Spaltenbussen 131₁ –131₄ zugeführt werden. Genauer gesagt zeigt 6G den Abtastwertsignalverlauf auf dem Spaltenbus 131₂ , der mit dem Abtastwerteingang 150 der analogen Treiberschaltung 114 des Pixels 112 verbunden ist. Das Abtasten beginnt, wenn das Steuersignal auf der Steuerleitung 139₂ in seinen Zustand 1 geht. Wenn das Steuersignal in diesem Zustand ist, folgt der Ausgang der S/H-Schaltung 138₂ , der mit dem Spaltenbus 131₂ verbunden ist, dem Signalverlauf des konditionierten Videosignals, wie in 6E gezeigt ist. Wenn das Steuersignal auf der Steuerleitung 139₂ in seinen Zustand 0 zurückkehrt, hält die S/H-Schaltung 138₂ den Pegel auf dem Spaltenbus 131₂ auf dem Pegel des konditionierten Videosignals bei dem Übergang des Steuersignals. Der Pegel auf dem Spaltenbus bleibt auf diesem Pegel, bis das Steuersignal auf der Steuerleitung 139₂ das nächste Mal in seinen Zustand 1 geht, ein Viertel des Wegs entlang der nächsten Linie des konditionierten Videosignals.
6J–6M zeigen die Signalverläufe der Steuersignale auf den Zeilenauswahlbussen 133₁ –133₄ . Jedes der Steuersignale ist derart gezeigt, dass es in seinem Zustand 1 für die Dauer einer Linie des Videosignals ist, und in seinem Zustand 0 für den Rest des Rahmens ist. Die Zeilenauswahlsteuersignale können jedoch in ihren Zustand 1 schalten, zu einer späteren Zeit als dem Start ihrer entsprechenden Linien (Lines).
6O–6R zeigen jeweils die Signalverläufe auf den Abtastwertspeicherkondensatoren der analogen Treiberschaltungen der Pixel 184, 112, 185 und 186 in der zweiten Zeile des Pixelarrays 102. Analoge Abtastwerte der zweiten Linie des Videosignals werden durch diese Pixel akzeptiert. Während der zweiten Linie des Videosignals ist das Steuersignal auf dem Zeilenauswahlbus 133₂ , der mit dem Pixel 112 verbunden ist, in dem Zustand 1. Das Steuersignal schaltet den Abtastwertauswahltransistor 152 EIN, der den Abtastwertspeicherkondensator 154 mit dem Abtastwerteingang 150 verbindet. Folglich ändert sich die Spannung auf dem Abtastwertspeicherkondensator zuerst zu der Spannung auf dem Spaltenbus 131₂ , folgt dann der Spannung auf dem Spaltenbus und erreicht schließlich eine konstante Spannung, wenn der Ausgang der S/H-Schaltung, die den Spaltenbus treibt, in den „Halte"-Modus geht.
Genauer gesagt, wie in 6P gezeigt ist, wenn sich das Steuersignal auf dem Zeilenauswahlbus 133₂ in den Zustand 1 am Anfang der zweiten Linie ändert, ändert sich die Spannung auf dem Abtastwertspeicherkondensator 154 der analogen Treiberschaltung 114 zu dem Pegel auf dem Spaltenbus 131₂ . Die Spannung auf dem Abtastwertspeicherkondensator folgt dann den Spannungsänderungen, gezeigt in 6G, auf dem Spaltenbus 131₂ . Diese Spannungsänderungen treten auf als Ergebnis davon, dass die S/H-Schaltung 138₂ das zweite Viertel der zweiten Linie des konditionierten Videosignals abtastet. Schließlich erreicht die Spannung auf dem Abtastwertspeicherkondensator einen konstanten Pegel, der dem Pegel entspricht, der durch den Ausgang der S/H-Schaltung 138₂ am Ende des zweiten Viertels der zweiten Linie gehalten wird. Die Spannung auf dem Abtastwertspeicherkondensator erreicht diesen Zustand zur Zeit der abfallenden Flanke des Steuersignalverlaufs, wie in 6B gezeigt ist.
6O, 6Q und 6R zeigen, wie die Spannungen auf den Abtastwertspeicherkondensatoren der Pixel 184–186 in der zweiten Zeile des Arrays den Änderungen bei der Spannung auf den Spaltenbussen 131₁ , 131₃ bzw. 131₄ folgen, wenn das Steuersignal auf dem Zeilenselektorbus 133₂ (gezeigt in 6K) in seinem Zustand 1 ist, und bleiben während den anderen drei Linien des Rahmens konstant.
Am Ende der zweiten Linie des Videosignals ändert sich das Steuersignal auf dem Zeilenselektorbus 133₂ von dem Zustand 1 zu dem Zustand 0. In diesem Zustand schaltet das Steuersignal auf dem Zeilenselektorbus den Abtastwertauswahltransistor 152 AUS, was den Abtastwertspeicherkondensator 154 von dem Abtastwerteingang 150 abtrennt. Folglich bleibt die Spannung auf dem Abtastwertspeicherkondensator fest auf dem Pegel, den sie hatte, als das Steuersignal auf dem Zeilenselektorbus den Zustand änderte, wie in 6P gezeigt ist. Die Spannungen auf den Abtastwertspeicherkondensatoren bei den Pixeln 184–186 in der zweiten Zeile des Arrays werden ebenfalls fest, wenn das Steuersignal auf dem Zeilenselektorbus 133₂ in den Zustand 0 zurückkehrt.
Während der anderen drei Linien des Videosignals ändert sich das Steuersignal auf dem einen der Zeilenauswahlbusse 133₁ , 133₃ und 133₄ , entsprechend der Linie des Videosignals, das an dem Videoeingang empfangen wird, zu dem Zustand 1. Folglich folgen die Spannungen auf den Abtastwertspeicherkondensatoren der Pixel in der entsprechenden Zeile des Pixelarrays den Spannungspegeln, die auf den Spaltenbussen 131₁ –131₄ erscheinen. An dem Ende jeder Linie des Videosignals kehrt das Steuersignal auf dem einen der Zeilenauswahlbusse 133₁ –133₄ , der mit der entsprechenden Zeile des Pixelarrays verbunden ist, zurück zu dem Zustand 0. Dies verursacht, dass die Spannungen, die in den Abtastwertspeicherkondensatoren der Pixel in der Zeile gespeichert sind, fest bleiben, bis zu der entsprechenden Linie des nächsten Rahmens.
Der Prozess, durch den der Treibersignalgenerator 128 jeder analogen Treiberschaltung den analogen Abtastwert, der in dem Abtastwertspeicherkondensator 154 gespeichert ist, in ein Treibersignal umwandelt, wird nun Bezug nehmend auf 7A–7G und 4B beschrieben. Das Treibersignal hat eine Dauer des Zustands 1, die von dem Wert des analogen Abtastwerts abhängt, und stellt nachfolgend den DC-Ausgleich des Pixels wieder her. 7A–7G zeigen die Ereignisse, die während der Vertikalaustastperiode und der Beleuchtungsperiode und der Ausgleichsperiode, die die Anzeigeperiode von Rahmen 1 bilden, gezeigt in 5A, auftreten, aber mit einer unterschiedlichen Zeitskala zu der aus 5A–B.
7A zeigt schematisch den Signalverlauf des Stroms durch die LEDs 69–71. Während der Vertikalaustastperiode vor der Beleuchtungsperiode fließt kein Strom durch die LEDs, wie in 7A gezeigt ist, der Ausgang des Rampengenerators ist in seinem Minimalzustand, wie in 7D gezeigt ist, und sowohl das ILLUM- als auch das BAL-Signal sind in ihrem Zustand 0, so dass beide Selektortransistoren 176 und 178 AUS sind. Folglich ist die Spannung an der Pixelelektrode 118 ungefähr gleich zu der an der gemeinsamen Elektrode 33 (2B). Zu Beginn der Vertikalaustastperiode VB schaltet das Rücksetzsignal, das in 7B gezeigt ist, den Rücksetztransistor 164 kurz EIN. Der Rücksetztransistor entlädt den analogen Abtastwert von Rahmen 0 aus dem Rampenkondensator 160, wie bei 187 in 7E gezeigt ist. Der Rampenkondensator ist nun bereit, Ladung von dem Abtastwertspeicherkondensator zu empfangen.
Nachdem der Rücksetztransistor 164 AUS-geschaltet wurde, schaltet das Ausgangsauswahlsteuersignal SEL, das in 7C gezeigt ist, den Abtastwertausgangstransistor 156 EIN. Dies verbindet den Abtastwertspeicherkondensator 154 parallel mit dem Rampenkondensator 160, der in einem entladenen Zustand ist. Ein gemeinschaftliches Verwenden von Ladung tritt auf, und die Spannung an dem Rampenkondensator erhöht sich schnell, wie bei 189 in 7E gezeigt ist. Der Spannungspegel, auf den die Spannung an dem Rampenkondensator steigt, ist proportional zu der Ladung in dem Abtastwertspeicherkondensator, bevor er mit dem Rampenkondensator verbunden wurde. Das Ausgangsauswahlsteuersignal SEL schaltet den Abtastwertausgangstransistor AUS, bei oder vor dem Ende der Vertikalaustastperiode, wie in 7C gezeigt ist. Dies isoliert den Rampenkondensator von dem Abtastwertspeicherkondensator.
Ungeachtet der erhöhten Spannung an dem Rampenkondensator als Ergebnis der gemeinschaftlichen Ladungsverwendung ist die Spannung an der Elektrode 159 des Rampenkondensators 160 unter der Schwellenspannung des Inverters 166 am Ende der Vertikalaustastperiode. Die Schwellenspannung ist durch die Linie 188 in 7E angezeigt. Folglich fährt die Ausgangsspannung des Inverters 166 in ihrem hohen Zustand fort, wie in 7F gezeigt ist. Da jedoch die Pixelelektrode 118 von den Ausgängen beider Inverter 166 und 174 abgetrennt ist, ist die Spannung an der Pixelelektrode 118 ungefähr gleich zu der, die an die gemeinsame Elektrode 33 angelegt ist, wie in 7G gezeigt ist.
Die Beleuchtungsperiode beginnt am Ende der Vertikalaustastperiode VB. Ansprechend auf die abfallende Flanke des Vertikal-Sync-Pulses, der den Anfang der Beleuchtungsperiode markiert, verursacht der Taktgenerator 142, dass der LED-Treiber 67 Strom durch die LEDs 69–71 zuführt, wie in 7A gezeigt ist, das ILLUM-Steuersignal in seinen Zustand 1 setzt und auslöst, dass der Rampengenerator 144 das Erzeugen des Rampensignalverlaufs startet, das in 7D gezeigt ist.
Das ILLUM-Steuersignal, das in 5C gezeigt ist, schaltet den Beleuchtungsauswahltransistor 176 EIN, der die Elektrode 118 mit dem Ausgang des Inverters 166 verbindet. Dies stellt die Spannung an der Elektrode auf die Spannung an dem Ausgang des Inverters 166 ein, wie in 7F gezeigt ist, d. h. auf den Zustand 1, der in 7G gezeigt ist, und markiert den Anfang des ersten zeitlichen Abschnitts der Beleuchtungsperiode. Das BAL-Steuersignal, gezeigt in 5D, hält den Ausgleichsauswahltransistor AUS.
Das Rampensignal, das durch den Rampengenerator 144 erzeugt wird, ist an die Elektrode 161 des Rampenkondensators 160 angelegt. Wenn der erste zeitliche Abschnitt fortschreitet, verursacht das Rampensignal, dass die Spannung an der Elektrode 159 des Rampenkondensators sich schrittweise mit dem Rampensignal erhöht, wie bei 190 in 7D gezeigt ist. An dem Punkt 191 erreicht die Spannung an der Elektrode 159 des Rampenkondensators die Schwellenspannung des Inverters 166 und der Ausgang des Inverters ändert sich zu dem Zustand 0, wie bei 192 in 7F gezeigt ist. Da die Pixelelektrode 118 mit dem Ausgang des Inverters durch den Beleuchtungsauswahltransistor 176 verbunden ist, ändert sich die Spannung an der Elektrode ebenfalls in den niedrigen Zustand, wie in 7G gezeigt ist. Dies markiert das Ende des ersten zeitlichen Abschnitts und den Anfang des zweiten zeitlichen Abschnitts der Beleuchtungsperiode. Die Pixelelektrode bleibt in dem Zustand 0 für den zweiten zeitlichen Abschnitt, der den Rest der Beleuchtungsperiode bildet, wie in 7A gezeigt ist.
Am Ende der Beleuchtungsperiode wird das Rampensignal zurückgesetzt, wie in 7D gezeigt ist, und die Spannung an der Elektrode 159 des Rampenkondensators fällt schnell auf einen Pegel unter der Schwellenspannung des Inverters 166. Dies verursacht, dass der Ausgang des Inverters 166 in seinen Zustand 1 zurückkehrt, wie bei 193 in 7F gezeigt ist. Zusätzlich dazu ändert sowohl das ILLUM-Steuersignal als auch das BAL-Steuersignal den Zustand, wie in 5C bzw. 5D gezeigt ist. Dies schaltet den Beleuchtungsselektortransistor 176 AUS und den Ausgleichsselektortransistor 178 EIN, was die Verbindung zu der Pixelelektrode 118 von dem Ausgang des Inverters 166 zu dem Ausgang des Inverters 174 überträgt. Der Ausgang des Inverters 174 ist in dem Zustand 0, wenn der Ausgang des Inverters 166 in dem Zustand 1 ist. Dementsprechend bleibt während des ersten zeitlichen Abschnitts der Ausgleichs- bzw. Rest-Periode die Pixelelektrode in dem Zustand 0, wie in 7G gezeigt ist.
Wenn der Pegel der Elektrode 159 des Rampenkondensators die Schwellenspannung 188 des Inverters 166 wieder erreicht, ändern die Ausgänge des Inverters 166 den Zustand, wie in 7F gezeigt ist. Der Ausgang des Inverters 174 ändert ebenfalls den Zustand, woraufhin sich die Spannung an der Pixelelektrode 118 von dem Zustand 0 zu dem Zustand 1 ändert, wie in 7G gezeigt ist. Dies markiert das Ende des ersten zeitlichen Abschnitts und den Anfang des zweiten zeitlichen Abschnitts der Ausgleichsperiode. Die Spannung an der Pixelelektrode bleibt in dem Zustand 1 für den zweiten zeitlichen Abschnitt, der den Rest der Ausgleichsperiode bildet, wie in 7A gezeigt ist.
Der Rampensignalverlauf kehrt in seinen Minimalzustand am Ende der Ausgleichsperiode zurück, und das Rücksetzsignal, gezeigt in 7B, schaltet den Rücksetztransistor 164 wieder EIN, um den analogen Abtastwert von Rahmen 1 zu entladen. Das BAL-Steuersignal kehrt in seinen Zustand 0 zurück und das ILLUM-Steuersignal bleibt in seinem Zustand 0, wie in 5C und 5D am Ende der Ausgleichsperiode gezeigt ist. Die Änderung bei dem Zustand des BAL-Steuersignals isoliert die Pixelelektrode 118 wiederum von den Invertern, wie in 7G gezeigt ist.
Während der Ausgleichsperiode ist das Treibersignal in seinem Zustand 1 für den zweiten zeitlichen Abschnitt, der komplementär zu dem ersten zeitlichen Abschnitt ist, in dem das Treibersignal, das an die Pixelelektrode angelegt ist, in seinem Zustand 1 war, während der Beleuchtungsperiode, als der Licht-Raum-Modulator beleuchtet wurde. Folglich ist die Spannung an der Pixelelektrode 118 für gleiche Abschnitte der Anzeigeperiode auf den Zustand 1 und den Zustand 0 eingestellt, so dass der DC-Ausgleich des Pixels beibehalten wird.
Die Dauer des ersten zeitlichen Abschnitts der Beleuchtungsperiode, in der die Pixelelektrode 118 in dem Zustand 1 bleibt, hängt von der Anfangsspannung ab, auf die der Rampenkondensator 160 geladen wurde, durch gemeinschaftliches Verwenden der Ladung mit dem Abtastwertspeicherkondensator 154. Der DC-Pegel und dynamische Bereich des Videosignals Y_c, das durch den Pufferverstärker 136 erzeugt wird, der Spannungsbereich des Rampensignals und die Schwellenspannung des Inverters 166 sind so eingestellt, dass der Inverter 166 seinen Zustand fast sofort ändert, wenn die Spannung des analogen Abtastwerts, der in dem Abtastwertspeicherkondensator gespeichert ist, dem Maximum des dynamischen Bereichs des Videosignals entspricht. Andererseits ändert der Inverter seinen Zustand nicht bis zu dem Ende der Beleuchtungsperiode, wenn die Abtastwertspannung auf dem Minimum des dynamischen Bereichs des Videosignals ist.
Die gestrichelten Linien 196 und 197 in 7F und 7G zeigen die längere Dauer der Zustände 1 des Ausgangs des Inverters 166 bzw. der Pixelelektrode 118 an, wenn der Pegel des analogen Abtastwerts niedriger ist, wie durch die gestrichelte Linie 195 in 7E angezeigt ist. Die gleichermaßen längere Dauer des Zustands 0 der Pixelelektrode in der nachfolgenden Ausgleichsperiode ist durch die gestrichelte Linie 198 in 7G angezeigt.
Bei der oben beschriebenen, analogen Treiberschaltung und bei anderen Beispielen, die nachfolgend beschrieben werden, ist erforderlich, dass die Stufen, die die Pixelelektrode treiben, den Zustand nur zweimal pro Rahmen des Videosignals ändern. Folglich hat die analoge Treiberschaltung einen niedrigeren Leistungsverbrauch als eine digitale Treiberschaltung mit vergleichbarem Verhalten. Ferner ist das Verhalten der Anzeigevorrichtung mit analogen Treiberschaltungen weniger abhängig von der Schaltgeschwindigkeit des elektrooptischen Materials als eine Anzeige, die digitale Treiberschaltungen verwendet.
Bei der soeben beschriebenen, analogen Treiberschaltung hängt die Übertragungsbeziehung zwischen der Dauer des ersten zeitlichen Abschnitts des Treibersignals, das an die Pixelelektrode 118 während der Beleuchtungsperiode angelegt ist, und dem analogen Abtastwert, der in dem Abtastwertspeicherkondensator 154 gespeichert ist, von der Schwellenspannung des Inverters 166 ab. Die Schwellenspannung ist prozessabhängig und kann zwischen Wafern, zwischen Pixelarrays auf dem selben Wafer und zwischen den analogen Treiberschaltungen in dem selben Pixelarray unterschiedlich sein. Bei der aktuellen Verarbeitungstechnologie schränken diese Schwellenspannungsabweichungen die Grauskalaauflösung des Licht-Raum-Modulators 100 auf ungefähr 4 Bits ein. Die meisten Graphik- und Video-Anwendungen erfordern eine größere Grauskalaauflösung als das.
8 zeigt ein zweites Beispiel einer analogen Treiberschaltung, die die Wirkung von Schwellenspannungsabweichungen reduziert, und die daher eine größere Grauskalaauflösung liefern kann. Bei dem Beispiel, das in 8 gezeigt ist, sind Elemente, die jenen des Beispiels entsprechen, das in 4B gezeigt ist, durch die selben Bezugszeichen angezeigt und werden hierin nicht nochmals beschrieben. Die Abtastwert-Herleit- und -Verteil-Schaltung, die analoge Abtastwerte und Steuersignale zu dem Beispiel liefert, das in 8 gezeigt ist, ist ähnlich zu der, die in 4A gezeigt ist, und wird hierin nicht weiter beschrieben.
Bei dem Beispiel der analogen Treiberschaltung, die in 8 gezeigt ist, ist der Abtastwertauswahlabschnitt 126 derselbe wie der des Beispiels, das in 4B gezeigt ist. Bei dem Treibersignalgenerator 128 ist der Eingang des Inverters 166 mit der Elektrode 159 des Rampenkondensators 160 durch den Koppelkondensator 201 verbunden. Der Treibersignalgenerator umfasst zusätzlich den Versatzkorrekturtransistor 203, dessen Drain und Source mit dem Eingang bzw. Ausgang des Inverters 166 verbunden sind. Das Gate des Versatz- bzw. Offset-Korrekturtransistors ist mit dem Versatzkorrektursteuersignal O/S CORR (Offset Correction) verbunden. Das Versatzkorrektursteuersignal wird durch den Taktgenerator 142 erzeugt und wird durch den Bus 205 zu den Gates der Versatzkorrekturtransistoren der analogen Treiberschaltungen aller Pixel verteilt, die das Pixelarray 102 bilden.
Abschließend wird die Source des Rücksetztransistors 164 mit dem Referenzsignal SCLEAR verbunden. Dieses Referenzsignal wird durch den Taktgenerator 142 erzeugt und wird durch den Bus 211 zu den Sources der Rücksetztransistoren der analogen Treiberschaltungen aller Pixel verteilt, die das Pixelarray 102 bilden. Wie in 9C gezeigt ist, hat das Referenzsignal SCLEAR zwei Zustände, einen hohen Zustand VREF gleich der gewünschten Schwellenspannung des Inverters 166 und einen niedrigen Zustand nahe an dem Niedrigspannungspegel V–. Bei einem praktischen Beispiel war der hohe Zustand des Referenzsignals SCLEAR auf halbem Weg zwischen der Hoch- und Niedrig-Spannung V+ und V–.
Die Operation des Beispiels, das in 8 gezeigt ist, ist ähnlich zu der des Beispiels, das in 4B gezeigt ist. Am Anfang der Vertikalaustastperiode VB jedes Rahmens jedoch werden das Versatzkorrektursteuersignal O/S CORR und das Löschsteuersignal CLE (Clear) aktiviert, wie in 9A bzw. 9B gezeigt ist. Zusätzlich dazu schaltet das Referenzsignal SCLEAR in seinen hohen Zustand V_REF am Anfang der Vertikalaustastperiode, wie in 9C gezeigt ist. Das Versatzkorrektursteuersignal schaltet den Versatzkorrekturtransistor 203 EIN, der den Eingang und den Ausgang des Inverters 166 miteinander verbindet. Das Verbinden des Ausgangs des Inverters mit seinem Eingang stellt die Spannung an dem Eingang des Inverters und die Spannung auf der Elektrode 207 des Kopplungskondensators 201 genau auf die Schwellenspannung des Inverters ein. Das Löschsteuersignal CLE schaltet den Rücksetztransistor 164 EIN. Der Rücksetztransistor verbindet die Elektrode 209 des Kopplungskondensators 201 mit dem Referenzsignal SCLEAR in seinem hohen Zustand. Der Rücksetztransistor und der Versatzkorrekturtransistor stellen zusammen die Spannung über den Kopplungskondensator 201 auf einen Wert gleich der Differenz zwischen der tatsächlichen Schwellenspannung des Inverters und der gewünschten Schwellenspannung V_REF ein.
Einen Teil des Wegs durch die Vertikalaustastperiode VB wird das Steuersignal O/S CORR deaktiviert, wie in 9B gezeigt ist. Dies schaltet den Versatzkorrekturtransistor 203 AUS, aber die Spannung über den Kopplungskondensator 201 bleibt. Gleichzeitig oder etwas später schaltet das Referenzsignal SCLEAR in seinen niedrigen Zustand V–, wie in 9C gezeigt ist. Da das Steuersignal CLE immer noch aktiviert ist und der Rücksetztransistor 164 immer noch EIN ist, entlädt der Rampenkondensator 160 auf einen Niedrigspannungszustand durch den Rücksetztransistor. Nach einer Zeit, die ausreichend ist, dass sich der Rampenkondensator vollständig entlädt, wird das Steuersignal CLE deaktiviert und der Rücksetztransistor 164 ausgeschaltet.
Nachdem der Rücksetztransistor 164 ausgeschaltet wurde, wird das Steuersignal SEL aktiviert, wie in 9B gezeigt ist. Dies schaltet den Selektortransistor 156 EIN. Eine Ladungsgemeinschaftsverwendung zwischen dem Abtastwertspeicherkondensator 154 und dem Rampenkondensator 160 findet statt, wie oben Bezug nehmend auf 7E beschrieben wurde. Das Steuersignal SEL wird deaktiviert, vor dem Ende der Vertikalaustastperiode VB, um den Rampenkondensator von dem Abtastwertspeicherkondensator zu isolieren.
Eine Operation des Treibersignal-Erzeugungsabschnitts während der Beleuchtungs- und Ausgleichsperiode, die die Anzeigeperiode bilden, ist dieselbe wie die, die oben Bezug nehmend auf 7E–7G beschrieben wurde. Wenn die Rampenspannung an die Elektrode 161 des Rampenkondensators angelegt ist, ändert der Inverter 166 seinen Zustand, wenn die Spannung an der Elektrode 159 des Rampenkondensators eine Spannung gleich dem hohen Zustand V_REF des Referenzsignals SCLEAR erreicht, unabhängig von der tatsächlichen Schwellenspannung des Inverters 166. Dasselbe gilt für die Inverter 166 der analogen Treiberschaltungen aller Pixel in dem Pixelarray 102. Diese größere Konsistenz bei der effektiven Schwellenspannung des Inverters 166 erhöht die Grauskalaauflösung dieses Beispiels des Licht-Raum-Modulators auf mehr als acht Bits.
Das Beispiel der analogen Treiberschaltung, das soeben Bezug nehmend auf 8 beschrieben wurde, umfasst drei Kondensatoren. Der Bereich aus Silizium, der durch diese Kondensatoren unter Verwendung gegenwärtiger Herstellungstechniken eingenommen wird, stellt einen Großteil des Bereichs jeder analogen Treiberschaltung dar und schränkt die Anzahl von Pixel ein, die auf einem Chip einer gegebenen Größe vorgesehen sein können. Ferner wird der Licht-Raum-Modulator für insgesamt eine Hälfte der Bildperiode des Videosignals beleuchtet. Da die Vertikalaustastperiode ungefähr 8% der Rahmenperiode ist, ist die Beleuchtungseffizienz ungefähr 46%. Es wäre vorteilhaft, die Beleuchtungseffizienz des Licht-Raum-Modulators auf das theoretische Maximum von 50% zu erhöhen und die Anzahl von Kondensatoren auf Zwei pro analoge Treiberschaltung zu reduzieren.
Ein Ausführungsbeispiel 214 der analogen Treiberschaltung gemäß der Erfindung wird nachfolgend Bezug nehmend auf 10A und 10B beschrieben. Dieses Ausführungsbeispiel führt gleichzeitig die Abtastwert-Lade- und -Anzeige-Operationen aus, wodurch ermöglicht wird, dass eine Beleuchtungseffizienz von 50% erreicht wird, während nur zwei Kondensatoren pro analoge Treiberschaltung benötigt werden. Die Anzahl von Kondensatoren wird durch Beseitigen von Kondensatoren aus dem Treibersignalgenerator reduziert und durch Annehmen einer Lösung für das Inverterversatzproblem, die keinen zusätzlichen Kondensator benötigt. Folglich kann dieses Ausführungsbeispiel einen Teil eines Licht-Raum-Modulators mit einer größeren Anzahl von Pixeln auf einer gegebenen Chipgröße bilden als die Ausführungsbeispiele, die in 4B und 8 gezeigt sind.
10A zeigt die Abtastwert-Herleit- und -Verteil-Schaltung 204, die analoge Abtastwerte aus dem Videosignal herleitet, das über den Videoeingang 106 empfangen wird, und die analogen Abtastwerte zu den analogen Treiberschaltungen der Pixel weiterleitet, die das Pixelarray bilden. Diese Schaltung erzeugt zusätzlich die Steuersignale, die die analogen Treiberschaltungen steuern. Elemente der Abtastwert-Herleit- und -Verteil-Schaltung 204, die der Abtastwert-Herleit- und -Verteil-Schaltung 104 entsprechen, die in 4A gezeigt ist, sind durch die selben Bezugszeichen angezeigt und werden nicht beschrieben. Elemente, die ähnlich sind, sind durch das selbe Bezugszeichen plus 100 angezeigt. Die Abtastwert-Herleit- und -Verteil-Schaltung unterscheidet sich von der, die in 4A gezeigt ist, hauptsächlich durch die Zwischenpositionierung des Ungerade-/Gerade-Rahmenselektors 235 zwischen dem Zeilenselektor 134 und dem Pixelarray 202, und die Bereitstellung eines Ungerader-Rahmen-Auswahlbusses und eines Gerader-Rahmen-Auswahlbusses für jede Pixelzeile in dem Pixelarray.
Wie nachfolgend detaillierter Bezug nehmend auf 10B beschrieben wird, weist die analoge Treiberschaltung 214 des exemplarischen Pixels 212 in dem Pixelarray 202 einen Abtastwert-Eingang, einen Ungerader-Rahmen- und Gerader-Rahmen-Zeilenauswahleingang, einen Rampeneingang, einen Ungerader- und Gerader-Abtastwert-Auswahleingang und einen Komparator-Sinn-Steuereingang auf. Die analoge Treiberschaltung liefert ein Treibersignal zu der Pixelelektrode 118, die sie überlagert. Die verbleibenden Pixel, die das Pixelarray bilden, sind ähnlich. Die Abtastwerteingänge aller Pixel in jeder Spalte des Pixelarrays sind mit einem entsprechenden Spaltenbus verbunden, der mit einem entsprechenden Ausgang der Abtastschaltung 132 verbunden ist. Zum Beispiel sind die Abtastwerteingänge der Pixel in der ersten Spalte des Pixelarrays mit dem Spaltenbus 131₁ verbunden. Der Ort bei jeder Linie des Videosignals, von dem der analoge Abtastwert, der durch jede Pixelspalte empfangen wird, hergeleitet wird, hängt von der Zeilenposition der Spalte in dem Pixelarray 202 ab.
Die Ungerader-Rahmen-Zeilenauswahleingänge aller Pixel in jeder Zeile des Pixelarrays 202 sind mit einem entsprechenden Ungerader-Rahmen-Zeilenauswahlbus verbunden, und die Gerader-Rahmen-Zeilenauswahleingänge aller Pixel in jeder Zeile des Pixelarrays sind mit einem entsprechenden Gerader-Rahmen-Zeilenauswahlbus verbunden. Zum Beispiel sind die Ungerader-Rahmen-Zeilenauswahleingänge der Pixel in der zweiten Zeile des Pixelarrays, in dem das Pixel 212 angeordnet ist, mit dem Ungerader-Rahmen-Zeilenauswahlbus 133O₂ verbunden, und die Gerader-Rahmen-Zeilenauswahleingänge der Pixel in der zweiten Zeile sind mit dem Gerader-Rahmen-Zeilenauswahlbus 133E₂ verbunden.
Die Ungerader- und Gerader-Rahmen-Zeilenauswahlbusse sind mit entsprechenden Ausgängen des Ungerader-/Gerader-Rahmen-Selektors 235 verbunden. Der Ungerader-/Gerader-Rahmen-Selektor weist einen Eingang und zwei Ausgänge auf, die jeder Zeile des Pixelarrays 202 entsprechen. Ein Zeilenaus wahlbus verbindet jeden Ausgang des Zeilenselektors 134 mit einem entsprechenden Eingang des Ungerader-/Gerader-Rahmen-Selektors. Zum Beispiel verbindet der Zeilenauswahlbus 133₂ den zweiten Ausgang des Zeilenselektors mit dem Eingang des Ungerader-/Gerader-Rahmen-Selektors, der den Ausgängen entspricht, die mit dem Ungerader- und Gerader-Rahmen-Zeilenauswahlbus 133O₂ und 133E₂ verbunden sind. Eine analoge Treiberschaltung kann einen analogen Abtastwert des Videosignals akzeptieren, das an seinem Abtastwerteingang vorhanden ist, nur wenn eine ihrer Zeilenauswahleingänge z. B. der Zustand 1 ist. Am Anfang jedes Rahmens des Videosignals stellt der Zeilenselektor 134 den Zeilenauswahlbus 133₁ auf den Zustand 1 ein und stellt die verbleibenden Zeilenauswahlbusse auf den Zustand 0 ein. Folglich können, wenn die analogen Abtastwerte der ersten Linie jedes Rahmens des Videosignals empfangen werden, diese analogen Abtastwerte durch die Pixel in der ersten Zeile empfangen werden.
Der Ungerader-/Gerader-Rahmen-Selektor 235 besteht aus einem Paar von Zwei-Eingangs-Gates für jede Pixelzeile. Der Ausgang von einem der Gates, den jedes Paar bildet, ist mit dem Ungerader-Rahmen-Auswahlbus 133O_n der Zeile verbunden und der Ausgang des anderen der Gates ist mit dem Gerader-Rahmen-Auswahlbus 133E_n der Zeile verbunden, wobei n die Zeilennummer ist. Ein erster Eingang von jedem der Gates, die das Paar bilden, ist mit dem Zeilenauswahlbus 133_n verbunden, der der Pixelzeile entspricht. Der zweite Eingang von einem der Gates ist mit dem Ungerader-Rahmen-Steuersignal verbunden, das über den Ungerader-Rahmen-Steuerbus 237 empfangen wird. Der andere Eingang des anderen der Gates ist mit dem Gerader-Rahmen-Steuersignal verbunden, das über den Gerader-Rahmen-Steuerbus 239 empfangen wird. Das Ungerader-Rahmen- und Gerader-Rahmen-Steuersignal werden durch den Taktgenerator 242 erzeugt. Das Ungerader-Rahmen-Steuersignal ist z.B. in dem Zustand 1 während ungeradzahliger Rahmen des Videosignals, und ist in dem Zustand 0 während geradzahliger Rahmen. Das Gerader- Rahmen-Steuersignal ist die Umkehrung des Ungerader-Rahmen-Steuersignals.
Mit der soeben beschriebenen Anordnung behält der Ungerader-/Gerader-Rahmen-Selektor 235 in dem Zustand 0 die Ungerader- und Gerader-Rahmen-Zeilenauswahlbusse aller Zeilen außer der Zeile, deren Zeilenauswahleingabe in dem Zustand 1 ist. Die Zustände des Ungerader-Rahmen-Zeilenauswahlbusses und des Gerader-Rahmen-Zeilenauswahlbusses der Zeile, deren Zeilenauswahleingabe in dem Zustand 1 ist, folgen dem Zustand des Ungerader-Rahmen-Steuersignals bzw. des Gerader-Rahmen-Steuersignals. Anders ausgedrückt ist der Ungerader-Rahmen-Zeilenauswahlbus nur in dem Zustand 1, wenn das Ungerader-Rahmen-Steuersignal in dem Zustand 1 ist, und der Gerader-Rahmen-Zeilenauswahlbus ist nur in dem Zustand 1, wenn das Gerader-Rahmen-Steuersignal in dem Zustand 1 ist. Dies ermöglicht, dass analoge Abtastwerte des Videosignals zu den analogen Treiberschaltungen auf ähnliche Weise zu der zugeführt werden, die oben Bezug nehmend auf 4B beschrieben ist. Die Ungerader- und Gerader-Rahmen-Zeilenauswahlbusse verursachen jedoch, dass analoge Abtastwerte von ungeraden Rahmen und geraden Rahmen des Videosignals in dem Ungerader-Rahmen- bzw. Gerader-Rahmen-Abtastwertauswahlabschnitt der analogen Treiberschaltung gespeichert werden.
Die analoge Treiberschaltung 214 wird nun Bezug nehmend auf 10B beschrieben. Die analoge Treiberschaltung 214 ist die analoge Treiberschaltung des exemplarischen Pixels 212, das in 10A gezeigt ist. Die analoge Treiberschaltung kann derart betrachtet werden, dass sie aus dem Abtastwertauswahlabschnitt des ungeraden Rahmens 226O, dem Gerader-Rahmen-Abtastwertauswahlabschnitt 226E und dem Treibersignalgenerator 228 besteht. Beide Abtastwertauswahlabschnitte bestehen aus identischen Schaltungen, deren Operationen zeit-gemultiplext sind, um die Beleuchtungseffizienz des Licht-Raum-Modulators 100 zu maximieren. Eine dieser doppelten Schaltungen empfängt einen analogen Abtastwert des aktuellen Rahmens des Videosignals zur Zeit, zu der der Treibersignalgenerator ein Treibersignal ansprechend auf einen analogen Abtastwert des vorangehenden Rahmens erzeugt, der in der anderen gespeichert ist.
Der Ungerader-Rahmen-Abtastwertauswahlabschnitt 226O wählt einen analogen Abtastwert aus, hergeleitet aus jedem ungeraden Rahmen des Videosignals, und speichert den ausgewählten, analogen Abtastwert in einem Ungerader-Rahmen-Abtastwertspeicherkondensator, und der Gerader-Rahmen-Abtastwertauswahlabschnitt 226E wählt einen analogen Abtastwert aus, hergeleitet aus jedem geraden Rahmen, und speichert diesen analogen Abtastwert in einem Gerader-Rahmen-Speicherkondensator. Die analogen Abtastwerte, die in den Speicherkondensatoren gespeichert sind, werden abwechselnd ausgewählt und zu dem Treibersignalgenerator 228 zugeführt, der ein Treibersignal ansprechend auf jeden analogen Abtastwert erzeugt. Der Treibersignalgenerator erzeugt sequentiell Treibersignale ansprechend auf die analogen Abtastwerte, die aus aufeinanderfolgenden Rahmen des Videosignals hergeleitet sind. Jedes Treibersignal, das durch den Treibersignalgenerator erzeugt wird, stellt zusätzlich den DC-Ausgleich des Pixels 212 wieder her.
Der Ungerader-Rahmen-Abtastwertauswahlabschnitt 226O der analogen Treiberschaltung 214 des exemplarischen Pixels 212 wird nun beschrieben. Der Gerader-Rahmen-Abtastwertauswahlabschnitt 226E ist fast identisch und wird nicht beschrieben. Entsprechende Elemente des Ungerader-Rahmen-Abtastwertauswahlabschnitts und des Gerader-Rahmen-Abtastwertauswahlabschnitts sind durch die selben Bezugszeichen mit den Buchstaben O und E jeweils hinzugefügt angezeigt.
Der Abtastwerteingang 250 der analogen Treiberschaltung 214 ist mit dem Spaltenbus 331₂ verbunden. Ferner ist mit dem Abtastwerteingang der Drain des Abtastwertauswahltransistors 252O verbunden, dessen Gate über den Ungerade-Zeile-Auswahleingang 210O mit dem Ungerader-Rahmen-Zeilenaus wahlbus 133O₂ verbunden ist. Die Source des Abtastwertauswahltransistors ist mit einer Elektrode des Abtastwertspeicherkondensators 254O verbunden. Die andere Elektrode des Abtastwertspeicherkondensators ist mit einem konstanten Spannungspegel verbunden, z.B. Masse.
Der Knoten zwischen dem Abtastwertspeicherkondensator 254O und der Source des Abtastwertauswahltransistors 252O ist ebenfalls mit der Source des Abtastwertausgangstransistors 256O verbunden. Der Drain des Abtastwertausgangstransistors ist mit dem B Eingang des Komparators 255 verbunden. Das Gate des Abtastwertausgangstransistors ist mit dem Steuersignal EVEN (gerade) verbunden, das durch den Taktgenerator 242 erzeugt und durch den Gerader-Steuerbus 239 zu den Gates der Abtastwertausgangstransistoren der Ungerader-Rahmen-Abschnitte der analogen Treiberschaltungen aller Pixel verteilt wird, die das Pixelarray 202 bilden. Der Abtastwertausgangstransistor 256O wird durch das Steuersignal EVEN (gerade) betrieben, da der Ungerader-Rahmen-Abtastwertauswahlabschnitt 226O gespeicherte, analoge Abtastwerte zu dem Treibersignalabschnitt 228 zuführt, zu der selben Zeit, zu der der Gerader-Rahmen-Abtastwertabschnitt und der -Speicherabschnitt 226E einen analogen Abtastwert von dem Abtastwerteingang 250 empfängt. Aus einem ähnlichen Grund wird der Abtastwertausgangstransistor 256E des Gerader-Rahmen-Abtastwertauswahlabschnitts 226E durch das Steuersignal ODD (ungerade) gesteuert, dass durch den Ungerader-Steuerbus 237 verteilt wird.
Das Steuersignal EVEN ist ferner mit dem Gate des Rampensignalselektortransistors 257O verbunden. Die Source des Rampensignalselektortransistors ist mit dem Rampensignal RAMP verbunden, das durch den Rampengenerator 244 erzeugt wird (10A) und durch den Rampensignalbus 213 zu den Rampensignalselektortransistoren der analogen Treiberschaltungen aller Pixel verteilt wird, die das Pixelarray 202 bilden. Der Drain des Rampensignalselektortransistors 257O ist mit dem Eingang A des Komparators 255 verbunden.
Der Gerader-Rahmen-Abtastwertauswahlabschnitt 226E unterscheidet sich von dem Ungerader-Rahmen-Abtastwertauswahlabschnitt 226O nur insofern, als der Drain des Abtastwertausgangstransistors 256E mit dem Eingang A des Komparators 255 verbunden ist, der Drain des Rampensignalselektortransistors 257E mit dem Eingang B des Komparators verbunden ist und die Gates der Transistoren 256E und 257E mit dem Steuersignal ODD verbunden sind. Bei dieser Anordnung werden analoge Abtastwerte, hergeleitet aus den geraden Feldern des Videosignals und gespeichert in dem Abtastwertspeicherkondensator 254E zu dem Eingang A des Komparators zugeführt und das Rampensignal wird zu dem Eingang B zugeführt, wohingegen analoge Abtastwerte, hergeleitet aus den ungeraden Rahmen und gespeichert in dem Abtastwertspeicherkondensator 254O zu dem Eingang B des Komparators zugeführt werden und das Rampensignal zu dem Eingang A zugeführt wird.
Der Treibersignalgenerator 228 wird nun beschrieben. Der Treibersignalgenerator umfasst den Komparator 255. Der Komparator 255 ist ein Geschalteter-Sinn-Komparator, der einen Erfassungssinn aufweist, der von dem Zustand des Komparatorsinnsteuersignals SENSE (Sinn) abhängt, das durch den Taktgenerator 242 erzeugt und durch den Komparatorsinnbus 260 zu den Komparatoren aller Pixel verteilt wird, die das Pixelarray 202 bilden. Das Komparatorsinnsteuersignal dient für zwei Funktionen. Erstens invertiert das Komparatorsinnsteuersignal den Erfassungssinn des Komparators in den Beleuchtungsperioden aufeinanderfolgender Rahmen. Dies liefert dem Komparator einen konstanten Erfassungssinn im Hinblick auf das Rampensignal und die analogen Abtastwerte trotz der Änderung der Verbindungen des Rampensignals und der analogen Abtastwerte zu den Eingängen A und B des Komparators. Für Ungerader-Rahmen-Analog-Abtastwerte ist der Erfassungssinn des Komparators wie üblich, und der Ausgang des Komparators in einem Zustand 1 oder einem Zustand 0, abhängig davon, ob die Spannung an dem Eingang A größer ist als oder kleiner ist als die Spannung an dem Eingang B. Für Gerader-Rahmen-Analog-Abtastwerte ist der Erfassungssinn invertiert und der Ausgang des Komparators in einem Zustand 1 oder einem Zustand 0, abhängig davon, ob die Spannung an dem Eingang B größer ist als oder kleiner ist als die Spannung an dem Eingang A. Zweitens invertiert das Komparatorsinnsteuersignal den Erfassungssinn des Komparators in der Ausgleichsperiode nach jeder Beleuchtungsperiode. Dies ermöglicht, dass der Komparator den Ausgleichsabschnitt des Treibersignals erzeugt, einfach durch Wiederholen des Zyklus des Rampensignals, das mit einem seiner Eingänge verbunden ist.
Ein Wechseln der Eingänge des Komparators 255, mit denen die analogen Abtastwerte und das Rampensignal verbunden sind, und Invertieren des Erfassungssinns des Komparators, reduziert die Sichtbarkeit von Fehlern, die aus Differenzen bei den Eingangsversatzspannungen der Komparatoren resultieren. Die Eingänge werden gewechselt und der Erfassungssinn des Komparators wird invertiert, zwischen aufeinanderfolgenden Rahmen. Zum Beispiel kann bei einem ungeraden Rahmen der Eingangsversatz zu dem analogen Abtastwert addiert werden, so dass das Pixel heller erscheint als seine Nennhelligkeit. Bei dem nachfolgenden geraden Rahmen wird der Eingangsversatz zu dem Rampensignal addiert, so dass das Pixel dunkler erscheint als seine Nennhelligkeit. Die hellere Erscheinung und die dunklere Erscheinung gleichen sich im Durchschnitt zwischen den zwei Rahmen aus, so dass das Pixel bei seiner Nennhelligkeit erscheint.
Wenn die Eingangsversatzspannung des Komparators 255 klein ist oder die Eingangsversatzspannungen der Komparatoren aller analogen Treiberschaltungen des Pixelarrays 112 ähnlich sind, kann die analoge Treiberschaltung vereinfacht werden. Dies kann durch Beseitigen der Rampensignalselektortransistoren 257O und 257E, Verbinden des Rampensignals z.B. mit dem Eingang A des Komparators und Verbinden der Drains der Abtastwertausgangstransistoren 256O und 256E mit dem Eingang B des Komparators ausgeführt werden. In diesem Fall sollte der Signalverlauf des Komparatorsinnsteuersignals so geändert werden, dass der Erfassungssinn des Komparators in den Beleuchtungsperioden normal und in den Ausgleichsperioden invertiert ist.
Der Ausgang des Komparators 255 ist mit der Pixelelektrode 118 durch den Leiter 120 verbunden.
Die Treibersignalgeneratoren, gezeigt in 8 oder 15B, können für den Treibersignalgenerator 228 eingesetzt werden, der in 10B gezeigt ist.
Die Operation der analogen Treiberschaltung 214 des exemplarischen Pixels 212 wird nun Bezug nehmend auf 10A, 10B und 11A–11O beschrieben. Das exemplarische Pixel 212 befindet sich in der zweiten Spalte der zweiten Zeile des Pixelarrays 202. 11A–11O zeigen die Signalverläufe in verschiedenen Teilen der Schaltung in dem Verlauf des Ladens analoger Abtastwerte von drei aufeinanderfolgenden Rahmen 1, 2 und 3 des Videosignals in die Abtastwertauswahlabschnitte 226O und 226E der Schaltung, und das Erzeugen der Treibersignale ansprechend auf analoge Abtastwerte des vorangehenden Rahmens 0 und Rahmen 1 und 2. 11A zeigt die Operationen, die sequentiell durch den Ungerader-Rahmen-Abtastwert- und Speicher-Abschnitt 2260 und den Treibersignalgenerator 228 der analogen Treiberschaltung an analogen Abtastwerten der ungeradzahligen Rahmen des Videosignals ausgeführt werden. 11B zeigt die Operationen, die sequentiell durch den Gerader-Rahmen-Abtastwertauswahlspeicherabschnitt 226E und den Treibersignalgenerator 228 an analogen Abtastwerten der geraden Rahmen ausgeführt werden. Rahmen 1 und 3 sind ungerade Rahmen und Rahmen 0 und 2 sind gerade Rahmen.
Wie in 11A gezeigt ist, während der Abtastwertladeperiode von Rahmen 1, in der Rahmen 1 an dem Videoeingang 106 empfangen wird (10A), wird ein analoger Abtastwert des Rahmens 1 in den Ungerader-Rahmen-Abtastwertauswahlabschnitt 226O geladen. Die Anzeigeperiode von Rahmen 0, gezeigt in 11B, ist gleichzeitig ablaufend mit der Abtastwertladeperiode von Rahmen 1. Während der Beleuchtungsperiode der Anzeigeperiode von Rahmen 0 erzeugt der Treibersignalgenerator 228 der Schaltung ein Treibersignal ansprechend auf einen analogen Abtastwert des vorangehenden Rahmens, Rahmen 0, und der Licht-Raum-Modulator 100 wird mit dem Licht beleuchtet, das durch die LEDs 69–71 erzeugt wird. Das Treibersignal der LEDs ist schematisch in 11C gezeigt. In der Ausgleichsperiode der Rahmen-0-Anzeigeperiode, gezeigt in 11B, erzeugt der Treibersignalgenerator ein Treibersignal, das den DC-Ausgleich des Pixels wieder herstellt, und der Licht-Raum-Modulator wird nicht beleuchtet.
Während der Rahmen-2-Abtastwertladeperiode, gezeigt in 11B, in der Rahmen 2 an dem Videoeingang 106 empfangen wird (10A), wird ein analoger Abtastwert von Rahmen 2 in den Gerader-Rahmen-Abtastwertauswahlabschnitt 226E geladen. Die Rahmen-1-Anzeigeperiode, gezeigt in 11A, ist gleichzeitig ablaufend mit der Rahmen-2-Abtastwertladeperiode. Während der Beleuchtungsperiode der Rahmen-1-Anzeigeperiode erzeugt der Treibersignalgenerator 228 ein Treibersignal ansprechend auf den analogen Abtastwert von Rahmen 1, der in dem Ungerader-Abtastwert-Auswahlabschnitt 226O gespeichert ist, und der Licht-Raum-Modulator 100 wird mit Licht beleuchtet, das durch die LEDs 69–71 erzeugt wird. In der Ausgleichsperiode der Rahmen-1-Anzeigeperiode, gezeigt in 11A, erzeugt der Treibersignalgenerator ein Treibersignal, das den DC-Ausgleich des Pixels wieder herstellt, und der Licht-Raum-Modulator wird nicht beleuchtet.
Abschließend, während der Rahmen-3-Abtastwertladeperiode, die in 11A gezeigt ist, in der Rahmen 3 an dem Videoeingang 106 empfangen wird (10A), wird ein analoger Abtastwert von Rahmen 3 in den Ungerader-Rahmen- Abtastwertauswahlabschnitt 226O geladen. Die Rahmen-2-Anzeigeperiode, die in 11B gezeigt ist, ist gleichzeitig ablaufend mit der Rahmen-3-Abtastwertladeperiode. Während der Beleuchtungsperiode der Rahmen-2-Anzeigeperiode erzeugt der Treibersignalgenerator 228 ein Treibersignal ansprechend auf den analogen Abtastwert von Rahmen 2, der in dem Gerader-Abtastwert-Auswahlabschnitt 226E gespeichert ist, und der Licht-Raum-Modulator wird mit Licht beleuchtet, das durch die LEDs 69–71 erzeugt wird. In der Ausgleichsperiode der Rahmen-2-Anzeigeperiode erzeugt der Treibersignalgenerator ein Treibersignal, das den DC-Ausgleich des Pixels wieder herstellt, wie in 11A gezeigt ist, und der Licht-Raum-Modulator wird nicht beleuchtet.
11D und 11E zeigen die Zustände des Steuersignals ODD bzw. des Steuersignals EVEN. Das Steuersignal ist in dem Zustand 1 während der Ungerader-Rahmen-Abtastwertladeperioden, d. h., während der Perioden, in denen die ungeradzahligen Rahmen an dem Videoeingang 106 empfangen werden, und ist in dem Zustand 0 während der Gerader-Rahmen-Abtastwertladeperioden, d. h., der Perioden, während denen die geradzahligen Rahmen an dem Videoeingang empfangen werden. Die Steuersignale ODD und EVEN sind leicht asymmetrisch, um zu verhindern, dass die Transistoren, die durch diese Steuersignale gesteuert werden, gleichzeitig EIN sind, und eine daraus folgende Ladungsgemeinschaftsverwendung zwischen den Kondensatoren 254O und 254E zu verhindern.
In der Abtastwertladeperiode jedes Rahmens des Videosignals wird ein analoger Abtastwert des Rahmens in die analoge Treiberschaltung 214 durch Prozesse geladen, die ähnlich zu jenen sind, die oben Bezug nehmend auf 6A–6R beschrieben sind. Die analogen Abtastwerte von den ungeraden Rahmen des Videosignals werden in den Ungerader-Rahmen-Abtastwertauswahlabschnitt 226O der analogen Treiberschaltung geladen, ansprechend auf das Ungerader-Rahmen-Zeilenauswahlsignal. 11F zeigt das Ungerader-Rahmen- Zeilenauswahlsignal, das über den Ungerader-Rahmen-Zeilenauswahlbus 133O₂ zu den analogen Treiberschaltungen der Pixel zugeführt wird, die in der zweiten Zeile des Pixelarrays 202 angeordnet sind. Das Ungerader-Rahmen-Zeilenauswahlsignal verursacht, dass die Ungerader-Rahmen-Abtastwertauswahlabschnitte der analogen Treiberschaltungen von nur den Pixeln, die in der zweiten Zeile angeordnet sind, die analogen Abtastwerte von den Spaltenbussen 131₁ –131₄ akzeptieren, und entspricht dem Zeilenauswahlsignal, das in 6B gezeigt ist. Wie jedoch in 11F ersichtlich ist, wird das Ungerader-Rahmen-Zeilenauswahlsignal nur während der Abtastwertladeperioden der ungeraden Rahmen des Videosignals aktiviert. 11G zeigt das Gerader-Rahmen-Zeilenauswahlsignal, das über den Gerader-Rahmen-Zeilenauswahlbus 133E₂ zu den analogen Treiberschaltungen der Pixel zugeführt wird, die in der zweiten Zeile des Pixelarrays 202 angeordnet sind. Der Signalverlauf des Gerader-Rahmen-Zeilenauswahlsignals ist derselbe wie der des Ungerader-Rahmen-Zeilenauswahlsignals, gezeigt in 11F, verzögert um eine Rahmenperiode.
Jedes der Zeilenauswahlsteuersignale ist in 11F und 11G derart gezeigt, dass es in seinem Zustand 1 für die Dauer einer Linie des Videosignals ist, und in seinem Zustand 0 ist, bis zu der entsprechenden Linie des nächsten ungeraden oder geraden Rahmens. Die Zeilenauswahlsteuersignale können jedoch zu einer späteren Zeit als dem Start ihrer entsprechenden Linien in ihre 1-Zustände schalten.
11H zeigt, wie die Spannung an dem Ungerader-Rahmen-Abtastwertspeicherkondensator 254O der analogen Treiberschaltung 214 sich während der Abtastwertladeperioden der Rahmen 1–3 ändert. Anfänglich entspricht die Spannung an dem Abtastwertspeicherkondensator dem analogen Abtastwert des um zwei vorangehenden Rahmens (Rahmen – 1, ein ungerader Rahmen) des Videosignals, wie bei 261 gezeigt ist. Dann wird das Ungerader-Rahmen-Zeilenauswahlsignal, das in 11F gezeigt ist, während der zweiten Linie von Rahmen 1 aktiviert. Das Signal verursacht, dass der Abtastwertauswahltransistor 252O den Abtastwertspeicherkondensator 254O mit dem Spaltenbus 131₂ verbindet. Nach einer Verzögerung, die einem Pixel entspricht, wird der analoge Abtastwert, der dem zweiten Pixel der zweiten Linie von Rahmen 1 entspricht, zu dem Abtastwertspeicherkondensator zugeführt. Dies verursacht, dass die Spannung an dem Kondensator ihren Pegel ändert, wie bei 263 in 11H angezeigt ist. Nach einer Verzögerung, die zwei weiteren Pixeln entspricht, wird das Ungerader-Rahmen-Zeilenauswahlsignal deaktiviert, was verursacht, dass der Abtastwertauswahltransistor den Abtastwertspeicherkondensator von dem Spaltenbus abtrennt. Der Abtastwertspeicherkondensator fährt fort, eine Spannung zu halten, die dem analogen Abtastwert von Rahmen 1 entspricht, bis das Ungerader-Rahmen-Zeilenauswahlsignal, das in 11H gezeigt ist, als Nächstes während Rahmen 3 aktiviert wird. Dann akzeptiert der Abtastwertspeicherkondensator einen analogen Abtastwert von Rahmen 3, wie bei 265 in 11H gezeigt ist.
Während der Gerader-Rahmen-Abtastwertladeperioden wird das Gerader-Rahmen-Zeilenauswahlsignal, das über den Gerader-Rahmen-Zeilenauswahlbus 133E₂ zu den analogen Treiberschaltungen der Pixel zugeführt wird, die in der zweiten Zeile des Pixelarrays 202 angeordnet sind, aktiviert, wie in 11G gezeigt ist. Das Gerader-Rahmen-Zeilenauswahlsignal verursacht, dass die Gerader-Rahmen-Abtastwertauswahlabschnitte der analogen Treiberschaltungen nur der Pixel, die in der zweiten Zeile des Pixelarrays angeordnet sind, analoge Abtastwerte von den Spaltenbussen 131₁ –131₄ annehmen. 11I zeigt, wie die Spannung an dem Abtastwertspeicherkondensator 254E der analogen Treiberschaltung 214 sich während der Rahmen 1–3 ändert. Anfänglich entspricht die Spannung an dem Abtastwertspeicherkondensator dem analogen Abtastwert des vorangehenden Rahmens (Rahmen 0, ein gerader Rahmen) des Videosignals, wie bei 267 gezeigt ist. Dann wird das Gerader-Rahmen-Zeilenauswahlsignal während der zweiten Linie von Rahmen 2 aktiviert, wie in
11G gezeigt ist. Dieses Signal verursacht, dass der Abtastwertauswahltransistor 252E den Abtastwertspeicherkondensator 254E mit dem Spaltenbus 131₂ verbindet. Nach einer Verzögerung, die einem Pixel entspricht, wird der analoge Abtastwert, der dem zweiten Pixel der zweiten Linie von Rahmen 2 entspricht, zu dem Abtastwertspeicherkondensator zugeführt. Dies verursacht, dass die Spannung an dem Kondensator sich zu einer solchen ändert, die dem analogen Abtastwert entspricht, wie bei 269 in 11I angezeigt ist. Nach einer Verzögerung, die zwei oder mehr Pixeln entspricht, wird das Gerader-Rahmen-Zeilenauswahlsignal deaktiviert, was verursacht, dass der Abtastwertauswahltransistor 252E den Abtastwertspeicherkondensator von dem Spaltenbus abtrennt. Der Abtastwertspeicherkondensator hält weiter die Spannung, die dem analogen Abtastwert entspricht, durch den Rest der Abtastwertladeperioden von Rahmen 2 und 3, bis das Gerader-Rahmen-Zeilenauswahlsignal als Nächstes in dem nächsten geraden Rahmen 4 aktiviert wird (nicht gezeigt).
11J–11O zeigen, wie bei jeder Rahmenperiode der Treibersignalgenerator 228 das Treibersignal erzeugt, ansprechend auf den analogen Abtastwert des vorangehenden Rahmens, der in einen der Abtastwertauswahlabschnitte 226O und 226E während der Abtastwertladeperiode des vorangehenden Rahmens geladen wird. 11J zeigt den Signalverlauf des Rampensignals RAMP. Bei dem gezeigten Beispiel hat das Rampensignal einen Sägezahn-Signalverlauf und hat eine Periode gleich einer Hälfte der Rahmenperiode. Ein Rampensignal mit einer linearen Spannung-Zeit-Charakteristik ist gezeigt, um die Zeichnungen zu vereinfachen, aber eine nicht-lineare Charakteristik ist bevorzugt. Eine nichtlineare Charakteristik ermöglicht, dass eine Gamma-Korrektur ausgeführt wird, wie oben erörtert wurde. Das Rampensignal ist in 11J derart gezeigt, dass es in einem niedrigen Zustand beginnt und hin zu einem hohen Zustand zunimmt. Dies ist jedoch nicht wesentlich. Das Rampensignal kann in einem hohen Zustand beginnen und hin zu einem niedrigen Zustand abnehmen. Ferner kann das Rampensignal in dem niedrigen Zustand beginnen und hin zu dem hohen Zustand während der Beleuchtungsperiode zunehmen und kann sich dann hin zu dem niedrigen Zustand in der nachfolgenden Ausgleichsperiode verringern, oder umgekehrt.
11K bzw. 11L zeigen die Spannung an den Eingängen A und B des Komparators 255. Zusätzlich dazu zeigen unterbrochene Linien die Signalverläufe der Abschnitte des Rampensignals, das zu dem anderen Eingang des Komparators zugeführt wird. Am Beginn der Rahmen-0-Beleuchtungsperiode, gezeigt in 11B, ändert sich das Steuersignal ODD, gezeigt in 11D, zu seinem Zustand 1. Dies schaltet den Abtastwertausgangstransistor 256E und den Rampensignalselektortransistor 257E EIN. Zur selben Zeit ändert sich das Steuersignal EVEN zu seinem Zustand 0, wie in 11E gezeigt ist, und schaltet den Abtastwertausgangstransistor 256O und den Rampensignalselektortransistor 257O AUS.
Folglich wird der analoge Abtastwert des vorangehenden Rahmens 0, der in dem Abtastwertspeicherkondensator 254E des Gerader-Abtastwert-Auswahlabschnitts gespeichert ist, mit dem Eingang A des Komparators 255 verbunden, wie in 11K gezeigt ist. Das Rampensignal RAMP ist mit dem Eingang B des Komparators verbunden, wie in 11L gezeigt ist. Der Signalverlauf des Rampensignals ist ebenfalls als eine gestrichelte Linie in 11K gezeigt.
Da der Pegel an dem Eingang A des Komparators anfänglich höher ist als der des Eingangs B, ist der Nenn-Ausgang des Komparators eine 1, wie bei 271 in 11M gezeigt ist. Das Komparatorsinnsteuersignal SENSE, das in 11N gezeigt ist, ist in seinem Zustand 1, so dass der Erfassungssinn des Komparators normal ist und das Treibersignal, das mit der Pixelelektrode 118 verbunden ist, in dem Zustand 1 ist, für die Dauer des ersten zeitlichen Abschnitts der Beleuchtungsperiode, wie bei 273 in 11O gezeigt ist.
Das Rampensignal RAMP erhöht sich, wenn die Rahmen-0-Beleuchtungsperiode fortschreitet. Wenn das Rampensignal die Spannung des Abtastwertspeicherkondensators 254E etwas überschreitet, ändert sich der Nenn-Ausgangszustand des Komparators 255 und somit der Zustand der Pixelelektrode 118 von einer 1 auf eine 0. Dies markiert das Ende des ersten zeitlichen Abschnitts der Beleuchtungsperiode. Die Elektrode bleibt in dem Zustand 0 für den zweiten zeitlichen Abschnitt, wie bei 275 in 11O gezeigt ist. Der zweite zeitliche Abschnitt bildet den Rest der Rahmen-0-Beleuchtungsperiode.
Am Anfang der Rahmen-0-Ausgleichsperiode, die in 11B gezeigt ist, kehrt der Pegel des Rampensignals RAMP, das in 11J gezeigt ist, zu 0 zurück, und der Nenn-Ausgang des Komparators 255, der in 11M gezeigt ist, ändert seinen Zustand. Da jedoch das Komparatorsinnsteuersignal SENSE auch seinen Zustand ändert, wie in 11N gezeigt ist, bleibt der tatsächliche Ausgang des Komparators unverändert. Folglich bleibt der Zustand der Pixelelektrode während des ersten zeitlichen Abschnitts der Ausgleichsperiode unverändert, wie bei 277 in 11O gezeigt ist.
Das Rampensignal RAMP erhöht sich wieder, wenn die Rahmen-0-Ausgleichsperiode fortschreitet. Wenn das Rampensignal die Spannung des Abtastwertspeicherkondensators 254E etwas überschreitet, ändert sich der Nenn-Ausgangszustand des Komparators 255 von 0 zu 1. Da das Komparatorsinnsteuersignal unverändert bleibt, ändert sich der Zustand der Pixelelektrode ebenfalls von 0 zu 1. Dies markiert das Ende des ersten zeitlichen Abschnitts der Ausgleichsperiode. Die Elektrode bleibt während des zweiten zeitlichen Abschnitts in diesem Zustand, wie bei 279 in 11O gezeigt ist, die den Rest der Ausgleichsperiode bildet. Der Licht-Raum-Modulator ist während der Ausgleichsperiode nicht beleuchtet. Die Zustände des Treibersignalverlaufs bei dem ersten und dem zweiten zeitlichen Abschnitt der Ausgleichsperiode sind entgegengesetzt zu jenen bei dem ersten bzw. zweiten zeitlichen Abschnitt der Beleuchtungsperiode, so dass der DC-Ausgleich des Pixels wieder hergestellt wird.
Am Anfang der Rahmen-1-Beleuchtungsperiode ändert sich das Steuersignal EVEN, das in 11E gezeigt ist, zu seinem Zustand 1. Dies schaltet den Abtastwertausgangstransistor 256O und den Rampensignalselektortransistor 257O des Ungerader-Rahmen-Abtastwertauswahlabschnitts 226O EIN. Gleichzeitig ändert sich das Steuersignal ODD zu seinem Zustand 0, wie in 11D gezeigt ist, was den Abtastwertausgangstransistor 256E und den Rampensignalselektortransistor 257E des Gerader-Rahmen-Abtastwertauswahlabschnitts 226E AUS-schaltet. Folglich wird der Abtastwertspeicherkondensator des Ungerader-Abtastwert-Auswahlabschnitts, in dem ein analoger Abtastwert von Rahmen 1 während der Rahmen-1-Abtastwertladeperiode gespeichert war, wie in 11K gezeigt ist, mit dem Eingang B des Komparators 255 verbunden, wie in 11L gezeigt ist. Das Rampensignal RAMP ist mit dem Eingang A des Komparators verbunden, wie in 11K gezeigt ist. Der Signalverlauf des Rampensignals ist ebenfalls als eine gestrichelte Linie in 11L gezeigt.
Da der Pegel an dem Eingang B des Komparators 255 anfänglich höher ist als der an dem Eingang A, ist der Nenn-Ausgang des Komparators 0, wie bei 281 in 11M gezeigt ist. Das Komparatorsinnsteuersignal SENSE, gezeigt in 11N, ist in seinem Zustand 0, so dass der Erfassungssinn des Komparators invertiert ist, und die Pixelelektrode während des ersten zeitlichen Abschnitts der Rahmen-1-Beleuchtungsperiode in dem Zustand 1 bleibt, wie bei 283 in 11O gezeigt ist.
Das Rampensignal erhöht sich, wenn die Rahmen-1-Beleuchtungsperiode fortschreitet. Wenn das Rampensignal die Spannung, die in dem Abtastwertspeicherkondensator 254E gespeichert ist, etwas überschreitet, ändert sich der Nenn-Ausgang des Komparators von 0 zu 1 und der Zustand der Pixelelektrode ändert sich von 1 zu 0, wie bei 285 in 11O gezeigt ist. Die Elektrode bleibt für den zweiten zeitlichen Abschnitt in diesem Zustand, der den Rest der Rahmen-1-Beleuchtungsperiode bildet, während der der Licht-Raum-Modulator beleuchtet ist (siehe 11C).
Am Anfang der Rahmen-1-Ausgleichsperiode kehrt der Pegel des Rampensignals RAMP zu 0 zurück, und der Nenn-Ausgang des Komparators 255, der in 11M gezeigt ist, ändert sich von 1 zu 0. Das Komparatorsinnsteuersignal SENSE ändert sich ebenfalls von 0 zu 1, so dass der Zustand der Pixelelektrode unverändert bleibt (und entgegengesetzt zu dem während des ersten zeitlichen Abschnitts der Rahmen-1-Beleuchtungsperiode), während des ersten zeitlichen Abschnitts der Ausgleichsperiode, wie bei 287 in 11O gezeigt ist.
Das. Rampensignal erhöht sich, wenn die Rahmen-1-Ausgleichsperiode fortschreitet. Wenn das Rampensignal die Spannung etwas übersteigt, die in dem Abtastwertspeicherkondensator 254O gespeichert ist, ändert sich der Nenn-Ausgang des Komparators 255, gezeigt in 11M, von 0 zu 1. Da das Komparatorsinnsteuersignal unerändert bleibt, ändert sich der Zustand der Pixelelektrode ebenfalls von 0 zu 1, wie bei 289 in 11O gezeigt ist. Die Pixelelektrode bleibt in diesem Zustand für den zweiten zeitlichen Abschnitt, der den Rest der Rahmen-1-Ausgleichsperiode bildet. Der Licht-Raum-Modulator wird während der Rahmen-1-Ausgleichsperiode nicht beleuchtet. Die Zustände des Antriebsignalverlaufs in dem ersten und zweiten zeitlichen Abschnitt der Ausgleichsperiode sind entgegengesetzt zu jenen in dem ersten bzw. zweiten zeitlichen Abschnitt der Beleuchtungsperiode, so dass der DC-Ausgleich des Pixels wieder hergestellt wird.
Die Operation der analogen Treiberschaltung 214 während der Beleuchtungs- und Ausgleichs-Periode von Rahmen 2 ist dieselbe wie während der Beleuchtungs- und Ausgleichs- Periode von Rahmen 0, und wird daher nicht beschrieben. Während der Rahmen-2-Beleuchtungsperiode legt die analoge Treiberschaltung ein Treibersignal an die Pixelelektrode an, ansprechend auf den analogen Abtastwert von Rahmen 2. Dieser analoge Abtastwert wurde in dem Abtastwertspeicherkondensator 254E während der Abtastwertladeperiode von Rahmen 2 gespeichert.
Es ist aus 11K und 11L ersichtlich, dass der erste zeitliche Abschnitt der Beleuchtungsperiode, während dem das Treibersignal, das an die Elektrode 212 angelegt ist, in dem Zustand 1 ist, von dem Pegel des analogen Abtastwerts abhängt, der in dem entsprechenden einen der Abtastwertspeicherkondensatoren während des vorangehenden Rahmens gespeichert ist. Der analoge Abtastwert von Rahmen 1 hat einen relativ niedrigen Pegel, wohingegen der analoge Abtastwert von Rahmen 2 einen relativ hohen Pegel hat. Der Bruchteil der Beleuchtungsperiode, der durch die ersten zeitlichen Abschnitte während der Rahmen-1-Beleuchtungsperiode bzw. der Rahmen-2-Beleuchtungsperiode gebildet wird, ansprechend auf diese analogen Abtastwerte, hängt von den Pegeln der analogen Abtastwerte ab.
12 zeigt ein Beispiel einer Schaltung, die als der Geschalteter-Sinn-Komparator 255 in der analogen Treiberschaltung 214 verwendet werden kann, die in 10B gezeigt ist.
Der Komparator 255 besteht aus dem herkömmlichen Komparator 311, dessen Ausgang zu einem Eingang des Exklusiv-OR-Gates (XOR-Gate) 313 zugeführt wird. Das Steuersignal SENSE wird von dem Taktgenerator 142 zu den analogen Treiberschaltungen aller Pixel über den Bus 260 verteilt. Wenn das Steuersignal SENSE in seinem Zustand 1 ist, ist der Erfassungssinn des Komparators 255 derselbe wie der des herkömmlichen Komparators 311. Wenn das Steuersignal SENSE in dem Zustand 0 ist, ist der Erfassungssinn des Komparators 255 das Inverse von dem des herkömmlichen Komparators 311.
Bei den Ausführungsbeispielen des oben beschriebenen Licht-Raum-Modulators werden die analogen Abtastwerte durch die Spaltenbusse 131₁ –131₄ zu den Pixeln verteilt. Bei einem praktischen Ausführungsbeispiel sind die Spaltenbusse lang und haben eine wesentliche Kapazität und verzögern daher die analogen Abtastwerte, die entlang derselben übertragen werden. Ferner zeigt ein Vergleichen der 6D und 6J–6M, dass das Steuersignal auf jedem der Zeilenauswahlbusse 133₁ und 133₄ fast zur selben Zeit deaktiviert wird, zu der der letzte analoge Abtastwert von jeder Linie des Videosignals auf den Spaltenbus 131₄ platziert wird. Dies, zusammen mit der Übertragungsverzögerung der Spaltenbusse, verursacht, dass weniger als der volle analoge Abtastwert in die analogen Treiberschaltungen der Pixel auf der rechten Seite des Pixelarrays geladen wird. Das Problem ist besonders gravierend bei den Pixeln, die entfernt von der Abtastschaltung 132 sind, d. h. den Pixeln oben rechts in dem Pixelarray bei dem Beispiel, das in 4A und 10A gezeigt ist. Das Problem kann unter Verwendung des Ausführungsbeispiels 304 der Abtastwert-Herleit- und -Verteil-Schaltung überwunden werden, wie in 13 gezeigt ist. Das Ausführungsbeispiel, das in 13 gezeigt ist, ist eine Variation des Beispiels der Abtastwert-Herleit- und -Verteil-Schaltung, die in 4A gezeigt ist, und verwendet die analoge Treiberschaltung, die in 4B gezeigt ist. Die Ausführungsbeispiele, die in 10A, 15A und 16 gezeigt sind, können auf ähnliche Weise modifiziert werden.
Bei der Abtast-Herleit- und -Verteil-Schaltung 304, die in 13 gezeigt ist, werden die Zeilenauswahlbusse in der Mitte des Pixelarrays unterbrochen, um zwei Sätze aus Zeilenauswahlbussen 133L₁ –133L₄ und 133R₁ –133R₄ zu bilden. Die linken Zeilenauswahlbusse 133L₁ –133L₄ sind mit den Zeilenauswahleingängen der analogen Treiberschaltungen der Pixel in der linken Hälfte des Pixelarrays (Spalte 1 und 2 bei dem gezeigten Beispiel) und mit dem Ausgang des linken Zeilenselektors 134L verbunden. Die rechten Zeilenauswahlbusse 133R₁ –133R₄ sind mit den Zeilenauswahleingängen der analogen Treiberschaltungen der Pixel in der rechten Hälfte des Pixelarrays (Spalten 3 und 4 bei dem gezeigten Beispiel) und mit dem Ausgang des rechten Zeilenselektors 134R verbunden. Der linke und rechte Zeilenselektor ist identisch zu dem Zeilenselektor 134, der oben Bezug nehmend auf 4A beschrieben wurde, und diese werden somit hierin nicht nochmals beschrieben. Das Taktsignal LINE (Linie), das oben Bezug nehmend auf 4A beschrieben wurde, wird zu dem Takteingang des linken Zeilenselektors 134L zugeführt und wird ferner über die Halb-Linien-Verzögerung 135 zu dem rechten Zeilenselektor 134R zugeführt.
Die Operation der Abtastwert-Herleit- und -Verteil-Schaltung, die in 13 gezeigt ist, wird nun Bezug nehmend auf 14A–14F beschrieben. 14A–14B zeigen jeweils die Steuersignal-Signalverläufe auf den Steuerleitungen 139₁ –139₄ , die mit den Steuereingängen der S/H-Schaltungen 138₁ –138₄ während der Bildperiode eines Rahmens des Videosignals verbunden sind. Ein analoger Abtastwert ist auf dem entsprechenden Spaltenbus 131₁ –131₄ an jeder abfallenden Flanke dieser Signalverläufe platziert.
Die Operation des linken Zeilenselektors 134L ist identisch zu der des Zeilenselektors 134, der oben Bezug nehmend auf 6J–6M beschrieben ist. Wie in 14E gezeigt ist, schaltet das Steuersignal an dem Zeilenauswahlbus 133L₁ in seinem Zustand 1 am Anfang der ersten Linie des Videosignals und bleibt in seinem Zustand 1 bis zu dem Ende der ersten Linie. Während der zweiten Hälfte der ersten Linie jedoch wird keine Abtastung durch die Abtast- und – Halteschaltungen 138₁ und 138₂ ausgeführt, deren Ausgänge über die Spaltenbusse 131₁ und 131₂ mit den analogen Treiberschaltungen verbunden sind, die mit dem Zeilenauswahlbus 133L₁ verbunden sind. Dementsprechend weisen die analogen Treiberschaltungen in der ersten Zeile des Pixelarrays, die mit dem Zeilenauswahlbus 133L₁ verbunden sind, eine Zeit auf, die ungefähr einer Hälfte der Linienperiode entspricht, um ihre entsprechenden analogen Abtastwerte zu empfangen.
Die Operation des rechten Zeilenselektors 134R ist ähnlich zu der des Zeilenselektors 134, der oben Bezug nehmend auf 6J–6M beschrieben wurde, ist aber um eine Hälfte der Linienperiode verzögert. Wie in 14F gezeigt ist, ist das Steuersignal auf dem Zeilenauswahlbus 133R₁ in seinem Zustand 0 während der ersten Hälfte der ersten Linie des Videosignals und ändert sich in seinem Zustand 1 auf halbem Weg durch die erste Linienperiode. Die Zustandsänderung findet statt, bevor die Abtast- und -Halte-Schaltungen 138₃ und 138₄ jegliche analogen Abtastwerte der ersten Linie des Videosignals auf die Spaltenbusse 131₃ und 131₄ zuführen. Folglich sind die analogen Treiberschaltungen in der ersten Zeile des Pixelarrays, die mit dem Zeilenauswahlbus 133R₁ verbunden sind, in der Lage, die analogen Abtastwerte der ersten Linie des Videosignals zu empfangen, wenn diese analogen Abtastwerte auf die entsprechenden Spaltenbusse gesetzt sind.
Der Zeilenauswahlbus 133R₁ bleibt in seinem Zustand 1 für den Rest der ersten Linie des Videosignals und für die erste Hilfte der zweiten Linie des Videosignals, wie in 14F gezeigt ist. Während der ersten Hälfte der zweiten Linie wird kein Abtasten durch die Abtast- und -Halte-Schaltungen 138₃ und 138₄ ausgeführt, deren Ausgänge über die Spaltenbusse 131₃ und 131₄ mit den analogen Treiberschaltungen verbunden sind, die mit dem Zeilenauswahlbus 133R₁ verbunden sind. Dementsprechend weisen die analogen Treiberschaltungen in der ersten Zeile des Pixelarrays, die mit dem Zeilenauswahlbus 133R₁ verbunden sind, eine Zeit auf, die ungefähr einer Hälfte der Linienperiode entspricht, um ihre entsprechenden analogen Abtastwerte zu empfangen.
Die Zeilenselektoren 134L und 134R arbeiten auf eine ähnliche Weise zu denen, die während der verbleibenden Linien 2– 4 des Rahmens des Videosignals beschrieben sind.
In dem gezeigten Beispiel sind die Zeilenauswahlbusse symmetrisch unterbrochen. Dies ist jedoch nicht wesentlich:
Die Zeilenauswahlbusse können asymmetrisch unterbrochen sein, mit einer entsprechenden Änderung an der Verzögerung des Verzögerungsmoduls 135. Zum Beispiel kann die Schaltung so konfiguriert sein, dass der rechte Zeilenselektor 134R nur die analogen Treiberschaltungen steuert, die in der Nähe des Endes jeder Linie angeordnet sind, die nicht ausreichend Zeit hätten, um ihre analogen Abtastwerte zu empfangen, wenn sie durch den linken Zeilenselektor 134L gesteuert werden würden.
Bei den Beispielen, die in 14E und 14F gezeigt sind, ist der Ausgang jedes Zeilenselektors für eine Linienperiode in seinem Zustand 1. Dies ist jedoch nicht wesentlich. Die Steuersignale auf den Zeilenauswahlbussen 133L₁ und 133R₁ sind in 14E und 14F derart gezeigt, dass sie in ihren Zustand 1 am Anfang bzw. am Mittelpunkt von Linie 1 schalten. Die Zeilenauswahlsteuersignale können jedoch zu einer späteren Zeit als dem Anfang bzw. Mittelpunkt von Linie 1 in ihre Zustände 1 schalten. Ferner sind diese Steuersignale derart gezeigt, dass sie in ihren Zustand 0 am Ende von Linie 2 und bzw. dem Mittelpunkt von Linie 2 zurückkehren. So lange jedoch diese Steuersignale länger als die längste Einstellzeit der analogen Treiberschaltungen in ihrem Zustand 1 bleiben, die mit denselben verbunden sind, können sie zu irgendeiner Zeit vor dem Ende von Linie 1 bzw. dem Mittelpunkt von Linie 2 in ihre Zustände 0 zurückkehren. Die Einstellzeit einer analogen Treiberschaltung ist die Zeit, die für einen analogen Abtastwert erforderlich ist, um vollständig zu der analogen Treiberschaltung von der Abtast- und -Halte-Schaltung überzugehen, mit der die analoge Treiberschaltung verbunden ist.
Ein Beispiel einer Farbanzeigevorrichtung basierend auf dem Beispiel, das in 4A und 4B gezeigt ist, ist in 15A und 15B gezeigt, in denen Elemente, die jenen in 4A und 4B entsprechen, durch die selben Bezugszeichen angezeigt sind. Bei dem Ausführungsbeispiel, das in 15A und 15B gezeigt ist, umfasst der Abtastwertauswahlabschnitt 326 der exemplarischen analogen Treibverschaltung 314 drei Abtastwertspeicherkondensatoren 154R, 154G und 154B, einen für jede Farbkomponente des Farbvideosignals. Die parallele Abtastwert-Herleit- und -Verteil-Schaltung 404 umfasst drei Abtastschaltungen 132R, 132G und 132B, eine für jede Farbkomponente des Farbvideosignals. Die Abtastschaltungen nehmen jeweils analoge Abtastwerte aus einer Farbkomponente des Farbvideosignals und verteilen die analogen Abtastwerte zu den entsprechenden Abtastwertspeicherkondensatoren durch einen von drei farbkomponentenspezifischen Spaltenbussen für jede Spalte in dem Pixelarray 102. Die spaltenfarbenkomponentenspezifischen Spaltenbusse für die erste Spalte des Pixelarrays sind z.B. 131R₁ , 131G₁ und 131B₁ .
Bei dem Treibersignalgenerator 328 der analogen Treiberschaltung 314, die in 15B gezeigt ist, arbeiten die Abtastwertausgangstransistoren 156R, 156G und 156B ansprechend auf die sequentiell gelieferten Auswahlsteuersignale RSEL, GSEL bzw. BSEL, um den analogen Abtastwert, der in den Abtastwertspeicherkondensatoren 154R, 154G und 154B gespeichert ist, sequentiell mit dem Rampenkondensator 160 und dem Inverter 166 zu verbinden. Für jeden Rahmen des Farbvideosignals erzeugt der Treibersignalgenerator drei Treibersignale, eines ansprechend auf jeden der drei analogen Abtastwerte.
Während der Beleuchtungsperiode von jedem der Treibersignale beleuchtet eine der LEDs 69–71 den Licht-Raum-Modulator mit Licht einer unterschiedlichen Farbe, die der Farbkomponente entspricht, aus der der analoge Abtastwert hergeleitet wurde. Während der Ausgleichsperiode von jedem der Treibersignale wird der DC-Ausgleich des Pixels wieder hergestellt. Bei diesem Ausführungsbeispiel hat die Anzeigeperiode für jede Farbe eine Dauer von einem Drittel der Bildperiode eines Rahmens des Farbvideosignals.
Der Treibersignalgenerator 328, der in 15B gezeigt ist, kann die Versatzkorrekturschaltungsanordnung einlagern, die in 8 gezeigt ist.
Das bevorzugte Ausführungsbeispiel einer Farbanzeigevorrichtung verwendet die parallele Abtastwert-Herleit- und – Verteil-Schaltung 404, die in 15A gezeigt ist, aber mit der analogen Treiberschaltung 414, die in 15C gezeigt ist. Der Abtastwertauswahlabschnitt 326 der analogen Treiberschaltung ist derselbe wie der der analogen Treiberschaltung 314, die in 15B gezeigt ist. Der Treibersignalgenerator 428 der analogen Treiberschaltung 414 lagert die Abtastwertausgangstransistoren 156R, 156G und 156B des Treibersignalgenerators 328 ein, der in 15B gezeigt ist, und die Eingangs-Umschalt-Schaltungsanordnung und den Geschalteter-Sinn-Komparator 355 des Treibersignalgenerators 228 der analogen Treiberschaltung 214, die in 10B gezeigt ist. Die Eingangs-Umschalt-Schaltungsanordnung, die aus den Transistoren 256O, 257O, 256E und 257E und den Steuersignalen ODD und EVEN besteht, ist zwischen dem Rampensignalbus 262 und dem gemeinsamen Knoten der Abtastwertausgangstransistoren 156R, 156G und 156B einerseits und den Eingängen A und B des Komparators 255 andererseits angeordnet. Die Abtastwertausgangstransistoren arbeiten ansprechend auf die sequentiell gelieferten Auswahlsteuersignale RSEL, GSEL bzw. BSEL, um den analogen Abtastwert, der in den Abtastwertspeicherkondensatoren 154R, 154G und 154B gespeichert ist, sequentiell mit den Eingang des Komparators über die Eingangs-Umschalt-Schaltungsanordnung zu verbinden.
Die Eingangs-Umschalt-Schaltungsanordnung arbeitet ansprechend auf die Steuersignale EVEN und ODD. Diese Steuersig nale ändern ihren Zustand in Gegenphase zwischen ungeradzahligen und geradzahligen Rahmen des Videosignals. Das Steuersignal SENSE ändert den Erfassungssinn des Komparators, um die Aktion der Eingangs-Umschalt-Schaltungsanordnung zu berücksichtigen und den Sinn des Komparators zwischen der Beleuchtungsperiode und der Ausgleichsperiode jeder Anzeigeperiode zu invertieren. Die Eingangs-Umschalt-Schaltungsanordnung verursacht, dass jeder Versatzfehler in dem Komparator in aufeinanderfolgenden Rahmen ausgemittelt wird, wie oben beschrieben wurde.
Ein Beispiel einer Serielles-Laden-Abtastwertherleitschaltung 504 zur Verwendung bei einer Farbanzeigevorrichtung basierend auf dem Ausführungsbeispiel, das in 10A und 10B gezeigt ist, ist in 16 gezeigt, in der Elemente, die dem Ausführungsbeispiel entsprechen, das in 10A gezeigt ist, durch die selben Bezugszeichen angezeigt sind. Bei dem Ausführungsbeispiel, das in 16 gezeigt ist, sind die analogen Treiberschaltungen der Pixel identisch zu der analogen Treiberschaltung 214, die in 10B gezeigt ist, und werden nicht weiter beschrieben. Bei der Abtastwert-Herleit- und -Verteil-Schaltung 504 wandelt der RGB-Sequenzierer 211 das Farbvideosignal in ein farbsequentielles Videosignal um, bei dem die drei Farbkomponenten jedes Rahmens des Farbvideosignals als Rahmen des farb-sequentiellen Videosignals verkettet sind. Abhängig von den Fähigkeiten des Graphikadapters, der das Farbvideosignal erzeugt, kann der RGB-Sequenzierer 211 einfach oder komplexer sein.
Wenn der Graphikadapter in der Lage ist, ein farbsequentielles Videosignal zu erzeugen, kann der RGB-Sequenzierer weggelassen werden. Wenn der Graphikadapter ein herkömmlicher Graphikadapter ist, der in der Lage zu einer Rahmenrate von mehr als ungefähr 100 Hz ist und z.B. vorzugsweise mehr als 180 Hz ist, kann der RGB-Sequenzierer ein Dreiwegeschalter sein. Der Schalter wählt sequentiell die rote, grüne und blaue Farbkomponente der aufeinander folgenden Rahmen des Farbvideosignals als die Rahmen des farb-sequentiellen Videosignals aus. Der Schalter wählt die rote Komponente eines ersten Rahmens, die grüne Komponente des zweiten Rahmens und die blaue Komponente des dritten Rahmens des Farbvideosignals als den ersten Rahmen, den zweiten Rahmen bzw. den dritten Rahmen des farbsequentiellen Videosignals. Die Sequenz wiederholt sich dann, d. h. der Schalter wählt die rote Komponente des vierten Rahmens des Farbvideosignals als den vierten Rahmen des farb-sequentiellen Videosignals aus.
Wenn der Graphikadapter nicht zu einer hohen Rahmenrate in der Lage ist, tastet der RGB-Sequenzierer 211 jede Farbkomponente jedes Rahmens des Farbvideosignals ab. Die Abtastwerte, die aus jeder Farbkomponente hergeleitet werden, werden temporär gespeichert und dann sequentiell in Farbkomponentenreihenfolge mit einer Taktgeschwindigkeit von drei Mal der Originalabtastrate ausgelesen. Alternativ kann eine Taktgeschwindigkeit gleich der Originalabtastrate verwendet werden, und zwei von je drei Abtastwerten, die nicht ausgelesen werden. Der resultierende, farbsequentielle Bitstrom wird dann einer Digital-Zu-Analog-Umwandlung unterzogen, um das farb-sequentielle Videosignal zu erzeugen.
Die Abtastschaltung 132 nimmt analoge Abtastwerte aus dem farb-sequentiellen Videosignal mit der Rate der Rate des Pixeltakts, erzeugt durch den Taktgenerator 242, und führt die analogen Abtastwerte zu den Spaltenbussen zu. In einer Zeit, die der Rahmenperiode des Farbvideosignals entspricht, empfängt jedes Pixel des Pixelarrays einen Abtastwert, hergeleitet aus jedem von drei aufeinanderfolgenden Rahmen des farb-sequentiellen Videosignals, entsprechend den drei Farbkomponenten des Rahmens des Farbvideosignals. Nachdem ein analoger Abtastwert von jedem Rahmen des farbsequentiellen Videosignals in einen der Abtastwertauswahlabschnitte der analogen Treiberschaltung jedes Pixels geladen wurde, das das Pixelarray 202 bildet, erzeugt der Signalverlaufgenerator der analogen Treiberschaltung ein Treibersignal ansprechend auf den analogen Abtastwert. Während der Beleuchtungsperiode der Anzeigeperiode des Treibersignals beleuchtet eine der LEDs 69–71 den Licht-Raum-Modulator mit Licht einer Farbe, die der Farbkomponente entspricht, aus der der analoge Abtastwert hergeleitet wurde. In der Ausgleichsperiode der Anzeigeperiode stellt das Treibersignal den DC-Ausgleich des Pixels wieder her. Bei diesem Ausführungsbeispiel hat die Anzeigeperiode eine Dauer gleich der Rahmenperiode des farb-sequentiellen Videosignals.
Obwohl die obigen Ausführungsbeispiele mit verschiedenen exemplarischen Logikzuständen, Signalzuständen, Transistortypen und Zeilen und Spalten beschrieben wurden, können die Ausführungsbeispiele entgegengesetzte Logikzustände, Signalzustände, Transistortypen und Zeilen und Spalten aufweisen.

Claims

Eine Anzeigevorrichtungstreiberschaltung zum Treiben einer Anzeigevorrichtung mit Pixeln, die in einem zweidimensionalen Array aus Zeilen und Spalten angeordnet sind, wobei die Anzeigevorrichtungstreiberschaltung ansprechend auf ein Informationssignal wirksam ist, das aufeinander folgende ungeradzahlige Rahmen verschachtelt mit geradzahligen Rahmen aufweist, wobei die Schaltung folgende Merkmale aufweist: eine analoge Abtastschaltung (122) zum herleiten analoger Abtastwerte aus dem Informationssignal; analoge Treiberschaltungen (114), die in einem zweidimensionalen Array (102) aus Zeilen und Spalten angeordnet sind, wobei die analogen Treiberschaltungen den Pixeln entsprechen, wobei jede der analogen Treiberschaltungen einen ungeraden Abschnitt (226o) zum Verarbeiten der analogen Abtastwerte, die aus dem ungeradzahligen Rahmen hergeleitet sind, und einen geraden Abschnitt (226e) zum Verarbeiten der analogen Abtastwerte, die aus den geradzahligen Rahmen hergeleitet sind, umfasst; Spaltenbusse (131₂ ), die mit den analogen Treiberschaltungen in entsprechenden Spalten des Arrays verbunden sind, um die analogen Abtastwerte von der analogen Abtastschaltung zu empfangen und die analogen Abtastwerte spaltenweise zu den analogen Treiberschaltungen zu verteilen; ungerade Eingangsgates (252o), die zwischen die ungeraden Abschnitte der analogen Treiberschaltungen und die Spaltenbusse (131₂ ) geschaltet sind; und gerade Eingangsgates (252e), die zwischen die geraden Abschnitte der analogen Treiberschaltungen und die Spaltenbusse (131₂ ) geschaltet sind, einen Zeilenselektor (134) mit einem Ausgang (133₁ , 133₂ ), der jeder Zeile des Arrays zugeordnet ist und arbeitet, um eine zeilenweise Auswahl der analogen Abtastwerte auf den Spaltenbussen auszuführen; und einen Gerade-/Ungerade-Selektor (235), der zwischen den Ausgängen des Zeilenselektors (134) und den analogen Treiberschaltungen positioniert ist und ungerade Ausgänge (133o₂ ) und gerade Ausgänge (133e₂ ) umfasst, wobei jeder der ungeraden Ausgänge und der geraden Ausgänge verbunden ist, um die ungeraden Eingangsgates (252o) bzw. die geraden Eingangsgates (252e) in einer der Zeilen zu steuern, um die ungeraden Eingangsgates zu öffnen, wenn die analogen Abtastwerte auf den Spaltenbussen aus ungeradzahligen Rahmen hergeleitet sind, und um die geraden Eingangsgates zu öffnen, wenn die analogen Abtastwerte auf den Spaltenbussen aus den geradzahligen Rahmen hergeleitet sind.
Die Anzeigevorrichtungstreiberschaltung gemäß Anspruch 1, bei der jeder der Ausgänge (133L₂ ) des Zeilenselektors verbunden ist, um einen ersten Abschnitt der Eingangsgates in einer der Zeilen des Arrays zu steuern; und bei der die Anzeigevorrichtungstreiberschaltung zusätzlich einen zusätzlichen Zeilenselektor (134) mit Ausgängen (133₂ ) aufweist, die jeder Zeile des Arrays zugeordnet sind, wobei jeder der Ausgänge verbunden ist, um die Eingangsgates eines zweiten Abschnitts der Eingangsgates in der einen der Zeilen des Arrays zu steuern, wobei der zusätzliche Zeilenselektor und der Zeilenselektor kollektiv die zeilenweise Auswahl der analogen Abtastwerte auf den Spaltenbussen ausführen.
Die Anzeigevorrichtungstreiberschaltung gemäß Anspruch 2, bei der der Zeilenselektor (134L) angepasst ist, um den ersten Abschnitt der Eingangsgates für eine Öffnungszeit zu öffnen, die sich über eine Einstellzeit der analogen Abtastwerte auf den Spaltenbussen hinaus erstreckt, die mit dem ersten Abschnitt der Eingangsgates verbunden sind; und bei der der zusätzliche Zeilenselektor (134R) angepasst ist, um den zweiten Abschnitt der Eingangsgates für eine Öffnungszeit zu öffnen, die sich über eine Einstellzeit der analogen Abtastwerte auf den Spaltenbussen hinaus erstreckt, die mit dem zweiten Abschnitt der Eingangsgates verbunden sind.
Die Anzeigevorrichtungstreiberschaltung gemäß Anspruch 2 oder 3, bei der der Zeilenselektor (134L) und der zusätzliche Zeilenselektor (134R) bei einer vorbestimmten Zeitgebungsdifferenz arbeiten.
Die Anzeigevorrichtungstreiberschaltung gemäß einem der Ansprüche 1 bis 4, bei der das Informationssignal ein Videosignal ist, zusammengesetzt aus Linien und Rahmen; und bei der eine zeitliche Position in jeder der Linien des Videosignals, aus dem die analoge Abtastschaltung die analogen Abtastwerte herleitet, die die Abtastwertverteilschaltung zu jedem einzelnen der Spaltenbusse verteilt, von der Position des einen der Spaltenbusse in dem Array abhängt.
Die Anzeigevorrichtungstreiberschaltung gemäß einem der Ansprüche 1 bis 5, bei der die analoge Abtastschaltung (122) folgendes umfasst: eine Abtastschaltung (132), die eine Zeile aus Abtast- und -Halte-Schaltungen (138₂ ) aufweist, wobei jede der Abtast- und -Halte-Schaltungen einem der Spaltenbusse (131₂ ) zugeordnet ist, wobei jede der Abtast- und – Halte-Schaltungen folgende Merkmale aufweist: einen Ausgang (0), der mit einem der Spaltenbusse verbunden ist, einen Eingang (S), der verbunden ist, um das Informationssignal zu empfangen, und einen Spaltensteuersignaleingang (C); und einen Spaltenselektor (140), der mit den Spaltensteuersignaleingängen der Abtast- und -Halte-Schaltungen verbunden ist, wobei der Spaltenselektor Spaltensteuersignale (139₂ ) für die Abtast- und -Halte-Schaltungen bei einer Signalrate erzeugt, die sich auf das Informationssignal bezieht, wobei das Spaltensteuersignal (139₂ ) für eine der Abtast- und -Halte-Schaltungen (138₂ ) in einem entgegengesetzten Zustand zu den Spaltensteuersignalen für die Verbleibenden der Abtast- und -Halte-Schaltungen (138₁ , 138₃ , 138₄ ) ist, wobei das Spaltensteuersignal in dem entgegengesetzten Zustand sich progressiv entlang der Zeile der Abtast- und -Halte-Schaltungen bei der Signalrate bewegt.
Die Anzeigevorrichtungstreiberschaltung gemäß Anspruch 6, bei der: das Informationssignal ein Videosignal mit einer Pixelrate und einer Linienrate ist; die Signalrate des Spaltensteuersignals, erzeugt durch den Spaltenselektor (140), gleich der Pixelrate des Videosignals ist; und der Zeilenselektor (134) die Eingangsgates in den Zeilen sequentiell bei einer Rate gleich der Linienrate des Videosignals öffnet.
Die Anzeigevorrichtungstreiberschaltung gemäß Anspruch 1, die zusätzlich einen Sequenzierer (211) aufweist, der ein Farbvideosignal empfängt, das Farbkomponenten (R, G, B) aufweist, und ein Farb-Sequentiell-Videosignal aus dem Farbvideosignal erzeugt, und der das Farb-Sequentiell-Videosignal als das Informationssignal liefert, wobei das Farb-Sequentiell-Videosignal die ungeradzahligen Rahmen verschachtelt mit den geradzahligen Rahmen umfasst, wobei jeder der Rahmen einem Rahmen von einer der Farbkomponenten des Farbvideosignals entspricht.
Die Anzeigevorrichtungstreiberschaltung gemäß Anspruch 8, bei der der Sequenzierer (211) jeden der Rahmen des Farb-Sequentiell-Videosignals mit einer Zeitdauer gleich einer Zeitdauer des Rahmens des Farbvideosignals erzeugt.
Die Anzeigevorrichtungstreiberschaltung gemäß Anspruch 8, bei der der Sequenzierer (211) jeden der Rahmen des Farb-Sequentiell-Videosignals mit einer Zeitdauer gleich 1/n einer Zeitdauer des Rahmens des Farbvideosignals erzeugt, wobei n die Anzahl von Farbkomponenten in dem Farbvideosignal ist.