DE69827851T2 - Elektronische Verdrahtungsstruktur - Google Patents

Elektronische Verdrahtungsstruktur Download PDF

Info

Publication number
DE69827851T2
DE69827851T2 DE69827851T DE69827851T DE69827851T2 DE 69827851 T2 DE69827851 T2 DE 69827851T2 DE 69827851 T DE69827851 T DE 69827851T DE 69827851 T DE69827851 T DE 69827851T DE 69827851 T2 DE69827851 T2 DE 69827851T2
Authority
DE
Germany
Prior art keywords
layer
aluminum
dielectric material
conductors
multilayer electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69827851T
Other languages
English (en)
Other versions
DE69827851D1 (de
Inventor
Dror Hurwitz
Eva Igner
Boris Yofis
Dror Katz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amitec Advanced Multilayer Interconnect Technologies Ltd
Original Assignee
Amitec Advanced Multilayer Interconnect Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from IL12051497A external-priority patent/IL120514A/xx
Application filed by Amitec Advanced Multilayer Interconnect Technologies Ltd filed Critical Amitec Advanced Multilayer Interconnect Technologies Ltd
Application granted granted Critical
Publication of DE69827851D1 publication Critical patent/DE69827851D1/de
Publication of DE69827851T2 publication Critical patent/DE69827851T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1142Conversion of conductive material into insulating material or into dissolvable compound

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine mehrstufige elektronische Zwischenverbindungsstruktur, die Leiter in mehreren Schichten aufweist, welche durch geeignete dielektrische Isoliermaterialien getrennt sind und Durchgangsleitungen für die Verbindung zwischen Schichten aufweisen.
  • Mehrstufige elektronische Zwischenverbindungsstrukturen für eine Vielzahl von Anwendungen, insbesondere für den Aufbau von Chips mit integriertem Schaltkreis, sind unter Fachleuten gut bekannt. Normalerweise umfassen diese Zwischenverbindungsstrukturen mehrere Schichten von Leitern, die in einem vordefinierten Muster angeordnet und durch geeignete Isoliermaterialien voneinander getrennt sind, mit Durchgangsleitungen für die Verbindung zwischen Schichten. Diese Strukturen dienen der Herstellung von Ein- oder Mehrfachchipmodulsubstraten, mikroelektronischen Passivgeräten (Induktoren, Kondensatoren oder kombinierte Schaltungstechnik) und Strukturen zwischen den Ebenen für integrierte Schaltkreise. Viele elektronische Systeme in Einsatzfeldern wie Militär, Lufttechnik, Automobilindustrie, Telekommunikation, Computer und tragbare Elektronik verwenden Bauelemente mit derartigen Strukturen.
  • Eine wichtige Anwendung für diese Zwischenverbindungsstrukturen sind Multi-Chip-Module (MCM). Die am weitesten entwickelte Art der MCM-Technologie ist die so genannte MCM-D-Technologie, bei der die Zwischenverbindungen der Module durch eine dünne Metallbeschichtung auf aufgedampften Dielektrika gebildet werden, die Polymere oder anorganische Nichtleiter sein können. Durch die Verwendung von herkömmlichen Produktionstechniken können MCMs hergestellt werden, deren Leitungen und Zwischenräume eine Dicke von lediglich 10 μm aufweisen sowie Durchgangsleitungen mit einem Durchmesser von lediglich 20 μm. Diese MCM-D-Technologie ist einzigartig, da sie im Vergleich zu anderen Technologien eine wesentlich höhere Verbindungsdichte erreicht. Die Steigerung der Dichte bringt andere Vorteile mit sich im Hinblick auf die Signalgeschwindigkeit und das im Vergleich zu herkömmlichen Geräten sehr viel geringere Gesamtgewicht.
  • 1 zeigt den schematischen Querschnitt eines herkömmlichen MCM-D, der durch Referenznummer 10 gekennzeichnet ist. MCM 10 umfasst eine Basis 11 (normalerweise aus einem dielektrischen Material bestehend), eine erste Metallschicht 12 (die als Untergrund dient), eine zweite Metallschicht 14 (die den MCM mit Strom versorgt), und eine Schicht aus dielektrischem Material 16 (die die erste Metallschicht 12 von der zweiten Metallschicht 14 trennt). MCM 10 umfasst zwei Leiterschichten (20 und 24), die sowohl mit Metallschichten 12 und 14 als auch untereinander durch Durchgangsleitungen 22 verbunden sind. Dielektrisches Material 16 trennt die verschiedenen Metallelemente.
  • Es wird gezeigt, wie ein einfacher Chip 30 durch das Chiphaftmittel 28 an der oberen Oberfläche der mehrstufigen Zwischenverbindungsstruktur angebracht ist. Chip 30 wird an einen Leiter 24' durch eine Chip-Verbindung 32 gekoppelt. Wie leicht ersichtlich ist, ist in einem vollständigen MCM-D eine große Zahl von mit Durchgangsleitungen gekoppelten Leiterschichten vorhanden, und eine große Zahl an Chips 30 wird mit einem mehrstufigen Zwischenverbindungsteil des Moduls gekoppelt. Alternativ dazu können Chips in Bohrlöchern oder Öffnungen auf der Oberfläche der Verbindungsschichten befestigt werden, um die Dicke der gesamten Baugruppe zu reduzieren.
  • Eine Reihe von Techniken sind bekannt für die Produktion von Zwischenverbindungs-Durchgangsleitungen in MCM-D-Strukturen. In einem dieser Prozesse dient ein dielektrisches Material (üblicherweise ein mit Silikondioxid beschichtetes Keramikmaterial oder Silikon) als Basis. Leiter werden auf der unter dem dielektrischen Material befindlichen Basis ausgebildet. Ein Loch wird in das dielektrischen Material gebohrt, das dann bedampft und mit einem Metall wie beispielsweise Kupfer galvanisiert wird, um die untere Ebene des Leiters 42 mit einer ausgebildeten oberen Ebene 42 zu verbinden. Die auf diese Weise geformten Durchgangsleitungen 40 werden auch als ungefüllte Durchgangsleitungen bezeichnet, da das Metall nicht das gesamte Loch füllt, wie in 2a zu sehen ist. Wie 1 verdeutlicht, ist die obere, aus dielektrischem Material 18 bestehende und über den nicht gefüllten Durchgangsleitungen befindliche Oberfläche, uneben. Dies ist darauf zurückzuführen, dass das dielektrische Material im Bereich der Durchgangsleitungen 22 angesiedelt ist. In diesem Fall reduziert die unebene Oberfläche die Leitungsdichte auf der oberen Metallschicht 42, und die nicht gefüllte Durchgangsleitung beeinträchtigt die Kapazität der Durchgangsleitung, die durch den Chip erzeugte Wärme abzuleiten.
  • In einem anderen Verfahren wird eine dicke lichtbeständige Schicht auf die Oberseite der unteren Leiterebene 46 aufgetragen, wie in 2b zu sehen ist. Die lichtbeständige Schicht ist strukturiert, um Durchgangsleitungen zu definieren; außerdem wird Metall wie beispielsweise Kupfer 44 aufgetragen. Die lichtbeständige Schicht wird entfernt und dielektrisches Polymermaterial wird aufgetragen, um Leiter und Durchgangsleitungen zu bedecken. Im nächsten Schritt wird das Polymer entfernt, um die galvanisierte Durchgangsleitung und Leiter 46 freizulegen. Die auf diese Weise geformten Durchgangsleitungen 44 werden auch als gefüllte Durchgangsleitungen bezeichnet, wie in 2b erläutert. Gefüllte Durchgangsleitungen sind zwar den ungefüllten Durchgangsleitungen in thermischer und elektrischer Hinsicht überlegen, dafür aber ist das entsprechende Verfahren kompliziert und kostspielig. Bei diesem Galvanisierungsverfahren wird eine dicke Schicht eines teuren lichtbeständigen Materials oder ein kostspieliges lichtbeständigen dielektrisches Material verwendet, was normalerweise zu einer Veränderung der Metalldicke im gesamten Substrat führt. In diesem Fall könnte ein Rückätzverfahren zur Entfernung des Polymers und zur Freilegung der gefüllten Durchgangsleitungen nicht ausreichen, und möglicherweise sind weitere Schritte wie ein Verfahren mit harter oder weicher Trockenätzmaske oder ein chemisch-mechanisches Polierverfahren (CMP) erforderlich. Das erhöht die Anzahl der Verfahrensschritte, sowie die Ausrüstungskosten und erschwert zugleich die Bearbeitung großflächiger Schalttafeln.
  • Ein weiteres Verfahren wird im US-Patent 5.580.825 an Labunov, et al. beschrieben. In diesem Verfahren wird Aluminium für Leiter und Durchgangsleitungen verwendet und Aluminiumoxid als dielektrisches Material. Das Verfahren besteht aus den folgenden Schritten: (1) Definition von waagrechten Leiterbahnen durch die Ausbildung einer Sperrschicht auf der Haupt-Aluminiumschicht. Dabei führt die Abdeckmaske zur Abdeckung der mit den waagrechten Leiterbahnen übereinstimmenden Stellen; (2) Schutzeloxierprozess auf der Hauptaluminiumschicht; (3) Bildung eines schützenden Oxids auf der Oberfläche der ebenen Leiterpfade, (4) (nach Entfernen der Abdeckmaske) Bildung einer weiteren Aluminiumschicht über der Hauptaluminiumschicht; (5) Definition der Verbindungen zwischen Ebenen durch das Ausbilden einer Sperrschicht auf der oberen Aluminiumschicht, wobei die Abdeckmaske Bereiche bedeckt, die den Verbindungen zwischen den Ebenen entsprechen und auf der Haupt- und der oberen Aluminiumschicht einen porösen Eloxierprozess verursachen. Das schützende Oxid, das die waagerechten Leiterbahnen definiert, führt zu einem guten Abdecken der waagrechten Leiterbahnen während des porösen Eloxierens. Das poröse Aluminiumoxid sorgt für Isolierung zwischen den waagrechten Leiterbahnen, und die Kombination des Schutzoxids und des porösen Oxids gewährleistet gute Isolierung zwischen den waagrechten Leiterbahnen. Die durch dieses Verfahren ausgebildeten Durchgangsleitungen werden gefüllt, was zu einem hohen Planarisierungsgrad führt.
  • Man hat mittlerweile herausgefunden, dass andere dielektrische Materialien leistungsfähiger sind als Aluminiumoxid, und dass es möglich ist, in einem insgesamt umweltfreundlichen Verfahren kostengünstige planarisierte, gefüllte Aluminium-Durchgangsleitungen mit nahezu senkrechten Seitenwänden herzustellen. Dies ist möglich dank einer elektronischen Verbindungsstruktur, die relativ einfach und preiswert herzustellen ist, eine sehr hohe Verbindungsdichte aufweist und somit ermöglicht, die Durchgangsleitungen übereinander anzuordnen.
  • Die vorliegende Erfindung führt zu einer Struktur, die in Patentanspruch 1 definiert wird.
  • Die nachfolgende detaillierte Beschreibung dient dazu, die vorliegende Erfindung mit Hilfe der dazugehörigen Zeichnungen noch besser zu verstehen:
  • 1 ist die schematische Darstellung eines Multi-Chip-Moduls im Stand der Technik;
  • 2a und 2b sind schematische Darstellungen gefüllter und ungefüllter Durchgangsleitungen;
  • 3 ist der schematische Querschnitt einer mehrstufigen elektronischen Zwischenverbindung, die gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung gebaut und betriebsfähig ist.
  • 4a bis 4k erläutern Schritte eines Verfahrens, bei dem mehrstufige elektronische Zwischenverbindungen ausgebildet werden; dieses Verfahren ist nicht Teil der vorliegenden Erfindung;
  • 5 ist ein schematischer Querschnitt eines Multi-Chip-Moduls (MCM-D), das gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung gebaut und betriebsfähig ist;
  • 6a bis 6f erläutern die Verfahrensschritte bei der Vorbereitung einer Aluminiumbasis auf der Grundlage der vorliegenden Erfindung;
  • 7 ist ein schematischer Querschnitt einer mehrstufigen elektronischen Zwischenverbindungsstruktur, die gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung gebaut und betriebsfähig ist; und
  • 8a bis 8f erläutern die Verfahrensschritte bei der Vorbereitung einer gedruckten Leiterplattenbasis gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Die vorliegende Erfindung bezieht sich auf eine mehrstufige elektronische Zwischenverbindungsstruktur, die mehrere Leiterebenen aufweist, die getrennt sind durch geeignete dielektrische Isoliermaterialien mit gefüllten Aluminium-Durchgangsleitungen für die Verbindung von Schichten. Ein besonderes Merkmal der Erfindung ist es, dass die Verbindungsstruktur gefüllte Aluminium-Durchgangsleitungen aufweist. Die Außenoberfläche der Struktur sollte so eben wie möglich sein. Gemäß einer bevorzugten Ausgestaltung besteht das dielektrische Isoliermaterial aus Polymeren.
  • Die Strukturen der Erfindung verfügen über eine sehr hohe Verbindungsdichte sowie über betriebssichere, gefüllte Durchgangsleitungen, die durch ein Eloxierverfahren geformt werden und von einer Dauerisolierung mit niedrigem dielektrischem Wert umgeben sind. Dennoch haben die Strukturen ein geringes Gewicht, gute thermische Eigenschaften und niedrige Betriebskosten und erfüllen zudem die Leistungsanforderungen von hochwertigen elektronischen Systemen. Das bei der Herstellung des auf dieser Erfindung basierenden Gerätes angewandte Verfahren weist weniger Verfahrensschritte auf als herkömmliche Techniken (Leiter und Zwischenverbindungen werden in einem Schritt produziert), die Verfahrensschritte sind leichter zu kontrollieren, die Ausrüstungskosten und der erforderliche Platz sind geringer, und preisgünstiger Betrieb kann nicht nur durch die erhöhte Ausbeute und durch die Verwendung preiswerter Materialien erreicht werden, sondern außerdem durch die Möglichkeit, dank vollautomatischer Produktion Schalttafeln von relativ großen Ausmaßen zu verarbeiten.
  • Die Methode, die nicht Teil der beanspruchten Erfindung ist, besteht aus folgenden grundlegenden Schritten: Eine aus dielektrischem Material bestehende Oberfläche wird mit einer Adhäsionsschicht aus Metall beschichtet, die mindestens eine freiliegende Aluminiumoberfläche aufweist. Die Adhäsionsschicht aus Metall wird mit einer schützenden Metallschicht versehen. Die schützende Metallschicht wird mit einer ersten Aluminiumschicht versehen. Die schützende Metallschicht wird mit einer zweiten Aluminiumschicht versehen. Die zweite schützende Metallschicht wird mit einer lichtbeständigen Schicht versehen. Die lichtbeständige Schicht wird belichtet und entwickelt. Die freigelegte schützende Metallschicht und die lichtbeständige Schicht werden entfernt, und zurück bleibt eine schützende Metallschicht über der Aluminiumschicht. Jene Teile der Aluminiumschicht, die nicht von schützendem Metall bedeckt sind, werden durch poröses Eloxieren in poröses Aluminiumoxid umgewandelt, woraufhin das Aluminiumoxid entfernt wird. Die freigelegte schützende Metallschicht und die Adhäsionsschicht aus Metall werden entfernt, bis das strukturierte Aluminium freiliegt. Ein dielektrisches Material, das nicht aus Aluminiumoxid besteht, wird auf die dielektrische Oberfläche des Materials und das strukturierte Aluminium aufgetragen; daraufhin wird das Isoliermaterial entfernt, um Teile des strukturierten Aluminiums freizulegen. Wie leicht ersichtlich ist, sind Größe und Form des Aluminiums nur durch eine dünne, lichtbeständige Standard-Resolution und einfache Kontrolle des Eloxierverfahrens begrenzt. Außerdem erlaubt die sehr geringe Abweichung der Dicke zwischen den gefüllten Durchgangsleitungen, die Zwischenverbindungen als Elektroden zu verwenden, um feinere Steigerungskomponenten miteinander zu verbinden.
  • Wenn wir uns nun 3 widmen, sehen wir eine mehrstufige elektronische Zwischenverbindungsstruktur 50, die gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung gebaut und betriebsfähig ist und eine Basis 52 umfasst. Basis 52 kann aus jedem beliebigen herkömmlichen Material hergestellt werden wie beispielsweise Glas, Keramik, silikonbeschichtetes Silikondioxid. Gemäß einer bevorzugten, weiter unten detailliert beschriebenen Ausführungsform umfasst Basis 52 eine vorgefertigte Aluminium-Basis. Gemäß einer anderen bevorzugten Ausführungsform, die ebenfalls weiter unten detailliert beschrieben wird, umfasst Basis 52 eine gedruckte Leiterplattenbasis.
  • Mindestens zwei Schichten 54, 56 von Leitern, getrennt durch ein dielektrisches Material 58, das nicht aus Aluminiumoxid besteht, werden auf der Oberfläche von Basis 52 gebildet. Eine Adhäsionsschicht 60 aus Titan wird unter jeden Leiter 54, 56 aufgetragen. Die Adhäsionsschicht aus Metall dient dazu, die Adhäsion zwischen dem Aluminiumleiter und der darunter liegenden Isolierschicht zu verbessern, ohne die Leitfähigkeit der Durchgangsleitungen und der Leiter zu beeinträchtigen.
  • Eine Schutzschicht aus Metall 62, das während der anodischen Polarisation einen Schutzfilm aus Oxid mit einer hohen Oxidationsbeständigkeit bildet, wird zwischen der Titanschicht 60 und den Leitern 54 und 56 eingefügt. Die schützende Metallschicht 62 wird aus einer Gruppe von Metallen ausgewählt (Tantal, Niobium, Hafnium und Zirkonium), von denen Tantalum am besten geeignet ist. Diese schützende Oxidschicht durchdringt das Metall nicht in seiner gesamten Tiefe und sorgt somit für eine betriebssichere Zuführung von Anodenspannung zu allen Orten der auf die Oberseite gedampften Aluminiumschicht. Ein besonderes Merkmal der Erfindung ist außerdem, dass die schützende Metallschicht das darunter befindliche Aluminium vor dem Eloxieren schützt und außerdem für eine gute Leitfähigkeit zwischen Durchgangsleitungen und Leiter sorgt.
  • Gefüllte Aluminium-Durchgangsleitungen 64 verbinden Basismaterial 52 und eine aus Leitern bestehende Schicht 54, während gefüllte Aluminium-Durchgangsleitungen 66 die aus Leitern bestehenden Schichten 54, 56, und 62 miteinander verbinden. Ein besonderes Merkmal der Erfindung ist die Tatsache, dass die gefüllten Durchgangsleitungen mit Aluminium ausgebildet sind und dass ihre Seitenwände praktisch rechtwinklig zu den Leitern 54, 56, und 62 stehen. Ein weiteres Merkmal ist die Tatsache, dass Größe und Form der Durchgangsleitungen nur durch die Auflösung von dünnem Standard-Fotolack und einfache Kontrolle des Eloxierverfahrens begrenzt werden. Wie oben ausgeführt befindet sich oberhalb jeder Durchgangsleitung 66 und 68 eine schützende Metallschicht 68 zwischen der Durchgangsleitung und einem damit verbundenen Leiter 54, 56 oder 62. Wie in 3 zu sehen ist, weist die mehrstufige elektronische Zwischenverbindungsstruktur 50 auf der Oberseite eine nahezu ebene Oberfläche auf.
  • Mit Bezug auf 4a bis 4k wird ein Verfahren zur Vorbereitung einer mehrstufigen Zwischenverbindungsstruktur anhand eines erläuternden Beispiels der Erfindung beschrieben. Dieses Verfahren ist nicht Teil der beanspruchten Erfindung. Eine Adhäsionsschicht 102 wird auf ein Basismaterial 100 gedampft. Eine erste schützende Metallschicht 104 wird auf die Adhäsionsschicht gedampft (4a). Die Adhäsionsschicht 102 und die schützende Metallschicht 104 werden am besten mit Vakuumbeschichtungstechniken aufgedampft. In der Adhäsionsschicht wird Titanium mit einer Beschichtungsdicke zwischen 300 Å bis 700 Å verwendet.
  • Eine erste Aluminiumschicht 106 wird auf die erste schützende Metallschicht 104 gedampft, und eine zweite schützende Metallschicht 108 wird auf die erste Aluminiumschicht 106 gedampft (4b). Die erste Aluminiumschicht 106 sollte möglichst eine Dicke von 1 μm bis 5 μm aufweisen und kann als Strom- oder Signalschicht dienen. Eine zweite schützende Metallschicht 108 dient als "Anti-Eloxierschicht", die dafür sorgt, dass das darunter befindliche Aluminium während des porösen Eloxierens intakt bleibt, wie weiter unten beschrieben.
  • Anhand eines erläuternden Beispiels wird aufgezeigt, dass die schützenden Metalle in Schutzschicht 104 und 108 identisch sind, und dass Tantalum für solche Zwecke das geeignetste Metall ist.
  • Lichtbeständiges Material 110 wird auf die Oberseite der zweiten schützenden Metallschicht 108 aufgetragen und durch eine Leitermaske belichtet und entwickelt, wie bereits beschrieben (4c). Dieser Verfahrensschritt kann durch jede herkömmliche fotolithografische Methode erfolgen, wie beispielsweise das Aufschleudern, Belichten und Entwickeln eines Positiv- oder Negativlacks mit hoher Auflösung. Das freigelegte Schutzmetall in Schicht 108 wird entfernt, z. B. durch einen RF-Trocken-Plasmaätzer oder ein reaktives Ionenätzverfahren. Diese Verfahren erlauben ein selektives Wegätzen der auf der lichtbeständigen und der Aluminiumschicht befindlichen Schutzschicht. Schließlich wird das lichtbeständige Material 110 freigelegt, bis nur noch die Aluminiumschicht 112 mit dem Schutzmetall bedeckt ist, wie auf der Darstellung der Leiter zu sehen (4d). Die Struktur ist nun vorbereitet für die Aufdampfung der nächsten Aluminiumschicht, die als gefüllte Durchgangsleitungsschicht dient.
  • Die bei der Herstellung dieser Schicht angewandten Schritte werden in 4e bis 4g beschrieben. Die angewandten Techniken sind nahezu identisch mit den für die Herstellung der ersten Aluminium- und Schutzschichten beschriebenen Methoden. Eine zweite Aluminiumschicht 114 und eine weitere schützende Metallschicht 116 werden aufgedampft (4e). Die zweite Aluminiumschicht 114 sollte möglichst 3 μm bis 10 μm dick sein, dicker als die erste Aluminiumschicht 106. Somit wird eine einwandfreie elektrische Leistung (d. h. Impedanz) der Leiter sichergestellt, die sich auf den verschiedenen Stufen innerhalb der fertigen Struktur befinden.
  • Lichtbeständiges Material 118 wird auf die Oberseite der zweiten schützenden Metallschicht 116 aufgetragen, durch eine Leitermaske belichtet und anschließend entwickelt, wie bereits beschrieben (4f). Wie zuvor wird die freigelegte schützende Metallschicht 116 entfernt, und das lichtbeständige Material 118 freigelegt, bis nur noch Aluminiumschicht 120 durch die schützende Metallschicht bedeckt ist (4g).
  • Die Struktur wird nun einem porösen Eloxierverfahren unterzogen, welches das nicht von einer schützenden Metallschicht bedeckte Aluminium in poröses Aluminiumoxid umwandelt 122. Die schützenden Metallschichten auf der Oberseite der ausgewählten Teile der ersten und zweiten Aluminiumschicht (d. h. die strukturierten Leiter und Durchgangsleitungen), sorgen für betriebssichere Maskierung der Verbindungsleitungen zwischen den Ebenen während des porösen Eloxierens. Das poröse Eloxieren wird in beiden Aluminiumschichten fortgesetzt, wobei nicht eloxiertes Aluminium unter den schützenden Metallschichten zurückbleibt, und wobei die strukturierten Leiter und Durchgangsleitungen mit Aluminiumoxid 122 isoliert werden. Auf diese Weise werden sowohl die Aluminiumleiter 112 als auch die Aluminium-Durchgangsleitungen 120 in einem einzigen Schritt ausgebildet (4h).
  • Die bevorzugten Parameter für das poröse Eloxierverfahren sind der nachstehenden Tabelle 1 zu entnehmen.
  • TABELLE 1: Parameter für das poröse Eloxierverfahren
    • Lösung: Oxalsäuredihydrat – 40 gr/lit. D. I. Wasser.
    • Kathode – SS 316
    • Anode – fixiertes Substrat
    • Arbeitsparameter
      Figure 00120001
  • Der Eloxiervorgang beginnt mit der Erhöhung der Spannungsversorgung von 0 auf den Vorgabewert (ca. zwischen 40 und 55 V) bei konstantem Gradient von 1 bis 2 V/sec. Nachdem die voreingestellte Spannung erreicht worden ist, wird die gewählte Spannung konstant gehalten, und die Stromstärke nimmt kontinuierlich bis zum Abschluss des Verfahrens ab. Wenn die ausgebildete anodierte Schicht eine Schutzschicht erreicht, wird diese Schicht nur teilweise oxidiert, sodass die darunter liegende Aluminiumschicht intakt bleibt. Das führt zur Bildung von gefüllten Durchgangsleitungen auf der oberen Schutzschicht und von Leitern auf der mittleren Schutzschicht. Wie leicht ersichtlich ist, wird bei der Bearbeitung einer einzigen leitenden Aluminiumschicht lediglich die einfache Schicht eloxiert.
  • Die erste schützende Metallschicht 104 gekoppelt mit der Adhäsionsschicht 102 dient als eine Stromversorgungsschicht, die für die Vollendung des Eloxiervorganges erforderlich ist, während die freigelegte Aluminiumschicht sehr dünn wird. Sobald der Eloxiervorgang die Untergrenze der Schutzschicht erreicht, sinkt die Stromstärke rapide. Bei diesem Reststrom sollte das Verfahren um etwa 40 bis 50% der Gesamtdauer des Verfahrens fortgesetzt werden. Der Grund, weshalb man das Eloxieren so lange auf Reststrom-Niveau halten sollte, ist, dass diese Zeitspanne benötigt wird, um nahezu gerade Seitenwände der gefüllten Durchgangsleitungen und Leiter zu erzeugen. In diesem Fall ist die Breite der hergestellten Leiter und Durchgangsleitungen nahezu identisch zur Breite jener, die auf der lithographischen Maske erscheinen. In Strukturen mit hoher Verbindungsdichte führt dies zu höheren Ausbeuten und verbesserter elektrischer Leistung.
  • Nach Abschluss des Eloxiervorganges und nach Erreichen des gewünschten Streckungsgrades, wird der Aluminiumoxidfilm 122 komplett entfernt, wie in 4i zu sehen. Dabei sollten möglichst die Lösung und die Parameter verwendet werden, die in Tabelle 2 beschrieben werden. Ein besonderes Merkmal dieser Lösung ist, dass sie 100% selektiv auf Aluminium reagiert und zu keinerlei Ätzungen auf Leiter und Durchgangsleitungen führt. Möglicherweise ist u. a. ein sachgemäßes Schütteln in kleinen kreisförmigen Bewegungen erforderlich, um Restoxide zu beseitigen.
  • Tabelle 2: ALUMINIUMOXID-ÄTZVERFAHREN
    • Lösung: – Chromoxid CrO3 kalziniert – 20 gr/lit – Phosphorsäure: H3PO4 konz. (85%) – 35 ml/lit – D. I. Wasser
    • Temperatur – 75°C–85°C
  • Wie unter Fachleuten bekannt, sind üblicherweise die Poren des Aluminiumoxidfilms rechtwinklig zur Oberfläche der Aluminiumstruktur angeordnet. Der Eloxiervorgang setzt sich sehr tief in das Aluminium fort, da die Eloxierlösung durch diese Poren bis auf die nicht eloxierte Aluminiumoberfläche vordringen kann. Wegen der Existenz dieser Poren kann man den eloxierten Film zudem sehr schnell wegätzen.
  • Anschließend wird das freigelegte Schutzmetall 104, 108, 116 und das Adhäsionsmetall 102 zwischen den Leitern 112 entfernt, z. B. durch Trockenätzen (4i). Das Ergebnis ist eine leitende Aluminiumschicht mit Aluminiumsäulen auf der Oberseite, die als gefüllte Durchgangsleitungen oder Kontaktstellen für die nächste Verbindungsebene dienen.
  • Ein dielektrisches Material 124, das nicht aus Aluminiumoxid besteht, wird nun auf die Oberseite des Basismaterials 100 aufgetragen, um als Isolator zwischen den erzeugten Aluminiumleitern 112 und den Durchgangsleitungen 120 zu dienen (4j). Das bevorzugte dünne Material für den dielektrischen Film weist die folgenden Eigenschaften auf:
    • – Dauerisolierung mit niedrigem dielektrischem Wert.
    • – Thermische Stabilität über die nachfolgenden Verfahrens- oder Reparaturschritte hinaus.
    • – Gute Adhäsion am Substrat, an den Leitern und gute Eigenadhäsion.
    • – Geringe Wasserabsorption.
    • – Gute Planarisierung.
    • – Geringe Spannungsbildung.
    • – Leicht zu verarbeiten.
    • – Schleuderbeschichtbar; frei von Pinholes [Nadelstichporen]; ätzbar.
    • – Gute mechanische Eigenschaften.
  • Das dielektrische Material sollte möglichst aus dielektrischen Polymeren bestehen. Polymere, die sich besonders gut für die vorliegende Erfindung eignen, sind Polyimide (wie beispielsweise die von DuPont Electronic Materials, USA hergestellte Pyralin®-Serie) und Benzocyclobutane (BCB) (wie beispielsweise die von Dow Chemicals hergestellte CycloteneTM-Serie).
  • In dieser Phase wird das dielektrische Material entfernt, z. B. durch Rück-Trockenätzen, bis die Durchgangsleitungen freigelegt sind, wie in 4k zu sehen. Es gilt zu beachten, dass die Wahl von Dielektrika mit einem ausreichendem Maß an Planarisierung den Rückätzprozess des dielektrischen Materials vereinfacht.
  • Sollte ein Dielektrikum mit einer relativ geringen Planarisierung verwendet werden, können bekanntermaßen zusätzliche und alternative Verfahrensschritte angewandt werden, wie beispielsweise chemisch-mechanisches Polieren (CMP) oder Rückätzen durch eine harte oder weiche Maske, um die abgeflachten und gefüllten Aluminium-Durchgangsleitungen für die nächste Aufdampfung und lithographischen Schritte zu entfernen.
  • Sobald die Ausbildung der in 4k beschriebenen Struktur abgeschlossen ist, werden die in 4a bis 4k beschriebenen Schritte wiederholt, bis die erforderliche Zahl von Schichten in der Struktur entstanden ist. Üblicherweise werden bis zu fünf Leiterschichten bereitgestellt, wobei die höchste Schicht möglicherweise eine nur aus "Kontaktstellen" bestehende Aluminiumschicht ist, die durch die ausschließliche Verwendung einer Maske für "Kontaktstellen" anstelle einer Durchgangsleitungen-Maske hergestellt wurde. Wie leicht ersichtlich ist, kann die oberste Leiterschicht auch als eine Einfachschicht ausgebildet sein. Daher wird der poröse Eloxiervorgang auf einer einzigen Schicht von strukturiertem Aluminium durchgeführt. Um die Struktur zu verwenden, ist es zudem in der Regel am besten, die Aluminium-Kontaktstellen (nicht nur Oberfläche des strukturierten Aluminiums) nicht vollständig zu bedecken. Dementsprechend wird in diesem Fall das Verfahren auf eine der folgenden Weisen beendet, je nach der Beschaffenheit der Schicht. Sollte die Schicht nur aus "Kontaktstellen" bestehen und keine Leiter aufweisen, besteht der letzte Verfahrensschritt daraus, das poröse Aluminiumoxid wegzuätzen, bis die Kontaktstellen freiliegen. Wenn andererseits die Schicht nach dem Wegätzen des porösen Aluminiumoxids sowohl Leiter als auch Kontaktstellen aufweist, wird ein lichtbeständiges dielektrisches Polymer auf die Leiter und Kontaktstellen aufgetragen, und das dielektrische Polymer wird selektiv entfernt, sodass ausschließlich Kontaktstellen aus Aluminium freiliegen.
  • Wie leicht ersichtlich ist, kann die Aufdampfung jeder der beschriebenen elektronischen Leiter wie beispielsweise Titan, Tantalum und Aluminium durch jede herkömmliche Vakuumbeschichtungstechnik erfolgen, wie beispielsweise Elektronenstrahlverdampfung oder -zerstäubung.
  • Dieses Verfahren, mit dem sich das Gerät der beanspruchten Erfindung herstellen lässt, bietet mehrere Vorteile gegenüber herkömmlichen Produktionstechniken für Verbindungsstrukturen. In herkömmlichen Strukturen mit ungefüllten Durchgangsleitungen müssen die Durchgangsleitungen während der Herstellung des dünnen Films in übereinander liegenden Ebenen gestaffelt werden. Die durch die vorliegende Erfindung gefüllten Durchgangsleitungen erlauben das Stapeln von verschiedenen Durchgangsleitungsebenen. Aus konstruktionstechnischer Sicht sind gefüllte Durchgangsleitungen ideal, da sie das höchste Maß an Flexibilität bei der Verdrahtung ermöglichen.
  • Außerdem ermöglichen sie ein hervorragendes Stromverteilungssystem. Die mit übereinander angeordneten Durchgangsleitungen verbundenen Leistungswege sind weniger induktiv und daher in der Lage, erhöhte Schaltaktivitäten auszuhalten. Auch der Spannungsabfall für jede Durchgangsleitungs-Struktur wird reduziert, was zu einer verbesserten elektrischen Verbindung mit dem Chip führt. Außerdem können die gefüllten, ebenen Durchgangsleitungsverbindungen als Elektroden verwendet werden, um Chip-Scale-Packages (CSPs) zu verbinden, die feine Pitch-Rrray-Elektroden aufweisen.
  • Die Methode der gefüllten Durchgangsleitungsverbindung führt zu feineren Verbindungen im Vergleich zu anderen Techniken zur Ausbildung von Durchgangsleitungen, die lichtbeständige diektrische Polymere verwenden, da die gefüllten Durchgangsleitungen durch einen Eloxiervorgang gebildet werden, wobei sie ein lichtbeständiges Material verwenden, welches im Vergleich zu lichtbeständigen dielektrischen Harzen eine hervorragende Auflösung bietet, die in herkömmlichen gefüllten und ungefüllten Techniken zur Bildung von Durchgangsleitungen angewandt werden. Der Eloxiervorgang erlaubt zudem eine sehr gute Kontrolle im Hinblick auf die Form der Durchgangsleitung. Bei diesem Verfahren sind Durchgangsleitungen und Leiter praktisch rechtwinklig zur Oberflächenschicht. Es gilt außerdem zu beachten, dass Harze, die normalerweise nicht verwendet werden, aber die gute Leistungseigenschaften aufweisen, wie beispielsweise Hitzebeständigkeit, dielektrische Eigenschaften und niedrige Kosten, als dielektrisches Filmmaterial verwendet werden können, da eine Photolithographie des dielektrischen Films nicht erforderlich ist.
  • Schließlich wird in der gesamten Struktur eine gleichbleibende Dicke der Durchgangsleitungen erreicht, da auf Galvanisierungsverfahren verzichtet wird. Dies erlaubt die Herstellung einer sehr ebenen dielektrischen Oberfläche, die eingebettete, oben freigelegte, gefüllte Durchgangsleitungen oder Kontaktstellen enthält. Die planarisierte Oberfläche erhöht die Ausbeute des nächsten lithographischen Schrittes, und die gefüllten Durchgangsleitungen erhöhen die Funktionssicherheit von kleinen Zwischenverbindungen. Dank der Ersetzung des Galvanisierungsverfahrens durch Aufdampf- und Eloxierverfahren zur Bildung von Leitern und Durchgangsleitungen wird zudem die Gesamtmenge von umweltschädlichen Chemikalien reduziert.
  • Ein Blick auf 5 zeigt den schematischen Querschnitt eines Multi-Chip-Moduls, Typ D (MCM-D) 130, das gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung gebaut und betriebsfähig ist. MCM-D 130 umfasst eine Aluminium-Basis 132, die gemäß einer bevorzugten Ausführungsform der Erfindung vorgefertigt ist, die weiter unten beschrieben wird. Aluminium-Basis 132 umfasst eine ebene Schicht aus dielektrischen Polymermaterial 134, wie weiter unten definiert, und eine Vielzahl von gefüllten Aluminium-Durchgangsleitungen 136, die an der Oberfläche freigelegt sind. Aluminium-Basis 132 dient als Basisschicht für das MCM-D.
  • Auf Aluminium-Basis 132 wird eine Adhäsionsschicht aus Metall 138 (Titan) gedampft. Auf Adhäsionsschicht 138 wird eine erste schützende Metallschicht 140 (Tantalum) gedampft. Eine erste Schicht aus Aluminiumleitern 142 wird auf der ersten schützenden Metallschicht 140 gebildet. Die erste Schicht 142 dient der Stromversorgung des Moduls. Eine erste Schicht aus Aluminium-Durchgangsleitungen 144 wird auf der ersten Schicht aus Aluminiumleitern 142 gebildet, mit einer unmittelbar dazwischen liegenden schützenden Metallschicht 146. Ein dielektrisches Polymermaterial 148 umgibt und isoliert die Aluminium-Durchgangsleitungen 144 und die Leiter 142.
  • Auf dem dielektrischen Polymermaterial 148 und auf der Oberfläche von Durchgangsleitungen 144 wird eine zweite Schicht von Leitern 150 gebildet. Eine zweite Schicht aus Adhäsionsmetall 152 wird zwischen das dielektrische Polymermaterial 148, die Durchgangsleitungen 144 und die Leiter 150 aufgedampft; anschließend wird eine dritte Schicht aus Schutzmetall 154 aufgedampft. Weitere Schichten aus Durchgangsleitungen 156 und Leitern 158 werden aufgetragen, jeweils mit einer Schicht aus Schutzmetall 160 unter jeder über den Leitern befindlichen Durchgangsleitung, und Schichten aus Adhäsionsmetall 162 und Schutzmetall 164 unter jedem Leiter und über dem dielektrischen Material und Durchgangsleitungen. Leiterschichten 150 und 158 dienen als Signalleiter für das Modul.
  • Auf der ebenen Oberfläche 170 der Verbindungsstruktur des MCM-D 130 befindet sich eine Kontaktstellen-Schicht aus Leitern 172, an denen mehrere Chips 173 befestigt sind, wie beispielsweise durch Chip-Haftmittel 174. Eine Chip-Verbindung 176 verkoppelt Chip 173 und Kontaktstelle 172 miteinander. In dieser Ausführungsform dienen Durchgangsleitungen 180 als thermische Durchgangsleitungen, die für eine Wärmeabfuhr vom Chip zur Basis der Struktur sorgen, während Durchgangsleitungen 182 als logische Durchgangsleitungen dienen.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung wird die Aluminiumbasis gemäß den in 6a bis 6f erläuterten Schritten vorgefertigt. Wie in 6a zu sehen ist, wird in diesem Verfahren eine polierte, einseitig durch ein Polymer 202 geschützte Aluminiumlegierung 200 von der anderen Seite aus mit einem Schutzmetall 204 wie beispielsweise Tantalum beschichtet. Das Metall kann durch Aufdampfen oder Zerstäubung aufgetragen werden, um eine Dicke von 800 Å bis 1000 Å zu erreichen. Anschließend wird ein lichtbeständiges Material 206 auf die Oberseite des Schutzmetalls 204 aufgetragen, und Durchgangsleitungen 208 werden strukturiert und entwickelt (6b). Beim nächsten Schritt (6c) wird das freiliegende Schutzmetall 204 geätzt, und das lichtbeständige Material wird freigelegt.
  • Nach dieser Phase wird die Struktur einem porösen Eloxierverfahren unterzogen (6d). Die bevorzugten Parameter dieses Basis-Eloxiervorganges werden in Tabelle 3 beschrieben.
  • Tabelle 3: BASIS-ELOXIERVORGANG
    • Lösung: Oxalsäure – 40 g/l ± 1 g/l Zitronensäure – 20 g/l ± 1 g/l Borsäure – 16 g/l ± 0.5 g/l
    • Kathode: SS 316
    • Anode: Fixiertes Substrat
    • Arbeitsparameter:
      Figure 00200001
  • Die Spannung wird stufenweise erhöht, bei konstantem Gradient von 1 bis 2 V/sec. von 0 bis zur gewünschten Stromstärke, bei der das Eloxieren stattfindet. Das Verfahren wird bei konstantem Strom durchgeführt, wobei die Spannung allmählich steigt. Sobald die gewünschte Eloxiertiefe erreicht ist (normalerweise bei 5 bis 10 μm), wird der Eloxiervorgang beendet (6d), und der Film aus porösem Aluminiumoxid 210 wird selektiv mit der in Tabelle 2 beschrieben Lösung weggeätzt (6e).
  • Im nächsten Schritt wird ein polymerischer dielektrischer Film 212 aufgetragen, der auf die Durchgangsleitungen 208, die Basis 200 und das Schutzmetall 204 gelegt wird. Anschließend wird die Dielektrik entfernt, wobei die Durchgangsleitungen mit dem Aluminium-Material der Basis verbunden werden (6f). Sobald die Durchgangsleitungen freigelegt sind, ist die Vorbereitung des Basismaterials abgeschlossen.
  • Die Verwendung einer auf diese Weise vorbereiteten Aluminium-Basis in einer MCM-D-Struktur, mit gefüllten Aluminium-Durchgangsleitungen, die den ganzen Weg von der Oberfläche der Struktur bis zur Basis verlaufen, führt zu einer verbesserten Wärmeabfuhr, was wegen der von Halbleitergeräten erzeugten Hitze von Vorteil ist.
  • Gemäß einer bevorzugten alternativen Ausführungsform der Erfindung, die in 7 zu sehen ist, kann die mehrstufige elektronische Verbindungsstruktur der Erfindung in einem so genannten "built-up circuit" 220, in dem die Basis 222 eine gedruckte Leiterplattenbasis ist. Diese Ausführungsform ist nahezu identisch mit der in 3, abgesehen von der Basis.
  • Eine gedruckte Leiterplattenbasis für den Gebrauch als Basismaterial für eine MCM-D-Konstruktion kann folgendermaßen vorbereitet werden, wie in 8a bis 8f zu sehen. Bekanntermaßen wird eine herkömmliche, gedruckte Mehrlagen-Leiterplattenbasis 224, die Schichten von Leitern 226 mit einschließt, welche von dielektrischem Polymermaterial 228 umgeben sind, bis zur Phase des externen Bearbeitens der Schicht mit herkömmlichen Produktionstechniken hergestellt (8a). In dieser Phase verfügt die Platte über zwei externe Metallschichten 230 und 230', die sich gut für die Vorbereitung als Basis für eine mehrstufige Zwischenverbindungsstruktur eignen.
  • Die Platte 224 wird für die Verbindung von Durchgangsleitungen (8b) durchbohrt, und die Löcher 232 werden wie in einem Galvanisierungsverfahren mit Kupfer 234 überzogen und gefüllt (8c). Restkupfer 236 auf den Durchgangsleitungen wird poliert (8d), und eine externe Metallschicht 230 wird mit lichtbeständigem Material strukturiert. Die externe Metallschicht 230 wird geätzt, um so genannte "Kontaktstellen" 238 zu schaffen (8e). Die Oberfläche der Leiterplattenbasis 224 und die Absorptionsflächen aus Kupfer 238 sind mit dielektrischem Material 240 überzogen, am besten mit einem dielektrischem Polymermaterial wie oben beschrieben, und dieses Material wird daraufhin rückgeätzt, bis die Absorptionsflächen freiliegen (8f). In dieser Phase ist die Leiterplattenbasis einsatzbereit für das in 4a bis 4k beschriebene Verfahren, und eine erste Schicht aus Titan, gefolgt von einer Schicht aus Tantalum und einer ersten Schicht aus Aluminiumleitern kann darauf gebildet werden.
  • Wenn die gewünschte Anzahl an dünnen Filmschichten erreicht ist, kann die auf dem Boden befindliche Vollkupferschicht 230 wie beschrieben verarbeitet werden, um einen weitere Reihe von dünnen Filmschichten zu erzeugen, oder kann auf herkömmliche Weise bedruckt und geätzt werden, um Leiter und Kontaktstellen für das nächste Konstruktionsebene zu erzeugen.
  • Wie leicht ersichtlich ist, ist die Erfindung nicht auf obige Anwendungen begrenzt, die lediglich als Beispiel dienen. Vielmehr ist die Erfindung ausschließlich durch die folgenden Patentansprüche begrenzt.

Claims (7)

  1. Eine mehrschichtige elektronische Verbindungsstruktur (50), welche als ein Mittel zur Vermaschung von mindestens einem darauf aufgenommenen integrierten Schaltkreis-Chip dient, die Struktur bestehend aus: a) mindestens zwei Schichten (54, 56) von auf einer Unterfläche (52) gestützten Leitern und geschichtet auf sowie getrennt durch nicht aluminiumoxidhältiges dielektrisches Material (58), b) einer Schicht (60) von Adhäsionsmaterial auf dem beschriebenen dielektrischen Material, unter jedem genannten Leiter (54, 56), in welchem das genannte Adhäsionsmaterial Titan ist, c) einer zwischen jeder genannten Adhäsionsmetallschicht (60) und jedem Leiter (54, 56) eingebrachten Sperrmetallschicht (62), d) Filled Vias (66) von mindestens 3 Mikrometer Dicke, welche die angrenzenden Schichten der genannten Leiter (54, 56) vermaschen, wobei die genannten Filled Vias (66) von dem genannten nicht aluminiumoxidhältigen dielektrischen Material (58) umgeben sind, sowie e) eine entfernt von der Unterfläche (132) befindliche externe Oberfläche (170), gekennzeichnet durch: genannte externe Oberfläche (170) für die Aufnahme mindestens eines integrierten Schaltkreis-Chips (173), wobei die aus der Gruppe gewählte Sperrschicht aus Tantal, Nobium, Hafnium und Zirkonium besteht, die genannten Leiter (54, 56) aus Aluminium, die genannten Filled Vias (66) Aluminium-Vias, sowie eine der genannten Sperrmetallschichten (68) unter jedem genannten Via (66), zwischen dem genannten Via (66) und einer vermaschten Leitung (54, 56) eingebracht ist.
  2. Die mehrschichtige elektronische Verbindungsstruktur (50) des Anspruchs 1, in welcher die genannte Sperrmetallschicht (62) aus Tantal besteht.
  3. Die mehrschichtige elektronische Verbindungsstruktur (50) des Anspruchs 1 und des Anspruchs 2, bei welcher in der genannten Grundschicht (52) eine vorverarbeitete Aluminium-Grundschicht enthalten ist.
  4. Die mehrschichtige elektronische Verbindungsstruktur (50) des Anspruchs 1 und des Anspruchs 2, bei welcher in der genannten Grundschicht (52) eine Verdrahtungs-Leiterplatte enthalten ist.
  5. Die mehrschichtige elektronische Verbindungsstruktur (50) der Ansprüche 1 bis 4, bei welcher im genannten dielektrischen Material (58) ein polymeres dielektrisches Material enthalten ist.
  6. Die mehrschichtige elektronische Verbindungsstruktur (50) des Anspruchs 5, bei welcher im genannten dielektrischen Material (58) ein Polyimid enthalten ist.
  7. Die mehrschichtige elektronische Verbindungsstruktur (50) des Anspruchs 5, bei welcher im genannten dielektrischen Material (58) ein Benzocyclobuten enthalten ist.
DE69827851T 1997-03-25 1998-03-25 Elektronische Verdrahtungsstruktur Expired - Fee Related DE69827851T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IL12051497A IL120514A (en) 1997-03-25 1997-03-25 Electronic interconnect structure and method for manufacturing it
IL12051497 1997-03-25

Publications (2)

Publication Number Publication Date
DE69827851D1 DE69827851D1 (de) 2004-12-30
DE69827851T2 true DE69827851T2 (de) 2005-11-24

Family

ID=31503913

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69827851T Expired - Fee Related DE69827851T2 (de) 1997-03-25 1998-03-25 Elektronische Verdrahtungsstruktur
DE69821399T Expired - Fee Related DE69821399T2 (de) 1997-03-25 1998-03-25 Elektronische Verdrahtungsstruktur und ihre Herstellung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69821399T Expired - Fee Related DE69821399T2 (de) 1997-03-25 1998-03-25 Elektronische Verdrahtungsstruktur und ihre Herstellung

Country Status (2)

Country Link
EP (1) EP1093163B1 (de)
DE (2) DE69827851T2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859113B2 (en) * 2007-02-27 2010-12-28 International Business Machines Corporation Structure including via having refractory metal collar at copper wire and dielectric layer liner-less interface and related method
TWI617225B (zh) 2010-12-24 2018-03-01 Lg伊諾特股份有限公司 印刷電路板及其製造方法
KR101231343B1 (ko) * 2010-12-24 2013-02-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4164461A (en) * 1977-01-03 1979-08-14 Raytheon Company Semiconductor integrated circuit structures and manufacturing methods
DE3881032T2 (de) * 1988-05-26 1993-11-25 Fairchild Semiconductor Verbindungssystem von hoher Leistungsfähigkeit für eine integrierte Schaltung.
JP2773366B2 (ja) * 1990-03-19 1998-07-09 富士通株式会社 多層配線基板の形成方法
EP0551117A2 (de) * 1992-01-08 1993-07-14 Mitsubishi Denki Kabushiki Kaisha Hochintegrierte Schaltung sowie Verfahren zur Herstellung von einem dünnen Film und dazugehörige Einrichtung
US5313361A (en) * 1993-03-29 1994-05-17 The Charles Stark Draper Laboratory, Inc. Ceramic substrate
US5444022A (en) * 1993-12-29 1995-08-22 Intel Corporation Method of fabricating an interconnection structure for an integrated circuit
US5571751A (en) * 1994-05-09 1996-11-05 National Semiconductor Corporation Interconnect structures for integrated circuits

Also Published As

Publication number Publication date
DE69821399T2 (de) 2004-12-09
EP1093163B1 (de) 2004-11-24
DE69821399D1 (de) 2004-03-11
EP1093163A3 (de) 2001-10-17
DE69827851D1 (de) 2004-12-30
EP1093163A2 (de) 2001-04-18

Similar Documents

Publication Publication Date Title
EP0867929B1 (de) Elektronische Verdrahtungsstruktur und ihre Herstellung
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
US6317948B1 (en) Embedded thin film passive components
EP0008359B1 (de) Verfahren zum Herstellen einer Dünnfilmstruktur
US4920639A (en) Method of making a multilevel electrical airbridge interconnect
DE69133409T2 (de) Verfahren zur Herstellung von Mehrschichtstrukturen
US6262478B1 (en) Electronic interconnect structure and method for manufacturing it
EP0000384B1 (de) Anordnung zum Packen schnell schaltender monolitisch integrierter Halbleiterschaltungen, die für die Anschlusspunkte der Stromversorgung des Halbleiterplättchens Entkoppelkondensatoren aufweist, und ein Verfahren zur Herstellung der Anordnung.
DE69930839T2 (de) Herstellungsmethode für eine elekttronische anordnung mit organischen schichten
EP0690494B1 (de) Verbindungs- und Aufbautechnik für Multichip-Module
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE2709933C2 (de) Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinander angeordneten Metallisierungsschichten
DE19614164C2 (de) Verfahren zum Bilden einer Mehrschichtverbindung
DE102009018397A1 (de) Verfahren zur Herstellung einer Halbleiterstruktur
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
EP0549791B1 (de) Mehrlagenleiterplatte und verfahren zu ihrer herstellung
DE2510757A1 (de) Verfahren zum herstellen von traegersubstraten fuer hochintegrierte halbleiter-schaltungsplaettchen und durch dieses verfahren hergestellte substrate
DE10341059B4 (de) Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
EP1518275B1 (de) Verfahren zur herstellung eines bauelements mit hochfrequenztauglicher leiteranorndnung und entsprechendes bauelement
EP0498258B1 (de) Mikromehrlagenverdrahtung
DE69827851T2 (de) Elektronische Verdrahtungsstruktur
DE3544539A1 (de) Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
EP0692178B1 (de) Strukturieren von leiterplatten
EP1238311B1 (de) Flachspule und lithographisches verfahren zur herstellung von mikrobauteilen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee