DE69827829T2 - Verkapselungsverfahren eines elektronischen chips und elektronische karte mit wenigstens einem mittels dieses verfahrens verkapselten chip - Google Patents

Verkapselungsverfahren eines elektronischen chips und elektronische karte mit wenigstens einem mittels dieses verfahrens verkapselten chip Download PDF

Info

Publication number
DE69827829T2
DE69827829T2 DE69827829T DE69827829T DE69827829T2 DE 69827829 T2 DE69827829 T2 DE 69827829T2 DE 69827829 T DE69827829 T DE 69827829T DE 69827829 T DE69827829 T DE 69827829T DE 69827829 T2 DE69827829 T2 DE 69827829T2
Authority
DE
Germany
Prior art keywords
chip
printed
encapsulation
electronic
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69827829T
Other languages
English (en)
Other versions
DE69827829D1 (de
Inventor
Gerard Cachier
Jean-Yves Daden
Alain Grancher
Ludovic Michel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thales SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales SA filed Critical Thales SA
Application granted granted Critical
Publication of DE69827829D1 publication Critical patent/DE69827829D1/de
Publication of DE69827829T2 publication Critical patent/DE69827829T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/58—Measuring, controlling or regulating
    • B29C2043/5825—Measuring, controlling or regulating dimensions or shape, e.g. size, thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

  • Diese Erfindung betrifft den Schutz von elektronischen Chips, insbesondere bei deren Verwendung bei Mikrowellenfrequenz.
  • Die Herstellung von elektronischen Karten, die einen Träger oder Sockel, einen Steckverbinder und zumindest einen Chip mit seinen Verbindungsschaltungen aufweisen, ist bekannt. Der Träger ist eine im Allgemeinen aus Messing bestehende ebene Platte, auf der der Chip und ein gedruckter Schaltungsteil, der die Verbindungsschaltungsteile des Chips aufweist, angeordnet sind; dieser gedruckte Schaltungsteil ist durch Drahtleitungen mit dem Chip verbunden.
  • Zur Gewährleistung des mechanischen Schutzes eines so in einer elektronischen Karte befestigten Chips, ist dessen Verkapselung in einem Material wie einem Harz bekannt. Dazu wird Harz auf dem Chip und seinen Drahtleitungen mit den Verbindungsschaltungsteilen aufgetragen; nach dem Aushärten bildet das Harz eine Art Gehäuse, die den Chip und seine Drahtleitungen wirksam schützt.
  • Diese Chips sind jedoch zum Betrieb mit Funkübertragung in einem heterogenen Milieu wie zum Beispiel Luft oder Galliumarsenid konstruiert; das Harz wandelt dieses Milieu jedoch in ein aus Luft, Harz und Galliumarsenid bestehendes Milieu um, mit dem Ergebnis einer Veränderung der Übertragung und folglich des elektrischen Verhaltens des Chips. Diese Veränderung ist umso weniger akzeptabel, je höher die Arbeitsfrequenzen sind und in der Praxis erlaubt das oben angegebene Verkapselungsverfahren lediglich einen Betrieb bei Frequenzen, die unter 10 GHz liegen.
  • Diese Erfindung hat das Ziel, ein Verkapselungsverfahren vorzuschlagen, das einen Betrieb bei Frequenzen von bis zu 50 GHz erlaubt.
  • Dies wird erreicht durch die Kontrolle der Menge des aufgetragenen Harzes, um die Dicke dieses Harzes auf eine dünne Schicht zu reduzieren und dadurch die störenden Auswirkungen zu beschränken.
  • Nach dieser Erfindung wird ein Verfahren zur Verkapselung eines elektronischen Chips bereitgestellt, wobei der Chip auf einem mechanischen Träger mit einer ebenen Fläche angeordnet wird, wobei ein gedruckter Schaltungsteil mit einer Dicke größer als die Dicke des Chips auf dem Träger angeordnet wird und den Chip zumindest teilweise umgibt, wobei der Träger einen von der ebenen Fläche vorspringenden Höcker aufweist, wobei das Verfahren die folgenden Schritte aufweist:
    • – Erhöhen des Chips, indem er auf dem Höcker angeordnet wird;
    • – Auswählen einer Dicke des Höckers derart, dass:
    • – die betreffenden Höhen der Oberseiten der gedruckten Schaltungen über der Ebene des Trägers größer als die Höhe der Oberseite des Chips über der Fläche F1 des Trägers ist, und
    • – der Unterschied zwischen diesen zwei Höhen kleiner als ein vorbestimmter Wert ist,
    • – Anfüllen des Raums zwischen dem gedruckten Schaltungssteil und dem Chip mit einem Verkapselungs produkt.
    • – Aushärten des Verkapselungsprodukts.
  • Nach dieser Erfindung wird ebenfalls eine elektronische Karte mit zumindest einem elektronischen Chip bereitgestellt, dadurch gekennzeichnet, dass der Chip durch eine Verkapselung geschützt ist, die gemäß einem im vorhergehenden Abschnitt beschriebenen Verkapselungsverfahren hergestellt wird.
  • Diese Erfindung wird besser verstanden werden und andere Eigenschaften werden ersichtlich werden durch die nachfolgende Beschreibung und die sich darauf beziehenden Figuren, in denen:
  • 1 eine Teilansicht eines Querschnitts eines Elements einer elektronischen Karte, die in einer Ausführung des der Erfindung entsprechenden Verfahrens verwendet wird, darstellt
  • 2a, 2b Teil-Draufsichten und Ansichten eines Querschnitts einer elektronischen Karte deren Herstellung ein Teil des der Erfindung entsprechenden Verfahrens ist, darstellen,
  • 3a, 3b, Ansichten darstellen, die denjenigen der 2a, 2b entsprechen, wobei sie die entsprechenden Ansichten während der eigentlichen Verkapselungsphase, wie sie im dieser Erfindung entsprechenden Verfahren bereitgestellt wird, darstellen,
  • 4 eine Variante der Ausführung des Ele ments nach 1 im Rahmen dieser Erfindung darstellt,
  • 5 eine Variante der Ausführung der elektronischen Karte der 2a, 2b im Rahmen dieser Erfindung darstellt.
  • 1 stellt in einer zwischen den Umrissen von zwei Achsen beschränkten Teilansicht eine Messingplatte, 1, mit zwei parallelen ebenen Flächen F1, F2 dar. Die eine Fläche F1 dieser Flächen weist einen Höcker oder Tab T, auf, der ein Parallelogramm bildet, dessen obere Fläche Ft ein mit den Seiten F1, F2 paralleles Rechteck bildet. Die Platte ist dazu bestimmt, den mechanischen Träger, auch Sockel genannt, einer elektronischen Karte, auf der ein elektronischer Chip befestigt wird, zu bilden. Der Höcker wird zur Ausführung des in diesem Dokument beschriebenen Verkapselungsverfahrens vorgesehen und seine Funktion wird aus der nachfolgenden Beschreibung hervorgehen; herkömmliche Sockel weisen keine Höcker auf.
  • 2a stellt, in einer Teil-Draufsicht, den Sockel 1 der 1 dar, aber so, wie dieser aussieht, nachdem die Bestandteile durch Schweißen auf der Fläche F1 der Flächen, die der Höcker T aufweist, darauf angeordnet worden sind; 2a ist folglich eine Teilansicht einer elektronischen Karte. Die Komponenten, die in 2a sichtbar sind, bestehen aus den beiden gedruckten Schaltungen C1, C2, einem Chip P mit seinen Entkopplungselementen B1 bis B4 und seinen Leitern, wie L1 bis L4, die die Verbindung zwischen den Komponenten gewährleisten.
  • Die Entkopplungselemente B1 bis B4 bilden die Tiefpass filter, die mit den Versorgungsanschlüssen des Chips verbunden sind. Diese Entkopplungselemente und der Chip werden durch Schweißen auf der oberen Fläche des Höckers T platziert und die Abmessungen dieser oberen Fläche entsprechen der genauen Oberfläche, die für eine einfache Platzierung des Chips und der vier Entkopplungselemente notwendig ist.
  • Die gedruckten Schaltungen C1, C2 weisen auf ihrer oberen Fläche, d. h. auf ihrer der Fläche F1 des Sockels 1 gegenüber liegenden Fläche, aus Stegleitungen bestehende Verbindungsschaltungen auf: M11, M12 für die gedruckte Schaltung C1 und M21, M22 für die gedruckte Schaltung C2; was ihre innere Fläche betrifft, so besteht diese vollständig aus einem Kupferlayout. Diese zwei gedruckten Schaltungen werden auf beiden Seiten in der direkten Umgebung des Höckers T angeordnet.
  • 2b ist eine Querschnittsansicht, die einer Teilansicht der elektronischen Karte nach 2a entspricht; der Grundriss des Querschnitts ist senkrecht zur Ebene der 2a und der Grundriss dieses Querschnitts wurde in der 2a mit einer gestrichelten Gerade XX markiert; es handelt sich um einen Querschnitt, der demjenigen, der für die Querschnitte der 1, 3b und 4 verwendet wird, ähnlich ist. Diese Querschnittsansicht zeigt außer dem Sockel 1, den Chip P, die Kopplungselemente B1, B2, die Leiter L1 bis L4 und die Schweißnähte S1, S2, Sp zwischen dem Sockel 1 und den gedruckten Schaltungsteilen C1, C2 beziehungsweise der durch den Chip P und seine Entkopplungselemente gebildeten Einheit.
  • In dieser Figur wurde gekennzeichnet:
    • – die Höhe hc über der Fläche F1 des Sockels 1, der oberen Flächen der gedruckten Schaltungen C1, C2,
    • – die Höhe hp über der Fläche F1 des Sockels 1, der oberen Seite des Chips 1,
    • – die Dicken E der gedruckten Schaltungen und des Chips.
  • In 2b ist zu beachten, dass die Höhe hc die Höhe hp wegen des Höckers T leicht übertrifft und dass die Differenz hc – hp merklich geringer ist als ein vorbestimmter Wert, der nachfolgend ausführlich erklärt werden wird.
  • In einer herkömmlichen Anordnung, bei der der Chip auf einen Sockel ohne Höcker geschweißt wird, wird das Harz nicht auf den Chip gegossen, indem der obere Rand eines gedruckten Schaltungsteils als Endmarkierung für die Füllung verwendet wird und kann nicht präzise dosiert werden; um eine korrekte Verkapselung sicherzustellen, muss die Harzschicht über dem Chip relativ dick sein, insbesondere bei der Beschichtung von Verbindungsleitern; daraus folgt, wie bereits oben erwähnt, eine Veränderung der Funkübertragung, so dass die Betriebsfrequenzen zur Vermeidung von Störungen immer unter 10 GHz gewählt werden müssen.
  • Im Gegensatz dazu ist es bei einer Herstellung wie in den 2a, 2b gezeigt, möglich, die Dicke des Harzes über dem Chip 1 zu kontrollieren; dazu genügt es, einen geeigneten Wert für hc – hp, d. h. für die Höhe des Höckers T, auszuwählen; das Harz im flüssigen Zustand kann dann auf den Chip gegossen werden, indem der obere Rand der gedruckten Schaltungen als Markierung für die obere Ebene verwendet wird.
  • Die 3a und 3b veranschaulichen eine solche Füllung. Diese Figuren basieren auf den 2a und 2b und enthalten zusätzlich das Harz R, das durch die schwarzen Punkte dargestellt wird. Die von diesem Harz bedeckten Bestandteile, wie der Chip, wurden wie in einer transparenten Ansicht dargestellt.
  • Der Raum, in dem der Chip P platziert ist, ist seitlich nur auf zwei Seiten durch die gedruckten Schaltungen C1, C2, beschränkt. Daher ist es notwendig, die beiden anderen Seiten zu schließen, bevor die Füllung mit dem Harz im flüssigen Zustand vorgenommen wird. Dies wird mit Hilfe eines Werkzeugs, das über eine Art Zange mit zwei Klemmbacken A1, A2 verfügt, ausgeführt und dieses Werkzeug wird über die Ränder der Platte 1 und die gedruckten Schaltungen C1, C2 geführt, um die Klemmbacken zu platzieren; da die Herstellung eines solchen Werkzeugs oder eines anderen Werkzeugs oder sogar einer Montage, die für den gleichen Zweck verwendet werden kann, im Bereich der Kenntnisse eines Fachmanns der Mechanik liegt und um die Beschreibung zur vereinfachen und sie somit klarer zu gestalten, wurden lediglich die beiden Klemmbacken in der Position, die sie bei der Füllung während des Aushärtens des Harzes einnehmen, dargestellt. Die Klemmbacken A1 und A2 sind zwei zueinander parallele Platten mit einer Länge, die kaum geringer ist als der Abstand zwischen den beiden gedruckten Schaltungen und mit einer Höhe, die der Dicke E der gedruckten Schaltungen entspricht. Der obere Rand A1 der Klemme wird in den 3a und 3b durch den Buchstaben D gekennzeichnet.
  • Durch diese Art der Regulierung der Höhe des Harzes ist es möglich, die Dicke der auf einem elektronischen Chip aufgetragenen Schicht in Abhängigkeit der zu erreichenden Betriebsfrequenzen präzise vorzubestimmen; so war es bei den als Beispiele für diese Beschreibung hergestellten Ausführungen möglich, die Veränderung der Übertragung durch die Verkapselung bei einer Frequenz von 40 GHz auf weniger als 0,7 Dezibel zu beschränken; hierzu hat es sich herausgestellt, dass der vorbestimmte Wert, der für hc – hp nicht überschritten werden sollte, 100 Mikrometern entspricht.
  • Eine gute Durchführung des soeben beschriebenen Verfahrens erfordert eine Bearbeitung des Sockels und eine Kontrolle der Schweiß- und Harzdicken, derart, dass die Toleranzen auf den Seiten kompatibel sind mit einem vorbestimmten Wert, der nicht überschritten werden darf. Sie erfordert ebenfalls die Auswahl eines Verkapselungsmaterials, ein Harz oder ein anderes Material, das bei dem Erstarren nur sehr wenig schrumpft.
  • Dieses Erstarren wird auf herkömmliche Art und Weise bei hoher Temperatur in einem Ofen vorgenommen unter anschließendem Entfernen des mit den Klemmbacken A1, A2 versehenen Werkzeugs; es ist in den 3a, 3b durch einen mit Th gekennzeichneten Pfeil dargestellt.
  • Um gegebenenfalls ein leichtes Schrumpfen des Harzes während der Verarbeitung im Ofen auszugleichen, ist es möglich, die Viskosität des Harzes vor dem Aushärten auszunutzen, indem die Zufuhr des Harzes derart dosiert wird, dass es eine leicht gewölbte Oberfläche erhält, ohne auf die gedruckten Schaltungen und die Klemmbacken überzulaufen.
  • Die Dosierung der Harzzufuhr kann auf verschiedene Arten durchgeführt werden, insbesondere: – auf Sicht, – mit kalibrierten Tropfen, die zum Beispiel mit einer Spritze auf dem Chip aufgetragen werden, – durch Auftragen mit Pinsel, – mit einer kalibrierten Schablone mit einem geschmeidigen Trichter, der das Harz enthält und dessen Auftragen durch Druckanwendung ermöglicht, – mit einer Zentrifuge: eine schnelle Rotation der elektronischen Karte ermöglicht es, sicherzustellen, dass das Harz nur auf dem Chip bleibt, – oder sogar anstatt der Verwendung des in den 3a, 3b gezeigten Werkzeugs mit Klemmbacken, durch Anwendung eines Werkzeugs mit Klemmbacken und einem Deckel zur Bildung eines geschlossenen Raumes, der mit zwei Öffnungen versehen ist, wobei eine zum Einspritzen des Harzes und die andere als Ausgangsöffnung, d. h. zum Ausfließen des überflüssigen eingespritzten Harzes dient. In den Ausführungen, die dieser Beschreibung als Beispiel gedient haben, wurden die erste und dann die zweite Art angewendet.
  • Die Erfindung beschränkt sich nicht auf die vorhergehende Beschreibung; so kann insbesondere der Höcker anstatt eines integralen Bestandteils des Sockels auch aus einem Metallteil bestehen, das durch Schweißen oder mit Hilfe eines leitenden Klebers auf der Platte angebracht wird; 4 veranschaulicht einen solchen Sockel mit einer Platte 1 und, auf einer der Flächen dieser Platte, ein Teil T', das durch eine Schweißung St befestigt ist.
  • Eine andere Möglichkeit zur Durchführung des Verfahrens umfasst eine Bauart von elektronischen Karten, in denen das gedruckte Schaltungsteil den zu verkapselnden Chip vollständig umgibt. Dies kann ausgeführt werden mit Hilfe von vier gedruckten Schaltungen, die anliegen, um auf dem Sockel nur die Fläche frei zu lassen, die zum Anschluss des Chips erforderlich ist. Wie in 5 veranschaulicht, kann dies auch mit einer einzigen gedruckten Schaltung, C, durchgeführt werden, die durch ein Loch Oc durchbohrt ist, dessen Anordnung und Abmessungen in Abhängigkeit des Anschlusses des Chips P bestimmt sind.
  • Zu beachten ist, dass die Ausführungsformen der Durchführung des im vorhergehenden Abschnitt beschriebenen Verfahrens die Verkapselung des Chips erleichtern, wobei sie im Gegensatz dazu für die bereits entworfenen Karten über eine einfache Veränderung des Sockels und eine etwaige neue Platzierung von zwei gedruckten Schaltungen mit dem Ziel einer Annäherung der gedruckten Schaltungen des Chips, hinaus gehen; diese Ausführungsformen sind daher kostspielig, wenn sie nicht bereits bei der Entwicklung der elektronischen Karte vorgesehen werden.

Claims (7)

  1. Verkapselungsverfahren für einen elektronischen Chip, wobei der Chip (P) auf einem mechanischen Träger mit einer ebenen Fläche angeordnet wird, wobei ein gedruckter Schaltungsteil mit einer Dicke größer als die Dicke des Chips auf dem Träger angeordnet wird und den Chip zumindest teilweise umgibt, wobei der Träger (1) einen von der ebenen Fläche (F1) vorspringenden Höcker (T, T', St) umfasst, wobei das Verfahren die folgenden Schritte umfasst: – Erhöhen des Chips (P), indem er auf dem Höcker (T, T', St) angeordnet wird, – Auswählen einer Dicke des Höckers derart, dass: – die betreffende Höhe (hc) der Oberseiten der gedruckten Schaltungen (C1, C2) über der ebenen Fläche (F1) des Trägers (1) größer als die Höhe (hp) der Oberseite des Chips (P) über der ebenen Fläche (F1) des Trägers (1) ist, und – der Unterschied zwischen diesen zwei Höhen (hp), (hc) kleiner als ein vorbestimmter Wert ist, – Anfüllen des Raums zwischen dem gedruckten Leitungsteil und dem Chip mit einem Verkapselungsprodukt (R), – Aushärten des Verkapselungsprodukts, – Anfüllen des Raums, dadurch gekennzeichnet, dass der Raum bis auf das obere Niveau des gedruckten Leitungsteils angefüllt wird.
  2. Verfahren nach Anspruch 1, das in dem Fall eingesetzt wird, dass der gedruckte Leitungsteil (C1, C2) den Chip nur teilweise umgibt, dadurch gekennzeichnet, dass es darin besteht, das Umgeben des Chips mittels zeitweise genutzter Wände (A1, A2) zu komplettieren, die nach dem Aushärten (Th) des Verkapselungsprodukts zurückgezogen werden.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der gedruckte Leitungsteil (C) den Chip (P) ganz umgibt.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der gedruckte Leitungsteil eine gedruckte Schaltung (C) umfasst, die von einem Loch (Oc) durchbohrt wird, dessen Ränder den Chip (P) umgeben.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Höcker (T) integraler Bestandteil der Platte (1) ist.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Höcker (T', St) ein an der Platte (1) angebrachtes Metallteil ist.
  7. Elektronische Karte mit zumindest einem elektronischen Chip, dadurch gekennzeichnet, dass der Chip (P) durch eine Verkapselung geschützt ist, die gemäß einem in zumindest einem der vorhergehenden Ansprüche beschriebenen Verkapselungsverfahren hergestellt ist.
DE69827829T 1997-09-30 1998-09-22 Verkapselungsverfahren eines elektronischen chips und elektronische karte mit wenigstens einem mittels dieses verfahrens verkapselten chip Expired - Lifetime DE69827829T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9712131 1997-09-30
FR9712131A FR2769130B1 (fr) 1997-09-30 1997-09-30 Procede d'enrobage d'une puce electronique et carte electronique comportant au moins une puce enrobee selon ce procede
PCT/FR1998/002035 WO1999017367A1 (fr) 1997-09-30 1998-09-22 Procede d'enrobage d'une puce electronique et carte electronique comportant au moins un puce enrobee selon ce procede

Publications (2)

Publication Number Publication Date
DE69827829D1 DE69827829D1 (de) 2004-12-30
DE69827829T2 true DE69827829T2 (de) 2005-11-24

Family

ID=9511618

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69827829T Expired - Lifetime DE69827829T2 (de) 1997-09-30 1998-09-22 Verkapselungsverfahren eines elektronischen chips und elektronische karte mit wenigstens einem mittels dieses verfahrens verkapselten chip

Country Status (7)

Country Link
US (1) US6454171B1 (de)
EP (1) EP1019962B1 (de)
AU (1) AU9270298A (de)
CA (1) CA2305635A1 (de)
DE (1) DE69827829T2 (de)
FR (1) FR2769130B1 (de)
WO (1) WO1999017367A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798313B2 (en) 2001-06-04 2004-09-28 U.S. Monolithics, L.L.C. Monolithic microwave integrated circuit with bondwire and landing zone bias
FR2838915B1 (fr) * 2002-04-22 2005-09-30 Cit Alcatel Procede perfectionne d'assemblage de composants sur une plaque de base d'unite terminale radiofrequence

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2264434B1 (de) 1974-03-12 1976-07-16 Thomson Csf
FR2346897A1 (fr) 1975-01-22 1977-10-28 Thomson Csf Circuit millimetrique hyperfrequence
FR2346854A1 (fr) 1975-10-02 1977-10-28 Thomson Csf Circuit integre comportant une source d'ondes millimetriques, et procede de fabrication dudit circuit
FR2337381A1 (fr) * 1975-12-31 1977-07-29 Honeywell Bull Soc Ind Carte portative pour systeme de traitement de signaux electriques et procede de fabrication de cette carte
FR2348574A1 (fr) * 1976-04-16 1977-11-10 Thomson Csf Procede de realisation d'une source d'ondes millimetriques et adaptation d'une telle source a la transmission par guide d'ondes
FR2351503A1 (fr) 1976-05-11 1977-12-09 Thomson Csf Procede de realisation d'un circuit pour ondes millimetriques comportant une diode semi-conductrice et un autre composant semi-conducteur, et dispositifs realises par ledit procede
FR2368151A1 (fr) 1976-10-15 1978-05-12 Thomson Csf Source d'ondes millimetriques a l'etat solide comportant un aerien directif integre
FR2421478A2 (fr) 1978-03-31 1979-10-26 Thomson Csf Source d'ondes millimetriques a l'etat solide comportant un aerien directif
FR2423088A1 (fr) 1978-04-14 1979-11-09 Thomson Csf Source d'ondes millimetriques comportant un module oscillateur et un module d'accord a capacite variable, et emetteur comportant une telle source
FR2452201A1 (fr) 1979-03-23 1980-10-17 Thomson Csf Melangeur symetrique pour ondes millimetriques et recepteur utilisant un tel melangeur
FR2458819A1 (fr) 1979-06-12 1981-01-02 Thomson Csf Tete hyperfrequence d'emission et de reception simultanees, emetteur-recepteur en ondes millimetriques et radar utilisant une telle tete
FR2576725B1 (fr) 1985-01-25 1988-07-08 Thomson Csf Amplificateur en classe ab et son correcteur de distorsion
CA1320006C (en) * 1986-06-02 1993-07-06 Norio Hidaka Package for integrated circuit
DE3639630A1 (de) * 1986-11-20 1988-06-01 Gao Ges Automation Org Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
DE3723547C2 (de) * 1987-07-16 1996-09-26 Gao Ges Automation Org Trägerelement zum Einbau in Ausweiskarten
FR2628893B1 (fr) 1988-03-18 1990-03-23 Thomson Csf Interrupteur hyperfrequence
US5208450A (en) * 1988-04-20 1993-05-04 Matsushita Electric Industrial Co., Ltd. IC card and a method for the manufacture of the same
FR2644631B1 (fr) * 1989-03-17 1991-05-31 Labo Electronique Physique Boitier pour circuit integre hyperfrequences
JPH0687484B2 (ja) * 1989-04-06 1994-11-02 三菱電機株式会社 Ｉｃカード用モジュール
FR2658302B1 (fr) 1990-02-13 1992-07-24 Thomson Lgt Procede, et dispositif, de mesure unique pour visualiser et qualifier la linearite d'une chaine de transmission.
JP2602343B2 (ja) * 1990-05-07 1997-04-23 三菱電機株式会社 Ｉｃカード
FR2663466A1 (fr) 1990-06-15 1991-12-20 Thomson Csf Composant semiconducteur a jonction schottky pour amplification hyperfrequence et circuits logiques rapides, et procede de realisation d'un tel composant.
FR2678112B1 (fr) 1991-06-18 1993-12-03 Thomson Csf Antenne hyperfrequence a balayage optoelectronique.
FR2684804B1 (fr) 1991-12-06 1994-01-28 Thomson Csf Dispositif de montage de circuits integres monolithiques hyperfrequences a tres large bande.
FR2693065A1 (fr) 1992-06-26 1993-12-31 Thomson Lgt Dispositif d'amplification de puissance d'un signal composite.
FR2696279B1 (fr) 1992-09-25 1994-11-18 Thomson Csf Procédé pour permettre le montage d'une puce sur un substrat et puce préparée selon le procédé.
FR2696887B1 (fr) 1992-10-09 1994-11-18 Thomson Lgt Amplificateur de puissance large bande haute fréquence.
FR2704357B1 (fr) 1993-04-20 1995-06-02 Thomson Csf Eléments électroniques intégrés à caractéristiques électriques variables, en particulier pour hyperfréquences.
KR100355209B1 (ko) * 1994-09-22 2003-02-11 로무 가부시키가이샤 비접촉형ic카드및그제조방법
FR2735284B1 (fr) * 1995-06-12 1997-08-29 Solaic Sa Puce pour carte electronique revetue d'une couche de matiere isolante et carte electronique comportant une telle puce
US5965867A (en) * 1996-07-19 1999-10-12 Gieseke & Devrient Gmbh Data medium incorporating integrated circuits

Also Published As

Publication number Publication date
EP1019962A1 (de) 2000-07-19
US6454171B1 (en) 2002-09-24
FR2769130B1 (fr) 2001-06-08
AU9270298A (en) 1999-04-23
EP1019962B1 (de) 2004-11-24
CA2305635A1 (en) 1999-04-08
FR2769130A1 (fr) 1999-04-02
DE69827829D1 (de) 2004-12-30
WO1999017367A1 (fr) 1999-04-08

Similar Documents

Publication Publication Date Title
DE10221891C5 (de) Leistungshalbleitervorrichtung
DE19921109B4 (de) Elektronikbauteil und Elektronikkomponente mit einem Keramikbauteilelement
DE2554965C2 (de)
DE69432968T2 (de) Gehäuse für elektronische Bauelemente
DE19818019B4 (de) Mikrowellenschaltungsgehäuse
DE2843144C2 (de)
EP1728277B1 (de) Gehäuse für eine elektronische Schaltung und Verfahren zum Abdichten des Gehäuses
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE2840514A1 (de) Leistungssteuergeraet und verfahren zum anbringen desselben
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE19924934A1 (de) Hochfrequenzelektronikpackung mit willkürlich geformten Verbindungen und einer einstückigen Abschirmung
DE102005023455B4 (de) Box für elektrische Verbindungen und Verfahren zur Herstellung derselben
EP0599194A1 (de) Elektronikmodul in Flachbauweise
DE112004001727T5 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE3708309A1 (de) Chip-packung
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE10316096B4 (de) Platte mit gedruckter Schaltung und mit einer barrieregeschützten Durchgangsöffnung und Verfahren zu deren Herstellung
EP1287558B1 (de) Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung
DE4424396C2 (de) Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten
DE10232788B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einem Systemträger, Systemträger und Verfahren zur Herstellung eines elektronischen Bauteils
DE19819217A1 (de) Befestigungsgrundplatte für eine elektronische Komponente
DE102006060533A1 (de) Verfahren zur Herstellung einer ersten Schicht mit einer elektrischen Leitung und Anordnung mit einer Kontaktschicht
DE2925509A1 (de) Packung fuer schaltungselemente
DE4341867A1 (de) Verfahren zum Drucken eines Verbindungsmittels
EP0613331B1 (de) Verfahren zum Befestigen einer Hybrid-Schaltung auf einer Leiterplatte

Legal Events

Date Code Title Description
8364 No opposition during term of opposition