DE69736544D1 - Verfahren zur Verminderung der Anzahl von Kohärenz-Zyklen in einem verzeichnisbasierten Cachekohärenz-Speichersystem unter Verwendung eines Speicherzustands-Cachespeichers - Google Patents

Verfahren zur Verminderung der Anzahl von Kohärenz-Zyklen in einem verzeichnisbasierten Cachekohärenz-Speichersystem unter Verwendung eines Speicherzustands-Cachespeichers

Info

Publication number
DE69736544D1
DE69736544D1 DE69736544T DE69736544T DE69736544D1 DE 69736544 D1 DE69736544 D1 DE 69736544D1 DE 69736544 T DE69736544 T DE 69736544T DE 69736544 T DE69736544 T DE 69736544T DE 69736544 D1 DE69736544 D1 DE 69736544D1
Authority
DE
Germany
Prior art keywords
coherency
cache
directory
reducing
storage system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69736544T
Other languages
English (en)
Other versions
DE69736544T2 (de
Inventor
Gene F Young
Larry C James
Roy M Stevens
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of DE69736544D1 publication Critical patent/DE69736544D1/de
Publication of DE69736544T2 publication Critical patent/DE69736544T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0817—Cache consistency protocols using directory methods
    • G06F12/082—Associative directories
DE69736544T 1996-12-09 1997-10-13 Verfahren zur Verminderung der Anzahl von Kohärenz-Zyklen in einem verzeichnisbasierten Cachekohärenz-Speichersystem unter Verwendung eines Speicherzustands-Cachespeichers Expired - Lifetime DE69736544T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/763,703 US5809536A (en) 1996-12-09 1996-12-09 Method for reducing the number of coherency cycles within a directory-based cache coherency memory system uitilizing a memory state cache
US763703 1996-12-09

Publications (2)

Publication Number Publication Date
DE69736544D1 true DE69736544D1 (de) 2006-10-05
DE69736544T2 DE69736544T2 (de) 2007-08-23

Family

ID=25068574

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69736544T Expired - Lifetime DE69736544T2 (de) 1996-12-09 1997-10-13 Verfahren zur Verminderung der Anzahl von Kohärenz-Zyklen in einem verzeichnisbasierten Cachekohärenz-Speichersystem unter Verwendung eines Speicherzustands-Cachespeichers

Country Status (4)

Country Link
US (1) US5809536A (de)
EP (1) EP0847011B1 (de)
JP (1) JP3974983B2 (de)
DE (1) DE69736544T2 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835941A (en) * 1995-11-17 1998-11-10 Micron Technology Inc. Internally cached static random access memory architecture
US5940864A (en) * 1997-04-14 1999-08-17 International Business Machines Corporation Shared memory-access priorization method for multiprocessors using caches and snoop responses
US6055373A (en) * 1997-04-28 2000-04-25 Ncr Corporation Computer system including a digital signal processor and conventional central processing unit having equal and uniform access to computer system resources
US6378047B1 (en) * 1997-07-07 2002-04-23 Micron Technology, Inc. System and method for invalidating set-associative cache memory with simultaneous set validity determination
US6055610A (en) * 1997-08-25 2000-04-25 Hewlett-Packard Company Distributed memory multiprocessor computer system with directory based cache coherency with ambiguous mapping of cached data to main-memory locations
US6052760A (en) * 1997-11-05 2000-04-18 Unisys Corporation Computer system including plural caches and utilizing access history or patterns to determine data ownership for efficient handling of software locks
US6032228A (en) * 1997-11-26 2000-02-29 International Business Machines Corporation Flexible cache-coherency mechanism
US6587931B1 (en) * 1997-12-31 2003-07-01 Unisys Corporation Directory-based cache coherency system supporting multiple instruction processor and input/output caches
US6343359B1 (en) * 1999-05-18 2002-01-29 Ip-First, L.L.C. Result forwarding cache
US6519685B1 (en) * 1999-12-22 2003-02-11 Intel Corporation Cache states for multiprocessor cache coherency protocols
US6405292B1 (en) * 2000-01-04 2002-06-11 International Business Machines Corp. Split pending buffer with concurrent access of requests and responses to fully associative and indexed components
US7124252B1 (en) 2000-08-21 2006-10-17 Intel Corporation Method and apparatus for pipelining ordered input/output transactions to coherent memory in a distributed memory, cache coherent, multi-processor system
US6868481B1 (en) * 2000-10-31 2005-03-15 Hewlett-Packard Development Company, L.P. Cache coherence protocol for a multiple bus multiprocessor system
US20040260887A1 (en) * 2003-04-11 2004-12-23 Sun Microsystems, Inc. Multi-node computer system implementing speculative proxy transactions
US7127562B2 (en) * 2003-06-11 2006-10-24 International Business Machines Corporation Ensuring orderly forward progress in granting snoop castout requests
US7200718B2 (en) 2004-04-26 2007-04-03 Broadband Royalty Corporation Cache memory for a scalable information distribution system
CN100541449C (zh) * 2005-03-14 2009-09-16 松下电器产业株式会社 总线控制器
US7827425B2 (en) * 2006-06-29 2010-11-02 Intel Corporation Method and apparatus to dynamically adjust resource power usage in a distributed system
US7581068B2 (en) * 2006-06-29 2009-08-25 Intel Corporation Exclusive ownership snoop filter
US7644293B2 (en) * 2006-06-29 2010-01-05 Intel Corporation Method and apparatus for dynamically controlling power management in a distributed system
US20080065837A1 (en) * 2006-09-07 2008-03-13 Sodick Co., Ltd. Computerized numerical control system with human interface using low cost shared memory
US8151059B2 (en) * 2006-11-29 2012-04-03 Intel Corporation Conflict detection and resolution in a multi core-cache domain for a chip multi-processor employing scalability agent architecture
US8028131B2 (en) * 2006-11-29 2011-09-27 Intel Corporation System and method for aggregating core-cache clusters in order to produce multi-core processors
US8994533B2 (en) * 2006-11-30 2015-03-31 Patent Navigation, Inc. Conditional RFID
EP2405361A4 (de) * 2009-03-06 2012-12-19 Fujitsu Ltd Computersystem, steuerverfahren, aufzeichnungsmedium und steuerprogramm
US8782323B2 (en) * 2009-10-30 2014-07-15 International Business Machines Corporation Data storage management using a distributed cache scheme
US9477600B2 (en) 2011-08-08 2016-10-25 Arm Limited Apparatus and method for shared cache control including cache lines selectively operable in inclusive or non-inclusive mode
US11687459B2 (en) * 2021-04-14 2023-06-27 Hewlett Packard Enterprise Development Lp Application of a default shared state cache coherency protocol

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394731A (en) * 1980-11-10 1983-07-19 International Business Machines Corporation Cache storage line shareability control for a multiprocessor system
US4410944A (en) * 1981-03-24 1983-10-18 Burroughs Corporation Apparatus and method for maintaining cache memory integrity in a shared memory environment
US4775955A (en) * 1985-10-30 1988-10-04 International Business Machines Corporation Cache coherence mechanism based on locking
US5097409A (en) * 1988-06-30 1992-03-17 Wang Laboratories, Inc. Multi-processor system with cache memories
US5317716A (en) * 1988-08-16 1994-05-31 International Business Machines Corporation Multiple caches using state information indicating if cache line was previously modified and type of access rights granted to assign access rights to cache line
US4928225A (en) * 1988-08-25 1990-05-22 Edgcore Technology, Inc. Coherent cache structures and methods
JPH0680499B2 (ja) * 1989-01-13 1994-10-12 インターナショナル・ビジネス・マシーンズ・コーポレーション マルチプロセッサ・システムのキャッシュ制御システムおよび方法
JP2825906B2 (ja) * 1990-02-01 1998-11-18 株式会社日立製作所 計算機システム
US5291442A (en) * 1990-10-31 1994-03-01 International Business Machines Corporation Method and apparatus for dynamic cache line sectoring in multiprocessor systems
US5191649A (en) * 1990-12-21 1993-03-02 Intel Corporation Multiprocessor computer system with data bus and ordered and out-of-order split data transactions
US5313609A (en) * 1991-05-23 1994-05-17 International Business Machines Corporation Optimum write-back strategy for directory-based cache coherence protocols
JPH06103477B2 (ja) * 1991-12-05 1994-12-14 工業技術院長 並列キャッシュメモリ
US5524212A (en) * 1992-04-27 1996-06-04 University Of Washington Multiprocessor system with write generate method for updating cache
US5398325A (en) * 1992-05-07 1995-03-14 Sun Microsystems, Inc. Methods and apparatus for improving cache consistency using a single copy of a cache tag memory in multiple processor computer systems
US5450563A (en) * 1992-10-30 1995-09-12 International Business Machines Corporation Storage protection keys in two level cache system
JPH06208507A (ja) * 1993-01-11 1994-07-26 Casio Comput Co Ltd キャッシュメモリシステム
JPH06274416A (ja) * 1993-03-23 1994-09-30 Matsushita Electric Ind Co Ltd キャッシュメモリ装置
US5522057A (en) * 1993-10-25 1996-05-28 Intel Corporation Hybrid write back/write through cache having a streamlined four state cache coherency protocol for uniprocessor computer systems
JP3410535B2 (ja) * 1994-01-20 2003-05-26 株式会社日立製作所 並列計算機
EP0681240B1 (de) * 1994-05-03 2001-01-10 Hewlett-Packard Company Anordnung mit Duplikat des Cache-Etikettenspeichers

Also Published As

Publication number Publication date
US5809536A (en) 1998-09-15
EP0847011B1 (de) 2006-08-23
JP3974983B2 (ja) 2007-09-12
DE69736544T2 (de) 2007-08-23
EP0847011A2 (de) 1998-06-10
JPH10260898A (ja) 1998-09-29
EP0847011A3 (de) 1999-12-29

Similar Documents

Publication Publication Date Title
DE69736544D1 (de) Verfahren zur Verminderung der Anzahl von Kohärenz-Zyklen in einem verzeichnisbasierten Cachekohärenz-Speichersystem unter Verwendung eines Speicherzustands-Cachespeichers
DE69025232T2 (de) Verfahren zur Aufrechterhaltung der Cache-Speicherkohärenz in einem Mehrrechnersystem
DE69434728D1 (de) Synchronisationssystem und verfahren in einem datencachesystem mit aufgeteiltem pegel
DE69430429T2 (de) Verfahren zum zugriff auf echtzeitdaten in einem automatischen anrufverteilsystem
DE69521256D1 (de) Verfahren zur Verwaltung der Speicherzuweisung in einem Druckersystem
DE69120982D1 (de) Datenspeicher mit Cache-Speicher und Verfahren dafür
DE69702568D1 (de) Mehrstufiges Cache-System für Massenspeichereinrichtung und Verfahren zum Einrichten eines solchen Systems
DE69623407T2 (de) Verfahren zur Überprüfung der Blockzuordnung eines Flash-Speichers mit Übersetzungsschicht
DE60035151D1 (de) Hardware-Anordnung zur Verwaltung von Cachespeicherstrukturen in einem Datenspeichersystem
DE69515952T2 (de) Verfahren und Vorrichtung zur Verminderung von Quartisierungsstörungen in einem hierarchischen Bildspeicher- und Wiederauffindungssystem
DE69131840T2 (de) Verfahren zur Vervielfältigung eines geteilten Speichers
DE69926999D1 (de) System und verfahren zur dynamischen konfliktauflösung in einem multiprozessor-rechnersystem mit geteilten speicherresourcen
EP0726523A3 (de) Verfahren zur Erhaltung der Speicherkohärenz in einem Rechnersystem mit Cachespeicher
DE69117636T2 (de) Verfahren zur Wiedergewinnung einer Arbeit in einem elektronischen Vervielfältigungssystem
DE68921365D1 (de) Anordnung und Verfahren zum automatischen Auffinden von Speicherplätzen mit hoher Zugriffsrate und zum Ableiten dieser Zugriffe vom Speicherverkehr in einem Multiprozessorsystem.
DE69118752T2 (de) Verfahren und System zur Verwaltung von Adressen in einem Netzwerk
DE68926878D1 (de) Verfahren zur Speicherung in nichtausschliessende Cachespeicherzeilen in Mehrprozessoranordnungen
DE69010739D1 (de) Verfahren und Vorrichtung zur Speicherzugriffsbeschleunigung unter Verwendung eines modifizierten LRU-Algorithmus.
DE69322244T2 (de) Verfahren und System zur Erhöhung der Systemspeichergleichzeitigkeit eines Multiprozessor-Rechnersystems
DE69934523D1 (de) System und Verfahren zur Bereitstellung von Steuersignalen einer Kassettenzugriffeinheit in einem Kassettenspeichersystem
DE69622079T2 (de) Verfahren und Vorrichtung zur schnellen Einleitung von Speicherzugriffen in einem cachekohärenten Multiprozessorsystem
DE69609515D1 (de) Verfahren zur sequentiellen detektion in einem cachespeicherverwaltungssystem
DE69737343D1 (de) Verfahren zur Verwaltung eines gemeinsamen Speichers in Netzknoten
DE69724533D1 (de) Durchschreiboperation mit Stufenumgehung in einem mehrstufigen Speicher eines Rechnersystems
DE69505038D1 (de) Verfahren zur Verklemmungserkennung in einem Multiprozessorsystem mit gemeinschaftlichen Speicher

Legal Events

Date Code Title Description
8364 No opposition during term of opposition