-
Die
vorliegende Erfindung bezieht sich auf ein Übertragungssystem mit einem
Sender, der über
ein Übertragungsmedium
mit wenigstens einem Empfänger
gekoppelt ist, wobei der Sender Framezusammensetzungsmittel aufweist
zum Zusammensetzen von Frames mit einem Steuerteil und mit einem
Nutzlastteil, wobei der Empfänger
Framezerlegungsmittel aufweist zum Extrahieren des Nutzlastteils
aus den Frames, wobei die Framezusammensetzungsmittel ebenfalls
dazu vorgesehen sind, Pakete mit einem Identifikationsteil, der
wenigstens die Länge
des Pakets umfasst, in die Frames einzufügen, wobei die Framezusammensetzungsmittel weiterhin
dazu vorgesehen sind, die Stelle des Anfangs eines neuen Pakets
in einem Frame in den Steuerteil einzufügen, wobei die Framezerlegungsmittel
dazu vorgesehen sind, die Anfangsstelle eines neuen Pakets aus dem
Steuerteil herzuleiten.
-
Die
vorliegende Erfindung bezieht sich ebenfalls auf einen Empfänger, ein
Verfahren zum Übertragen von
Signalen von einem Sender zu einem Empfänger und auf ein Verfahren
zum Empfangen von Signalen.
-
Ein Übertragungssystem
der eingangs beschriebenen Art ist aus
EP 0 580 083 A2 bekannt.
Dieses bekannte Übertragungssystem
ist ein frameorientiertes Bussystem, wobei Reihen mit Datenframes
konstanter Länge
zwischen Busstationen kommuniziert werden. Jedes Datenframe umfasst
einen isochronen und einen asynchronen Frameteil. Innerhalb der
Datenframes kann die Aufteilung zwischen den isochronen und asynchronen
Frameteilen dynamisch variiert werden.
-
Ein
anderes Übertragungssystem
ist aus "DAVIC 1.1
Specification, Part 8, Revision 3.0" bekannt.
-
In
den DAVIC Spezifikationen ("Digital
Audio Video Council")
wird versucht, eine digitale verbesserte Sendekette zu standardisieren.
Diese Normen decken die komplette Kette von dem Content-Provider über den Kundendienstprovider
zu dem Endverbraucher. Durch DAVIC gedeckte Aspekte sind beispielsweise
Video, Codierung, Sicherheit, Kanalcodierung, Modulation und Framestrukturen.
-
In
DAVIC wird vorgeschlagen, MPEG-2 Transportstrommultiplex anzuwenden,
wobei der 187 Bytes Nutzlastteil ein Frame trägt, das einen Steuerteil und
einen Nutzlastteil aufweist. In DAVIC ist der Nutzlastteil eine
Sequenz von ATM Zellen. Der Steuerteil kann verschiedene Items,
wie die Priorität
eines Pakets, und einen Fehlermerker, und eine Angabe, dass die
aktuelle Sequenz von ATM Zellen in dem Frame bei dem Empfänger abgelegt
werden sollen, weil die ATM Zellen als Füllinformation zum Füllen des Übertragungskanals eingeführt werden.
-
Ein
Problem des bekannten Systems ist, dass es nicht geeignet ist zum
Transportieren von Daten in anderen Formaten als in dem aktuellen
Nutzlastformat. Derartige andere Formate können beispielsweise STM sein,
das Datenwörter
mit einer festen Länge
erfordert mit einer Wiederholungsrate von 125 μs, oder Datenformate mit einer
variablen Länge,
wie Ethernet-Pakete oder IP (Internet Protokoll) Pakete.
-
Es
ist nun u. a. eine Aufgabe der vorliegenden Erfindung, ein Übertragungssystem
der eingangs beschriebenen Art zu schaffen, das den Transport mehrerer
Typen von Datenformaten ermöglicht.
-
Dazu
weist das Übertragungssystem
nach der vorliegenden Erfindung das Kennzeichen auf, dass die Framezerlegungsmittel
weiterhin dazu vorgesehen sind, die Anfangsstelle eines nachfolgenden
Pakets aus der Anfangsstelle und aus der Länge eines aktuellen Pakets
zu ermitteln.
-
Durch
Angabe der Anfangsstelle eines Pakets in dem Steuerteil eines Frames
und durch Ermittlung des Anfangs nachfolgender Pakete aus der Anfangsstelle
und der Länge
des vorhergehenden Pakets wird es möglich, alle Arten von Paketen
in dem Frame zu transportieren. Es ermöglich auch die Aufteilung eines
Pakets in zwei Teile, die in verschiedenen Frames transportiert
werden, was zu einer sehr hohen Effizienz führt.
-
Eine
Ausführungsform
der vorliegenden Erfindung weist das Kennzeichen auf, dass die Framezusammensetzungsmittel
weiterhin dazu vorgesehen sind, eine Pakettypangabe in den Identifikationsteil
einzuführen.
-
Durch
Spezifikation des Pakettyps wird erzielt, dass Pakete eines bestimmten
Typs auf einfache Weise identifiziert und auf entsprechende Weise
verarbeitet werden können.
-
Eine
weitere Ausführungsform
der vorliegenden Erfindung weist das Kennzeichen auf, dass der Steuerteil
eines Frames die Stelle des Anfangs eines neuen Pakets in einem
nächsten
Frame aufweist.
-
Durch
Angabe der Stelle des Anfangs eines neuen Pakets in einem nächsten Frame,
statt der Angabe der Stelle des Anfangs eines neuen Pakets in dem
aktuellen Frame, wird mehr Zeit verfügbar zum verarbeiten der Information über die
genannte Stelle. Folglich kann auf Puffer zur Speicherung von Teilen
eines Frames verzichtet werden.
-
Eine
weitere Ausführungsform
der vorliegenden Erfindung weist das Kennzeichen auf, dass die Länge des
Pakets um ein ganzes Vielfaches einer elementaren Dateneinheit größer ist
als ein Byte.
-
Durch
Einführung
dieser elementaren Dateneinheiten kann die Länge der Pakete nur eine begrenzte Anzahl
Werte haben, wodurch die Anzahl Bits, erforderlich zum Codieren
der Länge
der Pakete reduziert wird.
-
Ausführungsbeispiele
der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden
näher beschrieben.
Es zeigen:
-
1 ein Übertragungssystem
nach der vorliegenden Erfindung,
-
2 den
Aufbau eines Basisframes, das aus zwei MPEG Transportstromframes
besteht,
-
3 ein
Paket mit einer ATM Zelle mit einem Identifizierbyte nach dem Vorschlag
IEEE802.14,
-
4 ein
Paket mit einer Zelle variabler Länge,
-
5 ein
Paket mit einer STM Zelle,
-
6 ein
Blockschaltbild des Controllers 18 für eine Framestruktur, die imstande
ist, die Datenformate nach 3, 4 und 5 zu
tragen.
-
In
dem Übertragungssystem
nach 1 wird einem ersten Eingang eines Multiplexers 4 in
einem Sender 2 ein ATM Signal zugeführt. Ein ATM Signal wird einem
zweiten Eingang des Multiplexers 4 zugeführt, und eine
Sequenz von Zellen variabler Länge
wird einem dritten Eingang des Multiplexers 4 zugeführt. Ein
erster Ausgang des Controllers 6 ist mit einem Steuereingang
des Multiplexers 4 verbunden. Ein Ausgang des Multiplexers 4 ist
mit einem Eingang der Framezusammensetzungsmittel verbunden, weiterhin
als Frameassembler 8 bezeichnet.
-
Ein
zweites Ausgangssignal des Controllers 6, der ein Ausgangssignal
V-ATM trägt, ist
mit einem ersten Eingang der Gültigkeitsangabeeinführungsmittel,
weiterhin als Gültigkeitsangabeinserter 10 bezeichnet, verbunden.
Ein dritter Ausgang des Controllers 6, der ein Ausgangssignal
V-STM trägt,
ist mit einem zweiten Eingang des Gültigkeitsangabeinserters 10 verbunden.
Ein vierter Ausgang des Controllers 6, der ein Ausgangssignal
V-VL trägt,
ist mit einem dritten Eingang des Gültigkeitsangabeinserters 10 verbunden.
-
Ein
Ausgang des Gültigkeitsangabeinserters 10 ist
mit einem zweiten Eingang des Frameassemblers 8 verbunden.
Der Ausgang des Frameassemblers 8 ist mit dem Ausgang des
Senders 2 gekoppelt.
-
Der
Ausgang des Senders 2 ist über ein Übertragungsmedium 12 mit
dem Eingang eines Empfängers 14 gekoppelt.
Der Eingang des Empfängers 14 ist
mit einem Eingang eines Controller4s 18 gekoppelt, sowie mit
den Framezerlegungsmitteln verbunden, der hier ein Framedisassembler 16 ist.
Ein Ausgang des Controllers 18 ist mit einem zweiten Eingang
des Framedisassemblers 16 verbunden. An einem ersten Ausgang
des Framedisassemblers 16 ist ein Ausgangssignal in ATM
Format verfügbar.
An einem zweiten Ausgang des Framedisassemblers 16 ist
ein Ausgangssignal in STM Format verfügbar, und an einem dritten
Ausgang des Framedisassemblers 16 ist ein Ausgangssignal
mit Paketen variabler Länge
verfügbar.
-
Das Übertragungssystem
nach 1 ist vorgesehen zum Übertragen von Daten in ATM
Format und STM Format. Es unterstützt ebenfalls die Übertragung
von Paketen variabler Länge,
wie Ethernet Pakete oder TCP/IP Pakete. Elementare Einheiten verschiedener
Typen von Daten werden in sog. Protokolldateneinheiten (PDUs) verpackt.
-
Der
Controller 6 führt
dem Multiplexer 4 ein Steuersignal zu, das angibt, welches
der Eingangssignale dem Ausgang des Multiplexers 4 zugeführt werden
soll. Die Kombination des Controllers 6 und des Multiplexers 4 ist
vorgesehen zum schnellen Ändern
der Selektion der Quelle, zum Einführen der Möglichkeit der Erzeugung eines
Ausgangsstroms, in dem ATM Zellen, STM Daten und Pakete variabler
Länge verschachtelt sind.
-
Der
Controller 6 schafft Information über die Gültigkeit der Signale an den
Eingängen
des Multiplexers, um es zu ermöglichen,
dass der Gültigkeitsangabeinserter 10 eine
Gültigkeitsangabe
in das von dem Frameassembler 8 zu konstruierende Frame
eingeführt
wird. Durch Anwendung der Gültigkeitsangabe
wird dem Empfänger
die Möglichkeit
geboten, lose Pakete von Paketen, die Nutzlastdaten tragen, zu unterscheiden. Durch
Anwendung einer Identifikation anders als die bereits in der DAVIC
Spezifikation vorgeschrieben, wird es möglich, andere Typen von Datenformaten
zu identifizieren.
-
Der
Frameassembler 8 konstruiert Frames mit den Ausgangsdaten
des Multiplexers 4 und der Gültigkeitsangabe. Die Datenframes
werden über
das Übertragungsmedium 12 dem
Empfänger 14 zugeführt.
-
In
dem Empfänger 14 ermittelt
der Controller den Anfang eines Frames, und ermittelt aus der Gültigkeitsangabe,
ob das Eingangssignal einen Strom mit ATM Zellen trägt, oder
ob das Eingangssignal einen anderen Signaltyp trägt. Diese Information wird
verwendet zum Steuern des Disassemblers 16, der die verschiedenen
Datenformate aus dem Frame extrahiert und diese an entsprechenden
Ausgängen
des Empfängers 14 ausliefert.
Es sei bemerkt, dass es möglich
ist, dass ein Empfänger
nur zum Empfangen eines einzigen Datentyps vorgesehen ist. In einem
derartigen Fall ist nur ein einziges Signal an dem Ausgang des Empfängers vorhanden,
wenn der genannte Datentyp in dem Frame an dem Eingang des Empfängers 14 vorhanden
ist.
-
Das
Signal nach 2 umfasst eine Sequenz von 2
Standard MPEG Transportmultiplexpaketen. Ein Frame nach der vorliegenden
Erfindung wird von den 187 Nutzlastbytes von zwei aufeinander folgenden MPEG
Transportstrompaketen getragen. Das erste Paket dieser MPEG Transportmultiplexpakete
umfasst ein Synchronisationssignal 20 von nur einem Byte,
die Nutzlast von 187 Bytes und einen Fehlersteuerteil 24 von sechzehn
Bytes. Das zweite Paket dieser MPEG Transportmultiplexpaketen umfasst
ein Synchronisationssignal 24 von nur einem Byte, die Nutzlast 26 von
187 Bytes und einen Fehlersteuerteil 28 von sechzehn Bytes. Das
Synchronisationssignal ist ein festes 8 Bit Feld mit dem Binärwert "010000111" und wird zur Framesynchronisation
verwendet. Das Frame umfasst vier Steuerbytes 22-1 (CTRL0), 26-1 (CTRL1), 26-5 (CTRL2)
and 22-6 (CTRL3), und eine Anzahl elementarer Dateneinheiten 22-2...22-5, 26-2...26-5,
auch als Schlitze bezeichnet, um die Benutzerdaten zu tragen. Diese
Schlitze umfassen ein ganzes Vielfaches von Bytes. Es ist nicht
notwendig, dass nach dem CTRL0 Byte ein neuer Schlitz startet, aber
es ist möglich,
dass ein Schlitz von einem vorhergehenden Frame fortgesetzt wird.
Dies führt
zu einer größeren Effizienz
des Frames, weil es keinen unbenutzten Raum in dem Frame gibt. Das
CTRL0 Byte gibt an, dass das vorliegende Paket das erste Paket der
Sequenz von zwei MPEG Transportstrompaketen ist. Der Wert von CTRL0
ist EIPSSSSSb, wobei die E, P und S Bits nachstehend definiert werden.
Das CTRL1 Byte gibt an, dass das aktuelle Paket das zweite Paket
einer Doppelpaketsequenz ist. Der Wert ist E0PSSSSSb, wobei die
E, P und S Bits nachstehend definiert werden.
-
Das
E Bit ist ein 1 Bit Fehlermerker. Wenn auf "1" gesetzt,
gibt es an, dass es in der assoziierten 187 Byte Nutzlast wenigstens
1 nicht korrigierbaren Bitfehler gibt. Dieses Bit kann durch Entitäten in der
Transportschicht auf "1" gesetzt werden.
Wenn auf "1" gesetzt, soll dieses
Bit nicht auf "0" rückgestellt
werden, es sei denn, dass die fehlerhaften Bitwerte korrigiert worden
sind.
-
Das
P Bit ist ein 1 Bit Prioritätsmerker.
Wenn auf "1" gesetzt, gibt es
an, dass das assoziierte Paket eine höhere Priorität hat als
die Nutzlast, deren Prioritätsmerker
auf "0" gesetzt ist.
-
Das
5 Bit SSSSS Feld ist der Gültigkeitsindikator.
Wenn der Wert gleich binär "11110" ist, bedeutet dies,
dass ein gültiger
Strom von ATM Zellen nach der DAVIC Norm innerhalb der Nutzlast
ist. In einem derartigen Fall werden keine Schlitze verwendet. Das
erste MPEG Transportstrompaket umfasst 3 ATM Zellen von 53 Bytes
und 27 Bytes einer vierten ATM Zelle. Das zweite MPEG Transportstrompaket
umfasst die 26 restlichen Bytes des vierten Pakets und 3 weitere
ATM Zellen. In diesem Fall ist das CRTL3 Byte nicht vorhanden.
-
Wenn
die Zeichenfolge SSSSS einen anderen Wert, beispielsweise "01011" hat, bedeutet dies,
dass ein Signal, anders als der oben genannte ATM Strom innerhalb
der Nutzlast 22 und 26 vorhanden ist. Es ist möglich, mit
der Zeichenfolge SSSSS anzugeben, welcher Signaltyp in der Nutzlast
vorhanden ist, aber es ist auch möglich, mit der Zeichenfolge
SSSSS nur anzugeben, dass die Nutzlast ein anderes Format trägt als der DAVIC
ATM Strom. Dieses letztere bietet die Möglichkeit, dass verschiedene
Datentypen innerhalb der Nutzlast verzahnt sind. In diesem Fall
haben diese Daten selber keine Tragidentifikationsinformation.
-
Das
CTRL2 Byte ist reserviert. Dies wird definiert zum Tragen von Operations-,
Administrations- und Instandhaltungsinformation (OAM).
-
Das
CTRL3 Byte gibt die Stelle des ersten Bytes einer neuen Protokolldateneinheit
(PDU) in dem zweiten MPEG Transportpaket an. Jede neue PDU startet
mit einem neuen Zeitschlitz. Durch Verwendung dieser Information
kann der Disassembler 16 auf einfache Weise die PDU aus
dem Frame extrahieren.
-
3 zeigt
einen ersten Typ einer PDU, die eine Sequenz von ATM Zellen nach
einem Entwurf für
die (noch nicht angekündigte)
IEEE 802.14 Norm ist. Diese Sequenz weicht von der genormten DAVIC
Sequenz von ATM Zellen dadurch ab, dass ein Identifikationsteil
in diesem Fall ein Ein-Byte-Identifizierer
40 ist, der
jeder ATM Zelle vorhergeht. Das Identifiziererbyte
40 hat
drei Felder, die nach der untenstehenden Tabelle defniert sind:
-
Das
Format ID 40-1 Feld gibt den Typ der PDU an. Dieses Feld
ist in allen PDUen vorhanden. Für
die ATM PDU werden diese Bits auf "00" gesetzt.
Das Verschlüsselungsschlüsselidentifiziererbit 40-2 wird
zum Identifizieren einer Umschaltung zwischen zwei Sätzen von
Verschlüsselungsschlüsseln verwendet
um die Sicherheit zu steigern. Der Teil 40-3, der die finalen
5 Bits des Identifizierers 40 aufweist, ist reserviert
zum Einführen
künftiger
Format IDs.
-
4 zeigt
einen zweiten Typ von PDU, die eine PDU mit einer Zelle variabler
Länge ist.
Dieser Typ einer Zelle hat einen Identifizierer 44 mit
vier Feldern. Die Felder haben die Bedeutung nach der untenstehenden
Tabelle.
-
-
Das
Format ID Feld 44-1 ist ein Bit, das den Typ der PDU angibt.
Es wird auf den Wert "1" gesetzt. Der Verschlüsselungsschlüsselidentifizierer 44-2 hat
dieselbe Bedeutung wie bereits oben in Bezug auf 3 beschrieben
wurde. Der Sequenzidentifizierer 44-3 ist vorgesehen um
Dateneinheiten variabler Länge
größer als 143
Bytes meistern zu können.
Wenn der Sequenzidentifizierer 44-3 den binären Wert "10" hat, bedeutet dies, dass
das aktuelle Fragment das erste Fragment von einer größeren VL
Zelle ist. Wenn der Sequenzidentifizierer 44-3 den binären Wert "00" hat, bedeutet dies,
dass das aktuelle Fragment ein Fragment innerhalb der VL Zelle ist
und dass wenigstens ein Fragment folgen wird. Wenn der Sequenzidentifizierer 44-2 den
binären
Wert "01" hat, bedeutet dies,
dass das aktuelle Fragment das finale Segment der VL Zelle ist.
Wenn der Sequenzidentifizierer 44-3 den binären Wert "11" hat, bedeutet dies,
dass das aktuelle Fragment das einzige Fragment der VL Zelle ist.
Das Sequenzfeld wird verwendet um das komplette VL Paket aus einer
Anzahl VL PDUs zu extrahieren. Der Größenidentifizierer 44-4 besteht
aus vier Bits, die die Anzahl von 9 Bytes Schlitzen darstellen,
die für
dieselbe PDU folgen.
-
5 zeigt
einen dritten Typ einer PDU, gemeint zum Tragen von STM Daten. STM
wird angewandt zum Unterstützen
einer 64 Kbps Verbindung fester Bitrate, oft gemeint für Telephonie
oder ISDN Applikationen. Die STM PDU umfasst einen Ein-Byte-Header 46 und
eine 8 Byte STM Zelle 48. Folglich füllt die STM PDU genau einen
einzigen Schlitz. Der Header 46 umfasst drei Felder 46-1, 46-2 und 46-3,
entsprechend der nachstehenden Tabelle.
-
-
Die
Format ID 46-1 mit einem Wert von "01" gibt
das Vorhandensein einer STM PDU an. Es gibt mehrere Optionen zum
Implementieren von STM in dem Downstream.
-
Eine
erste Art und Weise die STM Daten zu transportieren ist die Verwendung
von PDUen mit der Größe eines
einzigen Schlitzes. Auch hier enthält wieder das Headerbyte die
Zellentypinformation, wobei es sich um einen Zellentypidentifizierer
und einen STM Stromidentifizierer handelt. Ein einziges Byte je
Schlitz je 64 kbps Verbindung wird zugeordnet, wobei die Schlitze
in einem Abstand von 125 Transistors voneinander entfernt liegen.
In dem Fall, dass nur eine einzige 64 kbps Verbindung aktiv ist,
würde dies
einen Mehraufwand von 7 Bytes je 125 Transistors in einem 30 Mbps
Strom schaffen, was etwa 1,5% ist. Dieses Verfahren unterstützt die
Adressierung von bis zu 256 simultan aktiven Anrufen je Downstreamträger.
-
Eine
alternative Weise um STM zu transportieren, die in der PDU nach 5 angewandt
wird, ist, einen Stromidentifizierer von 5 Bits einzuführen, und
zwar zur Identifikation des wirklichen STM Stroms, für den die
Daten in der STM Zelle bestimmt sind. Durch die Größe des Stromidentifizierers
ist die Anzahl gleichzeitig aktiver Anrufe 32. Die STM Zellen umfassen
8 aufeinander folgende Bytes von einem einzigen STM Strom. Dies
führt zu
einer zusätzlichen
Verzögerung
von 8 × 125 μs = 1 ms,
und zwar wegen der Pufferung von 8 Bytes von dem ATM Strom.
-
In
der Steuereinheit 18 nach 6 ist der
Eingang mit einem Eingang eines Framesynchronisierers 51,
mit einem Steuerbyteselektor 52 und mit einem PDU Headerselektor 56 verbunden.
Ein Ausgang des Framesynchronisierers 51 ist mit einem
Eingang eines Rückstelleingangs
eines Framebytezählers 50 verbunden. Ein
Ausgang des Framebytezählers 50,
der die Anzahl anwesender Bytes in dem Frame trägt, ist mit einem Eingang einer
Logikeinheit 58 und mit einem Eingang des Steuerbyteselektors 52 verbunden.
-
Ein
erster Ausgang des Steuerbyteselektors 52, der den Gültigkeitsindikator
SSSSS für
die ATM Zellen trägt,
ist mit der Logikeinheit 58 verbunden. Ein zweiter Ausgang
des Steuerbyteselektors 52, der ein Rückstellsignal trägt, ist
mit einem PDU-Bytezähler 54 verbunden.
Ein Ausgang des PDU-Bytezählers 54,
der die Anzahl anwesender Bytes in der aktuellen PDU trägt, ist
mit der Logikeinheit 58 und mit dem PDU Headerselektor 56 verbunden.
Ein erster Ausgang des PDU Headerselektors, der die Anzahl Bytes
in der aktuellen PDU trägt,
ist mit einem Eingang des PDU-Bytezaählers 54 verbunden.
Ein zweiter Ausgang Drain-Elektrode PDU Headerselektors 56,
der ein Signal trägt,
das den Typ der aktuellen PDU darstellt, ist mit der Logikeinheit 58 verbunden.
Der Ausgang der Logikeinheit 58 bildet den Ausgang des
Controllers 18.
-
Der
Framebytezähler 50 ist
ein Zähler,
der imstande ist, von 0 bis 186 zu zählen. Er liefert die Anzahl aktueller
Bytes in dem Frame. Der Framesynchronisierer 51 ermittelt
den Anfang jedes Frames von 187 Bytes. Der Framesynchronisierer 51 liefert
am Anfang jedes Frame einen Rückstellimpuls
zu dem Framebytezähler 50 zum
Rückstellen.
Dies sorgt dafür,
dass der Framebytezähler
zu dem Frame am Eingang der Steuereinheit 18 synchronisiert
wird.
-
Der
Steuerbyteselektor 52 ist vorgesehen zum Extrahieren der
Steuerbytes CRTL 0, CRTL 1, CRTL 2 und CRTL 3 aus dem Eingangsstrom.
Der Steuerbyteselektor 52 ist vorgesehen zum Selektieren
der Bytes an dem Eingang als Steuerbyts, wenn der Framebytezähler 50 den
Wert 0 hat oder den Wert 186. Wenn das erste Bit in einem Steuerbyte,
das an der Stelle 0 des Framebytezählers gefunden wird, einen
Wert "1" hat, ist das genannte
Steuerbyte ein CRTL 0 Byte. Dieser Wert wird gespeichert und der
Wert der Bits SSSSS wird der Logikeinheit 58 zugeführt. Wenn
die Sequenz SSSSS gleich "11110" ist, umfasst das
Frame eine Sequenz von ATM Zellen entsprechend der DAVIC Norm und
die Logikeinheit 58 liefert einen Befehl zu dem Framedisassembler 16 (1)
um die gesamte Nutzlast dem ATM Ausgang zuzuführen. Wenn die Sequenz von "11110" abweicht, umfassen
die Frames auf PDU basierte Daten.
-
Das
Steuerbyte an der Stelle 186 des Framebytezählers 50 kann ein
CRTL 2 oder ein CRTL 3 Byte sein. Wenn das Steuerbyte in der Frame
an der Stelle 0 des Framebytezählers 50 ein
CRTL 0 Byte ist, ist das Byte an der Stelle 186 ein CRTL 3 Byte.
Sonst ist das Byte an der Stelle 186 ein CRTL 2 Byte.
-
In
dem Fall, dass ein CRTL 3 Byte vorhanden ist, wobei der Inhalt die
Bytenummer angibt, mit der die erste neue PDU in dem nächsten Frame
(oder in einem Teil des Frames) startet, wird zur späteren Verwendung gespeichert.
-
Der
PDU Bytezähler 54 ist
vorgesehen zum Zählen
der PDU Bytes. Er ist vorgesehen als Abwärtszähler, der von einem voreingestellten
Wert aus startet und zu 0 abwärts
zählt.
Der PDU Bytezähler 54 wird
nur dann um eins verringert, wenn ein PDU Byte in der Nutzlast vorhanden
ist. Er wird nicht beim Vorhandensein von CRTL 0, CRTL 1, CRTL 2
und CRTL 3 Bytes um eins verringert. Der PDU Bytezähler wird
durch den Steuerbyteselektor 52 auf "0" rückgestellt,
wenn der Wert des Framebytezählers
dem wert des vorhergehenden CRTL 3 Bytes entspricht. Diese Rückstellung
gibt den Anfang einer neunen PDU an. Der PDU Headerselektor 56 selektiert
aus dem Eingangssignal das aktuel le Byte, wenn der PDU Bytezähler 54 einen
Wert "0" hat. Der PDU Headerselektor
ermittelt den Typ der PDU und die Länge der PDU aus der in dem
Header vorhandenen Information.
-
Eine
ATM Zelle PDU kann durch den Wert "00" der
ersten zwei Bits des PDU Headers wieder erkannt werden. Die Länge einer
derartigen ATM PDU ist 54 Bytes. Der Zellentyp wird der Logikeinheit 58 zugeführt, wodurch
es ermöglicht
wird, das Eingangssignal über
den Disassembler 16 (1) dem ATM
Ausgang zuzuführen.
Die Logikeinheit 58 ist dazu vorgesehen, dem Disassembler 16 einen
Auslesebefehl nur dann zuzuführen,
wenn der Wert des PDU Zählers
sich geändert
hat und der Wert des PDU Bytezählers
nicht gleich 0 ist. Dies geschieht um zu vermeiden, dass die CRTL
Bytes und der PDU Header einem der Ausgänge des Empfängers zugeführt werden.
Wenn ein CRTL Byte an dem Eingang vorhanden ist, wird der PDU Bytezähler nicht
erhöht
und folglich wird das CRTL Byte nicht dem Ausgang des Empfängers zugeführt. Wenn
ein PDU Header an dem Eingang vorhanden ist, hat der PDU Bytezähler einen
Wert gleich 0 und folglich wird der PDU Header nicht dem Ausgang
des Empfängers
zugeführt.
Die Anzahl PDU Bytes hinter dem ersten PDU Byte (#PDU Bytes) ist
53. Diese Anzahl wird in den programmierbaren PDU Bytezähler 54 geladen.
Der PDU Bytezähler
wird jeweils dann um eins verringert, wenn ein Byte mit Daten von
dem Eingang ausgelesen wird. Der PDU Bytezähler wird den Wert Null haben,
nachdem 53 Bytes von dem Eingang ausgelesen worden sind. Daraufhin
liest der PDU Headerselektor den Header der nächsten PDU aus.
-
Eine
VL PDU kann durch den Wert "1" des ersten Bits
in dem PDU Header wieder erkannt werden. Die Anzahl PDU Bytes (#PDU)
nach dem ersten PDU Byte wird aus dem Längenidikator L ermittelt, der
durch die vier letzten Bits des PDU Headers dargestellt wird, und
zwar entsprechend: #PDU Bytes = 8+L*9. Der Typ der PDU wird ebenfalls
der Logikeinheit 58 zugeführt.
-
Eine
STM PDU kann durch den Wert "01" der ersten zwei
Bytes des PDU Headers wieder erkannt werden. Die Länge einer
derartigen PDU (einschließlich
des Headers) ist 9 Bytes, was zu einem Wert von 8 für #PDU Bytes
führt.
Der Typ der PDU und der Stromidentifizierer werden dem Disassembler 16 zugeführt. Dieser
letztere wird verwendet um zu identifizieren wozu der STM Strom
in der aktuellen PDU gehört.
Diese Information wird zur einwandfreien Führung der STM Signale zu ihrer
endgültigen
Bestimmung.
-
Text in der
Zeichnung
-
1
-
- 10 Gültigkeitsangabe
- 18 Steuerung
-
2
-
-
3
-
- Identifizierer
- ATM Zelle
- Verschlüsselungsschlüssel
- Reserviert
-
4
-
- Identifizierer
- VL Zelle
- Verschlüsselungsschlüssel
- Sequenz
- Größe
-
5
-
- Identifizierer
- STM Zelle
- Verschlüsselungsschlüssel
- Stromidentifizierer
