DE69725529T2

DE69725529T2 - Datenverarbeitungsanlage für Gleitkommazahlen

Info

Publication number: DE69725529T2
Application number: DE1997625529
Authority: DE
Inventors: Robert Dean Row Carter
Original assignee: Siemens PLC
Current assignee: Siemens AG
Priority date: 1996-09-02
Filing date: 1997-08-28
Publication date: 2004-05-13
Anticipated expiration: 2017-08-29
Also published as: EP0827068A2; JPH10105377A; EP0827068B1; GB9618262D0; DE69725529D1; EP0827068A3

Description

Die vorliegende Erfindung bezieht sich auf ein Gleitkommazahlen-Datenverarbeitungsmittel für die Verwendung mit Mikroprozessorsystemen und insbesondere auf ein Gleitkommazahlenformat mit niedriger Genauigkeit.
Die vorliegende Erfindung findet in der Wechselstrommotor-Antriebstechnik Anwendung, wo z. B. ein kleiner Motor einen Strom mit einem halben Ampere und ein großer Motor einen Strom mit 200 A mpère ziehen kann und der Frequenzbereich solcher Motoren sehr groß ist.
Viele bekannte Gleitkommasysteme sind als reine Software realisiert. Dies ist ein langsames Verfahren, das typisch einige zehn oder Hunderte Mikrosekunden je Operation dauert.
Bestehende Mikrocontroller verwenden eine Ganzzahlarithmetik. Bei vielen Steuerungsanwendungen hat der Variablenbereich bei jedem Rechenschritt eine Skalierungsberechnung zur Folge, um die Genauigkeit zu erhalten, während ein Überlauf vermieden wird. Gleitkommavariablen und -arithmetik lösen dieses Problem.
Für das allgemein anerkannte IEEE-Format steht Gleitkommamathematik-Hardware zur Verfügung. Die Standardgenauigkeit für dieses Format benötigt wie oben erwähnt 4 oder 5 Byte Speicher. Der Bereich und die Genauigkeit dieser Zahlen übertreffen die meisten Steuerungsanforderungen weit. Die Hardware zur Implementierung mathematischer Funktionen ist komplex und arbeitet langsam. Um jeden Operanden in die Gleitkommaeinheit und in die Ergebnisausgabe zu laden, werden mehrere Speicheroperationen benötigt.
Ein Gleitkommavergleich, z. B. die Steueranweisung if (A < B) then, erfordert eine vollständige Gleitkommasubtraktion und eine Prüfung des Ergebnisvorzeichens. Diese sehr häufige Steuerfunktion wird recht zeitaufwendig.
Eine Aufgabe der vorliegenden Erfindung ist es, Mittel zur Ausführung von Operationen in einem Gleitkommazahlenformat zu schaffen, welche nicht an den obenerwähnten Nachteilen des Standes der Technik leiden.
Gemäß der vorliegenden Erfindung wird eine Vorrichtung nach Anspruch 1 geschaffen.
Gemäß einem weiteren Gesichtspunkt der Erfindung wird ein Verfahren nach Anspruch 5 geschaffen.
Es wird nun eine Ausführungsform der Erfindung mit Bezug auf die beigefügte Zeichnung beschrieben, in der:
1 einen Blockschaltplan eines Systems zeigt, das einen Mikrocontroller, ein Gatearray und einen Flash-Gleitkommaprozessor enthält,
2 einen Blockschaltplan einer Implementierung eines schnellen Gleitkommaprozessors zeigt,
3 einen Blockschaltplan einer Arithmetikeinheit zeigt, und
4 eine Tabelle der Funktionen der Arithmetikeinheit zeigt.

Das Gleitkommaformat enthält ein Vorzeichenbit, einen 7-Bit-Exponenten mit Vorzeichen und eine 8-Bit-Mantisse. Die Mantisse hat ein angenommenes 9-tes Bit. Die resultierenden 16 Bits sind eine einfache Speicherstelle oder eine Datenübertragungsoperation in einem 16-Bit-Mikrocontroller. Wenn es ferner erforderlich ist, daß ein vorzeichenloser Ganzzahlvergleich von Gleitkommazahlen richtig sein soll, führt dies zu dem folgenden Format: in dem

das Bit 15 ein Vorzeichenbit ist,	1 = positiv, falls 0, werden alle ande en Bits invertiert,
das Bit 14 ein Exponentenvorzeichen ist,	1 = positiv,
die Bits 13-8 der Exponent sind,	wobei der gesamte Exponent ein Zweierkomplement mit invertiertem Vorzeichenbit ist, und
die Bits 7-0 die Mantisse sind,	wobei es sich effektiv um eine 9-Bit-Mantisse handelt. Zu dieser Zahl ist 256 zu addieren.

Beispiele für dieses Format sind wie folgt: FFFF ist +(255 + 256)/256*263 = +1.841E19 (größte mögliche Zahl); 0000 ist +(0 + 256)/256*20 = +1; 8000 ist +(0 + 256)/256*2–64 = +5.421 E-20 (kleinste mögliche Zahl); –1 ist 3FFF; π ist C192 = +(146 + 256)/256*21 = 3.140625 (0,03% Fehler).
Der Bereich der Zahlen, die berechnet werden können, ist:
+/- 5,4·10^–20 bis 1,84·10¹⁹ mit einer Genauigkeit von 0,2%
Alle Zahlen und Rechenergebnisse sind bis auf zwischen 1/512 und 1/1024 genau, was eine Grundgenauigkeit von 0,2% ergibt.
Eine Implementierung dieses Gleitkommaformates wird durch eine Reihe mathematischer Funktionen in einem Gatearray mit Registern ausgeführt, welche auf den Speicherbereich eines zugeordneten Mikrocontrollers abgebildet werden. Dieser implementiert alle Funktionen kombinatorisch, wobei die Funktion durch die Registerwahl bestimmt ist.
Zum Beispiel, um zwei Zahlen zu addieren,
schreibe Operand 1 in den Gleitkomma-Akkumulator A,
schreibe Operand 2 in das Gleitkomma-Additionsregister B, lies das Ergebnis aus dem Gleitkomma-Akkumulator A.
Diese Register sind auf den Speicher abgebildet, was zu einem sehr schnellen Datendurchsatz führt.
Aufgrund der verringerten Genauigkeit sind nur etwa 3K Gates erforderlich, um die Funktionen +-*/auszuführen. Außerdem sind Konvertierungsfunktionen von Gleitkomma nach Ganzzahl und von Ganzzahl nach Gleitkomma integriert.
Um Mehrschritt-Berechnungen zu beschleunigen, wird das vorherige Rechenergebnis in dem Akkumulator A zwischengespeichert, wenn der Akkumulator A zwischen Berechnungen nicht geschrieben wird, so daß Berechnungen mit einer Geschwindigkeit ausgeführt werden, mit der das Register B geschrieben werden kann. Somit wird eine dauerhafte Leistung von 5 Megaflops erreicht.
In 1 ist ein Mikrocontroller (2) mit einer Vielfachleitungs-Verbindung (4) zu einem Motor-Antriebssystem gezeigt. Der Mikrocontroller (2) ist mit einem Gatearray (6) verbunden, welches einen Flash-Gleitkommaprozessor enthält. Die Verbindung zu dem Gatearray (6) erfolgt durch eine Vier-Bit-Adressenvielfachleitung (8) und durch eine Sechzehn-Bit-Datenvielfachleitung (10). Zwei weitere Steuersignale zum Gatearray (6), NRD und NWR, werden vom Mikrocontroller (2) bereitgestellt. Das Gatearray, welches die Flash-Gleitkommaprozessoreinheit enthält, ist auf den Speicherraum des Mikrocontrollers abgebildet, wobei keine Taktverbindung zwischen dem Mikrocontroller und dem Flash-Gleitkommaprozessor benötigt wird, da dies ein kombinatorisches System ist.
In 2 ist eine Implementierung eines Flash-Gleitkommaprozessors gezeigt. Ein Datenbus 22 ist mit einem ersten Umsetzer 24, den Eingängen eines ersten Multiplexers 26 und einem Register B 28 verbunden. Der Ausgang des ersten Umsetzers 24 ist mit weiteren Eingängen des ersten Multiplexers 26 verbunden. Der Ausgang des ersten Multiplexers 26 ist mit den Eingängen des zweiten Multiplexers 30 verbunden und dessen Ausgänge sind mit einem Register A 32 verbunden. Die Ausgänge der Register 28 und 32 sind mit einer Arithmetikeinheit verbunden, deren Ausgang mit weiteren Eingängen des zweiten Multiplexers 30 rückgekoppelt ist. Der Ausgang der Arithmetikeinheit 34 wird ferner einem zweiten Umsetzer 36 und den Eingängen eines dritten Multiplexers 38 zugeführt. Der Ausgang des zweiten Umsetzers 36 ist an weitere Eingänge des Multiplexers 38 angelegt. Die Ausgangssignale von dem dritten Multiplexer 38 werden gemäß der Steuerung eines Signals READ A auf einen Datenbus 40 herausgeführt.
Die Signale WRITE A und B werden mittels einer zugeordneten Zwischenspeicher- und Torschaltungsanordnung 42–46 an die Register A und B 32, 28 und an den zweiten Multiplexer 30 angelegt. Ein Steuersignal A_INT/A_FLO wird über die Leitung 48 an den ersten Multiplexer 26 und an den dritten Multiplexer 38 angelegt. Die Adresseninformationen werden über eine Vielfachleitung 50 zu einem Funktionsregister 52 geführt, welches das Steuersignal WRITE B empfängt und zwei Ausgangssignale, MULDIV und SUBDIV, erzeugt, die an die Arithmetikeinheit 34 angelegt werden.
Der mit INT/FLO bezeichnete Umsetzer 24 ist ein Hardware-Umsetzer zwischen den vorzeichenlosen 16-Bit-Ganzzahlen auf der Vielfachleitung 22 und dem Gleitkommazahlenformat-Multiplexer 26, welcher die Adresseninformationen (A_INT/A_FLO) auf der Leitung 48 nutzt, um zu bestimmen, ob eine Gleitkommazahl von dem Datenbus oder eine Ganzzahl vom INT/FLO-Umsetzer 34 zu wählen ist, was folglich erlaubt, vorzeichenlose Ganzzahlen direkt in den Flash-Gleitkommaprozessor zu schreiben.
Der Multiplexer 30 wählt entweder den Inhalt des Datenbusses oder die vorausgehende Gleitkommaausgabe zum Schreiben in das Register A 32 aus. Falls das Register B 28 zweimal nacheinander geschrieben wird, wird die vorausgehende Gleitkommaausgabe zur gleichen Zeit in das Register A 32 geschrieben, zu der der neue Operand in das Register B 28 geschrieben wird.
Die Ausgabe der Gleitkomma-Arithmetikeinheit 34 braucht nicht zwischengespeichert zu werden, da ihre Eingaben zwischengespeichert werden, so daß die Ausgabe stabil bleibt, bis in eines der Register 28, 32 geschrieben wurde. Der Umsetzer FLO/INT 36 ist ein zwischen dem Gleitkommazahlenformat und den vorzeichenlosen 16-Bit-Ganzzahlen positionierter Hardware-Umsetzer. Dieser Umsetzer 36 und die Arithmetikeinheit 34 sind vollständig kombinatorisch und enthalten keine Zwischenspeicher, Flipflops oder Schleifenstrukturen irgendeiner An.
In 3 ist ein Blockschaltplan der Arithmetikeinheit 34 aus 2 gezeigt. Die Arithmetikeinheit umfaßt einen Gleitkommaaddierer 60, einen Gleitkommasubtrahierer 62, einen Gleitkommamultiplizierer 64 und einen Gleitkommadividierer 66, die sämtlich jeweils über die Vielfachleitung 68 die Signale des Operanden A und über die Vielfachleitung 70 die Signale des Operanden B empfangen. Die Ausgänge von dem Addierer 60 und von dem Subtrahierer 62 sind an den Multiplexer 72 angelegt, und die Ausgänge des Multiplizierers 64 und des Dividierers 66 sind an die Eingänge des Multiplexers 74 angelegt. Die Ausgänge der Multiplexer 72 und 74 sind an einen weiteren Multiplexer 76 angelegt, der die Ausgangssignale der Arithmetikeinheit generiert. Die Multiplexer 72 und 74 empfangen das Steuersignal SUBDIV, und der Multiplexer 76 empfängt das Steuersignal MULDIV. Diese Signale sind in der Tabelle von 4 gezeigt und bestimmen zusammen die Funktion der Arithmetikeinheit und die geforderte Ausgabe von der Arithmetikeinheit.
Für den Fachmann auf dem Gebiet ist klar, daß es weitere Möglichkeiten der Implementierung der vorliegenden Erfindung gibt, die in den Umfang der folgenden Ansprüche fallen.

Claims

Vorrichtung zum Ausführen von Operationen an Zahlen in einem Gleitkommaformat, wobei die Vorrichtung umfaßt: einen Mikroprozessor (2); und ein zugeordnetes Gleitkomma-Gatearray (6), das mit dem Mikroprozessor für eine Datenkommunikation (8, 10) gekoppelt ist, wobei das Gatearray eine Gleitkomma-Arithmetikeinheit enthält, die an den Zahlen in einem Gleitkommaformat kombinatorisch arbeitet; wobei das Gleitkommaformat sechzehn Datenbits umfaßt, wobei Das Bit 15 ein Vorzeichenbit ist, 1 = positiv; falls 0, werden alle anderen Bits invertiert, das Bit 14 ein Exponentenvorzeichen ist, 1 = positiv, die Bits 13-8 der Exponent sind, wobei der gesamte Exponent ein Zweierkomplement mit invertiertem Vorzeichenbit ist, und die Bits 7-0 die Mantisse sind, wobei zu dieser Zahl 256 zu addieren ist; und

wobei dann, wenn das Vorzeichenbit null ist, alle anderen Bits in den sechzehn Datenbits invertiert werden, so daß ein vorzeichenloser Ganzzahlvergleich der Gleitkommazahlen ein richtiges Ergebnis liefert.
Vorrichtung zum Ausführen von Operationen an Zahlen in einem Gleitkommaformat nach Anspruch 1, bei der in dem Gatearray mathematische Funktionen unter Verwendung von Registern (28, 32) ausgeführt werden, die auf einen Speicher des Mikroprozessorsystems abgebildet werden.
Vorrichtung zum Ausführen von Operationen an Zahlen in einem Gleitkommaformat nach Anspruch 2, bei der die mathematischen Funktionen durch eine bestimmte Wahl der Register ausgeführt werden.
Vorrichtung zum Ausführen von Operationen an Zahlen in einem Gleitkommaformat nach Anspruch 4 oder 5, bei der im Anschluß an ein vorher berechnetes Ergebnis dann, wenn in ein erstes Register zwischen einer ersten Berechnung und einer zweiten Berechnung nicht geschrieben wird, die erste Berechnung in dem ersten Register zwischengespeichert wird, so daß Berechnungen mit einer Geschwindigkeit ausgeführt werden, mit der in ein zweites Register geschrieben werden kann.
Verfahren zum Ausführen von Operationen an Zahlen in einem Datenprozessor, der einen Mikroprozessor (2) und ein zugeordnetes logisches Gatearray (6) enthält, wobei das Verfahren umfaßt: Darstellen der Zahlen in einem Gleitkommaformat; das logische Gatearray implementiert mathematische Manipulationen an den Zahlen in dem Gleitkommaformat; und der Datenprozessor führt einen vorzeichenlosen Ganzzahlvergleich zwischen den Gleitkommazahlen aus; wobei das logische Gatearray an den Zahlen gemäß dem Gleitkommaformat kombinatorisch arbeitet; und das Gleitkommaformat sechzehn Datenbits umfaßt, wobei das Gleitkommaformat folgendermaßen gebildet ist: das Bit 15 ein Vorzeichenbit ist, 1 = positiv; falls 0, werden alle anderen Bits invertiert, das Bit 14 ein Exponentenvorzeichen ist, 1 = positiv, die Bits 13-8 der Exponent sind, wobei der gesamte Exponent ein Zweierkomplement mit invertiertem Vorzeichenbit ist, und die Bits 7-0 die Mantisse sind, wobei zu dieser Zahl 256 zu addieren ist;

und so strukturiert ist, daß dann, wenn das Vorzeichenbit null ist, alle anderen Bits der sechzehn Datenbits invertiert werden, so daß ein vorzeichenloser Ganzzahlvergleich der Zahlen in dem Gleitkommaformat konsistent ein richtiges Ergebnis liefert.