DE69617673T2

DE69617673T2 - Kommunikationsdatenformat

Info

Publication number: DE69617673T2
Application number: DE69617673T
Authority: DE
Inventors: B. Bierach; Ximing Shi
Original assignee: Motorola Indala Corp
Current assignee: Motorola Indala Corp
Priority date: 1995-05-01
Filing date: 1996-04-04
Publication date: 2002-08-08
Anticipated expiration: 2016-04-05
Also published as: EP0826187A2; DE69617673D1; JPH10511529A; WO1996035189A3; JP3055177B2; WO1996035189A2; AU5534196A; US5600683A; EP0826187B1

Description

Hintergrund der Erfindung

Die vorliegende Erfindung bezieht sich allgemein auf Kommunikationsvorrichtungen und insbesondere auf ein Datenformat, das durch solche Vorrichtungen verwendet wird, um die Informationsmenge zu maximieren, die durch das Datenformat übertragen werden kann.
Ein Beispiel einer Kommunikationsvorrichtung ist eine aus der Entfernung mit Energie versorgte elektronische Vorrichtung und ein damit verwandtes System, um eine solche Vorrichtung mit Energie zu versorgen und gespeicherte Information von dieser zu empfangen. Beispielsweise das US-Patent Nr. 4,818,855, welches für Mongeon et al. veröffentlicht wurde, mit dem Titel "Identification System" (Identifikationssystem) offenbart eine aus der Entfernung mit Energie versorgte Identifikationsvorrichtung, die Energie von einer entfernten Quelle über entweder ein elektrisches Feld oder ein magnetisches Feld ableitet und welche gespeicherte Information zurück zur Quelle über das jeweils andere von dem elektrischen Feld oder dem magnetischen Feld überträgt. Ähnlich offenbart das US-Patent Nr. 5,009,227, welches für Geiszler et al. veröffentlich wurde, mit dem Titel "Proximity Detecting Apparatus" (Entfernungsnachweisapparat), eine aus der Entfernung mit Energie versorgte Vorrichtung, die eine elektromagnetische Kopplung verwendet, um Energie von einer entfernten Quelle abzuleiten, und welche sowohl eine elektromagnetische als auch eine elektrostatische Kopplung verwendet, um die gespeicherten Daten zurück zur Quelle zu senden.
Ein Beispiel einer aus der Entfernung mit Energie versorgten elektronischen Vorrichtung und eines damit verwandtes Systems ist ein Entfernungsidentifikationssystem. Bei diesem System sendet ein Abfrager, der typischerweise in einer festen Installation angeordnet ist, ein Abfragesignal, um eine Vorrichtung vom tragbaren Transpondertyp (zum Beispiel einen Tag) zu aktivieren. Der Tag wird gewöhnlich von einer Person, einem Tier oder einem Objekt getragen, das sich in Nachbarschaft oder in der Nähe des Abfragers befindet. Die Signale von dem Abfrager veranlassen den Transponder, dass er kontinuierlich ein codiertes Identifikationssignal erzeugt und zu einem Empfänger sendet, der konventionell an dem selben Ort angeordnet ist wie der Abfrager. Der Empfänger aktiviert auf den Nachweis eines gültigen Identifikationscodes von dem Transponder einige Systemfunktionen, zum Beispiel zur Zugangsfreigabe zu einem überwachten Bereich oder zu einer Verfolgung der Person, des Tiers oder des Objektes.
Der Identifikationscode stimmt mit einem vorbestimmten Datenformat überein, so dass der Empfänger seine Gültigkeit bestimmen kann. Einige Formate wurden vorgeschlagen und verwendet. Beispielsweise offenbart das US- Patent Nr. 5,382,952, das für Miller veröffentlicht wurde und den Titel "Transponder for Proximity Identification System" (Transponder für ein Entfernungsidentifikationssystem) trägt, ein Datenformat mit 64 Bits (das heißt jeder Rahmen enthält 64 Bits). Diese Format stellt ein Synchronisationsfeld mit 32 Bits, ein Startbit und optionales Paritätsbit zur Verfügung. Der Rest der Bits sind variable Datenbits, die verwendet werden können um den verschiedenen Tags unterschiedliche Identifikationscodes zuzuweisen. Gemäß Miller wird das Synchronisationsfeld mit 32 Bits für eine korrekte Decodierung benötigt. Dieses Datenformat ist nicht effizient, da weniger als die Hälfte des Rahmens für das Speichern der Identifikationscodes verwendet werden kann.
Die Anzahl der unterschiedlichen Identifikationscodes, die mit einem Datenformat assoziiert sind, nimmt mit der Anzahl der variablen Datenbits zu. Insbesondere ist die maximale Anzahl der gestatteten unterschiedlichen Identifikationscodes gleich 2n, wobei n die Anzahl der variablen Datenbits ist. Um somit die Anzahl der Identifikationscodes zu erhöhen, ist es erwünscht, über so viele variable Datenbits wie möglich zu verfügen.
Es sollte klar sein, dass die variablen Datenbits verwendet werden können, um neben Identifikationscodes viele Typen von Informationen zu übertragen. Ebenfalls kann das Datenformat in vielen Kommunikationsvorrichtungen neben Entfernungsidentifikationssystemen verwendet werden.

Zusammenfassung der Erfindung

In Übereinstimmung mit einem ersten Gesichtspunkt der vorliegenden Erfindung wird ein System zur Verfügung gestellt, wie es in Anspruch 1 beansprucht wird.
In Übereinstimmung mit einem zweiten Gesichtspunkt der vorliegenden Erfindung wird ein Verfahren zum Bestimmen, ob ein Datenrahmen ein gültiger Rahmen ist, zur Verfügung gestellt, wie es in Anspruch 5 beansprucht wird.
In Übereinstimmung mit einem dritten Gesichtspunkt der vorliegenden Erfindung wird ein Verfahren zum Erzeugen eines gültigen Rahmens zur Verfügung gestellt, wie es in Anspruch 8 beansprucht wird.
Die Erfindung umfasst ein System mit einer Vorrichtung mit digitalen Daten, die angeordnet sind, um eine Vielzahl von variablen Datenbits und Synchronisationsbits zu enthalten. Die Anzahl von variablen Datenbits ist größer als die Anzahl von Synchronisationsbits. Das System enthält ebenfalls eine Modulationsschaltung, die mit der Vorrichtung zum Erzeugen eines modulierten Signals gekoppelt ist, indem die digitalen Daten unter Verwendung einer binären Pulslagenmodulationstechnik ("binary phase shift keying modulation technique") moduliert werden.
Die Erfindung umfasst auch ein Verfahren zum Bestimmen, ob ein Datenrahmen ein gültiger Rahmen ist. Der gültige Rahmen enthält Synchronisationsbits in einem ersten Satz vorbestimmter Positionen und variable Datenbits in einem zweiten Satz von vorbestimmten Positionen. Die variablen Datenbits können verwendet werden, um Anwenderinformation zu speichern. Das Verfahren beginnt durch Abtasten des Datenrahmens, um zu verifizieren, dass sein erster Satz von vorbestimmten Positionen Informationsbits enthält. Wenn die Verifikation positiv ist, was bedeutet, dass die Synchronisationsbits an den geeigneten Positionen sind, ist der Datenrahmen ein gültiger Rahmen. Die variablen Datenbits können von dem zweiten Satz von vorbestimmten Positionen extrahiert werden. Wenn der erste Satz von vorbestimmten Positionen in dem Datenrahmen keine Synchronisationsbits enthält, wird ein komplementärer Rahmen gebildet, indem alle Datenbits in dem Rahmen invertiert werden. Der komplementäre Rahmen wird überprüft, um zu verifizieren, dass sein erster Satz von vorbestimmten Positionen Synchronisationsbits enthält. Wenn der erste Satz von vorbestimmten Positionen des komplementären Rahmens tatsächlich die Synchronisationsbits enthält, ist der komplementäre Rahmen ein gültiger Rahmen. Die variablen Datenbits werden von dem zweiten Satz von vorbestimmten Positionen des komplementären Rahmens extrahiert. Wenn der erste Satz von vorbestimmten Positionen des komplementären Rahmens keine gültigen Synchronisationsbits enthält, sind der Datenrahmen und der komplementäre Rahmen ungültig.
Die Erfindung umfasst weiterhin ein Verfahren zum Erzeugen eines gültigen Rahmens mit Synchronisationsbits in einem ersten Satz von vorbestimmten Positionen und variablen Datenbits in einem zweiten Satz von vorbestimmten Positionen. Ein Testrahmen wird zusammengesetzt, indem Synchronisationsbits in dem ersten Satz von vorbestimmten Positionen und variable Datenbits in dem zweiten Satz von vorbestimmten Positionen angeordnet werden. Ein komplementärer Rahmen wird gebildet, indem die Bits in dem Testrahmen invertiert werden. Wenn die Bits in dem ersten Satz von vorbestimmten Positionen des komplementären Rahmens dieselben sind, wie die Synchronisationsbits, ist der Testrahmen kein gültiger Rahmen, da eine Demodulationsschaltung nicht in der Lage wäre, zu bestimmen, ob der Testrahmen oder der komplementäre Rahmen der richtige Rahmen ist.
Diese und andere Merkmale der vorliegenden Erfindung werden durch die nachfolgende Beschreibung klar, wenn sie in Verbindung mit den Zeichnungen und den beigefügten Ansprüchen gelesen wird.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Blockschaltungsdiagramm eines Entfernungsidentifikationssystems in Übereinstimmung mit der vorliegenden Erfindung.
Fig. 2 zeigt ein Datenformat der vorliegenden Erfindung.
Fig. 3 ist ein Flussdiagramm, das die Schritte zum Decodieren eines Rahmens in Übereinstimmung mit der vorliegenden Erfindung zeigt.
Fig. 4 ist ein Flussdiagramm, das die Schritte zum Bestimmen, ob ein Rahmen ein gültiger Rahmen ist, zeigt, in Übereinstimmung mit der vorliegenden Erfindung.

Detaillierte Beschreibung der bevorzugten Ausführungsform

Die vorliegende Erfindung umfasst ein neues Datenformat, das typischerweise in einer aus der Entfernung mit Energie versorgten Kommunikationsvorrichtung und einem assoziierten Erreger/Leser-System ("exciter/reader system") verwendet wird. Dieses Datenformat kann auch in anderen Typen von Kommunikationsvorrichtungen verwendet werden. Die nachfolgende Beschreibung wird präsentiert, um irgendeinen Fachmann in die Lage zu versetzen, sich diese Erfindung herzustellen und zu benutzen. Beschreibungen und spezielle Anwendungen werden nur beispielhaft zur Verfügung gestellt. Verschiedene Modifikationen der bevorzugten Ausführungsformen werden Fachleuten ohne Weiteres deutlich, und die hier definierten allgemeinen Prinzipien können auf andere Ausführungsformen und Anwendungen angewendet werden.
Es wird nun auf Fig. 1 Bezug genommen, wo ein Entfernungsidentifikationssystem 1 gezeigt ist, wobei das Bezugszeichen 5 die Schaltung des Abfragers und des Empfängers bezeichnet, die an einer festen Installation angeordnet sind, wobei sie beispielsweise an einer geeigneten Struktur 7 befestigt sind, wie zum Beispiel einer Wand, einem Fenster, einem Fußboden oder der Erde, etc. Der Rest der in Fig. 1 gezeigten Schaltung ist in einer tragbaren Einheit 9 vom Transpondertyp enthalten, zum Beispiel einer Karte oder einem Tag, welche beispielsweise an einer Person, einem Tier, einem Fahrzeug, etc. angeordnet ist, so dass sie in die Nähe des Abfragers/Lesers 5 zum Nachweis gebracht Werden kann.
Die Erreger- oder Abfragerschaltung, welche gleichermaßen als Energieversorgung arbeitet, besteht aus einem Oszillator 11, der Energie bei einer geeigneten Frequenz f&sub0; ausgibt, zum Beispiel 400 oder 125 kHz, und der mit einer Sendespulenantenne 13 verbunden ist, die mittels eines Kondensators 15 abgestimmt ist, um bei der Ausgangsfrequenz des Oszillators 11 in Resonanz zu gehen. Die Spule 13 sendet ein starkes elektromagnetisches Feld aus und ist optional mit einer Faraday-Abschirmung ausgestattet, um eine kapazitive oder elektrostatische Kopplung mit dem Empfängerteil der Transpondereinheit 9 zu verhindern.
Die Transpondereinheit oder der Tag 9 enthält eine Empfangsantenne oder eine Spule 17 und einen parallel geschalteten Kondensator 19, welche eine abgestimmte LC- Schaltung bilden, die bei der Frequenz f0 des Oszillators 11 in Resonanz ist. Eine Halbwellen-Gleichrichterschaltung 21 und ein Filterkondensator 23, die mit der Antennenspule 17 und dem Kondensator 19 verbunden sind, stellen Energie für die verbleibende Schaltung des Tag 9 über die Leitungen 25 und 27 zur Verfügung, wobei deren Verbindungen zur Vereinfachung nicht gezeigt sind. Die hohe Seite ("high side") der Empfangsspulenantenne 17 ist über eine Leitung 29 mit dem Eingang eines Frequenzteilerzählers 31 als ein Taktsignal f, verbunden. Der Frequenzteilerzähler 31 erzeugt ein Radiofrequenzsignal (RF) der Frequenz f&sub0;/2 auf der Leitung 33 sowie Adressensignale auf einer Vielzahl von Speicherauswahlleitungen, wobei nur zwei von diesen bei 35 und 37 gezeigt sind, um einen Nur-Lesespeicher ("read only memory" (ROM)) 39 zu aktivieren, der ein codiertes Identifikationssignal zur Verfügung stellt, welches aus einer Vielzahl von binären Pulsen auf einer Ausgangsleitung 41 zusammengesetzt ist. Der Zähler 31 liest den Inhalt des ROM 39 solange kontinuierlich aus, wie das kontinuierliche Abfragersignal, welches durch die Erreger- oder Abfragerschaltung 11, 13, 15 erzeugt wird, empfangen wird. die Leitungen 33 und 41 sind mit jeweiligen Eingängen eines Exklusiv-OR-Gates 43 verbunden, das Ausgangsimpulse auf einer Leitung 45 erzeugt, die einer elektrostatischen oder einer elektrischen Feldantenne 47 zugeführt werden, die beispielsweise eine Kondensatorplatte sein kann, jedoch vorzugsweise eine Länge eines Drahtes ist. Die codierten Impulse auf der Leitung 41 treten mit viel geringerer Rate auf als die Signale der Frequenz f&sub0;/2 auf der Leitung 33. Die Wirkung des Exklusiv-OR-Gates 43 besteht darin, eine Bi- Phasenmodulation des als Trägerfrequenzsignal dienenden Signals auf der Leitung 33 mit der codierten Pulsfolge auf der Leitung 41 durchzuführen, was mit größerer Genauigkeit in dem US-Patent Nr. 4,818,855 beschrieben ist. Die Schaltungsanordnung mit dem XOR-Gate-Betrieb auf einem Trägerfrequenzsignal und einer codierten Pulsfolge umfasst eine binäre Pulslagenmodulationsschaltung ("phase shift keying modulation circuit").
In der veranschaulichten Ausführungsform ist die Leitung 45 gleichermaßen mit dem Gate 48 eines MOS- Transistors 49 verbunden, beispielsweise einem N-Kanal- Anreicherungsmodus-Transistor, dessen "Drain" 50 mit der hohen Seite ("high side") der Spule 17 verbunden ist und dessen "Source" 51 mit Erde verbunden ist. Bei dieser Anordnung sind die codierten Daten auf der Leitung 45 gleichzeitig mit der Empfangsantennenspule 17 verbunden, welche dann gleichermaßen als eine elektromagnetisch sendende Spule oder Antenne wirkt.
Die Signale auf der Leitung 45, die der elektrostatischen oder der elektrischen Feldantenne 47 und der Antenne oder der Spule 17 zugeführt werden, werden an dem Abfrager/Leser 5 durch eine empfangende elektrostatische Antenne 52 beziehungsweise eine empfangenden elektromagnetische Antenne oder Spule 53, die mit dem Eingang einer gemeinsamen Vorverstärkerschaltung 55 verbunden sind, aufgenommen. Die Ausgangssignale von dem Vorverstärker 55 werden von einer Demodulationsschaltung 57 detektiert und an einen Decoder 59 zur Validierung gegeben. Die Demodulationsschaltung 57 und der Decoder 59 gewinnen die in dem ROM 39 gespeicherten Daten zurück (welche durch das Gate 43 moduliert wurden). Wenn ein korrekt codiertes Signal detektiert wurde, wird eine Operationsvorrichtung 61 getriggert. Die Operationsvorrichtung 61 kann viele Formen annehmen, wie zum Beispiel eine Sicherheitsvorrichtung, um einen Zugang zu einem Sicherheitsbereich zu gestatten, eine Vorrichtung zum Aufnehmen eines Ortes, der Person oder des Objektes, die den Tag tragen, und dergleichen. Es sollte jedoch bemerkt werden, dass, auch wenn der Transponder 5 des veranschaulichten Systems sowohl eine elektromagnetische Kopplung als auch eine elektrostatische Kopplung für die simultane Übertragung eines codierten Identifikationssignals zu dem Leserteil des Abfragers/Lesers 5 verwendet, solches nicht erforderlich ist. Das heißt, dass, falls erwünscht, nur elektrostatische Kopplung oder nur elektromagnetische Kopplung in einer bekannten Weise verwendet werden können.
In dem Entfernungsidentifikationssystem 1 gemäß Fig. 1 ist die Modulationstechnik eine binäre Pulslagenmodulation ("binary phase shift keying" (BPSK)), die in der Technik gut bekannt ist. Diese Modulationstechnik kann in einfacher Weise implementiert werden, und sie ist durchaus wiederstandsfähig gegen Rauschen. Unter BPSK entspricht eine Phasenverschiebung um 180º in dem Träger einer Änderung eines Datenzustands, das heißt von einer logischen 1 zu einer logischen 0 oder von einer logischen 0 zu einer logischen 1. Die Phasenverschiebung zeigt nicht selbst den absoluten Wert des Datenzustands an. Somit ist es nicht möglich, ohne zusätzliche Information zu bestimmen, ob ein demodulierter Datenwert in einem wahren Zustand (das heißt dem Zustand des Datenwertes in dem ROM 39) oder in einem komplementären Zustand (das heißt dem Inversen des wahren Zustands) ist. Ein Verfahren zum Bestimmen des wahren Zustands eines Identifikationscodes in Übereinstimmung mit der vorliegenden Erfindung wird unten beschrieben.
Fig. 2 zeigt ein bevorzugtes Datenformat des Identifikationscodes, der in dem Entfernungsidentifikationssystem 1 der vorliegenden Erfindung verwendet wird. Es sollte klar sein, dass andere Datenformate ebenfalls verwendet werden können. Jeder Identifikationscode ist in einem Rahmen 80 mit 64 Bits codiert. Der Rahmen 80 umfasst 17 Bits mit festen Werten: sieben verteilte Synchronisationsbits ("sync") mit einer festen Logik von "0" (in Fig. 2 durch Bezugszeichen 82 gekennzeichnet) und ein sync-Feld von 10 Bits mit einer festen Logik von "1" (in Fig. 2 durch Bezugszeichen 84 bezeichnet). Der Rahmen 80 enthält 42 Bits von variablen Daten, die vorzugsweise in drei Felder separiert sind, die durch die Buchstaben "a", "b" und "s" bezeichnet sind. Schließlich enthält der Rahmen 80 ein Feld von 5 Bits zum Speichern eines zyklischen Redundanzprüfungswertes ("cyclic redundancy check (CRC) value"), der über alle variablen Datenbits (das heißt "a", "b" und "s") ausgeführt wird. Der Algorithmus zum Berechnen der CRC ist in der Technik gut bekannt und wird hier nicht beschrieben.
Es kann anhand von Fig. 2 erkannt werden, dass mehr als die Hälfte der Bits im Rahmen 80 variable Datenbits sind. Somit ist die Menge an Information, die in dem Rahmen 80 enthalten ist, größer als in dem Datenformat des Standes der Technik.
Die Felder, die mit "a" und "b" gekennzeichnet sind, werden vorzugsweise als ein oberes ID-Feld beziehungsweise ein unteres ID-Feld für einen Tag verwendet. Das untere ID-Feld könnte sequentiell zugewiesen werden. Das obere ID-Feld könnte in zusätzliche Unterfelder unterteilt werden. Beispielsweise könnte das obere ID-Feld mit Werten über 10000 bei Anwendungen zur Seite gestellt werden, die keine "Klassen" von Produkten benötigen, sondern nur eine eindeutige ID für jedes mit einem Tag versehene Objekt benötigen. Das obere ID-Feld mit Werten zwischen 0 und 9999 könnte von Kunden verwendet werden, die eine ID und eine Objektklasse benötigen (zum Beispiel eine obere ID von 300 für "mops", 301 für Paletten ("pallets"), etc.).
Bei einigen Anwendungen ist es erwünscht, in der Lage zu sein, die Typen von Vorrichtungen zu identifizieren, die in einem System verwendet werden. Bei diesen Anwendungen werden die beiden Bits, die durch den Buchstaben "s" bezeichnet sind, vorzugsweise als eine Signatur für eine solche Identifikation verwendet. In diesem Fall werden die beiden Bits nicht zur Verwendung als variable Daten verfügbar sein.
Es sollte klar sein, dass das Teilen der variablen Datenbits in Felder und Unterfelder optional ist. Beispielsweise ist es möglich, alle variablen Datenbits nur einem Feld zuzuweisen.
In dem Datenformat der vorliegenden Erfindung muss ein gültiger Rahmen die folgenden Bedingungen erfüllen (a) die verteilten sync-Bits sind logisch "0" und an den zugewiesenen Positionen angeordnet, (b) das sync-Feld enthält 10 aufeinanderfolgende Bits mit einem Wert "1", und (c) der Wert des CRC-Feldes des Rahmens muss mit dem CRC-Wert der variablen Datenbits in dem Rahmen übereinstimmen. Bei der Hauptzahl der Rahmen würde das Komplement eines gültigen Rahmens (das heißt alle Bits in dem Rahmen werden auf ihr Inverses gesetzt) nicht die oben beschriebenen Bedingungen erfüllen. Somit ist es einfach, den wahren Zustand des demodulierten Signals zu bestimmen. Ein Verfahren für die Bestimmung ist in Fig. 3 gezeigt.
Fig. 3 ist ein Flussdiagramm 110, das die Schritte zum Decodieren eines Rahmens (das heißt zum Bestimmen seines wahren Wertes) in Übereinstimmung mit der vorliegenden Erfindung zeigt. Die Schritte können von dem Decoder 59 aus Fig. 1 ausgeführt werden. In Schritt 112 wird ein Datenrahmen erfasst, indem 64 Bits aus aufeinanderfolgenden Daten zusammengesetzt werden, die von der Demodulationsschaltung 57 empfangen werden. In Schritt 114 wird der Rahmen abgetastet, um den Ort und den Wert der verteilten sync-Bits und des 10-Bit-sync-Feldes zu verifizieren (die "sync-Überprüfung"). Wenn die sync- Überprüfung erfolgreich war, wird die CRC der variablen Datenbits ausgeführt und mit dem Wert des CRC-Feldes in dem Datenrahmen verglichen (der "CRC"-Test, Schritt 120). Wenn der "CRC"-Test erfolgreich ist, so wird der Datenrahmen als gültig betrachtet, und die wahren Daten sind in dem Datenrahmen enthalten (Schritt 122). In Schritt 123 können die variablen Datenbits aus dem Datenrahmen extrahiert werden.
Wenn entweder der CRC-Test in Schritt 120 oder die sync-Überprüfung in Schritt 114 nicht erfolgreich sind, werden die Bits in dem Rahmen invertiert, um einen komplementären Rahmen zu erzeugen (Schritt 130). In Schritt 132 wird eine sync-Überprüfung bezüglich des komplementären Rahmens durchgeführt. Wenn die sync-Überprüfung nicht erfolgreich ist, wird der Datenrahmen verworfen, da er entweder beschädigt ist oder ein anderes Datenformat hat (Schritt 134). Wenn die sync-Überprüfung erfolgreich ist, wird ein CRC-Test ausgeführt (Schritt 136). Wenn der CRC- Test erfolgreich ist, ist der komplementäre Rahmen ein gültiger Rahmen, und die darin enthaltenen Daten sind die wahren Daten (Schritt 138). In Schritt 139 können die variablen Datenbits von dem komplementären Datenrahmen extrahiert werden. Wenn der CRC-Test nicht erfolgreich ist, wird der komplementäre Rahmen verworfen, da die Daten beschädigt sind (Schritt 140).
Wenn festgestellt wird, dass der Datenrahmen und der komplementäre Rahmen ungültig sind, erfasst der Decoder 59 daraufhin einen neuen Rahmen und führt die Schritte im Flussdiagramm 110 aus, um einen gültigen Rahmen zu finden. Ein Weg, einen neuen Rahmen zu erfassen besteht darin, den Datenrahmen um ein Bit zu verschieben, wobei das 65ste Bit verwendet wird, das von der Demodulationsschaltung 57 empfangen wird.
Wie oben herausgestellt ist, demoduliert die Empfängerschaltung im Abfrager 5 aus Fig. 1 kontinuierlich Signale, die von dem Tag 9 gesendet werden. Somit ist es möglich, eine Vielzahl von Rahmen mit 64 Bits zusammenzusetzen, die auf einem Strom von demodulierten Signalen basieren. In einer Ausführungsform der Erfindung werden diese Rahmen verglichen. Wenn die Rahmen nicht übereinstimmen, werden sie verworfen, da die fehlende Übereinstimmung einen Fehler in den empfangenen Daten anzeigt. Die Schritte im Flussdiagramm 110 werden nur ausgeführt, wenn die Rahmen übereinstimmen. Bei einer anderen Ausführungsform der Erfindung werden mehrere Datenrahmen in Schritt 112 zusammengesetzt, wobei aufeinanderfolgende Daten, die von der Demodulationsschaltung 57 erhalten werden, verwendet werden. Alle diese Datenrahmen gehen gleichzeitig durch die Schritte im Flussdiagramm 110. Die Datenrahmen werden in den Schritt 134 und 140 verworfen, wenn irgendeiner von diesen Datenrahmen die geeigneten Tests nicht erfolgreich besteht. Die oben beschriebenen Verfahren ("Mehrfachvergleich") verringern die Fehlerwahrscheinlichkeit.
Der Datenrahmen, der den Identifikationscode von Tag 9 enthält (das heißt einen "Tag-Wert") wird vorzugsweise in den ROM 39 während der Herstellung des Tag 9 gebrannt. Es müssen Vorkehrungen bei der Zuweisung von Identifikationscodes und der Erzeugung von Datenrahmen getroffen werden. Dies aus dem Grund, da eine Möglichkeit besteht, dass ein Datenrahmen die sync-Überprüfung und den CRC- Test sowohl in dem wahren als auch in dem komplementären Zustand besteht (ein "doppelt gültiger Rahmen"). Wie oben herausgestellt wurde, könnten die Demodulationssignale das Inverse der wahren Daten sein. Unter den im Flussdiagramm 110 beschriebenen Schritten ist es für den Decoder 59 möglich, einen komplementären Rahmen als einen gültigen Rahmen zu akzeptieren, da der komplementäre Rahmen die Tests in den Schritten 114 und 120 erfolgreich besteht. In diesem Fall könnte der Identifikationscode, der durch den Decoder 59 decodiert wird, das Inverse des wahren Identifikationscodes sein. Somit ist es wichtig, doppelt gültige Rahmen von der Verwendung in dem System 1 auszuschließen.
Die Tag-Werte werden vorzugsweise unter Verwendung eines Computers vor der Herstellung der Tags erzeugt und getestet. Fig. 4 ist Flussdiagramm 210, das die Schritte zum Bestimmen zeigt, ob ein zu testender Tag-Wert ein doppelt gültiger Rahmen ist. In Schritt 212 wird ein Tag- Wert erzeugt, indem variable Datenbits (das heißt der Identifikationscode), sync-Bits und CRC-Bits an den geeigneten Positionen zusammengefügt werden. In Schritt 213 wird ein Zähler auf Null initialisiert. In Schritt 214 wird ein komplementärer Tag-Wert erzeugt. In Schritt 216 wird eine sync-Überprüfung bezüglich des komplementären Tag-Wertes ausgeführt (oder bezüglich eines rotierten Rahmens, wie es unten in Verbindung mit Schritt 230 erläutert ist). Wenn der komplementäre Tag-Wert (oder der rotierte Rahmen) die sync-Überprüfung erfolgreich bestehen, wird ein CRC-Test ausgeführt (Schritt 218). Wenn der CRC-Test erfolgreich ist, ist dieser Tag-Wert nicht gültig und sollte verworfen werden (Schritt 220). Der Diagrammfluss 210 ist dann beendet.
Selbst wenn der komplementäre Rahmen (oder der rotierte Rahmen) die sync-Überprüfung und den CRC-Test nicht erfolgreich bestehen, könnte der Tag-Wert immer noch ein doppelt gültiger Rahmen sein. Wie oben herausgestellt wurde, werden Daten kontinuierlich von der Demodulationsschaltung 57 erzeugt, und Datenrahmen werden durch den Decoder 59 zusammengefügt. Somit ist es möglich, dass der Startpunkt eines Rahmens, der von dem Decoder 59 verarbeitet wird, um ein oder mehr Bits von dem Anfang des aktuellen Rahmens rotiert ist. Folglich ist es wichtig, dass Tag-Werte verworfen werden, wenn irgendwelche von ihren Rotationen einen doppelt gültigen Rahmen bilden. Um zu verhindern, dass der Decoder 59 einen rotierten Rahmen als einen gültigen Rahmen behandelt, werden die Schritte 216 und 218 bezüglich Rahmen ausgeführt, die Rotationen des ursprünglichen komplementären Tag-Wertes sind. In Schritt 224 wird der Zähler um eins inkrementiert. In Schritt 226 wird der Wert des Zählers mit 64 verglichen. Wenn der Wert des Zählers nicht gleich 64 ist, wird eine Rotation des aktuellen Rahmens um ein Bit ausgeführt (Schritt 230). Dieser rotierte Rahmen wird dann der sync-Überprüfung und dem CRC-Test in den Schritten 216 beziehungsweise 218 unterworfen. Wenn der Wert des Zählers gleich 64 ist, ist der in Schritt 212 erzeugte Tag-Wert ein gültiger Tag-Wert (Schritt 232).
Das Decodierverfahren der vorliegenden Erfindung verwendet einen Mehrfachvergleich, CRC und sync-Bits, um einen ungültigen Rahmen zu ermitteln. Es ist möglich, die Wahrscheinlichkeit abzuschätzen, mit der ein "schlechter" Rahmen durch die obigen Tests hindurchschlüpfen kann. Die Wahrscheinlichkeit eines Bitfehlers, der in einer gewissen Bitposition in aufeinanderfolgenden Rahmen auftritt und dabei einen "schlechten" Rahmen erzeugt, der die Mehrfach-Vergleichkriterien erfüllt, beträgt:
Pm = (1/64)n, wobei n die Anzahl von Vergleichen ist.
Die Wahrscheinlichkeit eines "schlechten" Rahmens, der durch einen CRC-Test schlüpft, beträgt:
Pc = (1/25)n, wobei n die Anzahl von Vergleichen ist.
Die Wahrscheinlichkeit eines "schlechten" Rahmens, der durch einen sync-Test schlüpft, beträgt (unter der Annahme, dass das "s"-Feld fest ist und als zusätzliche sync-Bits betrachtet werden kann):
Ps = (45/64)n, wobei n die Anzahl von Vergleichen ist.
Die Gesamtwahrscheinlichkeit ist das Produkt von Pm, Pc und Ps. Für n = 1 beträgt die Wahrscheinlichkeit 1 auf über 8 Millionen. Für n = 2 beträgt die Wahrscheinlichkeit 1 auf über 24 Billionen. Für n = 3 beträgt die Wahrscheinlichkeit 1 auf über 71 Trillionen. Somit ist die Fehlerwahrscheinlichkeit extrem klein.
Das Datenformat der vorliegenden Erfindung ist nicht auf die in Fig. 2 gezeigte Rahmenstruktur beschränkt. Es ist möglich, die Anzahl der sync-Bits zu verändern. Zum Beispiel gestattet die Verringerung der Anzahl von sync- Bits, dass mehr Bits verwendet werden können, um die variablen Daten zu speichern. Jedoch steigt die Anzahl von doppelt gültigen Rahmen mit der Abnahme der Anzahl von sync-Bits. Somit steigt die Gesamtzahl von unterschiedlichen gültigen Rahmen nicht notwendigerweise mit der Anzahl von variablen Datenbits. Die Struktur des Rahmens 80 repräsentiert einen besten Kompromiss, der von dem Erfinder ins Auge gefasst wird.
Es ist ebenfalls möglich, die Anzahl der CRC-Bits zu ändern. Beispielsweise erhöht ein Verringern der Anzahl von CRC-Bits die Anzahl von variablen Datenbits. Jedoch nimmt die Fähigkeit, Fehler nachzuweisen, ab, wenn die Anzahl von CRC-Bits abnimmt. Wiederum repräsentiert die Struktur des Rahmens 80 einen besten Kompromiss, der von dem Erfinder ins Auge gefasst wird.
Ein Vorteil des vorliegenden Datenformats über das Datenformat des Standes der Technik besteht darin, dass die Anzahl von variablen Datenbits größer als die Hälfte der Gesamtzahl von Bits in einem Rahmen sein kann. Als Ergebnis ist die Informationsmenge, die durch das vorliegende Datenformat übertragen werden kann, größer als beim Datenformat des Standes der Technik. Ein anderer Vorteil besteht darin, dass das vorliegende Datenformat Decodierverfahren unterstützt, die die Fehlerwahrscheinlichkeit verringern.

Claims

1. Identifikationssystem mit einem Abfrager (5) und einem Transponder (9), wobei der Transponder (9) umfasst:

eine Vorrichtung (39), die digitale Daten mit einer Vielzahl von variablen Datenbits (a, b, s) und Synchronisationsbits (82, 84) enthält; und

eine Modulationsschaltung (29-37, 41-47) zum Erzeugen modulierter Signale durch Modulation der digitalen Daten;

wobei der Abfrager (5) umfasst:

eine Demodulationsschaltung (57) zum Erzeugen demodulierter Signale aus den modulierten Signalen; und einen Decoder (59) zum korrekten Zurückgewinnen (110) der variablen Datenbits von den demodulierten Signalen, dadurch gekennzeichnet,

dass die Anzahl der variablen Datenbits größer ist als die Anzahl der Synchronisationsbits, dass die Modulationsschaltung die digitalen Daten in Übereinstimmung mit einer binären Pulslagenmodulationstechnik moduliert und

dass der Decoder Mittel zum Verifizieren (114, 132), dass die demodulierten Signale die Synchronisationsbits enthalten, Mittel zum Bilden (130) eines Komplements der demodulierten Signale und Mittel zum Extrahieren (122, 123, 138, 139) der variablen Datenbits enthält.

2. System nach Anspruch 1, bei dem die digitalen Daten weiterhin ein CRC-Feld enthalten.

3. System nach Anspruch 1, bei dem die Synchronisationsbits eine Vielzahl von verteilten Synchronisationsbits (82) und ein festes Synchronisationsfeld mit einer Vielzahl von aufeinanderfolgenden Synchronisationsbits (84) enthalten.

4. System nach Anspruch 1, bei dem die variablen Datenbits in einer Vielzahl von Feldern angeordnet sind.

5. Verfahren (110) zum Bestimmen, ob ein Datenrahmen ein gültiger Rahmen (Fig. 2) ist, wobei der gültige Rahmen Synchronisationsbits (82, 84) in einem ersten Satz von vorbestimmten Positionen und variable Datenbits (a, b, s) in einem zweiten Satz von vorbestimmten Positionen aufweist, wobei das Verfahren die Schritte umfasst: Abtasten (114) des ersten Satzes von vorbestimmten Positionen des Datenrahmens;

wenn der erste Satz von vorbestimmten Positionen die Synchronisationsbits enthält, Extrahieren (123) der variablen Datenbits, die in dem zweiten Satz von vorbestimmten Positionen lokalisiert sind;

wenn der erste Satz von vorbestimmten Positionen die Synchronisationsbits nicht enthält:

Bilden (130) eines komplementären Rahmens durch Invertieren aller Bits in dem Datenrahmen;

Abtasten (132) des ersten Satzes von vorbestimmten Positionen des komplementären Rahmens;

wenn der erste Satz von vorbestimmten Positionen des komplementären Rahmens die Synchronisationsbits enthält, Extrahieren (2, 39) der variablen Datenbits, die in dem zweiten Satz von vorbestimmten Positionen des komplementären Rahmens angeordnet sind; und

wenn der erste Satz von vorbestimmten Positionen des komplementären Rahmens die Synchronisationsbits nicht enthält, Verwerfen (134) des Datenrahmens.

6. Verfahren nach Anspruch 5, bei dem der gültige Rahmen weiterhin einen dritten Satz von vorbestimmten Positionen zum Speichern eines CRC-Wertes enthält, wobei das Verfahren weiterhin die Schritte aufweist:

Berechnen eines ersten CRC-Wertes für die variablen Datenbits an dem Datenrahmen; und

Extrahieren der variablen Datenbits, die in dem zweiten Satz von vorbestimmten Positionen des Datenrahmens angeordnet sind, wenn der erste CRC-Wert gleich dem CRC-Wert in dem dritten Satz von vorbestimmten Positionen ist.

7. Verfahren nach Anspruch 6, das weiterhin die Schritte umfasst:

Berechnen eines zweiten CRC-Wertes für Bits in dem komplementären Rahmen, die in dem zweiten Satz von vorbestimmten Positionen angeordnet sind; und

Verwerfen (140) des Datenrahmens, wenn sich der zweite CRC-Wert von einem CRC-Wert unterscheidet, der von dem dritten Satz von vorbestimmten Positionen des komplementären Rahmens spezifiziert ist.

8. Verfahren (210) zum Erzeugen eines gültigen Rahmens (Fig. 2) mit Synchronisationsbits (82, 84) in einem ersten Satz von vorbestimmten Positionen und variablen Datenbits in einem zweiten Satz von vorbestimmten Positionen, wobei das Verfahren die Schritte umfasst:

Zusammensetzen (212) eines Testrahmens durch Anordnen von Synchronisationsbits in dem ersten Satz von vorbestimmten Positionen und variablen Datenbits in dem zweiten Satz von vorbestimmten Positionen;

Bilden (214) eines komplementären Rahmens durch Invertieren von Bits in dem Testrahmen;

Verwerfen (220) des Testrahmens, wenn für die Bits in dem ersten Satz von vorbestimmten Positionen des komplementären Rahmens bestimmt wird (216), dass sie dieselben sind, wie die Synchronisationsbits; und weiterhin mit dem Schritt

Rotieren (230) des komplementären Rahmens um ein Bit zu einer Zeit; und bei jeder Rotation,

Verwerfen des Testrahmens, wenn die Bits in dem ersten Satz von vorbestimmten Positionen des komplementären rotierten Rahmens dieselben sind wie die Synchronisationsbits.

9. Verfahren nach Anspruch 8, bei dem die variablen Datenbits in einer Mehrzahl von Feldern angeordnet sind.