JPH10511529A - 通信データ・フォーマット - Google Patents

Abstract

(57)【要約】 バイナリ位相偏位変調および復調を採用する通信システムにおいて用いられる新規のデータ・フォーマットが開示される。本データ・フォーマットは、複数の可変データ・ビットと同期ビットとによって構成されるフレームに対応する。本発明のデータ・フォーマット内の可変データ・ビットの数は、同期ビットの数よりも多い。データ・フォーマットは、好ましくは、エラー検出用のＣＲＣフィールドを備える。フレームに含まれる情報を一意的に解読するために、フレームの逆数は有効フレームとすべきではない。無効フレームの検出方法も開示される。

Description

【発明の詳細な説明】 通信データ・フォーマット 発明の背景 本発明は、一般に通信装置に関し、さらに詳しくは、このような装置により用 いられて、そのデータ・フォーマットにより伝えることのできる情報量を最大限 にするデータ・フォーマットに関する。 通信装置の一例は、遠隔操作により電力を供給される電子装置であり、電源供 給して、このような装置から格納される情報を受信するシステムに関する。たと えば、Mongeon他による米国特許第４，８１８，８５５号「Identification Syst em」は、電界または磁界の一方を介して遠隔電源から電力を引き出し、電界また は磁界の他方を介して格納された情報を電源に返信する遠隔操作により電力を供 給される識別装置を開示する。同様に、Geiszler他による米国特許第５，００９ ，２２７号「Proximity Detecting Apparatus」は、電磁結合を用いて遠隔電源 から電力を引き出し、電磁結合と静電結合の両方を用いて格納されたデータを電 源に返信する遠隔電力被供給装置を開示する。 遠隔電力被供給電子装置と関連システムの例は、近接識 別システムである。このシステムでは、通常、固定された設定位置にある質問機 （インテロゲータ）が質問信号を送信して、携帯トランスポンダ型装置（たとえ ばタグ）を起動する。このタグは、普通は質問機付近あるいはそれに近接して位 置する人，動物または物体に付けられる。質問機からの信号により、トランスポ ンダは、コード化された識別信号を、従来は質問機と同位置にある受信機に対し て、継続的に生成および送信する。受信機は、トランスポンダから有効な識別コ ードを検出すると、ある種のシステム機能を起動させ、たとえば管理区域に対す る進入手段を与えたり、あるいは人，動物または物体の追跡を行う。 識別コードは、所定のデータ・フォーマットと一致するので、受信機はその有 効性を判定することができる。いくつかのフォーマットが提案され、利用される 。たとえば、Millerによる米国特許第５，３８２，９５２号「Transponder for Proximity Identification System」は、６４ビットのデータ・フォーマット（ すなわち各フレームに６４ビットが含まれる）を開示する。このフォーマットは 、３２ビットの同期フィールド，１つの開始ビットおよびオプションのパリティ ・ビットに対応する。残りのビットは可変データ・ビットで、個別の識別コード を異なるタグに割り当てるために用いることができる。Millerによれば、正確な 解読のためには、３２ビットの同期フィールドが必要である。このデータ・フォ ーマットは、 フレームの半分未満しか識別コードを格納するために用いることができないので 、効率が悪い。 データ・フォーマットに関連する個別の識別コード数は、可変データ・ビット の数と共に増加する。特に、可能な個別の識別コードの最大数は２ⁿで、ただしn は可変データ・ビットの数である。かくして、識別コードの数を増やすために、 できるだけ多くの可変データ・ビットを有することが望ましい。 可変データ・ビットを用いて識別コードだけでなく、多くの種類の情報を伝え ることができることは言うまでもない。また、このデータ・フォーマットは、近 接識別システムだけでなく多くの通信装置において用いることができる。 発明の概要 本発明は、複数の可変データ・ビットと同期ビットとを備えるように配列され たデジタル・データを含む装置によって構成されるシステムを提供する。可変デ ータ・ビットの数は、同期ビット数よりも大きい。システムには、装置に結合さ れ、バイナリ位相偏位変調法を用いてデジタル・データを変調することにより被 変調信号を生成する変調回路も含まれる。 本発明は、データ・フレームが有効フレームであるか否かを判定する方法も提 供する。有効フレームは、第１組の 所定位置において同期ビットを、第２組の所定位置において可変データ・ビット を備える。可変データ・ビットは、ユーザ情報を格納するために用いることがで きる。本方法は、データ・フレームを走査して、第１組の所定位置に同期ビット が含まれることを確認することにより開始される。この確認が肯定的であり、同 期ビットが適切な位置にあると、データ・フレームは有効フレームとなる。可変 データ・ビットは、第２組の所定位置から抽出することができる。データ・フレ ーム内の第１組の所定位置に同期ビットが含まれない場合は、データ・フレーム 内の全ビットを反転することにより相補フレームが形成される。相補フレームが チェックされて、その第１組の所定位置に同期ビットが含まれることが確認され る。実際に相補フレームの第１組の所定位置に同期ビットが含まれる場合は、相 補フレームは有効フレームである。可変データ・ビットは、相補フレームの第２ 組の所定位置から抽出される。相補フレームの第１組の所定位置に有効な同期ビ ットが含まれない場合は、データ・フレームと相補フレームとは無効となる。 本発明は、さらに第１組の所定位置に同期ビットを、第２組の所定位置に可変 データ・ビットを有する有効フレームを生成する方法を提供する。第１組の所定 位置に同期ビットを、第２組の所定位置に可変データ・ビットを配置することに よりテスト・フレームが組み立てられる。テスト・フレーム内のビットを反転す ることにより、相補フレ ームが形成される。相補フレームの第１組の所定位置のビットが同期ビットと同 じ場合は、テスト・フレームは有効フレームではない。これは、テスト・フレー ムが真のフレームであるか、相補フレームが真のフレームであるかを復調回路が 判定することができないためである。 本発明のこれらとその他の特徴は、図面および添付の請求項と関連して読むと 、以下の説明から明白であろう。 図面の簡単な説明 第１図は、本発明による近接識別システムのブロック回路図である。 第２図は、本発明のデータ・フォーマットを示す。 第３図は、本発明によりフレームを解読する段階を示す流れ図である。 第４図は、本発明によりフレームが有効フレームであるか否かを判定する段階 を示す流れ図である。 好適な実施例の詳細説明 本発明は、遠隔電力被供給通信装置と関連のエクサイタ／リーダ・システムで 通常用いられる新規のデータ・フォーマットによって構成される。このデータ・ フォーマットは、他の種類の通信装置にも用いることができる。以下の 説明は、当業者であれば誰でも、本発明を作成および使用することができるよう に提示される。特定の用例の説明は例としてあげられるに過ぎない。好適な実施 例に対する種々の改良は、当業者には容易に理解頂けようし、本明細書において 定義される一般的原理は、本発明の精神および範囲から逸脱することなく他の実 施例および用例に適用することができる。かくして、本発明は図示される実施例 に制限されるものではないが、本明細書に開示される原則および特徴と一致する 最大範囲に添うものである。 第１図を参照して、近接識別システム１が図示される。ここでは参照番号５は 、固定設置位置におかれる質問機および受信機の回路構成を示す。この回路構成 は、たとえば、壁，窓，床または地面などの従来の構造７の上に載置される。第 １図に示される回路構成の残りの部分は、人，動物，車両などに配置されて、質 問機／受信機５の近隣まで運んで検出することができる。 電源と同様に機能するエクサイタまたは質問機回路構成は、発振器１１によっ て構成され、これは、たとえば４００または１２５kHzの従来の周波数f₀におい て電力を出し、キャパシタ１５を介して発振器１１の出力周波数で共鳴するよう 同調される送信コイル・アンテナ１３に接続される。コイル１３は、強力な電磁 界を放出し、トランスポンダ・ユニット９への容量性結合または静電結合を回避 するファラデイ・シールドを任意で備える。 トランスポンダ・ユニットまたはタグ９は、受信アンテナまたはコイル１７と 並列接続されるキャパシタ１９とを備え、これらが発振器１１の周波数f₀におい て共鳴する被同調ＬＣ回路を形成する。半波整流器回路２１およびフィルタ・キ ャパシタ２３は、アンテナ・コイル１７およびキャパシタ１９に接続され、線路 ２５，２７を通じてタグ９の残りの回路構成の電力を提供する。これらの接続は 図面を簡易にするため図示されない。受信コイル・アンテナ１７の高側は、線路 ２９を介して、クロック信号f₀として、分周カウンタ３１の入力に接続される。 分周カウンタ３１は、線路３３上に周波数f₀／２のＲＦ信号を、複数のメモリ選 択線路上にアドレス信号を生成する。メモリ選択線路は３５および３７に２つだ けが図示される。これらの信号は出力線路４１上に複数のバイナリ・パルスによ って構成されるコード化された識別信号を提供する読み取り専用メモリ（ＲＯＭ ）３９を起動する。カウンタ３１は、エクサイタまたは質問機回路１１，１３， １５により生成される連続的な質問機信号が受信される限り、ＲＯＭ３９の内容 を読み続ける。線路３３，４１は、排他的論理和（排他的ＯＲ）ゲート４３の各 入力に接続され、このゲート４３は線路４５上に出力パルスを生成する。この出 力パルスは、たとえばキャパシタ・プレートであるが好ましくはワイヤ長である 静電界または電界アンテナ４７に送られる。線路４１における被コード化パルス は、線路３３上の周波数f₀／２の信号よ りもはるかに低い速度で発生する。排他的ＯＲゲート４３の効果は、搬送波周波 数信号として機能する線路３３上の信号を線路４１の被コード化パルス列で二相 変調することである。これについては、本明細書に参考文献として含まれる米国 特許第４，８１８，８５５号に開示される。搬送波周波数信号および被コード化 パルス列に関して動作するＸＯＲゲートは、バイナリ位相偏位変調回路によって 構成される。 図示される実施例において、線路４５は、たとえばＮチャネル・エンハンスメ ント・モード・トランジスタなどのＭＯＳトランジスタ４９のゲート４８に同様 に接続され、このトランジスタはコイル１７の高側に接続されるドレイン５０と 接地に接続されるソース５１とを有する。この構造で、線路４５上の被コード化 データは、受信アンテナ・コイル１７に同時に結合され、このコイル１７も同様 に電磁送信コイルまたはアンテナとして動作する。 静電界または電界アンテナ４７と、アンテナまたはコイル１７とに供給される 線路４５上の信号は、受信静電アンテナ５２および受信電磁アンテナまたはコイ ル５３により質問機／リーダ５においてそれぞれ捕捉され、共同前置増幅器回路 ５５に接続される。前置増幅器５５からの出力信号は、復調回路５７により検出 され、デコーダ５９に伝えられて有効性が確認される。復調回路５７とデコーダ ５９とは、ＲＯＭ３９に記憶される（ゲート４３により変調され ている）データを回復する。正しい被コード化信号が検出されると、演算装置６ １が起動される。演算装置６１は、機密地域への進入のための安全装置，タグを 付ける人や物体の位置を記録する装置など、多くの形態をとることがある。しか し、図示されるシステムのトランスポンダ５は、電磁結合と静電結合の両方を利 用して、質問機／リーダ５のリーダ部分に対する被暗号化識別信号の同時送信な どを行うこともあるが、これは必須でないことに留意されたい。すなわち、所望 の静電結合のみ、または所望の電磁結合のみを周知の方法で利用することができ る。 第１図の近接識別システムにおいて、用いられる変調法は、当技術では周知の バイナリ位相偏位（ＢＰＳＫ: binaryphase shift keying）である。この変調法 は、容易に実現可能で、ノイズに対して妥当な抵抗を有する。ＢＰＳＫ下で、搬 送波内の１８０度位相シフトは、データ状態変化、すなわち論理１から論理０へ の変化、あるいは論理０から論理１への変化に対応する。位相シフトそのものは 、データ状態の絶対値を示さない。かくして、追加情報がなければ、被復調デー タが真の状態（すなわちＲＯＭ３９内にあるデータの状態）であるか、相補状態 （すなわち真の状態の逆）であるか決定することはできない。本発明により識別 コードの真の状態を決定する方法を、以下に説明する。 第２図は、本発明の近接識別システム１に用いられる識別コードの好適なデー タ・フォーマットである。他のデー タ・フォーマットを用いることができることも理解頂きたい。各識別コードは、 ６４ビットを有するフレーム８０に暗号化される。フレーム８０は、固定値を有 する１７ビットを含む。すなわち、固定された論理「０」を有する７つの分配同 期ビット（「sync」）および固定された論理「１」を有する同期フィールド（第２ 図に参照番号８４で指示）である。フレーム８０は、「a」，「b」，「s」によ り指示される３つのフィールドに好ましくは分割される可変データの４２ビット を含む。最後に、フレーム８０は、全可変データ・ビット（すなわち「a」，「b 」，「s」）に関して実行される巡回冗長チェック（ＣＲＣ: cyclic redundancy check）値を記憶する５ビットのフィールドを含む。ＣＲＣを計算するアルゴリ ズムは、当技術では周知のものであり、ここでは説明しない。 第２図から、フレーム８０内の半分超のビットが可変データ・ビットであるこ とがわかる。このため、フレーム８０に含まれる情報量は従来技術のデータ・フ ォーマットよりも多くなる。 「a」，「b」と記されたフィールドは、好ましくは、タグの下側ＩＤフィール ドおよび上側ＩＤフィールドのためにそれぞれ用いられる。下側ＩＤフィールド を順次割り当てることもできる。上側ＩＤフィールドを追加のサブフィールドに さらに分割してもよい。たとえば、１０，０００超の値を有する上側ＩＤフィー ルドを、製品の「等級」を必要としな い用途のためによけておくことも、あるいは単にタグのついた各物体に一意的な ＩＤを必要とすることもある。０ないし９，９９９の値を有する上側ＩＤフィー ルドを、ＩＤと物体の等級を必要とする顧客が用いることもある（たとえばモッ プについては３００の上側フィールド、パレットについては３０１など）。 用途によっては、システム内で用いられる装置の種類を識別できるようにする ことが望ましい。このような用途では、文字「s」で示される２つのビットをこ のような識別のサインとして用いることが好ましい。この場合は、これら２つの ビットは可変データとして用いることはできなくなる。 可変データ・ビットをフィールドとサブフィールドとに分割することは任意で あることを理解頂きたい。たとえば、ただ１つのフィールドに全可変データ・ビ ットを割り当てることが可能である。 本発明のデータ・フォーマットにおいては、有効フレームは次の条件を満たさ ねばならない：（a）分配同期ビットが論理「０」であり、指定の位置にあるこ と，（b）同期フィールドが値「１」の１０個の連続ビットを含むことおよび（c ）フレームのＣＲＣフィールド内の値がフレームの可変データ・ビットのＣＲＣ 値と一致しなければならないこと。大半のフレームにおいては、有効フレームの 補数（すなわちフレーム内の全ビットをその逆数に設定すること）で、 上記の条件を満たすことはない。このため、被復調信号の真の状態を決定するこ とが容易になる。決定方法を第３図に示す。 第３図は、本発明によりフレームを解読する（すなわち真の状態を決定する） 段階を示す流れ図１１０である。これらの段階は、第１図のデコーダ５９により 実行される。段階１１２において、復調回路５７から受信された６４ビットの連 続データを組み立てることにより、データ・フレームが獲得される。段階１１４ において、フレームが走査され、分配同期ビットの位置および値と、１０ビット の同期フィールドとが確認される（「同期チェック」）。同期チェックに通ると 、可変データ・ビットのＣＲＣが実行され、データ・フレーム内のＣＲＣフィー ルド値と比較される（段階１２０の「ＣＲＣ」テスト）。「ＣＲＣ」テストに通 ると、データ・フレームは有効と見なされ、真のデータがデータ・フレーム内に 含まれる（段階１２２）。段階１２３において、有効データ・ビットをデータ・ フレームから抽出することができる。 段階１２０のＣＲＣテストまたは段階１１４の同期チェックに通らない場合は 、フレーム内のビットが反転されて相補フレームを生成する（段階１３０）。段 階１３２において、同期チェックは相補フレームに関して実行される。同期チェ ックに通らない場合は、データ・フレームは改変されるか、異なるデータ・フォ ーマットを有するので廃棄さ れる（段階１３４）。同期チェックに通ると、ＣＲＣテストが実行される（段階 １３６）。ＣＲＣテストに通ると、相補フレームが有効フレームであり、その中 に含まれるデータが真のデータとなる（段階１３８）。段階１３９において、可 変データ・ビットを相補データ・フレームから抽出することができる。ＣＲＣテ ストに通らない場合は、データが改変されるので相補フレームは廃棄される（段 階１４０）。 データ・フレームと相補フレームが無効であることがわかると、デコーダ５９ は新しいフレームを獲得し、流れ図１１０の段階を実行して、有効フレームを発 見する。新しいフレームを獲得する一方法は、復調回路５７から受信された６５ 番目のビットを用いてデータ・フレームを１ビットだけシフトさせることである 。 上記に指摘されるように、第１図の質問機５内の受信機回路は、タグ９により 送信される信号を連続して復調する。かくして、被復調信号のストリームに基づ いて複数の６４ビット・フレームを組み立てることが可能になる。本発明のある 実施例においては、これらのフレームが比較される。フレームが一致しないと、 不一致は被受信データ内のエラーを示すので、これらのフレームは廃棄される。 流れ図１１０内の段階は、フレームが一致する場合にのみ実行される。本発明の 別の実施例において、いくつかのデータ・フレームが段階１１２で、復調回路５ ７から得られた連続データを用いて組み立てられる。全データ・フレームは流れ 図１１０の段階を同時に通過する。これらのデータ・フレームのうちどれか１つ が適切なテストを通らない場合は、段階１３４，１４０において廃棄される。上 記の手順（「多重比較」と呼ばれる）によりエラーの確率が下がる。 タグ９の識別コード（すなわち「タグ値｝）を含むデータ・フレームは、タグ ９の製造中にＲＯＭ３９に書き込まれることが好ましい。識別コードの割当とデ ータ・フレームの作成には注意を払うことが必要である。これは、データ・フレ ームが同期チェックおよびＣＲＣテストを、真の状態においても相補状態におい ても通る（「二重有効フレーム」）ことがあるためである。上記に指摘されるよ うに、復調信号は真のデータの逆数である場合がある。流れ図１１０に示される 段階では、デコーダ５９は相補フレームを有効フレームとして受け入れることが 可能である。これは、相補フレームが段階１１４，１２０でテストを通るからで ある。この場合、デコーダ５９により解読される識別コードは真の識別コードの 逆数でありうる。このため、二重有効フレームをシステム１内で用いないように することが重要である。 タグ値はタグの製造前に、コンピュータを用いて生成および試験されることが 好ましい。第４図は、試験すべきタグ値が二重有効フレームであるか否かを判定 する段階を示す。段階２１２において、可変データ・ビット（すなわち識別コー ド），同期ビットおよびＣＲＣビットを適切な位置 に組み立てることによりタグ値が作成される。段階２１３において、カウンタが ゼロに初期化される。段階２１４において、相補タグ値が作成される。段階２１ ６において、同期チェックが相補タグ値に関して実行される（あるいは段階２３ ０に関して下記に説明するように回転されたフレームに関して実行される）。相 補タグ値（または被回転フレーム）が同期チェックを通ると、ＣＲＣテストが実 行される（段階２１８）。ＣＲＣテストに通ると、このタグ値は有効ではなく、 廃棄されることになる（段階２２０）。これで流れ図２１０は終了する。 相補フレーム（または被回転フレーム）が同期チェックとＣＲＣテストを通ら なくても、タグ値が二重有効フレームのある可能性は依然として存在する。上記 のように、データは復調回路５７により連続して生成され、データ・フレームは デコーダ５９により組み立てられる。かくして、デコーダ５９により動作される フレームの始点が、実際のフレームの始点より１ビットあるいはそれ以上回転さ れる。結果として、回転が二重有効フレームの場合は、タグ値を廃棄することが 重要である。デコーダ５９が被回転フレームを有効フレームとして処理しないよ うにするために、段階２１６，２１８を元の相補タグ値の回転であるフレームに 関して実行する。段階２２４において、カウンタが１だけ増分される。段階２２ ６において、カウンタ値が６４と比較される。カウンタ値が６４でない場合は、 現フレーム の１ビット回転が実行される（段階２３０）。この被回転フレームは、段階２１ ６，２１８においてそれぞれ、同期チェックおよびＣＲＣテストを受ける。カウ ンタ値が６４に等しい場合は、段階２１２で作成されるタグ値は有効タグ値とな る（段階２３２）。 本発明の解読方法は、多重比較，ＣＲＣおよび同期ビットを用いて無効フレー ムを検出する。「不良」フレームが上記のテストをすり抜けてしまう確率を推定 することが可能である。連続するフレーム内のあるビット位置にビット・エラー が起こり、それにより多重比較の規範を満たす「不良」フレームが作成される確 率は、以下の式で表される： Ｐｍ＝（1/64）ⁿ ただし、ｎは比較の回数。 「不良」フレームがＣＲＣテストをすり抜ける確率は、以下の式で表される： Ｐｃ＝（1/25）ⁿ ただし、ｎは比較の回数。 「不良」フレームが同期テストをすり抜ける確率は、以下の式で表される（「s 」フィールドが固定され、追加の同期ビットと見なされることを前提として）： Ｐｓ＝（45/64）ⁿ ただし、ｎは比較の回数。 総合的な確率は、Ｐｍ，ＰｃおよびＰｓの積である。ｎ＝１のとき確率は８００ 万超分の１である。ｎ＝２のとき確率は２４０億超分の１である。ｎ＝３のとき 確率は７１兆超分の１である。このように、エラーの確率はきわめて小さい。 本発明のデータ・フォーマットは、第２図に図示される フレーム構造に限定されない。同期ビットの数を変更することが可能である。た とえば、同期ビットの数を減らして、より多くのビットを用いて、可変データを 記憶するようにすることができる。しかし、同期ビットの数が減ると、二重有効 フレームの数が増える。このため、個別の有効フレームの総数は、必ずしも可変 データ・ビットの数に従って増えない。フレーム８０の構造は、発明者により意 図される最良の妥協点を表す。 ＣＲＣビットの数を変えることもできる。たとえば、ＣＲＣビットの数を減ら すと、可変データ・ビットの数が増える。しかし、ＣＲＣビットの数が減ると、 エラーを検出する能力が落ちる。この場合も、フレーム８０の構造は発明者によ り意図される最良の妥協点を表す。 従来技術によるデータ・フォーマットに対する、本発明の１つの利点は、可変 データ・ビットの数を１フレーム内の総ビット数の半分より多くすることができ ることである。その結果、本発明のデータ・フォーマットにより伝えられる情報 量は、従来技術によるデータ・フォーマットよりも大きくなる。別の利点は、本 発明のデータ・フォーマットがエラーの確率を下げる解読法に対応することであ る。 以上、本発明は充分に説明されており、本明細書において記述された本発明の 精神または範囲から逸脱することなく、あらゆる変更および修正が可能であるこ とは当業者には明白であろう。従って、本発明は、添付の請求項の範囲 によってのみ制約を受けるものである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，Ｓ Ｚ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＵ，ＢＢ，ＢＧ ，ＢＲ，ＣＡ，ＣＮ，ＣＺ，ＥＥ，ＥＳ，ＦＩ，ＧＥ， ＨＵ，ＩＳ，ＪＰ，ＫＧ，ＫＰ，ＫＲ，ＬＫ，ＬＲ，Ｌ Ｔ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＸ，ＮＯ，ＮＺ ，ＰＬ，ＲＯ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＲ，ＴＴ， ＵＡ，ＵＳ，ＵＺ，ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．複数の可変データ・ビット（a,b,s）と同期ビット（８２，８４）とによ って構成されるデジタル・データを含む装置（９）であって、前記可変データ・ ビットの数は前記同期ビット数よりも大きく、前記装置が、前記デジタル・デー タをバイナリ位相偏位法で変調することによって被変調データを生成する変調回 路（２９〜３７，４１〜４７）を備える装置（９）； 前記被変調信号から被復調信号を生成する復調回路（５７）；および 前記被復調信号から前記可変データ・ビットを正確に回復する（１１０）デコ ーダ（５９）であって、前記デコーダは前記被復調信号に前記同期ビットが含ま れることを検証する手段（１１４，１３２）と、前記被復調信号の補数を形成す る手段（１３０）と、前記可変データ・ビットを抽出する手段（１２２，１２３ ，１３８）とを備えるデコーダ（５９）； によって構成されることを特徴とするシステム。 ２．前記デジタル・データがさらにＣＲＣデータを備える請求項１記載のシス テム。 ３．前記同期ビットが複数の分配同期ビット（８２）と、複数の連続同期ビッ ト（８４）を有する固定された同期フィールドとを備える請求項１記載のシステ ム。 ４．前記可変データ・ビットが複数のフィールド内に配列される請求項１記載 のシステム。 ５．データ・フレームが有効フレーム（第２図）であるか否かを判定する方法 （１１０）であって、前記有効フレームが第１組の所定位置に同期ビット（８２ ，８４）を、第２組の所定位置に可変データ・ビット（a,b,s）を有する段階で あって： 前記データ・フレームの前記１組の所定位置を走査する段階（１１４）； 前記第１組の所定位置に前記同期ビットが含まれる場合に、前記第２組の所定 位置にある前記可変データ・ビットを抽出する段階（１２３）； 前記第１組の所定位置に前記同期ビットが含まれない場合に： 前記データ・フレーム内の全ビットを反転することにより相補フレームを形 成する段階（１３０）； 前記相補フレームの前記第１組の所定位置を走査する段階（１３２）； 前記相補フレームの前記第１組の所定位置に前記同期ビットが含まれる場合に 、前記相補フレームの前記第２組の所定位置にある前記可変データ・ビットを抽 出する段階（１３９）；および 前記相補フレームの前記第１組の所定位置に前記同期ビットが含まれない場合 に、前記データ・フレームを廃棄す る段階（１３４）； によって構成されることを特徴とする方法。 ６．前記有効フレームがＣＲＣ値を記憶する第３組の所定位置をさらに含む段 階であって： 前記データ・フレームにおいて前記可変データ・ビットに関する第１ＣＲＣ値 を計算する段階；および 前記第１ＣＲＣ値が前記第３組の所定位置における前記ＣＲＣ値と等しい場合 に、前記データ・フレームの前記第２組の所定位置にある前記可変データ・ビッ トを抽出する段階； によってさらに構成される請求項５記載の方法。 ７．前記第２組の所定位置にある前記相補フレーム内のビットに関して第２Ｃ ＲＣ値を計算する段階；および 前記第２ＣＲＣ値が前記相補フレームの前記第３組の所定位置により指定され るＣＲＣ値とは異なる場合に、前記データ・フレームを廃棄する段階（１４０） ； によってさらに構成される請求項６記載の方法。 ８．第１組の所定位置に同期ビット（８２，８４）を、第２組の所定位置に可 変データ・ビット（a,b,s）を有する有効フレーム（第２図）を生成する方法（ ２１０）であって： 前記第１組の所定位置に同期ビットを、前記第２組の所定位置に可変データ・ ビットを配置することにより、テスト・フレームを組み立てる段階（２１２）； 前記テスト・フレーム内のビットを反転することにより相補フレームを形成す る段階（２１４）；および 前記相補フレームの前記第１組の所定位置内のビットが前記同期ビットと同一 であると判定される（２１６）場合に、前記テスト・フレームを廃棄する段階（ ２２０）； によって構成されることを特徴とする方法。 ９．前記テスト・フレームを一度に１ビットだけ回転させる段階（２３０）を さらに備える段階であって、回転のたびに： 前記被回転フレーム内のビットを反転することにより相補被回転フレームを形 成する段階；および 前記相補被回転フレームの前記第１組の所定位置におけるビットが前記同期ビ ットと同一である場合に前記テスト・フレームを廃棄する段階； を実行する請求項８記載の方法。 １０．前記可変データ・ビットが複数のフィールドに配列される請求項８記載 の方法。