DE69613560D1 - Ein Prüfgerät für elektronische Schaltkreise oder Platinen mit komprimierten Datenfolgen - Google Patents

Ein Prüfgerät für elektronische Schaltkreise oder Platinen mit komprimierten Datenfolgen

Info

Publication number
DE69613560D1
DE69613560D1 DE69613560T DE69613560T DE69613560D1 DE 69613560 D1 DE69613560 D1 DE 69613560D1 DE 69613560 T DE69613560 T DE 69613560T DE 69613560 T DE69613560 T DE 69613560T DE 69613560 D1 DE69613560 D1 DE 69613560D1
Authority
DE
Germany
Prior art keywords
boards
test device
compressed data
electronic circuits
data sequences
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69613560T
Other languages
English (en)
Other versions
DE69613560T2 (de
Inventor
Jens Sundermann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Verigy Singapore Pte Ltd
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Application granted granted Critical
Publication of DE69613560D1 publication Critical patent/DE69613560D1/de
Publication of DE69613560T2 publication Critical patent/DE69613560T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G01R31/31921—Storing and outputting test patterns using compression techniques, e.g. patterns sequencer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
DE69613560T 1996-04-30 1996-04-30 Ein Prüfgerät für elektronische Schaltkreise oder Platinen mit komprimierten Datenfolgen Expired - Lifetime DE69613560T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP96106810A EP0805458B1 (de) 1996-04-30 1996-04-30 Ein Prüfgerät für elektronische Schaltkreise oder Platinen mit komprimierten Datenfolgen

Publications (2)

Publication Number Publication Date
DE69613560D1 true DE69613560D1 (de) 2001-08-02
DE69613560T2 DE69613560T2 (de) 2002-03-14

Family

ID=8222734

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69613560T Expired - Lifetime DE69613560T2 (de) 1996-04-30 1996-04-30 Ein Prüfgerät für elektronische Schaltkreise oder Platinen mit komprimierten Datenfolgen

Country Status (4)

Country Link
US (1) US5899961A (de)
EP (1) EP0805458B1 (de)
JP (1) JPH1048297A (de)
DE (1) DE69613560T2 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8533547B2 (en) * 1999-11-23 2013-09-10 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US9664739B2 (en) 1999-11-23 2017-05-30 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US6327687B1 (en) 1999-11-23 2001-12-04 Janusz Rajski Test pattern compression for an integrated circuit test environment
US9134370B2 (en) 1999-11-23 2015-09-15 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US7493540B1 (en) 1999-11-23 2009-02-17 Jansuz Rajski Continuous application and decompression of test patterns to a circuit-under-test
US6557129B1 (en) 1999-11-23 2003-04-29 Janusz Rajski Method and apparatus for selectively compacting test responses
US6874109B1 (en) 1999-11-23 2005-03-29 Janusz Rajski Phase shifter with reduced linear dependency
US6684358B1 (en) * 1999-11-23 2004-01-27 Janusz Rajski Decompressor/PRPG for applying pseudo-random and deterministic test patterns
US6353842B1 (en) 1999-11-23 2002-03-05 Janusz Rajski Method for synthesizing linear finite state machines
JP3845016B2 (ja) * 1999-11-23 2006-11-15 メンター・グラフィクス・コーポレーション テスト中回路技術分野へのテストパターンの連続的な適用およびデコンプレッション
US7149640B2 (en) * 2002-06-21 2006-12-12 King Tiger Technology, Inc. Method and system for test data capture and compression for electronic device analysis
US7036062B2 (en) * 2002-10-02 2006-04-25 Teseda Corporation Single board DFT integrated circuit tester
US7437640B2 (en) * 2003-02-13 2008-10-14 Janusz Rajski Fault diagnosis of compressed test responses having one or more unknown states
US7302624B2 (en) * 2003-02-13 2007-11-27 Janusz Rajski Adaptive fault diagnosis of compressed test responses
US7370254B2 (en) * 2003-02-13 2008-05-06 Janusz Rajski Compressing test responses using a compactor
US7509550B2 (en) * 2003-02-13 2009-03-24 Janusz Rajski Fault diagnosis of compressed test responses
DE10331543B4 (de) * 2003-07-11 2007-11-08 Qimonda Ag Verfahren zum Testen einer zu testenden Schaltungseinheit und Schaltungsanordnung zur Durchführung des Verfahrens
JP2005043204A (ja) * 2003-07-22 2005-02-17 Advantest Corp パターン発生器、及び試験装置
DE60324429D1 (de) * 2003-09-17 2008-12-11 Verigy Pte Ltd Singapore Kanal mit verschiedenen Taktregionen
US20070024291A1 (en) * 2005-07-29 2007-02-01 Persons Thomas W Programmable pin electronics driver
US20090281758A1 (en) * 2008-05-08 2009-11-12 Lecroy Corporation Method and Apparatus for Triggering a Test and Measurement Instrument

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656632A (en) * 1983-11-25 1987-04-07 Giordano Associates, Inc. System for automatic testing of circuits and systems
US4639919A (en) * 1983-12-19 1987-01-27 International Business Machines Corporation Distributed pattern generator
CA1251575A (en) * 1985-12-18 1989-03-21 A. Keith Jeffrey Automatic test system having a "true tester-per-pin" architecture
DE4305442C2 (de) * 1993-02-23 1999-08-05 Hewlett Packard Gmbh Verfahren und Vorrichtung zum Erzeugen eines Testvektors
JPH07160585A (ja) * 1993-12-13 1995-06-23 Hitachi Ltd 低電力データ処理装置
US5696772A (en) * 1994-05-06 1997-12-09 Credence Systems Corporation Test vector compression/decompression system for parallel processing integrated circuit tester

Also Published As

Publication number Publication date
EP0805458B1 (de) 2001-06-27
EP0805458A1 (de) 1997-11-05
JPH1048297A (ja) 1998-02-20
US5899961A (en) 1999-05-04
DE69613560T2 (de) 2002-03-14

Similar Documents

Publication Publication Date Title
DE69613560T2 (de) Ein Prüfgerät für elektronische Schaltkreise oder Platinen mit komprimierten Datenfolgen
DE69433228D1 (de) Elektronische Prüfvorrichtung für eine Blitzlichteinheit
DE69831993D1 (de) Vorrichtung für elektronische Ausrüstung
DE69032692D1 (de) Funktionserweiterungsgerät für kompakte elektronische Einrichtung
DE69702020D1 (de) Halterung für eine Leiterplatte in einem elektronischen Gerät
DE69522034D1 (de) Rücksetzungsschaltung für elektronische Anordnung
DE69431844T2 (de) Testgerät für gedruckte schaltungen
DE69728004D1 (de) Temperaturregelung für elektronische Schaltkreise
DE69421494T2 (de) Benutzungstarif für vielfache elektronische Testmöglichkeiten
DE69730307D1 (de) Bestückungsverfahren für elektronische bauteile
DE69403351T2 (de) Elektronische Regelvorrichtung für einen Backofen
DE69226937D1 (de) Prüfverfahren für Leiterplatten
DE69400238T2 (de) Befestigungsvorrichtung für Leiterplatten
DE69937280D1 (de) Prüfapparat für elektronische Bauteile
DE69514067T2 (de) Verbinder für ein Substrat mit einer elektronischen Schaltung
DE69314552D1 (de) Gestelle für elektronische Ausrüstung
DE9309768U1 (de) Kontaktiereinrichtung für ein Leiterplattengestell einer Galvanikanlage
DE59701053D1 (de) Gehäuse für ein elektronisches gerät und elektronisches gerät mit einem solchen gehäuse
DE69509032T2 (de) Verbinder für ein Substrat mit einer elektronischen Schaltung
DE69821672D1 (de) Verbinder für eine Leiterplatte oder eine elektrische oder elektronische Vorrichtung
DE29715960U1 (de) Verpackung für auf Platinen aufgebaute elektronische Baugruppen
DE29617360U1 (de) Prüfeinrichtung für elektronische Auslöseeinrichtungen
DE29617364U1 (de) Prüfeinrichtung für elektronische Auslöseeinrichtungen
DE69206977T2 (de) Kontaktvorrichtung für ein elektrisches oder elektronisches bauteil
DE29514440U1 (de) Leiterplatte für ein elektrisches oder elektronisches Gerät

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELA

8328 Change in the person/name/address of the agent

Representative=s name: SCHOPPE, ZIMMERMANN, STOECKELER & ZINKLER, 82049 PU

8327 Change in the person/name/address of the patent owner

Owner name: VERIGY (SINGAPORE) PTE. LTD., SINGAPORE, SG