DE69606098T2

DE69606098T2 - Digitalisierungsvorrichtung und -verfahren für lichtempfindliche Detektoren und Ausleseverfahren einer Matrix von Lichtdetektoren

Info

Publication number: DE69606098T2
Application number: DE69606098T
Authority: DE
Inventors: Patrick Audebert; Eric Mottin; Philippe Pantigny; Frederic Rothan
Original assignee: Commissariat a lEnergie Atomique CEA
Current assignee: Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date: 1995-06-14
Filing date: 1996-06-12
Publication date: 2000-08-31
Anticipated expiration: 2016-06-13
Also published as: DE69606098D1; EP0749233B1; EP0749233A1; FR2735632A1; FR2735632B1; US5742058A

Description

Technisches Gebiet

Die vorliegende Erfindung betrifft eine Digitalisierungsvorrichtung für photosensible Detektoren und ein Auslesverfahren einer Matrix aus Lichtdetektoren.

Stand der Technik

Das Erfindungsgebiet ist das der Strahlungsdetektoren, insbesondere der Strahlungen des Infrarotbereichs, des sichtbaren Bereichs und der Röntgenstrahlen.
Die Erfindung bezieht sich vor allem auf die Verwendung einer speziellen Leseschaltungsarchitektur hinsichtlich der Digitalisierung der von den Detektoren stammenden Signale.
Die photosensiblen Sensoren, die in dem Spektrum arbeiten, das von den Röntgenstrahlen bis zum Infrarot reicht, sind für die Bilderzeugung oder Informationsverarbeitung bei wissenschaftlichen Anwendungen bestimmt. Das von diesem Sensor stammende Signal ist im allgemeinen vom analogen Typ und es wird von einem Ausgangsverstärker geliefert. Dieses Signal wird anschließend außerhalb des Sensors digitalisiert, um in der Verarbeitungskette verwendet zu werden.

Stand der analogen Technik

Die von der Erfindung betroffenen photonischen Detektionsvorrichtungen unterteilen sich in zwei Typen:
- quantische;
- thermische.
Bei den Quantendetektoren werden die vom Detektor empfangenen Photonen in Elektronen und/oder Löcher umgewandelt, nach dem Prinzip der intrinsischen (direkter Übergang Valenzband zu Leitungsband) oder extrinsischer Detektion (Übergang zwischen Zwi schenband und Leitungsband). Die Quantendetektoren können in zwei Kategorien zusammengefasst werden:
- die photovoltaischen Detektoren, deren Stromstärke in Abhängigkeit vom eintreffenden Fluss variiert;
die Photoleiter-Detektoren, deren Widerstand in Abhängigkeit vom eintreffenden Fluss variiert.
Die Wärme- oder thermischen Detektoren können in zwei Kategorien zusammengefasst werden:
- die resistiven bolometrischen Detektoren, deren Widerstand in Abhängigkeit vom der Energie der einfallenden Strahlung variiert;
- die Diodendetektoren, deren Stromstärke in Abhängigkeit vom eintreffenden Fluss variiert.
Die Quantendetektoren und die Thermodetektoren können jeweils mit einem mehr oder weniger idealen Stromerzeuger verglichen werden, der einen Strom liefert, dessen Stärke in Abhängigkeit vom eintreffenden Fluss variiert, vorausgesetzt diese Detektoren sind entsprechend vorgespannt.
In für die Erfindung interessanten Kameras werden die Bilder entweder mittels Detektorenanordnungen gemacht, gebildet durch Detektoren, die mit einer gleichmäßigen Teilung in einer einzigen Richtung angeordnet sind und die abgetastet werden müssen, oder mittels Mosaiken oder Matrizen gemacht, gebildet durch matrixförmig angeordnete Detektoren, die in den meisten Fällen nicht abgetastet werden.
Im Hinblick auf die Zahl der in den gegenwärtigen Kameras verwendeten Detektoren und hinsichtlich der Teilung der Detektoren ist es absolut notwendig, eine spezifische Schaltung zu verwenden, die in der Folge als Leseschaltung bezeichnet wird, um das durch den Detektor und den Multiplexer an eine beschränkte Anzahl von Informationsverarbeitungsketten gelieferte Signal aufzubereiten.
Jeder Detektor kann entweder direkt auf der Leseschaltung oder einer anderen Schaltung realisiert sein. Im ersten Fall spricht man von einem monolithischen Bauteil und im zweiten von einem hybriden Bauteil, denn die Detektoren der Detektionsschaltung sind durch angepasste Techniken wie der Hybridisierung durch Kugeln mit den Eingangsstufen der Leseschaltung verbunden.
Die Erfindung betrifft eine Leseschaltungsarchitektur, insbesondere angepasst an das Mosaik-Auslesen von:
- Quantendetektoren, hergestellt auf einem anderen als dem Substrat der Leseschaltung und folglich auf diese Leseschaltung hybridisiert;
- Thermodetektoren, direkt auf der Leseschaltung hergestellt.
Nun werden mehrere Leseschaltungen der vorhergehenden Technik beschrieben.

Leseschaltungen des Typs Ladungstransfervorrichtungen

Die Leseschaltungen vom Typ Ladungstransfervorrichtungen werden in speziellen Baureihen hergestellt, die ermöglichen Ladungstransfervorrichtungen zu realisieren.
Das Prinzipschaltbild dieser Schaltungen ist in den Fig. 1A und 1B dargestellt.
Man findet in jedem in der Fig. 1A dargestellten Elementarpunkt:
- einen Schalter oder eine Impedanzanpassungseinrichtung Al zwischen einem Detektor und einem MOS-Kondensator;
- einen MOS-Kondensator Cpel ("Konzeption der integrierten MOS-Schaltungen", Eyrolles Verlag), dessen Inversionskanal als Speicherplatz genutzt wird;
- einen Schalter, der die Einspeisung der gespeicherten Ladungen in dem Elementarpunkt in den Kanal eines Ladungsspeicherregisters ermöglicht;
- eine Nullungseinrichtung (RAZ) des Speicherplatzes.
Das Multiplexieren der in den Elementarpunkten gespeicherten Ladungen zu einem oder mehreren Ausgänge erfolgt mit Hilfe von zwei Typen von Ladungsspeicherregistern:
- den Parallelregistern RPj, die die Elementarpunkte einer Spalte zu einem Eingang des Serienregisters multiplexieren;
- das (die) Serienregister RS, das (die) von den Parallelregistern kommenden Ladungen zu der (den) Ausgangsstufe(n) der Leseschaltung multiplexieren.
Bei jedem Teilbild wird der Inversionskanal des Integrationskondensators durch die Nullungseinrichtung von jeder Ladung befreit. Der von jedem Detektor des Mosaiks gelieferte Strom wird dann während der Belichtungszeit in dem Inversionskanal des Integrationskondensators integriert.
Die in der Speicherkapazität Cpel des Elementarpunkts PEL(i, j) integrierte Ladung Qpelij ist mit der Stärke Idij des durch den Detektor DET(i, j) gelieferten Stroms und mit der Belichtungszeit TBelicht. durch folgende Relation verbunden:
Qpelij = Idij · TBelicht.
Die gesamte in jedem dieser Integrationskondensatoren gespeicherte Ladung oder ein Teil von ihr wird dann durch verschiedene Techniken entnommen und dann durch die Ladungsspeichervorrichtungen zu einer (oder mehreren) Ausgangsstufe(n) multiplexiert. In der Ausgangsstufe werden die Ladungen durch Einspeisen in einen entsprechend vorgespannten Kondensator in Spannung umgewandelt. Die Spannung an den Anschlüssen dieses Kondensators wird durch einen Spannungsverstärker mit sehr hoher Eingangsimpedanz und sehr niedriger Ausgangsimpedanz gelesen.
Die Amplitude δVsij des Ausgangsspannungsimpulses, der Lektüre des Elementarpunkts PEL(i, j) entsprechend, wird durch folgenden Ausdruck angegeben:
δVSij = Aq · Idij · TBelicht./Cs
wo Cs der Ladung/Spannung-Umwandlungsfaktor der Ausgangsstufe ist und Aq die Ladungsverstärkung der Schaltung.
Diese Leseschaltungen haben den Vorteil, eine für alle Detektoren identische und synchrone Belichtungszeit zu haben. Sie sind jedoch nicht kompatibel mit einer Zufallsadressierung der Detektoren, was die Herstellung von Teilbildern ausschließt.
Die Nullungseinrichtung ist nur notwendig, wenn die Gesamtheit der integrierten Ladung nicht in das Parallelregister übertragen werden kann.
Die Leseschaltungen weisen schließlich den großen Nachteil auf, in einer speziellen Baureihe hergestellt zu werden, deren Integrationsdichte niedriger ist als die der klassischen CMOS-Baureihen, während die Teilung der Detektorenmosaiks sich stark reduziert.

Leseschaltungen des Typs mit Nachfolgeschalter

Für Leseschaltungen des Typs mit Nachfolgeschalter (suiveurs commutes), beschrieben vor allem in den am Ende der Beschreibung zitierten Referenzquellen [1], [2], und [3], zeigen die Fig. 2A und 2B ein Prinzipschaltbild.
Jeder in der Fig. 2A dargestellte Elementarpunkt umfasst wenigstens:
- einen Schalter oder eine Impedanzanpassungseinrichtung Al zwischen einem Detektor DET(i, j) und einem Integrationskondensator;
- einen Kondensator Cpel, realisiert mittels eines MOS-Transistors, dessen Gate- Source-Kapazität ermöglicht, den Strom durch Integration in Spannung umzuwandeln;
- einen Reinitialisierungsschalter des Integrationskondensators bei jedem Teilbild, realisiert durch MOS-Transistoren;
- einen Spannungsverstärker Apel mit starker Eingangsimpedanz, der ermöglicht, die Spannung an den Anschlüssen des Integrationskondensators zu lesen und mit niedriger Impedanz einen Ausgangsverstärker zu treiben;
- einen Schalter, der ermöglicht, den Ausgang des Verstärkers des Elementarpunkts auf eine gemeinsame Verbindung mit den Elementarpunkten derselben Spalte, Spaltenbus BCj genannt, zu schalten.
Das Multiplexieren des Spaltenbusses BCj zu einem oder mehreren Ausgangsverstärkern As erfolgt mittels Schaltern, die sich an den Enden jedes Spaltenbusses befinden.
Bei jedem Teilbild wird die Spannung an den Anschlüssen des Integrationskondensators zunächst reinitialisiert mit Hilfe des Nullungsschalters. Der Strom des Detektors wird dann während einer TBelicht.-Dauer in dem Kondensator integriert. Am Ende der Integrationszeit wird der Ausgang des Verstärkers des Elementarpunkts durch die Schalter des Elementarpunkts und des Zeilenmultiplexers, entsprechend sequentiert, auf den Spaltenbus und auf den Ausgangsverstärker geschaltet.
Der Ausdruck der Spannungsveränderung δVpel an den Anschlüssen des Integrationskondensators des Elementarpunkts PEL(i, j) in Abhängigkeit vom Strom Kdij des Detektors DET(i, j) dieses Elementarpunkts lautet folgendermaßen:
δVpelij = Idij · TBelicht./Cpel
wo Cpel die Kapazität des Speicherkondensators des Elementarpunkts ist.
Die Veränderung der der Lektüre des Elementarpunkts Pel(i, j) entsprechende Ausgangsspannung δVpelij liefert die Relation:
δVsij = Apel · As · δVpelij = Apel · As · idij · TBelicht./Cpel
wo Apel (bzw. AS) die Spannungsverstärkung des Spannungsverstärkers des Elementarpunkts (bzw. des Ausgangsverstärkers) ist.
Dieser Schaltungsarchitekturtyp weist den Vorteil auf, mit einer Zufallsadressierung der Elementarpunkte, anders ausgedrückt der Herstellung von Teilbildern, kompatibel zu sein.
Eine erste Beschränkung ist mit dem Lesemodus der Detektoren verbunden. Falls nämlich die Belichtungszeit TBelicht. für alle Detektoren identisch und synchron sein muss, muss die Spannung an den Anschlüssen des Speicherkondensators in dem Speicherpunkt abgefragt und gehalten werden. Diese Funktion führt dann zu zusätzlichen Zwängen bei der Konzeption des Elementarpunkts, da sie umso schwieriger ist, je kleiner der Elementarpunkt ist. Insbesondere nimmt die Oberfläche des Speicherkondensators, also seine Kapazität, ab. Die Reduzierung der speicherbaren Ladung drückt sich dann durch eine Verschlechterung des Geräuschabstands aus.
Eine weitere Beschränkung dieses Architekturtyps ist mit der Lesegeschwindigkeit verbunden, die Dimensionierungszwänge auferlegt beim Spannungsverstärker des Elementarpunkts und beim Schalter, der die Verbindung zwischen den Ausgängen der Elementarpunkte derselben Spalte und dem Ausgangsverstärker ermöglicht. Die Erzeugungszeit des Ausgangssignals des Verstärkers des Elementarpunkts muss nämlich kürzer sein als die Ausgangsperiode des Videosignals. Folgendes muss beachtet werden:
- der Verstärker des Elementarpunkts muss fähig sein, einen hohen Strom zu liefern;
- der Widerstand des Schalters muss so klein sein, dass er die Spannungsverstärkung des Verstärkers nicht wesentlich verringert;
- die kapazitive Kopplung, verursacht durch den Teilerpunkt zwischen der Eingangs- Ausgangskapazität des Verstärkers des Elementarpunkts und der Speicherkapazität muss so sein, dass die Abfrage- bzw. Abtast-Haltespannung auf dem Eingang des Verstärkers des Elementarpunkts nicht wesentlich verändert wird.
Diese Zwänge sind um so schwerer zu befriedigen, als die Anzahl der Detektoren zunimmt und die Teilung der Elementarpunkte abnimmt, während der Bildtakt konstant bleibt und die Anzahl der Ausgänge eher die Tendenz hat, abzunehmen.
Schließlich muss man in den Elementarpunkt unbedingt eine spezielle Vorrichtung integrieren, um die Nullstellungsfunktion des Elementarpunkts zu erfüllen, was wenigstens einen zusätzlichen Transistor erfordert.

Leseschaltung des Typs mit Spaltenbus-Aufteilung

Für Leseschaltungen des Typs mit Spaltenbus-Aufteilung (partition bus colonne) zeigen die Fig. 3A und 3B ein Prinzipschaltbild.
In jedem in der Fig. 3A dargestellten Elementarpunkt sieht man wenigstens:
- einen Schalter oder eine Impedanzanpassungseinrichtung Al zwischen einem Detektor DET(i, j) und einem Integrationskondensator;
- einen Kondensator Cpel, dessen Kapazität entweder die des Inversionskanals eines MOS-Kondensators oder die Gate-Source-Kapaziät eines MOS-Transistors ist und der ermöglicht, durch Integration den Strom in Spannung umzuwandeln;
- einen Schalter, der ermöglicht, einen Anschluss des Integrationskondensators des Elementarpunkts auf eine den Elementarpunkten derselben Spalte gemeinsame Verbindung, Spaltenbus BCj genannt, zu schalten.
Einen Spannungsverstärker Abc mit starker Eingangsimpedanz aber schwacher Eingangskapazität sowie ein Nullungsschalter des Integrationskondensators befindet sich am Ende jedes Spaltenbusses BCj.
Das Multiplexieren der Ausgänge dieser Spannungsverstärker zu einem oder mehreren Ausgangsverstärkern As erfolgt mittels Schaltern, die sich am Ausgang jedes dieser Verstärker befinden.
Das Multiplexieren der Ausgänge dieser Spannungsverstärker zu einem oder mehreren Ausgangsverstärkern erfolgt mittels Schaltern, die sich am Ausgang jedes dieser Verstärker befinden.
Bei jedem Teilbild wird der Strom des Detektors während einer Dauer TBelicht. in den Integrationskondensator eingespeist. Am Ende der Integrationszeit wird eine Zeile ausgewählt und die Schalter der Elementarpunkte dieser Zeile werden auf die Zwischenverbindungsbusse geschlossen, die vorher entsprechend initialisiert wurden. Da das durch den Speicherkondensator und den Spaltenbus gebildete System isoliert ist, ist die Endspannung des Spaltenbusses abhängig von seiner Kapazität und der der Speicherung. Sobald diese Spannung stabilisiert ist, wird die Ausgangsspannung der Spaltenverstärker zu dem (den) Ausgangsverstärker(n) multiplexiert. Es ist dann möglich, den Integrationskondensator einer Zeile mit Hilfe der Nullungsschalter zu reinitialisieren, die sich am Ende jedes Spaltenbusses befinden.
Die in den Elementarpunkt PEL(ij) in Abhängigkeit von dem Strom Idij des Detektors dieses Elementarpunkts und der Belichtungszeit TBelicht. eingespeiste Ladung Qpeij wird durch folgenden Ausdruck angegeben:
Qpelij = Idij · TBelicht.
Die Spannungsänderung δVbcij des Spaltenbusses nach Zuschaltung des Kondensators des Elementarpunkts PEL(i, j) erhält man, indem man die Gleichung der Ladungser haltung folgendermaßen schreibt (wobei man hier davon ausgeht, dass die Anfangsladung auf dem Spaltenbus null ist):
δVbcij = Qpelij /(Cpel + Cbc) = Idij · TBelicht./(Cpel + Cbc)
wo Cpel (bzw. Cbc) die Kapazität des Speicherkondensators (bzw. des Spaltenbusses) in dem Elementarpunkt ist.
Die Ausgangsspannungsänderung δVsij , der Lektüre der durch den Elementarpunkt PEL(i, j) gelieferten Information entsprechend, wird durch folgende Relation angegeben:
δVsij = As · Abc · δVbcij = As · Abc x Idij · TBelicht./(Cpel + Cbc)
wo Abc (bzw. As) die Spannungsverstärkung des Spannungsverstärkers eines Spaltenbusses ist (bzw. des Ausgangsverstärkers).
Die Vorteile und Nachteile dieser Architektur sind quasie dieselben wie die der Struktur mit Nachfolgeschalter, bis auf den Unterschied, dass die mit dem Vorhandensein des Verstärkers verbundenen Nachteile entfallen. Bezüglich der Nullung des Elementarpunkts ist es nicht unbedingt nötig, in dem Elementarpunkt eine spezifische Einrichtung vorzusehen, denn es ist möglich, den Integrationskondensator über den Spaltenbus zu reinitialisieren.
Es ist jedoch nötig, dass der Benutzer die Verstärkungsreduzierung aufgrund der durch den Wert der Kapazität des Spaltenbusses gesteuerten Dämpfung des Signals akzeptiert. Dieser Punkt kann für Schaltungen mit großem Format, also mit großem Cbc, und/oder Anwendungen, wo die Ladung klein ist, nachteilig sein bezüglich des Geräuschabstands.

Leseschaltungen des Typs mit verschobener Integration

Für Leseschaltung des Typs mit verschobener Integration (integration deportée), wie insbesondere beschrieben in den am Ende der Beschreibung zitierten Referenzquellen [4] und [5], zeigen die Fig. 4A und 4B ein Prinzipschaltbild.
In jedem Elementarpunkt sieht man, da die Impedanzanpassungseinrichtung Al nicht immer absolut notwendig ist, wenigstens einen Schalter, der ermöglicht den Detektor DET(i, j) auf eine gemeinsame Verbindung der Elementarpunkte derselben Spalte, Spaltenbus BCj genannt, zu schalten. Sodann sieht man am Ende jeder Spalte einen Ladungsverstärker Ac, d. h. einen durch einen Kondensator rückgekoppelten Spannungsverstärker.
Das Multiplexieren der Ausgänge dieser Ladungsverstärker Ac zu einem oder mehreren Ausgangsverstärkern As erfolgt durch Schalter, die am Ausgang jedes dieser Ladungsverstärker geschaltet sind.
Bei jedem Teilbild werden die Detektorenzeilen nacheinander angesteuert. Zum gewünschten Zeitpunkt werden die Detektoren der adressierten Zeile auf den Spaltenbus geschaltet, indem die Schalter in den Elementarpunkten der betreffenden Zeile während einer Dauer gleich der Belichtungsdauer (TBelicht.) schließen.
Der Strom Idij, geliefert vom Detektor DET(i, j), wird während der Belichtungszeit TBelicht. durch den mit dem Spaltenbus BCj verbundenen Ladungsverstärker integriert. Am Ende der Belichtungszeit wird die Spannung am Ausgang des Ladungsverstärkers durch die Erfassungskette gelesen. Dann kann eine andere Zeile angesteuert werden, nachdem die Ladungsverstärker entsprechend reinitialisiert wurden.
Die Ausgangsspannungsänderung δVcij wird durch folgende Formel angegeben:
δVCij = Idij · TBelicht./ Ca
wo Ca die Kapazität des Rückkopplungskondensators des Ladungsverstärkers ist.
Die Ausgangsspannungsänderung δVsij, die der Lektüre der durch den Elementarpunkt PEL(i, j) gelieferten Information entspricht, wird durch die folgende Relation angegeben:
δVsij = As · δVcij = As · Idij · TBelicht./Ca
wo As die Spannungsverstärkung des Ausgangsverstärkers ist.
Diese Architektur erfordert nur einen Schalter pro Elementarpunkt; daher ihre Anwendung bei den Mosaiken mit kleiner Teilung. Insbesondere ist in den Elementarpunkten nicht unbedingt ein Nullstellungsschalter erforderlich.
Hingegen ist klar, dass dieser Architekturtyp nicht kompatibel ist mit einer für alle Elementarpunkte identischen und synchronen Belichtungszeit.
Außerdem zwingt diese Architektur zu einer Belichtungszeit, die kürzer als oder gleich der Periode des Video-Ausgangssignals dividiert durch die Anzahl der zu lesenden Zeilen sein muss. Dieser Zwang begrenzt den Geräuschabstand dieses Leseschaltungstyps bei Anwendungen mit großer Punktezahl und kleiner Ausgängezahl.

Stand der Technik der Analog-Digitalwandlung in den Fokalebenen

Eine Begrenzung der Leistungen dieser Sensoren bezüglich des Geräuschabstands kommt von der Übertragung des analogen Signals aus bzw. außerhalb der Fokalebene.
Zudem ist die Verarbeitung der Information digital leichter als analog. Beispielsweise ermöglicht ein digitales Signal in der Fokalebene leichter Realisierungen wie etwa die TDI (Time Delay Integration) oder die Mittelwertbildung bzw. Vermittlung hinsichtlich der Erhöhung des Geräuschabstands.
Die Analog-Digitalumwandlung in einer Fokalebene wird vorgesehen, indem man einen oder mehrere Wandler in der Fokalebene anbringt (s. Referenzquellen [7] und [8]). Die hauptsächlichen Beschränkungen dieser Lösung sind der elektrische Verbrauch, die Größe des Chips, die Auflösung und die Umwandlungsgeschwindigkeit der (oder des) Wandler(s), die technische Komplexität und die Entwicklungskosten einer solchen Architektur, die in bestimmten Fällen die Anwendung von "Z technologie" (s. Referenzquelle [9]) erforderlich machen kann.
Es gibt eine große Vielzahl von Wandlern. Beispielsweise kann man zitieren:
- die "Flash"-Wandler;
- die "Sukzessiv-Näherungs-"Wandler;
- die "Einfach- oder Doppelflanken"- Wandler;
- die "Sigma-Delta"-Wandler.
Die Verwendung dieser Wandler ist allgemein als parallele Anwendung vorgesehen, wo man einen Wandler am Ende jeder Bilderzeugungsspalte anordnet, wie dargestellt in WO-A-8705457. Außer im Falle eines Signals mit einer Ausgangsdynamik, die höher ist als die am Ausgang einer Fokalebene steuerbaren analogen Dynamiken, ist ein einziger Wandler in der Fokalebene niemals eine leistungsfähige Alternative in Bezug auf die Umwandlung außerhalb der Fokalebene hinsichtlich der Geschwindigkeit, der Auflösung und des elektrischen Verbrauchs.
Da in der Fokalebene Abmessungen und elektrischer Verbrauch klein sein müssen, sind diese Wandler oft für die Digitalwandlung in einem Bilderzeugungssensor ungeeignet.
Die Erfindung hat eine Vorrichtung und ein Verfahren zum Auslesen lichtempfindlicher Detektoren zum Gegenstand, die ermöglichen, die Analog-Digitalumwandlung jedes lichtempfindlichen Detektors zu realisieren, indem man sich frei macht von den durch den (die) Wandler verursachten Problemen des Platzbedarfs und des Verbrauchs.

Darstellung der Erfindung

Die vorliegende Erfindung betrifft eine Auslesvorrichtung einer Matrix aus lichtempfindlichen Detektoren, die einen Strom liefert, dessen Stärke in Abhängigkeit vom einfallenden Lichtfluss variiert, wobei die Belichtungszeit für alle Detektoren identisch und synchron ist; dabei ist diese Vorrichtung dadurch gekennzeichnet, dass sie ein System aus Grundelementen bzw. Elementarpunkten umfasst, das ermöglicht, die Signale zu lesen, die durch jeden Detektor geliefert werden, wobei jeder Elementarpunkt eine Vorintegration des durch den entsprechenden Detektor gelieferten Stroms realisiert, um eine Ladungsgröße zu erzeugen. Es folgt ein Auslesen des resultierenden Ladungsquantums in Form eines Stromimpulses durch wenigstens eine Verarbeitungskette der Information mit einer Formungseinrichtung, um die durch die Sensorenmatrix gelieferten Signale aufzubereiten. Die die Verarbeitungskette(n) verlassenden Signale werden zu wenigstens einem digitalen Ausgang multiplexiert. Die Formungseinrichtung befindet sich im Falle einer Detektorenmatrix außerhalb des Elementarpunkts. Im Falle einer linearen Detektorenanordnung befindet sich die Formungseinrichtung entweder außerhalb oder innerhalb des Elementarpunkts.
Vorteilhafterweise sind die Lichtdetektoren Quantendetektoren oder Thermodetektoren. Sie werden auf einem anderen Substrat als die Auslesvorrichtungen oder direkt auf der Schaltung der Auslesvorrichtung erzeugt.
Die Erfindung betrifft eine Auslesschaltung eines von wenigstens einem Detektor gelieferten Signals, die z. B. eine hohe Lesegeschwindigkeit hat, wobei die Belichtungszeit für alle Detektoren identisch und synchron ist, und die dadurch gekennzeichnet ist, dass sie ein System von Elementarpunkten umfasst, die in Zeilen und Spalten angeordnet sind, sodass sie eine Matrix bilden.
Vorteilhafterweise umfasst jeder Elementarpunkt:
- eine Impedanzanpassungseinrichtung mit einem ersten Takt, fähig den Detektor zu polarisieren bzw. vorzuspannen und den durch den Detektor gelieferten Strom zu lesen;
- wenigstens einen MOS-Transistor mit einem zweiten Takt und fähig, einerseits den durch den Detektor gelieferten Strom zu integrieren und andererseits die erhaltene Ladung zu speichern und schließlich einer Adressiereinrichtung zugeordnet, um diese Ladung in Form eines Stromimpulses in eine Stromformungseinrichtung zu entleeren, die diesen Stromimpuls in ein Signal des binären Typs umwandelt, wobei diese Formungseinrichtung sich außerhalb des Elementarpunkts befindet;
- die Adressiereinrichtung mit einem dritten Takt und fähig, die Source und/oder den Drain des MOS-Transistors auf eine gemeinsame Verbindung der Elementarpunkte derselben Spalte, Spaltenbus genannt, zu schalten.
Jeder Spaltenbus ist mit einer Verarbeitungskette verbunden, die die folgenden Einrichtungen umfasst:
- die genannte Formungseinrichtung des Signals, fähig den von einem Elementarpunkt kommenden Stromimpuls simultan während eines Signals des zweiten Takts zu lesen und in ein Signal des binären Typs umzuwandeln, und dies für jeden Punkt einer Zeile, wobei die Zeilen nacheinander verarbeitet werden;
- einen Zähler mit einem vierten Takt, der die Taktimpulse während der gesamten Dauer des von der Formungseinrichtungen stammenden Signals zählt;
- eine Lesevorrichtung des digitalisierten Signals.
Die Impedanzanpassungsvorrichtung ist durch ihren Eingang mit dem Detektor, mit ihrem Ausgang mit der Source und/oder dem Drain des MOS-Transitors und durch ihre Steuerung mit dem ersten Takt verbunden, der zwischen einer Sperrspannung und einer Polarisations- bzw. Vorspannung umschaltet.
Das Gate des MOS-Transistors ist mit dem zweiten Takt verbunden, der, auf eine bestimmte Spannung geschaltet, die Entleerung der gespeicherten Ladung in eine gemeinsame Verbindung ermöglicht, und, auf eine andere Spannung geschaltet, den von dem Detektor stammenden Strom integriert und die erhaltene Ladung speichert.
Die Adressiereinrichtung ist durch ihren Eingang mit der Source und/oder dem Drain des MOS-Transistors verbunden, durch ihren Ausgang mit dem Spaltenbus und durch ihre Steuerung mit einem dritten Takt, der zwischen einer Sperrspannung und einer Spannung umschaltet, bei der die Adressiereinrichtung leitend ist. In dem speziellen Fall, wo die Adressiereinrichtung ein Transistor ist, kann sie eine Potentialsperre zwischen dem Potential ihres Kanals und dem des MOS-Transitors erzeugen.
Die Stromformungseinrichtung ist mit dem Eingang mit dem Eingang mit der Busspalte verbunden und mit dem Ausgang mit dem Zähler. Der Zähler ist mit dem Ausgang mit der Lesevorrichtung des digitalisierten Signals verbunden.
Vorteilhafterweise ist eine Speichereinrichtung der Daten eingeschaltet zwischen den Zähler und die Lesevorrichtung des digitalisierten Signals.
Die Speichereinrichtung kann ein RAM sein.
Der Ausgangsspeicher des Zählers kann eine Kippschaltung des Typs D sein.
Die Formungseinrichtung des analogen Signals kann ein Strom- Spannungsverstärker sein.
Die Erfindung hat die Aufgabe, die Elektronik einer Leseschaltung zu vereinfachen, indem sie die in den Pixeln der Vorrichtungen aus dem Stand der Technik in den Elementarpunkten enthaltenen Nullungseinrichtungen weglässt. Diese Funktion bleibt jedoch erhalten, wird aber durch die Formungseinrichtung erfüllt, außerhalb des Elementarpunkts. Die Erfindung hat auch die Aufgabe, eine Information des digitalen Typs zu liefern, die auf einfache Weise erhalten wird.
In dem Fall einer linearen Detektorenanordnungen gibt es keine gemeinsame Verbindung. Es gibt ebenso viele Stromformungseinrichtungen (z. B. Strom-Spannungsverstärker) wie Zeiten in der Anordnung. Das Multiplexieren ist auf das Multiplexieren der Ausgänge der Zähler begrenzt.
Die erfindungsgemäße Vorrichtung ermöglicht, eine digitale Information zu erhalten, die direkt durch die Bildverarbeitungsverfahren verarbeitet werden kann.
Die Erfindung ermöglicht, die analoge Information des Detektors, die man am Ausgang des MOS-Transistors erhält, in digitale Information umzuwandeln. Dazu fügt man einen Zähler hinzu, der ausgelöst wird, sobald der Stromimpuls in dem Spaltenbus präsent ist, und der anhält, wenn der Impuls beendet ist.
Vorteilhafterweise ist die Impedanzanpassungseinrichtung ein MOS-Transistor. Die Adressiereinrichtung ist ein als Schalter verwendeter MOS-Transistor, wobei der an sein Gate gelegte analoge Pegel, um ihn leitend zu machen, so ist, dass der Absolutwert der Potentialdifferenz Gate-Source etwas höher ist als der Absolutwert der Schwellenspannung des MOS- Transistors.
Vorteilhafterweise ist die Aufbereitungszeit des Ausgangssignals der Formungseinrichtung kleiner als die Impulsabfallzeit des Takts, der das Gate des Transistors steuert. Im Falle einer linearen Detektorenanordnung gibt es entweder eine gemeinsame Verbindung und eine einzige Formungseinrichtung oder keine gemeinsame Verbindung und ebenso viele Formungseinrichtungen und Zähler wie Zeilen in der Anordnung, wobei das Multiplexieren auf das Multiplexieren der Ausgangssignale des Zählers begrenzt ist.
Vorteilhafterweise ist die Spannung, die ermöglicht, die Ladungen zu speichern, für einen PMOS-Transistor die Masse und für einen NMOS-Transistor die Versorgungsspannung.
Die Grundeigenschaften der Elementarpunkte dieser Architektur sind die folgenden:
- für alle Elementarpunkte ist die Belichtungsdauer gleich lang und zeitgleich;
- der durch den Detektor Dij während der Belichtungszeit TBelicht. gelieferte Strom idij wird vorintegriert in Form von Ladungspaketen Qij :
Qij = TBelicht. · idij
- das Quantum der integrierten Ladungen wird am Ausgang des Elementarpunkts umgewandelt in einen Stromimpuls mit einer für alle Elementarpunkte eines Mosaiks einstellbaren und konstanten Amplitude Ipulse und einer Dauer δtij, die dem Quantum der gespeicherten Ladungen proportional ist
Qij = IImpuls · δij = TBelicht. · Idij
Also:
δtij = (TBelicht./IImpuls) · Idij
Resümierend sieht man, dass diese Architektur am Ausgang dieser Elementarpunkte einen Stromimpuls mit konstanter Amplitude für alle Elementarpunkte liefert, mit einer Dauer, die dem mittleren Strom jedes Detektors des integrierten Mosaiks während einer synchronen und identischen Belichtungszeit aller dieser Detektoren proportional ist.
Die vorliegende Erfindung betrifft auch ein Auslesverfahren einer Matrix aus Lichtdetektoren, die einen Strom liefert, dessen Stärke in Abhängigkeit von dem einfallenden Lichtfluss variiert. Dabei ist dieses Verfahren durch die folgenden Schritte gekennzeichnet:
- Umwandlung des Detektorstroms in Ladung durch Integration einer Dauer gleich der Belichtungszeit;
- Umwandlung der integrierten Ladung in einen Stromimpuls, dessen Amplitude einstellbar ist in Abhängigkeit von einem Stimulus und dessen Dauer in Abhängigkeit von der gespeicherten Ladung variiert;
- Digitalisierung dieses Stromimpulses in Spannung, insbesondere mittels eines Zählers.
Vorteilhafterweise umfasst es die folgenden Schritte:
- Der erste Takt Hp ist auf dem Vorspannungspegel Vpol, der zweite Takt HCi (i ist die Zeilennummer) ist auf dem Pegel, der die Speicherung der Ladungen ermöglicht und der dritte auf der Sperrspannung. Einmal pro Bild gibt es eine Integration des durch den Detektor in den MOS-Transistor (Speicherung) gelieferten Stroms, während einer Zeit, die vorher in Abhängigkeit von den Belichtungsbedingungen der Szene, den Charakteristika des Detektors und des Werts der Speicherkapazität festgelegt wurde.
- Der erste Takt Hp kehrt zu seiner Sperrspannung zurück; der zweite Takt HCi variiert linear seit dem Pegel, der die Speicherung der Ladungen ermöglicht bis zu dem den Transistor sperrenden Pegel (wobei der Variationsgrad in Bezug auf die Charakteristika der Formungseinrichtung festgelegt ist); der dritte Takt HAi schaltet auf den Pegel VSchirm: Schritt der Entleerung der in jeder Zeile der Matrix beim Auslesen realisierten Ladungen und der Digitalisierung des Signals; der zweite Takt HCi ist dabei auf Sperrspannung und der dritte Takt HAi schaltet auf die Sperrspannung und beginnt mit der nächsten Zeile.
- Wenn alle Zeilen abgetastet sind, beginnt man für ein weiteres Bild wieder mit den vorhergehenden Schritten.
Bei der Erfindung digitalisiert man die Breite des Stromimpulses, um nach einer bei anderen Detektoren häufig angewandten Technik das analoge Signal in ein digitales umzuwandeln. Dazu modifiziert man die Verarbeitungskette des Signals ab dem Ladungsverstärker, der durch einen Binärzähler ersetzt wird.
Derart realisiert man in der Fokalebene auf einfache Weise die Analog- Digitalumwandlung der in einem Bild eines Mosaiks enthaltenen Informationen, synchron zu Bildaufnahme.

Kurzbeschreibung der Zeichnungen

- Die Fig. 1A und 1B zeigen eine Architektur einer Leseschaltung des Ladungstransfertyps der vorhergehenden Technik;
- die Fig. 2A und 2B zeigen eine Architektur einer Leseschaltung des Typs mit Nachfolgeschalter (type suiveur commuté) der vorhergehenden Technik;
- die Fig. 3A und 3B zeigen eine Architektur einer Leseschaltung des Typs mit Spaltenbus-Aufteilung (type partition bus colonne) der vorhergehenden Technik;
- die Fig. 4A und 4B zeigen eine Architektur einer Leseschaltung des Typs mit verschobener Integration (type Integration deportée) der vorhergehenden Technik;
- die Fig. 5A und 5B zeigen eine Architektur der erfindungsgemäßen Leseschaltung;
- die Fig. 6 zeigt ein Ausführungsbeispiel der erfindungsgemäßen Vorrichtung;
- die Fig. 7 zeigt die Veränderungen der Potentialprofile in einem erfindungsgemäßen Elementarpunkt im Laufe eines vollständigen Arbeitszyklus;
- die Fig. 8 zeigt ein Steuerungsdiagramm für das Lesen von zwei erfindungsgemäßen Elementarpunkten;
- die Fig. 9A, 9B und 10A, 10B zeigen die Anordnung und den elektrischen Schaltplan eines Elementarpunkte-Mosaiks aus zwei Zeilen mal zwei Spalten jeweils für eine Leseschaltung des Typs Nachfolgeschalter der vorhergehenden Technik und für eine erfindungsgemäße Leseschaltung;
- die Fig. 11 zeigt das erfindungsgemäße elektrische Kalibrierungs- Prinzipschaltbild.

Detaillierte Darstellung von Ausführungsarten

Die Architektur der erfindungsgemäßen Schaltung ist in den Fig. 5A und 5B in dem Fall einer Matrix aus N Zeilen und M Spalten dargestellt, wobei die Fig. 5A das Detail eines Elementarpunkts zeigt.
Die Leseschaltung präsentiert sich in genau derselben Form wie eine analoge Leseschaltung des Typs SCA in allem, was die Architektur der Elementarpunkte, ihre Verbindung über die verschiedenen Spaltenbusse und Steuerungsdiagramme der Steuertakte der die Gesamtheit der Elementarpunkte bildenden Vorrichtungen betrifft, wobei all dies der Bemühung entspricht, die Grundeigenschaften der von den Elementarpunkten stammenden Stromimpulse auf die Spaltenbusse zu bringen.
In jedem Elementarpunkt sieht man:
- eine Impedanzanpassungseinrichtung zwischen dem Detektor und dem Speicherkondensator (falls notwendig);
- einen Speicherkondensator, realisiert durch einen MOS-Transistor, dessen Source und/oder Drain mit dem Detektor über einen Schalter verbunden sind und dessen Gate durch einen Takt gesteuert wird;
- eine Adressiereinrichtung, die aus Gründen der Vereinfachung durch einen Schalter symbolisiert wird, der ermöglicht die Source und/oder den Drain des MOS- Speichertransistors auf eine gemeinsame Verbindung der Elementarpunkte derselben Spalte, Spaltenbus genannt, zu schalten.
Für jede Spalte erscheinen die Architekturmodifikationen erst am Ende des Spaltenbusses, wo der Ladungsverstärker seinen Platz einer Formungseinrichtung der Stromimpulse räumt. Diese liefert ein Signal VAL_TAKTj von gleicher Dauer wie der aus dem Ele mentarpunkt kommende Stromimpuls, und mit einer Amplitude, die mit den Steuersignalen des Binärzählers kompatibel ist. Das Signal VAL_Taktj dient dazu, den Takt HNUM des Zählers während der Dauer des Stromimpulses freizugeben. Der Zähler realisiert so die Analog- Digitalwandlung des mittleren Stroms des Detektors, integriert während TBelicht., indem die Anzahl der Taktperioden HNUM während der Dauer des Signals VAL_TAKTj gezählt wird.
Die in den Spaltenzählern gespeicherten Binärwörter sind also am Ende des Lesens einer Zeile proportional zu der Dauer der geformten Impulse (VAL_TAKTj). Anders ausgedrückt, wenn man unterstellt, dass die analoge Kette ideal ist, ist der binäre Inhalt der Spaltenzähler proportional zu der in den Elementarpunkten der gelesenen Zeile gespeicherten Ladung. Es genügt dann, den Inhalt der M Spaltenzähler mit Hilfe eines logischen Busse mit Nb Bits zu lesen, ehe man die Zähler reinitialisiert, um zum Lesen der nächsten Zeile zu schreiten.

Synchrone Bildaufnahme

Bei jedem Teilbild werden die Schalter der Impedanzanpassungseinrichtungen aller Elementarpunkte synchron geschlossen, wobei die Schalter der Adressiereinrichtungen jedes Elementarpunkts offen sind.
In jeden Elementarpunkt wird der durch den Detektor gelieferte Strom dann während einer Dauer TBelicht. in dem Inversionskanal des MOS-Transistors integriert.
Am Ende der Belichtungszeit werden die Schalter der Impedanzanpassungseinrichtungen aller Elementarpunkte synchron geöffnet. So erhält man für jeden der Detektoren dieselbe Belichtungszeit.

Sequentielles Lesen der Matrix Zeile für Zeile

Die Zeilen der Detektoren werden dann nacheinander angesteuert. Bei jeder Zeilenzeit sind die Schalter der Adressiereinrichtungen derselben Zeile geschlossen. Die Gates der MOS-Speichertransistoren einer Zeile werden dann gepulst, um die Einspeisung der in ihrem Kanal gespeicherten Leistung in den jeweiligen Spaltenbus und folglich die Nullung der in dem Inversionskanal des MOS-Speichertransistors zu bewirken.
Der Spaltenbus wird durch die Formungseinrichtung auf einem konstanten Potential gehalten, dessen Eingangsimpedanz außerdem als unendlich betrachtet wird. Der so durch die Einspeisung der Ladungen provozierte Stromimpuls wird in ein Signal derselben Dauer umgewandelt, kompatibel mit den Steuersignalen des Zählers, durch die Formungsein richtung. Der Ausgang des Zählers, der die Analog-Digitalwandlung gewährleistet hat, kann dann zu dem digitalen Ausgangsbus multiplexiert werden, um verarbeitet zu werden.
Es ist dann möglich, den Zähler zu reinitialisieren, den Schalter der Spaltenadressiereinrichtung zu öffnen und schließlich einen neuen Potentialtopf ohne jede Ladung zu schaffen, unter dem Gate des MOS-Speichertransistors, ehe man zum Lesen der nächsten Zeile schreitet.
Der Ausdruck der Dauer des Stromimpulses oder des aus der Formungseinrichtung kommenden Stromsignals δTij verbunden mit der Spalte j in Abhängigkeit des Stroms ij, geliefert durch den Detektor des Elementarpunkts PEL(ij) wird angegeben durch den Ausdruck:
δTij · IImpuls = Idij · TBelicht.
wo IImpuls die konstante Amplitude der Stromimpulse in den Spaltenbussen ist.
Anzumerken ist, dass die Amplitude IImpus der Stromimpulse in den Spaltenbussen optimierbar ist, indem man den Veränderungsgrad der Abfallflanke des Takts HCi einstellt. Die derart auf das Gate angewandte Spannungsflanke hat bei einer ersten Annäherung die Wirkung, eine Ladungseinspeisung in den Spaltenbus zu provozieren, über die durch den Transistor Ta erzeugte Potentialbarriere hinweg, mit einer konstanten Rate. Man erhält so einen Stromimpuls, dessen Amplitude proportional zu der Integrationskapazität und zum Variationsgrad der Impulsabfallflanke von HCi ist. Dieser Variationsgrad der Abfallflanke des Taktes HCi(t) muss zeitlich konstant sein, für alle Zeilen.
Man hat δTij < Dauer der Abfallflanke des Takts HCi.
Der am Ausgang des Zählers erhaltene digitale Wert wird durch folgende Relation angegeben:
NNUM = δTij · FHNUM = idij · TBelicht. · FHNUM/IImpuls
Wo FHNUM die Frequenz des Takts HNUM des Zählers ist.

Anzahl der Bits des Zählers

Die Anzahl der Bits (Nb) des Spaltenzählers muss so sein, dass die Zähldynamik mit dem anschließend mit (S/B)q bezeichneten Geräuschabstand der zu lesenden Ladung kompatibel ist.
In erster Annäherung geht man davon aus, dass dieser Geräuschabstand durch folgende Relation angegeben wird:
(S/B)q = (Id · Tp/q)1/2
wo Id der durch den Detektor gelieferte Strom ist, Tp die Belichtungszeit ist und q die Ladung des Elektrons ist.
Eine erste Größenordnung von Nb erhält man, indem man schreibt, dass die Anzahl der Zustände des Zählers gleich der Ladungsdynamik des Elementarpunkts ist:
2Nb = (S/B)q
was schließlich ergibt:
Nb = [20log&sub1;&sub0;(S/B)q]/6
Die nachfolgende Tabelle gibt die Relation zwischen der Ladungsdynamik und der Anzahl der Bits des Zählers an:

Nb (S/B) in dB

8 48
9 54
10 60
11 66
12 72
13 78
14 84
15 90
16 96

Frequenz des Zählers

Dies ist der andere maßgebliche Parameter des Systems, denn er bestimmt die Teilung der zeitlichen Quantifizierung der Dauer der Impulse. Die Taktfrequenz des Zählers (FHNUM) erhält man, indem man schreibt, dass die Höchstdauer des Stromimpulses (δTijmax) im vollen Maßstab in dem Zähler codiert wird:
δTijmax = 2NB/FHNUM
daher:
FHNUM = 2Nb/δTijmax
Diese Relation zeigt deutlich, dass man die Einstellungen der Takte HCi so optimieren muss, dass sich δTijmax erhöht, wenn man FHNUM minimieren will.
Das Pinzipschaltbild eines Ausführungsbeispiels einer erfindungsgemäßen Leseschaltung ist in der Fig. 6 dargestellt.
Diese Schaltung soll eine Detektoren-Matrix mit N Zeilen mal M Spalten lesen. Der Elementarpunkt der Zeile i und der Spalte j, PELij , ist hier dargestellt. Sein Ausgang ist mit dem Spaltenbus BCj verbunden, der an die Formungseinrichtung angeschlossen ist, die sich am Eingang der zu dieser Spalte gehörenden Signalverarbeitungsvorrichtung DTj befindet. Das Ausgangssignal der Formungseinrichtung (VAL_TAKTj) ist mit dem Steuersignal eines Binärzählers mit Nb Bits kompatibel und ist mit der Freigabesteuerung (ENABLE) des Takts dieses Zählers (HNUM) verbunden. Der Zähler sichert die Analog-Digitalumwandlung der Information. An dem Ausgang des Zählers ist also der digitale Wert der Menge der von dem Detektor stammenden Ladungen des verarbeiteten Elementarpunkts verfügbar. Man muss nur noch diesen mittels eines Speichers (optional) und eines Multiplexers in den digitalen Ausgangsbus einspeisen.
Der Betrieb dieser erfindungsgemäßen Vorrichtung ist wie folgt:
- Bei der Bildaufnahme: ein erster Takt HP (gemeinsam für alle Impedanzeinrichtungen aller Elementarpunkte) ist auf dem Vorspannungspegel Vpol, die jeder Zeile eigenen Takte HCi (wobei i die Nummer der Zeile ist) sind auf dem Spannungspegel, der das Speichern der Ladungen ermöglicht, und die jeder Zeile eigenen Takte HAi sind auf der Sperrspannung: einmal pro Bild gibt es eine Integration des durch den Detektor in den MOS- Transistor (Speicher) gelieferten Stroms, während einer in Abhängigkeit der Belichtungsverhältnisse der Szene, der Kennwerte des Detektors und des Werts der Speicherkapazität festgelegten Zeit. Dies erfolgt für alle Detektoren simultan (synchrones Lesen), da alle jeder Zeile 1 zugeordneten Takte auf einem entsprechenden Spannungspegel sind, der für den Takt HAi das Speichern der Ladungen ermöglicht, wobei der Takt HAi auf der Sperrspannung ist.
- Der erste Takt HP kehrt zurück auf die Sperrspannung. Für jede Zeile i variiert der Takt HCi linear zwischen seiner Ladungsspeicherungsspannung und einer Transistorsperrspannung (die Zunahme oder Abnahme werden in Bezug auf die Charakteristika der Stromformungseinrichtung bestimmt), und der dritte Takt HAi schaltet auf einen Pegel VSchirm während dieses Variierens des zweiten Takts HCi. Für jeden Elementarpunkt derselben Zeile gibt es einen Entleerungsschritt der für jede Zeile der Matrix gespeicherten Ladungen, sowie simultan eine Analog-Digitalumwanchlung der gespeicherten Ladungen jeder Zeile der Matrix.
- Das Prinzip der Analog-Digitalumwandlung ist folgendes: die Dauer des Ausgangssignals der Formungseinrichtung der Spalte j ist gleich der Dauer des durch den Elementarpunkt PEL(i, j) während des Variierens des zweiten Takts HCi zwischen der Ladungsspeicherungsspannung und seiner Transistorsperrspannung an den Spaltenbus BCj gelieferten Stromimpulses. Diese ist dem unter dem MOS-Transistor des Elementarpunkts PEL(i, j) g espeicherten Ladungsquantum proportional. Der logische Zähler j, vorher durch den Takt HRAZ reinitialisiert, zählt die Anzahl Perioden des Takts HNUM während der Dauer des von der Formungseinrichtung ausgegebenen Signals.
Wenn man alle Zeilen abgetastet hat, beginnt man die verschiedenen vorhergehenden Schritte wieder für ein anderes Bild.
Die Spannung VSchirm ist die Spannung, bei der der Transistor leitend ist, aber fähig, eine Potentialbarriere zwischen dem Potential seines Kanals und dem des MOS- Transistors zu erzeugen.
Die Sperrspannung ist die an die Steuerung gelegte Spannung, sodass kein Strom zwischen dem Eingang und dem Ausgang der Vorrichtung fließt.
Die erfindungsgemäße Vorrichtung, so wie oben beschrieben und wie für ein Ausführungbeispiel in den Fig. 5A, 5B und 6 dargestellt, ermöglicht, eine digitale Information herzustellen, die durch die Bildverarbeitungsverfahren direkt verwendet werden kann.
Die Erfindung ermöglicht, die analoge Information des Detektors, erhalten am Ausgang des MOS-Transistors, in digitale Information umzuwandeln. Dazu fügt man einen Zähler hinzu, der sich einschaltet, sobald der Stromimpuls in dem Spaltenbus präsent ist, und der sich ausschaltet, wenn der Impuls beendet ist.
Jeder Detektor DET(i, j) kann ein photovoltaischer Detektor des Typs N auf einem P- Substrat sein. Er ist durch eine Diode Dij schematisiert.
Die Impedanzanpassung zwischen dem Detektor DET(i, j) und dem Elementarpunkt PEL(i, j) wird mit einem NMOS-Trarisistor Tp realisiert, der hier in Gate-Schaltung geschaltet ist, mit einer schwachen Eingangsimpedanz und einer starken Ausgangsimpedanz. Seine Source ist mit dem Detektor verbunden und sein Drain mit der Source des NMOS- Integrationstransistors Tc.
Das Prinzip der Kopplung der photovoltaischen Detektoren mit ihren Leseschaltungen ist klassisch und wird in der Literatur oft mit Direktinjektion bezeichnet. Es gibt davon zahlreiche Varianten, die hauptsächlich dazu bestimmt sind, die Eingangsimpedanz zu verringern und/oder die Ausgangsimpedanz zu erhöhen.
Ein mit HP bezeichneter Takt wird an das Gate aller Transistoren Tp des Mosaiks gelegt.
Der Integrationskondensator C ist hier durch einen NMOS-Transistor Tc realisiert, dessen Source und Drain kurzgeschlossen sein können, wie dies in der Fig. 6 der Fall ist.
Die Source- und Drain-Dioden des Transistors Tc sind einerseits mit dem Drain des Transistors Tp verbunden und andererseits mit der Eingangsdiode des NMOS- Adressiertransistors Ta.
Der Takt HCi liegt am Gate des Transistors Tc. Der Index i präzisiert, dass alle Transistoren Tc derselben Zeile mit diesem Takt arbeiten und dass jede Zeile der Leseschaltung mit einem anderen Takt verbunden ist.
Der NMOS-Adressiertransistor Ta ist als Schalter zwischen der Source und/oder dem Drain des Transistors Tc und dem Spaltenbus BCj geschaltet.
Der Takt HAi ist an sein Gate angeschlossen. Der Index i präzisiert, dass dieser Takt alle Transistoren Ta der Zeile treibt und dass jede Zeile der Leseschaltung mit einem anderen Takt arbeitet.
Der Spaltenbus BCj ist mit dem Eingang einer Formungsschaltung verbunden, die die Umwandlung des von dem Elementarpunkt PRL(i, j) stammenden Stromimpulses in ein Signal gewährleistet, das mit den logischen Signalen kompatibel ist, die in den Binärzählern verwendet werden, wobei die Dauer des Stromimpulses berücksichtigt wird. Diese Vorrichtung gewährleistet auch die Vorspannung des Spaltenbusses, damit diese während der gesamten Dauer des zu diesem Bus gehörenden Stromimpulses konstant bleibt.
Vorteilhafterweise kann diese Formungseinrichtung mit einem Strom- Spannungsverstärker realisiert werden, dessen Verstärkung ausreichend groß ist, die Ampli tude des Ausgangssignals mit den Versorgungsspannungen des Verstärkers zu sättigen, wobei die Versorgungsspannungen mit den logischen Pegeln der Steuersignale des Zählers kompatibel sind.
Der Binärzähler ist ein Nb-Bit-Zähler, der die Analog-Digitalwandlung der Information durchführt. Er verfügt über wenigstens folgende Steuersignale:
- einen Zähltakt (HNUM);
- einen Reinitialisierungs- oder Prepositionierungseingang der ihn bildenden Nb Stufen (HRAZ);
- einen Zähltakt-Freigabeeingang (VAL_TAKTj).
Die Speicherungseinrichtung ermöglicht, ein Binärwort mit Nb Bits aufgrund eines Steuersignals zu speichern.
Diese Vorrichtung ist optional, ermöglicht aber, simultan die M für eine vorhergehend verarbeitete Zeile repräsentativen Binärwörter zu verarbeiten und die M neuen Informationen der neuen verarbeiteten Zeile zu digitalisieren.
Der logische Multiplexer gewährleistet das Multiplexieren der für eine Zeile repräsentativen Binärwörter zu dem digitalen Ausgangsbus.
Vor dem Beschreiben der elektrischen Funktionsweise eines Elementarpunkts ist es unerlässlich, die Prinzipien zu erläutern, die die Dimensionierung dieses Schaltungstyps und die Regelung der verschiedenen Stirnuli bestimmen.
Die zum Steuern dieser Schaltung benutzten Takte werden umgeschaltet zwischen zwei analogen Pegeln, die nicht immer gleich sind mit den Versorgungsspannungen (Vdd, Vss) der Schaltungen, wie dies oft der Fall ist. In der Folge werden die Ausgangstakte:
- im hohen Zustand mit H(1) bezeichnet;
- im niederen Zustand mit H(0) bezeichnet.
Der Vorspannungstransistor hat zwei Funktionen:
- den Detektor vorzuspannen;
- die Belichtungszeit zu steuern.
Die erste Funktion erhält man, indem man an das Gate des NMOS-Transistors eine solche Spannung Vpol legt, dass er im Sättigungsbetrieb vorgespannt ist, d. h. in einer Zone, wo er einen hohen dynamischen Drain-Source-Widerstand aufweist. Dazu genügt es in dem uns interessierenden Fall, an das Gate des Transistors Tp eine Spannung zu legen, die im wesentlichen gleich der Schwellenspannung Vtn dieses MOS-Transistors ist.
Die zweite Funktion erhält man, indem man an das Gate des Transistors Tp eine solche Spannung legt, dass dieser Transistor Tp gesperrt wird. Dazu genügte es in dem uns interessierenden Fall, an das Gate des Transistors Tp eine Spannung Vtb zu legen, die garantiert, dass dieser keinen Strom durchlässt, selbst im schwachen Inversionsbetrieb. Praktisch genügt es, die für die Baureihe zulässige Mindestspannung anzulegen, hier mit Vss bezeichnet, um einen ausreichenden Geräuschabstand zu haben.
Der Vorspannungstransistor erfüllt also seine Funktionen, wenn der Takt Hp zwischen folgenden Pegeln umschaltet:
- HP(1) Vtn;
- HP(0) = Vtb Vss.
Der MOS-Integrationstransistor Tc muss durch einen Takt Hc so gesteuert werden, dass er die drei folgenden Funktionen erfüllt:
- Maximieren der speicherbaren Ladung;
- Reinitialisieren seiner Kapazität zwischen zwei Bildern;
- Kontrollieren bzw. Steuern des bei jeder Leseoperation in die Formungseinrichtung eingespeisten Stroms.
Bei den meisten Anwendungen ist es wünschenswert, den Geräuschabstand ab der ersten Stufe der Leseschaltung zu maximieren, was generell darauf hinausläuft, die speicherbare Ladung in dem Inversionskanal des Transistors Tc zu maximieren.
Dazu genügt es, an das Gate des Transistors Tc die maximal zulässige Spannung zu legen, die man hier mit Vdd bezeichnet. Die in dem Elementarpunkt maximal speicherbare Ladung Qsm kann dann durch die folgende Formel approximiert werden, indem man die Kapazität der Source- und Drain-Dioden der Transistoren Tp, Tc und Ta und weitere mit diesem elektrischen Knotenpunkt verbundene Störkapazitäten vernachlässigt:
Qsm = Cox · S · (Vdd - Vtn)
wo:
Cox die Kapazität pro Flächeneinheit des Gates von Tc ist;
S die aktive Fläche des Gates Tc ist;
Vtn die Schwellenspannung des NMOS-Transistors Vtn ist.
Die Reinitialisierung des Integrationskondensators ist perfekt, wenn die an das Gate des Transistors Tc gelegte Spannung den Kanal in den Akkumulationsbetrieb übergehen lässt. Mit anderen Worten ist es nicht mehr möglich, dort Elektronen zu speichern. Dazu muss diese Spannung niedriger sein als die Schwellenspannung des Transistors Tc. Es ist oft praktisch, wie für den Transistor Tp die Versorgung Vss zu benutzen.
Zusammenfassend sei festgestellt, dass, um die beiden ersten Zwänge zu befriedigen, der Takt HCi zwischen folgenden Pegeln umgeschaltet werden muss:
- HCi(1) = Vdd;
- HCi(0) = Vss.
Die Formungseinrichtung muss folgende Zwänge befriedigen:
- Liefern eines Ausgangssignals, das bezüglich Größe (generell der Spannungen) und Amplitude kompatibel ist mit den logischen Steuersignalen des Binärzählers;
- Aufrechterhalten eines konstanten Potentials in dem Spaltenbus während des Lesens der in einem Elementarpunkt gespeicherten Ladungen;
- möglichst wenig zu verbrauchen, um den Verbrauch in den großformatigen Leseschaltungen zu minimieren.
Im Falle der Erfindung formt sie den Stromimpuls Ibusj zu einem Signal VAL_TAKTj, das mit den Steuersignalen des Zählers kompatibel ist.
Man kann zeigen, dass der zweite Punkte befriedigt ist, indem man eine Vorrichtung verwendet, deren Produkt Verstärkung x Band an die Anstiegszeit des Stromimpulses angepasst ist, der in den Bus eingespeist wird.
Wenn dies nicht der Fall ist, ist die Wahrscheinlichkeit sehr groß, dass die Dauer des Stromimpulses in dem Signal VAL_TAKTj nicht mehr konserviert wird, was in dem Zähler bei der Analog-Digitalumwandlung eine Verzerrung zur Folge hat.
Der Adressiertransistor muss drei Funktionen erfüllen:
- die elektrische Trennung zwischen dem Kanal des Transistors Tc und dem Spaltenbus, damit keine Ladung zwischen dem Spaltenbus und dem Integrationskondensator des Elementarpunkts ausgetauscht werden kann, die sich außerhalb des Auslesens dieses Elementarpunkts befindet;
- nicht einen Teil der in den Spaltenbus einzuspeisenden Ladung zurückzuhalten;
- die Anstiegszeit des durch diesen Ladungstransfer induzierten Stromimpulses zu minimieren.
Der erste Zwang wird befriedigt, indem an das Gate des Transistors Ta eine Spannung unter seiner Schwellenspannung gelegt wird, was die Wirkung hat, diesen Transistor zu blockieren. Dazu ist es praktisch, wie für den Vorspannungstransistor die Versorgung Vss als unteren Pegel zu benutzen.
Der zweite Zwang besteht darin, an das Gate des Transistors Ta eine Spannung VSchirm zu legen, so dass das Kanalpotential im Leerlauf des Transistors Te etwas niedriger ist als eine Spannung Vbus. Die so zwischen dem Kanal des Transistors Tc und dem Spaltenbus erzeugte Potentialstufe gewährleistet den Transfer aller in dem Kanal des Transistors Ta gespeicherten Elektronen. Eine grobe Schätzung der anzulegenden Spannung besteht darin, zu schreiben, dass der Transistor Ta leitend sein muss, anders ausgedrückt, dass seine Gatespannung gleich seiner Sourcespannung sein muss, gleich Vbus plus seiner Schwellenspannung, indem man den Substrateffekt berücksichtigt.
Der dritte Zwang macht klar, dass der Transistor Ta nicht als klassischer Schalter betrachtet werden darf. Mit anderen Worten darf der hohe Pegel von HAi nicht Vdd sein. Wenn dies nämlich der Fall ist, wird eine Ladungsimpuls von sehr kurzer Dauer in den Bus eingespeist, wenn der Transistor Ta vom offenen Zustand in den geschlossenen Zustand übergeht. Der in den Bus eingespeiste Stromimpuls hat dann eine große Amplitude und eine sehr kurze Dauer, was bei bestimmten elektrischen Charakteristika der Formungseinrichtung der Vorrichtung sowie beim Takts HNUM redhibitorische Zwänge verursacht. Um dieses Phänomen zu vermeiden, genügt es, dass das Potential des Kanals unter dem Transistor Ta die Rolle einer Potentialsbarriere gegenüber den unter dem Transistor Tc gespeicherten Ladungen spielt. Dazu muss die an das Gate des Transistors Ta im hohen Zustand gelegte Spannung genau den vorhergehenden Zwang befriedigen.
Praktisch haben die Takte HAi folgende Pegel:
- HAi(0) = Vss;
- HAi(1) Vbus + Vtn(Vbus).
Die Veränderungen der Potentialprofile in den verschiedenen MOS-Transistoren des Elementarpunkts im Laufe eines kompletten Betriebszyklus sind in der Fig. 7 schematisch dargestellt. Der Betriebszyklus ist dort in sieben Phasen unterteilt:
- Phase A: diese Phase geht der Belichtungszeit voraus. Tp ist gesperrt. Der Potentialtopf unter Tc existiert, ist aber leer (Qs = 0). Ta ist gesperrt.
- Phase B: der Elementarpunkt wird gerade integriert. Tp ist leitend. Der durch den Detektor abgegebene Strom (Idét) wird in dem Potentialtopf unter Tc integriert.
- Phase C: die ist das Ende der Belichtungszeit. Tp wird gesperrt, was eine Abfrage- bzw. Abtast-Haltewirkung des Potentials unter Tc hat.
- Phase D: dies ist der Anfang des Lesens des Elementarpunkts. Nur die an das Gate von Ta gelegte Spannung wird so modifiziert, dass es leitend gemacht wird und dass eine Potentialbarriere zwischen Tc und dem Spaltenbus erzeugt wird.
- Phase E: die unter Tc gespeicherten Ladungen werden unter der unter Ta erzeugten Potentialsbarriere in den Potentialtopf des Spaltenbusses eingespeist.
- Phase F: alle unter Tc gespeicherten Ladungen sind in den Spaltenbus eingespeist worden. Der Potentialtopf unter Tc ist leer.
- Phase G: dies ist das Ende des Lesens des Elementarpunkts. Ta ist gesperrt, sodass das Lesen eines anderen Elementarpunkts erfolgen kann oder ein anderes Bild vorgenommen werden kann.
Die Kurven der Fig. 8 schließlich ermöglichen, besser zu verstehen, wie bestimmte elektrische Größen in Abhängigkeit von der in den Elementarpunkten gespeicherten Ladung variieren. Dazu bezeichnet man die in den beiden Elementarpunkten derselben Zeile i aber unterschiedlichen, hier mit j und j' bezeichneten Spalten am Ende der Belichtungszeit gespeicherte Ladungen mit Qs(i, j) und Qs(i, j'). Die an das Gate des MOS-Speichertransistors Tc dieser beiden Elementarpunkte gelegte Spannung ist durch den Takt HCi bezeichnet. Man unterstellt, dass der Variationsgrad seiner Abfallflanke konstant ist. Die in die Spaltenbusse j und j' eingespeisten Ströme sind jeweils mit Ibus(j) und Ibus(j') bezeichnet. Die Ausgangsspannungen der an die Busse j und j' angeschlossenen Formungseinrichtungen sind jeweils mit VAL_TAKT(j) und VAL_TAKT(j') bezeichnet.
Diese Kurven zeigen, dass der in den Spaltenbus j (bzw. j') eingespeiste Strom ab einem Zeitpunkt t1 (bzw. t1') null wird. Diese Kurven zeigen deutlich, dass dieser Zeitpunkt proportional mit der gespeicherten Ladung variiert, denn je kleiner diese Ladung ist, um so mehr muss das Potential des Kanals unter dem Transistor Tc unter der Wirkung der Spannung HCi abnehmen, damit die unter dem Transistor Tc gespeicherten Ladungen die Potentialbarriere unter dem Transistor Ta überwinden können.
Das Lesen endet für beide Elementarpunkte im Zeitpunkt t2, wenn die letzten in den beiden Elementarpunkten gespeicherten Ladungen in ihren jeweiligen Bus eingespeist sind. Die Ströme Ibus(j) und Ibus (j') werden ab dem Zeitpunkt t2 null.
Die Ausgangssignale der Formungseinrichtungen geben den Zähltakt für ihren jeweiligen Zähler frei, der also während der Dauer dieser Impulse zählt, wobei die Zähler vor dem Beginn des Zählens reinitialisiert werden.
Die Formungseinrichtungen modifizieren nur die Amplitude und die Größe der Stromimpulse, wobei die Dauer dieser Impulse erhalten bleibt.
Am Ende dieser Impulse (nach dem Zeitpunkt t2) verfügen die Zähler auf ihren Nb Ausgangsbits über Taktimpulszahlen, die sie während der Dauer dieser Impulse gezählt haben, wobei diese Zahlen nichts anderes sind als die digitalen Bilder der Dauer dieser Impulse.
Es müssen nur noch auf sequentielle Weise die Binärwörter gelesen werden, die am Ausgang der M Zähler präsent sind, ehe diese hinsichtlich der Lektüre der nächsten Zeile reinitialisiert werden.
Zusammenfassend kann man feststellen, dass die Erfindung den durch die Quantendetektoren und die Thermodetektoren gelieferten Strom folgendermaßen aufbereitet:
- Umwandlung des Stroms des Detektors in Ladung durch Integration während einer der Belichtungszeit entsprechenden Dauer;
- Umwandlung der integrierten Ladung in einen Stromimpuls:
- dessen Amplitude für alle Detektoren konstant ist und anpassbar in Abhängigkeit von einem Stimulus,
- dessen Dauer proportional in Abhängigkeit von der gespeicherten Leistung variiert;
- Umsetzung der Breite dieses Stromimpulses mit Hilfe eines Binärzahlers in einen digitalen Wert.

Besondere Vorteile

Aufnahmen

Die vorgeschlagene Lösung ermöglicht eine gleichzeitige und gleich lange Belichtungszeit für alle Elementarpunkte, was bei den Lösungen mit verschobener Integration nicht der Fall ist.

Technische Ausbeute, Integrationsdichte, Geräuschabstand

Die Möglichkeit, einen Elementarpunkt mit folgenden Charakteristika zu konzipieren:
- einer beschränkten Anzahl MOS-Transistoren;
- MOS-Transistoren desselben Typs;
- bedeutender Verbesserung der technischen Ausbeute durch die in dem Kanal eines MOS-Transistors gespeicherten Ladungen, denn die Anzahl der Kontakte und Zwischenverbindungen in dem Elementarpunkt verringert sich aus folgenden Gründen:
- es ist nicht mehr nötig, die Drains und Sources bestimmter MOS-Transistoren desselben Typs mit Hilfe von Kontaktstellen und metallischen Zwischenverbindungen zu verbinden, denn dies kann mittels Diffusionen realisiert werden, mit denen Source- und Drain- Dioden hergestellt werden;
- es ist nicht mehr nötig, die "Latch-up"-Regeln zu beachten, d. h. das Substrat durch diverse Kontakte und metallische Zwischenverbindungen mit der Versorgung Vss zu verbinden und das Gehäuse mit der Versorgung Vdd, denn es ist nicht obligatorisch, komplementäre bzw. ergänzende MOS-Transistoren in den Elementarpunkt zu integrieren;
- es ist nicht nötig, die Abstandsregeln zwischen NMOS- und PMOS-Transistoren in dem Elementarpunkt einzuhalten, da es nicht obligatorisch ist, komplementäre bzw. ergänzende MOS-Transistoren in den Elementarpunkt zu integrieren;
- es ist nicht nötig, eine Signalformungseinrichtung in den Elementarpunkt zu integrieren.
Dieselben technischen Argumente zeigen, dass der Füllgrad des Elementarpunkts der vorgeschlagenen Lösung größer als oder gleich wie der der anderen Lösungen ist, wo der Strom in dem Elementarpunkt integriert wird. Praktisch ist die Fläche des Speicherkondensators in dem Elementarpunkt der vorgeschlagenen Lösung größer (bei Anwendungen mit reduzierter Teilung ist die Speicherfläche wenigstens um einen Faktor 2 größer) als die diejenige in einer Architektur des Typs DTC oder auch des Typs mit Nachfolgeschaltern (suiveurs commutes), denn die Anzahl der dort zu integrierenden MOS-Transistoren ist kleiner. Man kann schließlich zeigen, dass die Potentialauswanderung bei dem MOS-Speichertransistor größer ist als die bei einem Elementarpunkt des Typs mit Nachfolgeschalter.
Folglich ist die speicherbare Ladung der vorgeschlagenen Lösung, also der Geräuschabstand der Schaltung, größer als diejenige, die man erreichen kann, indem man die Lösungen der vorhergehenden Technik anwendet, wobei alle Betriebsbedingungen (z. B. Größe, Teilung der Elementarpunkte, Temperatur, etc.) außerdem gleich sind.
Dies ist in den Fig. 9A und 9B und 10A und 10B dargestellt, wo ein Mosaik mit zwei Zeilen mal zwei Spalten aus Elementarpunkten des Typs Nachlaufumschaltvorrichtung verglichen wird mit einem Mosaik desselben Formats aus Elementarpunkten des Typs SCA. Die elektrischen Schaltpläne der beiden Elementarpunkte sind über diesen Musteranordnungen dargestellt. Diese beiden Musteranordnungen zeigen deutlich, dass diejenige der SCA- Architektur sehr viel einfacher ist als die der Nachlaufumschaltvorrichtung. Der Fachmann stellt insbesondere fest, dass die SCA-Lösung der Lösung des Typs mit Nachfolgeschalter in folgenden Belangen deutlich überlegen ist:
- Zwischenverbindungsdichte;
- Anzahl der Kontakte;
- Füllungsgrad (aktive Fläche/Elementarpunktfläche).

Analog-Digitalwandlung in der Fokalebene

Die Vorteile und die Anwendungen, die sich durch die Analog-Digitalwandlung in der Fokalebene eröffnen, sind zahlreich:
- aufgrund dieser vorhandenen digitalen Werte ist es möglich, eine Vorverarbeitung des Signals in der Fokalebene hinsichtlich einer Verbesserung der Leistungen von dieser vorzusehen (Mittelwertbildung der Daten, TDI-Effekt, etc.);
- die Digitalisierung der Informationen ermöglicht, die Dynamik der verarbeiteten Signale nicht mehr auf die steuerbaren analogen Dynamiken am Ausgang einer Fokalebene zu beschränken. Dies dürfte die Leistungen gewisser Vorrichtungen oder auch die Verarbeitung am Ausgang der Fokalebene verbessern, wo es bei bestimmten Anwendungen nötig war, nachträglich die verschiedenen von einem Detektor stammenden Informationen zu akkumulieren, um die Gesamtheit seiner durch die Fokalebene nicht steuerbaren Anfangsdynamik zurückzugewinnen;
- die Digitalisierung der Irrformationen ermöglicht, digitale Signale in elektromagnetisch sehr gestörten Umgebungen zu bewegen, dort wo die analogen Signale sich sehr verschlechtern.

Sperre der Versorgungen und der Steuerphasen

Die vorgeschlagene Lösung ist der der Nachfolgeschalter (suiveurs commutes) deutlich überlegen, denn es gibt in dem Elementarpunkt keine kritische Versorgung mehr, sowohl auf der Ebene der Reinitialisierung des Elementarpunkts als auch der Versorgungen des Nachlaufschalters (suiveur).
Das Potential jedes Spaltenbusses wird außerdem durch die Formungseinrichtung konstant gehalten, während bei den Schaltungen des Typs mit Nachlaufschalter oder Aufteilung nach Spaltenbus (partition sur bus colonne) dieses Potential stark variiert. Diese Charakteristik begrenzt die kapazitiven Kopplungen zwischen den verschiedenen in den Elemen tarpunkt integrierten Funktionen. Dieser Punkt ist sehr wichtig, da die Mehrzahl der elektrischen Knoten des Elementarpunkts auf hoher Impedanz, also sehr empfindlich sind und diese Kopplungen zunehmen werden, da die Teilung der Detektoren abnehmen wird.
Schließlich ist es wichtig, festzustellen, dass bei einer SCA-Architektur die Speicherkondensatoren Zeile für Zeile reinitialisiert werden und nicht simultan, wie bei anderen Lösungen, was die Wirkung hat, die Stromstöße in den Versorgungen zu minimieren und folglich die Belastungen der Widerstände der Versorgungsbusse zu reduzieren.

Räumliche Streuungen

Bei der vorgeschlagenen Lösung sind die Streuungen der Parameter der Technik in den Elementarpunkten nicht kritisch. Es genügt, wenn die in den Speicherkondensatoren gespeicherte Ladung ausreichend groß ist.

Lesen/Schreiben

Die Verbindungen, die Schalter und die Steuerlogik dieser Architektur gewährleisten eine elektrische Kontiunität, d. h. eine Verbindung mit endlichem bzw. begrenztem Widerstand zwischen den Elementarpunkten einer selben Spalte und den Enden des Busses der betreffenden Spalte.
Sie ermöglichen also nicht nur, die in den Elementarpunkten gespeicherte Information zu lesen, sondern diese Elementarpunkte auch individuell zu adressieren, um dort einen Strom und/oder eine Spannung einzuspeisen. Anders ausgedrückt und durch Vergleich mit den digitalen Speichern ist diese Architektur vom Lese-Schreibtyp und nicht nur vom Lesetyp.
Der Schreibmodus wird im vorliegenden Fall benutzt, um bestimmte in den Elementarpunkt integrierte Operatoren zu steuern, um die Transferfunktion jedes Elementarpunkts unabhängig voneinander zu modifizieren, und dies auf adaptive Weise im Laufe des Betriebs, falls nötig.
Man kann als Anwendungsbeispiel eine Leseschaltung wie beschrieben in der Referenz [10] ("ébasage de courant") nehmen, bei der ein Strom von dem jedes Detektors vor der Integration in dem Elementarpunkt abgezogen wird, was ermöglicht, die zu speichernde Ladung zu minimieren. Diese Subtraktion wird mit Hilfe eines MOS-Transistors realisiert, der im Sättigungsbetrieb arbeitet. Praktisch wird der reduzierte (ébasé) Strom in jedem Elementarpunkt geregelt, indem man vor dem Detektor eine einheitliche Szene bzw. ein einheitliches Bild präsentiert. Diese optoelektrische Kalibierung könnte mit Hilfe des Schreibmodus durch eine rein elektrische Kalibrierung ersetzt werden.
Die vorgeschlagene Architektur ermöglicht nämlich, entweder einen Strom oder eine Spannung in jeden Elementarpunkt einzuspeisen. Dies wird in der Fig. 11 dargestellt. Der variable Stromerzeuger (Ical) oder auch die variable Spannungsquelle (Vcal) werden in den Spaltenbussen mittels eines Demultiplexierers passend sequentiert. Der durch den in den Elementarpunkt integrierten PMOS-Tnansistor Te reduzierte (ébasé) Strom könnte also geregelt werden, indem man entweder durch Stromspiegeltechniken o. a. Ical wieder in den Transistor Te kopiert, oder indem man an dem Gate des Transistors Te eine Spannung Vcal abtastetblockiert, sodass der reduzierte Strom gleich dem gewünschten Wert ist.
Man stellt dann fest, dass es möglich ist, Kalibrierungen der Schaltung vorzunehmen, indem man nach den Bedürfnissen der Anwendung und unabhängig für jeden Elementarpunkt die reduziert Stromstärke modifiziert. Die Möglichkeiten einer Kalibrierung dieses Typs sind:
- Reduzierung oder sogar Abschaffung der optoelektrischen Referenzaufnahmen;
- Regelung des reduzierten (ébasé) Stroms in jedem Elementarpunkt in Abhängigkeit von der Entwicklung der durch die Detektionsschaltung erhaltenen Beleuchtungsstärke.
Die Testbarkeit der mit einer reduzierten Teilung gezeichneten Leseschaltungen ist oft begrenzt, da die Einführung eines spezifischen MOS-Transistors auf Kosten der speicherbaren Ladung, also der Leistung der Kamera erfolgt.
Im Rahmen einer Architektur des Typs SCA sieht man in der Fig. 11, dass es möglich ist, in den Elementarpunkt eine Spannung und/oder einen Strom einzuspeisen, was das Problem löst. Es ist ohne weiteres möglich, den an das Gate des MOS- Adressiertransistors gelegten hohen Pegel zu modifizieren, aber dies ist kann der Fachmann leicht selbst ausführen.

Mehrfachanwendungen

Da der in dem Elementarpunkt befindliche MOS-Transistor nur als Speicher dient, ist klar, dass es genügt, den größten MOS-Transistor in dem ihm in dem Elementarpunkt zugeteilten Platz zu realisieren. Seine Ladungsspeicherkapazität bestimmt einerseits die maximalen Belichtungszeiten in Abhängigkeit von den aus den verschiedenen vorgesehenen Detektoren kommenden Ströme, und andererseits die potentiell durch die Vorrichtung steuerbare Dynamik, wobei diese Dynamik den Binärzähler dimensioniert, nämlich:
- seine Bitzahl: Nbmax;
- seine maximale Betrielbsgeschwindigkeit: FNUMmax;
wobei Nbmax und FNUMmax aus den vorhergehend beschriebenen Gleichungen berechnet werden.
Bei Anwendungen mit schwächerer Dynamik als der durch die Schaltung verarbeitbaren, arbeitet diese korrekt, ohne dass es nötig wäre, weder die Taktgeschwindigkeit Nbmax (= FNUMmax) noch die Einstellung des Variationsgrads der Abfallzeit der Takte HCi zu verändern.
Jedoch, bei Anwendungen, die Detektoren verwenden, die am Ausgang der Elementarpunkte Impulse von maximaler Dauer δTijmax liefern, scheint es richtig zu sein, den Variationsgrad der Abfallzeit des Takts HCi neu zu optimieren, um die Dauer der Impulse zu verlängern, was ermöglicht, die Geschwindigkeit des Takts HNUM der Zähler zu reduzieren und folglich den Verbrauch der Vorrichtung zu reduzieren. All dies sind nur Einstellungen, die die Architektur der Vorrichtung in keiner Weise verändern.
Das Prinzipschaltbild einer solchen Mehrfachanwendungs-Schaltung ist folglich dasselbe wie für die Standardarchitektur. Anders ausgedrückt ermöglicht die vorgeschlagene Standardarchitektur, sich an alle Leseanwendungen von Detektoren anzupassen, die eine niedrigere oder gleiche Dynamik wie die in den Elementarpunkten der Architektur speicherbare haben (wobei der Rest der Verarbeitungskette entsprechend dimensioniert ist).
Es zeigt sich also, dass die vorgeschlagene Architektur sehr vielseitig ist. Diese Vielseitigkeit findet nicht man bei den Lösungen der Vorrichtungen des Typs mit Ladungstransfer oder Aufteilung nach Spaltenbus, die immer mit dem gleichen Ladungsniveau benutzt werden müssen. Man findet sie auch nicht bei Nachfolgeschalter-Architekturen, denn, obwohl es potentiell möglich ist, mehrere Kondensatoren in diesen Elementarpunkttyp zu integrieren, zeigt sich, dass dies im allgemeinen aus Platzgründen nicht realisierbar ist.

Multi-Spektralitäten

Man kann diese Anwendung als einen Unterparagraph der Mehrfachanwendungen betrachten und folglich mit derselben Begründung die Vielseitigkeit der vorgeschlagenen Lösung für dies Art der Anwendung zeigen.

Linearanordnungen mit TDI-Auslesung

Es gibt eine Kamerakategorie, wo das Bild durch das optische Abtasten eines Detektoren-Mosaiks gebildet wird. Die Anzahl der Zeilen dieses Mosaiks ist abhängig vom For mat des Bildes und seine Spaltenzahl ist so, dass es möglich ist, den Geräuschabstand der Kamera zu verbessern. Dies erhält man, indem man zu verzögerten und synchronen Zeitpunkten der optischen Abtastung die durch die Detektoren gelieferten Informationen einer Zeile des Mosaiks summiert (dieser Lesemodus der Informationen wird in der angelsächsischen Literatur "Time Delay Integration" genannt).
Die vorgeschlagene Architektur ist eine potentielle Lösung für die Leseprobleme bei dieser Art von Mosaik, insbesondere dann, wenn die Anzahl der Spalten und die Teilung der Detektoren klein sind.
Bei einer Leseschaltung dieses Typs wird der Strom der Detektoren zunächst in Ladung umgewandelt, in der Teilung der Detektoren, wenn nötig.
Es ist dann möglich, indem man die mit den Gittern der Speicherkondensatoren verbundenen Takte richtig sequentiert, die in den Elementarpunkten einer Zeile gespeicherten Ladungen zu lesen und sie nacheinander, d. h. Spalte für Spalte, in denselben Zeilenbus einzuspeisen.
Dieser Zeilenbus ist mit der Formungseinrichtung verbunden, die den Takt HNUM des Binärzählers freigibt, der in dem vorliegenden Fall auch vorpositionierbar sein muss. Die Nb Ausgangsbits des Zählers und seine Nb Vorpositionierungs-Bits sind verbunden mit einer Speicherebene von M Binärwörtern mit Nb Bits, wobei M die Anzahl der Zwischenszenen ist, die gespeichert werden müssen hinsichtlich der Wiedergabe der Szenen nach dem TDI-Effekt auf die Gesamtheit der Detektoren einer Zeile.
Den TDI-Effekt erhält man durch Vorpositionierung des Zählers auf die den Detektoren der schon gelesenen Szene zugeordnete Zwischensumme, ehe der Takt durch den von der dem aktuell gelesenen Detektor zugeordneten Formungseinrichtung kommenden Impuls freigegeben wird.
Am Ende jeder Analog-Digitalwandlung (mit sofortiger Summierung) des dem gelesenen Detektor zugeordneten Impulses, wird das neue Resultat am Ausgang des Zählers:
- entweder auf den digitalen Ausgangsbus der Leseschaltung übertragen, wenn der digitalisierte Impuls der des letzten der Szene zugeordneten Detektors ist;
- oder wieder abgespeichert in dem Speicher in Erwartung der Summierung mit dem nächsten der Szene zugeordneten Detektor.
Die Anzahl der Binärwörter des Speichers M und die Geschwindigkeit des Takts HNUM sind abhängig von der Anzahl der Spalten und anderen Charakteristika der Kamera.
Man hat also eine Architektur, die die Summierung auf digitale Weise realisiert, anders als die durch den Stand der Technik vorgeschlagenen Lösungen, wo die Summierung analog erfolgt.
Der Summierungstyp setzt denselben Speicherungstyp voraus, um die verzögerte Summierung zwischen den von den Detektoren einer selben Szene stammenden Informationen zu realisieren. Die vorgeschlagene Lösung ermöglicht also, die Zwischenresultate einer Szene digital zu speichern, ehe sie von der Gesamtheit der Detektoren gesehen wurde.
Die Mehrzahl der Leseschaltungen des TDI-Typs sind aus der CCD-Baureihe ("Charge-Coupled-Device"). Sie liefern zufriedenstellende Resultate, jedoch verursachen die Betriebsfähigkeit dieser Baureihen und ihre Integrationsdichte Probleme, vor allem dann, wenn man eine TDI über eine große Anzahl von Spalten und einer kleinen Teilung realisieren möchte.
Mit einer CMOS-Baureihe hat man eine Architektur realisiert, die die Hauptfunktionen der TDI digital ausführt, nämlich die Summierung mittels eines vorpositionierbaren Binärzählers und der Speicherung mittels eines logischen Speichers. Unter der Annahme einer einwandfreien Analog-Digitalwandlung hat die digital durchgeführte verzögerte Summierung keine Verschlechterung oder Deformierung des Resultats zur Folge. Zudem sind diese verschiedenen digitalen Zellen leicht realisierbar, während die äquivalenten analogen Zellen fähig sein müssen, die Informationen analog zu verwalten, ohne sie durch ihr dazugehörendes Geräusch zu verschlechtern und ohne sie zu verzerren wegen der Nichtlinearität ihrer Transferfunktion.
Die Leseschaltungen des Typs der abgetasteten Linearanordnungen mit TDI- Auslesung, realisiert in CCD-Baureihen, und die in klassischen CMOS-Architekturen unterliegen den gleichen Einschränkungen wie ihre zum Lesen der nicht-abgetasteten Detektoren- Mosaiks konzipierten Entsprechungen.
Die Leseschaltungen des Typs TDI sind also aus denselben Gründen wie die vorhergehend erläuterten Leseschaltungen Teil des Anwendungsgebiets der vorgeschlagenen Architektur.

Industrielle Anwendungen

Die potentiellen Anwendungen des vorgeschlagenen Architekturtyps sind die Realisierung von Schaltungen, die an das Lesen von Informationen angepasst sind, die durch Quantendetektoren und Thermodetektoren geliefert werden, die matrixförmig angeordnet sind. Die Anwendung eignet sich insbesondere dann, wenn eine gleich lange und simultane Belichtung der Gesamtheit der Detektoren erforderlich ist.
Aufgrund ihrer Konzeption ist diese Schaltung besonders vielseitig. Mit anderen Worten kann dieselbe Schaltung für relativ unterschiedliche Anwendungen benutzt werden, was die Entwicklungs- und Herstellungskosten verringert.
Dieser Schaltungstyp erfordert keine spezifischen Baureihen. Ganz im Gegenteil greift er auf analoge Baureihen zurück, die für die Signalverarbeitung entwickelt wurden.
Die Erhöhung des Füllgrads des Elementarpunkts dürfte bei Einsatz von häufig verwendeten Baureihen ermöglichen, Bilderzeugungsvorrichtungen zu entwickeln, die leistungsfähiger sind in Bezug auf:
- speicherbare Leistung bei gegebener Teilung;
- zusätzliche, in den Elementarpunkt integrierte Funktionen (man kann z. B. die Funktionen Stromreduzierung (ebasage en courant), Eingangsimpedanzreduzierung, Eingangsdurchlaßband-Vergrößerung nennen. Die zu integrierenden Vorrichtungen, um diese Funktionen zu synthetisieren, sind dem Fachmann bekannt), mit speicherbarer Ladung und gegebener Teilung;
- reduzierte Teilung bei gegebener speicherbarer Ladung.
Die vorgeschlagene Architektur ist mit einer zufälligen Adressierung der Elementarpunkte vergleichbar. Sie ermöglicht also, ein/mehrere Teilbilder innerhalb des Bildes zu realisieren. Es ist klar, dass sie aufgrund der Vielseitigkeit der Schaltung ermöglicht, die Belichtungszeit und/oder die Ausgangsfrequenz des Teilbilds zu modifizieren und dabei einen optimalen Geräuschabstand beizubehalten.
Bei bestimmten Anwendungen können die Kameras das Ziel einer Gegenmaßnahme sein, z. B. der Blendung durch einen Laser. Im Falle einer Agression durch einen gepulsten Laser, kann die SAC-Architektur als Gegen-Gegenmaßnahme benutzt werden, indem man die Tatsache ausnützt, dass sie sich sehr leicht auf zwei unterschiedliche Belichtungszeiten einstellen kann, ohne ihre Empfindlichkeit zu verlieren. Indem man nämlich mehr oder weniger zufällig die Belichtungszeit auf der Leseschaltung wechselt, ist es möglich, das Ziel zwischen zwei Impulsen zu sehen. Dies kann mit der vorgeschlagenen Architektur vorgesehen werden, denn es genügt, den Speicherkondensator und den Binärzähler für den schlechtesten anzunehmenden Fall zu dimensionieren.
Diese Schaltung bietet eine Lösung für das Lesen der Detektionsschaltungen des Vielfarbentyps an. Die Detektoren dieser Schaltungen weisen nämlich die Besonderheit auf, je nach Spektralbereich, den sie detektieren, einen anderen Strom zu liefern. Es ist dann klar, dass es genügt, in dem Elementarpunkt ebensoviele MOS-Transistoren und einen für die größte verarbeitete Dynamik dimensionierten Binärzähler zu haben, um optimal zu reagieren mit derselben Leseschaltung mit Detektoren, die unterschiedliche Wellenlängenbereiche beobachten. Es ist durch äußere Einstellungen möglich, eventuell die Betriebsgeschwindigkeit des Binärzählers zu opimieren in Abhängigkeit von der einem beobachteten Bereich eigenen Dynamik, um den Verbrauch der Vorrichtung zu minimieren.
Schließlich eröffnet die Analog-Digitalwandlung in der Fokalebene neue Anwendungen wie die Vorverarbeitung der Informationen in der Fokalebene, die Erhöhung der Dynamiken der Ausgangssignale der Fokalebene, und dies unabhängig von den eventuellen Störungen aufgrund der elektromagnetischen Umgebung, oder auch die Vereinfachung der Verarbeitung der aus der Fokalebene kommenden Daten.

REFERENZEN

[1] "256 · 256 PACE-1 PVHgCdTe focal plane arrays for medium and short wavelength infrared applications" von L. J. Kozlowski, K. Vural, V. H. Johnson, J. K. Chen, R. B. Bailey und D. Bui; und von M. J. Gubala und J. R. Teague (SPIE Vol. 1308 Infrared Detectors and Focal Plane Arrays, 1990).
[2] "Status and direction of PACE-I HgCdTe FPAs for astronomy" von L. J. Kozlowskie, K. Vural, D. Q. Bui, R. B. Bailey, D. E. Cooper und D. M. Stephenson (SPIE Vol. 1946 Infrared Detectors and Instrumentation, 1993).
[3] "Evaluation of the SBRC 256 · 256 InSb focal plane array and preliminary specifications for the 1024 · 1024 InSb focal plane array" von A. M. Fowler und J. Heynssens (SPIE Vol 1946 Infrared Detectors and Instrumentation, 1993).
[4] "p-channel MIS double-metal process InSb monolithic unit cell for infrared imaging" von A. Kepten, Y. Shacham-Diamand und S. E. Schacham (SPIE Vol. 1685 Infrared Detectors and Focal Plane Arrays II, 1992).
[5] "Practical design considerations in achieving high performance form infrared hybrid focal plane arrays" von R. A. Ballingall und I. D. Blenkinsop; und von I. M. Baker und J. Parsons (SPIE Vol. 819 Infrared Technology XIII, 1987).
[6] "High-performance 5-um 640 · 480 HgCdTe-on-sapphire focal plane arrays" von L. J. Kozlowski, R. B. Bailey, S. S. Cabelli, D. E. Cooper, I. S. Gergis, A. Chi-yi Chen, W. V. Molevige, G. L. Bostrup, K. Vural, W. E. Tennant, und von P. E. Howard (Optical Engineering 33(1), 54-63, Januar 1994).
[7] "Design of a low-light-lever image sensor with on-chip sigma-delta analog-to-digital conversion" von S. R. Mendis, B. Pain, R. H. Nixon und E. R. Fossum (SPIE 1900, Seite 31).
[8] "Approaches and analysis for on-focal plane analog-to-digital conversion" von B. Pain, E. R. Fossum (SPIE, Vol. 2226, Infrared Readout Electronics II, 1994, Seite 208.
[9] "On-focal plane analog-to-digital conversion with detector gain and offset compensation" von D. E. Ludwig, N. D. Woodall und mm. Spanish (SPIE Vol. 1097, Materials, Devices, Techniques and Applications for Z-Plane Focal Plane array (FPA) Technology, 1989, Seiten 73 bis 84).
[10] Französische Patentanmeldung Nummer 88 10375 "Système de détection d'informations sous forme de rayonnement électromagnétique et de lecture des informations détectées".

Claims

1. Digitalisierungsvorrichtung für wenigstens einen lichtempfindlichen Detektor (DET(i, j)), der einen Strom liefert, dessen Stärke in Abhängigkeit vom einfallenden Lichtstrom variiert, wobei die Belichtungszeit für alle Detektoren identisch und synchron ist,

dadurch gekennzeichnet,

dass sie ein System aus Grundelementen (PEL(i, j)) umfaßt, das ermöglicht, die Signale zu lesen, die durch jeden Detektor geliefert werden, wobei jedes Grundelement eine Vorintegration des durch den entsprechenden Detektor gelieferten Stroms realisiert, um eine Ladungsgröße zu erzeugen, und wenigstens eine Verarbeitungskette der Information, eine Signalaufbereitungseinrichtung umfassend, die ein Lesen der resultierenden Größe von Ladungen in Form eines Stromimpulses durchführt, um die durch die Detektoren gelieferten Signale zu konditionieren, wobei die von der (oder den) Verarbeitungskette(n) stammenden Signale zu Einrichtungen multiplexiert werden, die wenigstens einen digitalen Ausgang erzeugen.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Photonendetektoren aus der Gruppe ausgewählt werden, die Quantendetektoren und Thermodetektoren umfaßt.

3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Detektoren auf einem anderen Substrat als die genannte Lesevorrichtung hergestellt werden.

4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Detektoren direkt auf der Schaltung der Lesevorrichtung hergestellt werden.

5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass sie ein System aus Grundelementen (PEL(i, j)) umfaßt, zu Zeilen und Spalten angeordnet, um eine Matrix zu definieren, dass die Grundelemente (PEL(i, j)) derselben Spalte eine gemeinsame, Spalten-Bus (BCj) genannte Verbindung haben, und dass jeder Spalten-Bus mit einer Verarbeitungskette verbunden ist, die die folgenden Einrichtungen umfaßt:

- eine Signalaufbereitungseinrichtung, fähig den von einem Grundelement stammenden Impuls zu lesen und umzuwandeln in ein Signal des binären Typs, wobei während eines zweiten Taktes (HCi) simultan, und dies für jeden Punkt einer selben Zeile, die Zeilen nacheinander verarbeitet werden;

- eine Zähleinrichtung, versehen mit einem vierten Takt (HNUM), der die Taktschläge bzw. -impulse während der gesamten Dauer des von der Signalaufbereitungseinrichtung stammenden Signals zählt;

- eine Leseeinrichtung des digitalisierten Signals.

6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass jedes Grundelement umfaßt:

- eine Impedanzanpassungseinrichtung, versehen mit einem ersten Takt (HP), fähig den Detektor zu polen bzw. vorzuspannen und den durch den Detektor gelieferten Strom zu lesen;

- wenigstens einen MOS-Transistor, versehen mit einem zweiten Takt (HCi), fähig, einerseits den durch den Detektor gelieferten Strom zu integrieren, andererseits die erhaltene Ladung zu speichern, und schließlich, in Verbindung mit einer Adressiereinrichtung, diese Ladung in Form eines Stromimpulses in eine Aufbereitungseinrichtung des Stroms zu entleeren, die diesen Stromimpuls in ein Signal des binären Typs umwandelt, wobei diese Aufbereitungseinrichtung sich außerhalb des Grundelements befindet;

- die Adressiereinrichtung, versehen mit einem dritten Takt (HAi), fähig die Source und/oder den Drain des MOS-Transistors auf einen Spalten-Bus zu schalten.

7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die Impedanzanpassungseinrichtung durch ihren Eingang mit dem Detektor verbunden ist, durch ihren Ausgang mit der Source und/oder dem Drain des MDS-Transistors und durch ihre Steuerung mit dem ersten Takt (HP), der zwischen einer Sperrspannung und einer Polungs- bzw. Vorspannung umschaltet, und dadurch, dass das Gate des MOS-Transistors mit dem zweiten Takt (HCi) verbunden ist, der, auf eine bestimmte Spannung geschaltet, die Entleerung der gespeicherten Ladung in einen gemeinsamen Anschluß ermöglicht und, auf eine andere Spannung geschaltet, den von dem Detektor stammenden Strom integriert und die erhaltene Ladung speichert; dass die Adressiereinrichtung durch ihren Eingang mit der Source und/oder dem Drain des MOS-Transistors verbunden ist, mit ihrem Ausgang mit dem Spalten-Bus, und durch ihre Steuerung mit einem dritten Takt (HAi), der zwischen einer Sperrspannung und einer Spannung umschaltet, bei der die Adressiereinrichtung durchlässig ist; dass die Stromaufbereitungseinrichtung mit dem Eingang mit dem Spalten-Bus verbunden ist und mit dem Ausgang mit der Zähleinrichtung; und dadurch, dass die Zähleinrichtung mit dem Ausgang mit der Leseeinrichtung des digitalisierten Signals verbunden ist.

8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass eine Datenspeichereinrichtung eingeschaltet ist zwischen die Zähleinrichtung und die Leseeinrichtung des digitalisierten Signals.

9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass die Speichereinrichtung ein RAM ist.

10. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die Signalaufbereitungseinrichtung ein Strom-/Spannungsverstärker ist.

11. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die Impedanzanpassungseinrichtung ein MOS-Transistor (Tp) ist.

12. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass es im Falle einer Detektorenanordnung, wenn es keine gemeinsame Verbindung gibt, ebensoviele Signalaufbereitungseinrichtungen und Zähleinrichtungen wie Zeilen in der Anordnung gibt, wobei das Multiplexieren auf das Multiplexieren der Zähleinrichtung beschränkt ist.

13. Leseverfahren lichtempfindlicher Detektoren, das die Vorrichtung nach einem der Ansprüche 1 bis 12 benutzt, dadurch gekennzeichnet, dass es die folgenden Schritte umfaßt:

- eine Umsetzung des Stroms des Detektors in Ladung durch Integration einer Zeitdauer gleich der Belichtungszeit;

- eine Umsetzung der integrierten Ladung in einen Stromimpuls:

- dessen Amplitude bei allen Detektoren konstant ist und anpaßbar in Abhängigkeit von einem Stimulus,

- dessen Dauer sich in Abhängigkeit von der gespeicherten Ladung proportional verändert.

- eine Umsetzung der Breite dieses Stromimpulses mittels einer binären Zähleinrichtung in einen digitalen Wert.

14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass es die folgenden Schritte umfaßt:

- einen ersten Schritt zur Bildaufnahme, während dem ein erster, allen Impedanzanpassungseinrichtungen aller Grundelemente gemeinsamer Takt (HP) sich auf dem Niveau der Polungs- bzw. Vorspannung (Vpol) befindet, die jeder Zeile eigenen Takte (HCi), wobei i die Nummer der Zeile ist, sich auf dem Spannungsniveau befinden, das die Speicherung der Ladungen ermöglicht, und die jeder Zeile eigenen Takte (HAi) sich auf einer Sperrspannung befinden und es einmal pro Bild während einer vorher festgelegten Zeit eine Integration des durch den Detektor in den MOS-Transistor gelieferten Stroms gibt, wobei dies sich bei allen Detektoren simultan ereignet;

- einen zweite Schritt, während dem der erste Takt (HP) zur Sperrspannung zurückkehrt; bei jeder Zeile verändert sich der zweite Takt (HCi) linear von dem Niveau, das die Speicherung der Ladungen ermöglicht, bis zu dem Niveau, das den Transistor sperrt, und der dritte Takt (HAi) schaltet während dieser Veränderung des zweiten Takts auf ein bestimmtes Niveau (VBildschirm); bei jedem Grundelement derselben Zeile gibt es für jede Zeile der Matrix eine Entleerung der gespeicherten Ladungen und simultan eine Analog-Digitalumsetzung der gespeicherten Ladungen;

- einen dritten Schritt zur Analog-Digitalumsetzung, während dem die Dauer des Ausgangssignals der Aufbereitungseinrichtung der Spalte j gleich der Dauer des Stromimpulses ist, der auf dem Spalten-Bus (BCj) durch das Grundelement (PEL(i, j)) geliefert wird während der Veränderung des zweiten Takts (HCi) von seiner Speicherspannung der Ladung zu seiner Sperrspannung des Transistors, ihrerseits selbst proportional zu der Größe der unter dem MOS-Transistor des Grundelements (PEL(i, j)) gespeicherten Ladung; die vorher durch den Takt HRAZ reinitialisierte logische Zähleinheit j zählt die Anzahl der Perioden des Takts HNUM während der Dauer des von der Aufbereitungseinrichtung stammenden Signals;

und dadurch, dass man, wenn alle Zeilen abgetastet sind, die vorangehenden Schritte für ein anderes Bild neu beginnt.

15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass es die folgenden Schritte umfaßt:

- einmal pro Bild eine Integration des durch den Detektor in eine Speichereinrichtung während einer vorher festgelegten Zeit in Abhängigkeit von den Beleuchtungsbedingungen der Szene, der Kenndaten des Detektors und des Werts der Speicherungskapazität gelieferten Stroms;

- Entleerungsschritt der für jede Zeile der Matrix realisierten Ladungen;

- Neubeginn der vorangehenden Schritte für ein anderes Bild, wenn man alle Zeilen abgetastet hat.