DE69017172T2

DE69017172T2 - Bildaufnahmeeinrichtung mit integrierten Ablenkschaltungen.

Info

Publication number: DE69017172T2
Application number: DE69017172T
Authority: DE
Inventors: Luc Audaire; Philippe Pantigny
Original assignee: Commissariat a lEnergie Atomique CEA
Current assignee: Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date: 1989-12-29
Filing date: 1990-12-27
Publication date: 1995-09-28
Anticipated expiration: 2010-12-28
Also published as: DE69017172D1; US5113263A; FR2656756B1; FR2656756A1; JPH03295374A; EP0435773B1; EP0435773A1; ATE118948T1

Description

Die Erfindung hat eine Bildaufnahmevorrichtung mit integrierten Ablenkschaltungen zum Gegenstand. Sie wird vor allem angewandt zur Herstellung von Vorrichtungen mit großer Genauigkeit, deren Abmessungen klein sind.
Man kennt Bildaufnahmevorrichtungen mit integrierter Ablenkschaltung; diese verwenden sogenannte "Ladungstransfervorrichtungen" ("dispositif transfert de charge", abgekürzt DTC, in der Folge CCD genannt, der Abkürzung von "charge coupled device" aus der angelsächsichen Terminologie) Um die Lektüre des vorliegenden Textes zu erleichern, kann man sich nützlicherweise auf das Kapitel E2210, S. 1-12 der Zeitschrift "Techniques de l'Ingénieur" beziehen, der eine Zusammenfassung der Ladungstransfervorrichtungen und ihrer Anwendung bei Bildaufnahmevorrichtungen bietet.
Eine derartige Vorrichtung wird auch in EP-A-0193443 beschrieben.
Mit Bezug auf die Figur 1 werden nun kurz die Funktionsweise und die Struktur eines CCD beschrieben. Eine Isolierschicht 16, z.B. aus SiO&sub2;, ruht auf einem Halbleitersubstrat 15, z.B. aus Si. Elektroden 4, Gitter (grilles) genannt, sind im Innern der Schicht 16 iinplantiert. Die Ränder jedes zweiten Gitters erstrecken sich bis über die Ränder der benachbarten Gitter.
Ein angemessenes Steuerpotential, über nicht dargestellte Verbindungen an eines dieser Gitter gelegt, verändert das Potential an der Grenzfläche des Halbleiters und des Dielektrikums. Lotrecht unter dem angesteuerten Gitter werden dem Silicium über eine Dicke von einigen Mikrometern seine Träger entzogen, um eine entleerte Zone 5 zu bilden.
Durch Anlegen von entsprechenden Potentialen an die Gitter 4 genügen insgesamt drei Gitter, um einen Potentialtopf zu bilden (lokalisiert in Hohe der entleerten Zone 5), der mit Elektronen gefüllt werden kann.
Zwischen den verschiedenen Gittern weisen die Potentialstufen Größen auf, die regelbar sind durch die an die Gitter gelegten Steuerpotentiale.
Eine in einem solchen Potentialtopf gespeicherte Einheit von Ladungen kann in den durch die Gitter begrenzten verschiedenen Stufen des CCD bewegt bzw. verschoben oder sogar in einer Stufe zu anderen Ladungen addiert werden, und dies durch das Anlegen von entsprechenden Steuerpotentialen.
In der Folge werden verschiedene Einsatzarten dieser CCDs betrachtet.
Mit Bezug auf die Figuren 2, 3 und 4 wird nun eine Bildaufnahmevorrichtung mit integrierter Ablenkschaltung der vorhergehenden Technik beschrieben.
Auf bekannte Weise läuft ein aufzuzeichnendes Bild über matrixförmig angeordnete Detektoren, senkrecht zu den Spalten. Bei jeder Bildaufnahme liefern die Detektoren Signale, die repräsentativ sind für die Elemente des Bildes, die sie beleuchtet haben. Wenn eine Zeile N Detektaren umfaßt, sind am Ende von N Bildaufnahmen alle Detektoren einer Zeile von ein und demselben Bildelement durchlaufen worden.
Die Detektoren einer Zeile sind miteinander verbunden durch eine Spalten-Ablenkschaltung, die ermöglicht, während eines Durchlaufs die repräsentativen Signale von ein und demselben Element des Bildes zu sammeln und miteinander zu addieren.
Eine Zeilen-Ablenkschaltung verbindet die verschiedenen Spalten-Ablenkschaltungen und gewährleistet das Multiplexing der Signale, die sie liefern, um ein für eine Spalte des Bildes repräsentatives Signal zu bilden. Folglich wird das Bild am Ausgang der Vorrichtung Spalte für Spalte geliefert.
Die Addieroperation der Sigale, die repräsentativ sind für ein und dasselbe Bildelement entspricht einem Mittelwert, der den Rauschabstand verbessert.
Um eine Bildaufnahmevorrichtung zu erhalten, die kompakt ist und wenig Energie verbraucht, werden die Zeilen- und Spalten-Ablenkschaltungen hergestellt mittels CCD-Strukturen, integriert auf demselben Substrat.
Die Figur 2 ist eine Gesamtansicht einer solchen bekannten Vorrichtung; die Figur 3 ist eine Teilschnittansicht einer Detektionseinheit.
Ein erstes Substrat 10, durchlässig für die zu detektierenden Strahlungen (z.B. aus CdTe für die Detektion von Infrarot) trägt einen Aufbau von Detektoren 12, angeordnet in Zeilen und Spalten.
Eine photosensible Schicht 13 (z.B. aus HgCdTe für die Detektion von Infrarot) bedeckt eine Seite des Substrats lO. Die Detektoren 12 werden gebildet durch P-N-Übergänge, eingeschlossen in die Schicht 13. Die Referenz 14 entspricht einem Kontaktelement an einem Detektor.
Ein zweites Substrat, dem ersten Substrat 10 gegenüberliegend, trägt die elektronischen Lese- und Ablenkeinrichtungen, gebildet durch CCDs. Das Halbleitersubstrat 15, z.B. aus Silicium, ist bedeckt durch eine Isolierschicht 16, z.B. aus SiO&sub2;, in deren Innnern Elektroden 17, 18, 19, 32 ausgebildet sind, die die Gitter der CCDs bilden.
Die Gitter 17, 18, 19 begrenzen drei Stufen der Leseschaltung 22, die während einer bestimmten Lesedauer die Integration des elektrischen Signals ermöglichen, das durch den Detektor 12 unter der Wirkung einer Beleuchtung geliefert wird. Eine Indiumkugel 24 sichert über die Kontaktelemente 14 und 14a mittels eines Übergangs 11a, hergestellt in der Schicht 15, die Verbindung zwischen der Leseschaltung 22 und dem Detektor 12, angeordnet auf einem unterschiedlichen Substrat. Das Gitter (grille) 17 der ersten Stufe der Leseschaltung 22 bildet das Gate (grille) eines MOS-Transistors (dessen Source gebildet wird durch den Übergang 11a und der Drain durch die entleerte Zone unter dem Gitter 18) und paßt die Impedanz an zwischen dem Detektor 12 und dem Kondensator, gebildet durch die zweite Stufe (Gitter 18). Die Integration wird durch die zweite Stufe ausgeführt. Die dritte Stufe (Gitter 19) funktioniert als Schalter: geöffnet während der Integration, geschlossen, um das integrierte Signal an die weiter unten beschriebene Ablenkschaltung zu liefern (wobei das Gitter 32 eines der Gitter der Spalten-Ablenkschaltung darstellt). Die Steuerung der verschiedenen Stufen der Leseschaltung erhält man durch das Anlegen von entsprechenden Potentialen an die Gitter 17, 18, 19.
Ein optisches System, hauptsächlich gebildet durch einen Spiegel 26, der eine Drehumkehrbewegung ausführt mittels eines Motors 28, ermöglicht, ein Bild 30 parallel über die Detektorenspalten zu verschieben und senkrecht zu diesen. Zum Beispiel wird alle 40 ms ein kompletter Durchlauf ausgeführt, um die übliche Herstellung von Videosignalen zu respektieren.
Die Funktionsweise dieser Art von Vorrichtung wird besser verständlich anhand von Figur 4, die schematisch eine Zeile Detektoren zeigt, verbunden mit ihren Ablenkschaltungen.
Die dargestellte Zeile wird gebildet durch vier Detektoren 12a, 12b, 12c, 12d. Die Spaltenablenkschaltung wird gebildet durch einen Prozessor 34, der eine Verzögerungs- und Summierfunktion ausführt (in der Folge und wie üblich mit TDI bezeichnet für "time delay and integration" aus der angelsächsischen Terminologie).
Bei diesem Vorrichtungstyp wird der Prozessor TDI realisiert durch CCDs: Jedes Gitter des CCD bildet eine Stufe des Prozessors.
Jeder Detektar 12a, 12b, 12c, 12d ist verbunden mit einer Stufe 32a, 32b, 32c, 32d des Prozessors 34 über eine Leseschaltung 22a, 22b, 22c und 22d, wie Figur 3 zeigt.
Beim Vorbeilaufen eines Bildes gibt es ebensoviele Bildaufnahmen (d.h. Lekturen durch die Leseschaltungen 22a, 22b, 22c, 22d) wie Detektorenspalten.
Der Bildaufnahmetakt wird synchronisiert mit der Durchlaufgeschwindigkeit, mit der das Bild uber die Detektorenspalten läuft: jedesmal, wenn ein Bildelement übergeht von einem Detektor zu einem anderen Detektor derselben Zeile, wird eine Bildaufnahme ausgelöst. Das Bild kann nämlich in ebensoviele Elemente zerteilt werden, als es Detektionszonen 40a gibt, wobei jede Detektionszone einen Detektor 12 umfaßt und eine Detektionsschaltung 40, umfassend, bei dieser Ausführung, eine Leseschaltung 22 und eine Stufe 32 des TDI-Prozessors 34. Die Breite eines Bildelements entspricht folglich der Breite der Detektionszonen 40a.
In Figur 4 wurden ebenso wie in den folgenden Figuren die Detektoren 12 aus Gründen der Vereinfachung der Darstellung in derselben Ebene dargestellt wie die Detektionsschaltungen 40. In Wirklichkeit, wie gezeigt in Figur 3, sind die Detektoren über den Detektionsschaltungen, sind aneinanderstoßend angeordnet, wobei jeder Detektor sich praktisch über der Gesamtheit einer Detektionszone 40a befindet und die zugeordnete Detektionsschaltung sich unter dem Detektor befindet, ebenfalls in dieser Zone.
Bei einer Bildaufnahme, während der Lesezeit, liefert jeder Detektor 12a, 12b, 12c, 12d ein elektrisches Signal, integriert durch die Leseschaltung 22a, 22b, 22c, 22d, mit der er verbunden ist. Am Ende des Lesens werden die gelesenen Signale in die verschiedenen Stufen 32a, 32b, 32c, 32d des TDI-Prozessors 34 kopiert und zu den in diesen Stufen schon vorhandenen, den vorhergehenden Bildaufnahmen entsprechenden Signalen addiert. Die Signale werden anschließend in die nächste Stufe verschoben (Verschiebung nach rechts in dem dargestellten Beispiel: das in der Stufe 32a enthaltene Signal wird in die Stufe 32b verschoben, das in der Stufe 32b enthaltene wird in die Stufe 32c verschoben usw.).
Der TDI-Prozessor 34 ermöglicht also, die Signale zu addieren, die von den verschiedenen Detektoren stammen und repräsentativ sind für ein und dasselbe, gerade vorbeilaufende Bildelement.
Auf diese Weise ist die Stufe 32a vor jeder Bildnahme leer; die Stufe 32b enthält das durch die Stufe 32a bei der letzten Bildnahme gespeicherte und vom Detektor 12a stammende Signal; die Stufe 32c enthält das durch die Stufe 32a bei der vorletzten Bildnahme gespeicherte Signal, dazuaddiert zu dem durch die Stufe 32b bei der letzten Bildaufname gespeicherten Signal; die Stufe 32d enthält die Summe der aus den Stufen 32a, 32b, 32c stammenden Signale, jeweils gespeichert während der vorvorletzten, vorletzten und letzten Bildaufnahme.
In der Folge von jeder Bildaufnahme enthält jede Stufe 32d ein Signal, das der Summe der durch die verschiedenen Stufen erzeugten Sigale entspricht, wobei jedes dieser Signale repräsentativ ist für ein und dasselbe Bildelement, das nacheinander über die Detektoren 12a, 12b, 12c, 12d gelaufen ist.
Bei der Verschiebung wird dieses Summensignal aus der Stufe 32d in eine Stufe 36 eines Multiplexers 38 übertragen, der an einem Ausgang SV nacheinander die von den verschiedenen Zeilen stammenden Summensignale liefert. Der Multiplexer 38 weist üblicherweise eine CCD-Struktur auf und realisiert die Zeilenablenkschaltung.
Somit liefert der Multiplexer 38 bei jeder Bildaufnahme eine signalfolge, die repräsentativ ist für eine Spalte des Bildes 30.
Die von jedem Detektor stammenden und für dasselbe Bildelement repräsentativen Signale sind nicht ganz und gar gleich. Das Verhalten von zwei Detektoren gegenüber derselben Erregung weist nämlich geringe Unterschiede auf. Insbesondere ist das Rauschen, das das durch jeden Detektor gelieferte Signal stört, nicht dasselbe. Jedoch sind diese von jedem der Detektoren kommenden Störrauschen unkorreliert.
Aufgrund der Summierung der verschiedenen, von den aufeinanderfolgenden Detektoren derselben Zeile stammenden Signale, wird das am Ausgang des Prozessors 34 gelieferte Signal multipliziert mit einem Faktor 4 (dieser Faktor ist gleich N für eine Zeile mit N Detektoren), während das Rauschen nur mit einem Faktor 2 multipliziert wird ( [N] für eine Zeile mit N Detektoren). Der Rauschabstand wird folglich verbessert um einen Faktor 2 ( [N] für eine Zeile mit N Detektoren) in bezug auf eine Vorrichtung, die nur eine Detektorenspalte umfaßt (wobei eine Zeile nur einen einzigen Detektor enthält).
Außerdem wird bei der Streuung von Zeile zu Zeile aufgrund der Tatsache, daß die Detektoren nicht ganzlich identisch sind, ebenfalls ein Mittelwert gebildet durch die Summierung. Für eine Zeile von N Detektoren wird die Streuung abgeschwächt um einen Faktor [N] in bezug auf eine Vorrichtung, die nur eine Detektorenspalte besitzt.
Trotz allem weist dieser Vorrichtungstyp diverse Nachteile auf.
Die Empfindlichkeit der Vorrichtung gegenüber Störrauschen verlangt die Nähe des Prozessors 34 und der Detektoren 12a, 12b, 12c, 12d, denn der Signalfluß in den Verbindungen, der Rauschen erzeugt, muß auf ein Minimum beschränkt werden.
Außerdem, um die bestmögliche Raumauflösung zu erhalten, muß eine Detektionsschaltung 40, gebildet durch eine Leseschaltung 22 und eine Stufe 32 des Prozessors 34, kleiner sein oder gleich groß wie die Abmessungen eines Diffraktionsflecks in dem betreffenden Wellenlängenbereich, wobei der zugeordnete Detektor die Abmessungen des Diffraktionsflecks abdecken muß. Im Falle eines Infrarotbildes einer mittlerer Wellenlänge von gleich 12µm beträgt der Durchmesser eines Diffraktionsflecks ungefähr 35µm. Jede Detektionsschaltung 40 muß daher enthalten sein innerhalb dieser Abmessungsgrenze.
Nun weiß man, daß der Flächenbedarf einer TDI- Prozessorstufe proportional zunimmt mit ihrer Fähigkeit, eine große Anzahl elektrischer Ladungen zu empfangen (durch die Leseschaltungen gelieferte Signale). So weist bei der Vorrichtung der Figur 3 die Stufe 32b eine doppelt so große Fläche auf wie die Stufe 32a, die Stufe 32c eine dreimal so große, usw.... Die Stufe 32d weist die größte Fläche auf, da sie die von jedem der Detektoren stammenden Ladungen speichern muß.
Man versteht daher, daß die Berücksichtigung des Flächenbedarfs zur Wahrung einer optimalen Auflösung in Verbindung mit dem Zwang, den Prozessor in Detektorennähe anzuordnen, eine Beschrankung der Anzahl der aufeinanderfolgenden Stufen des TDI- Prozessors mit sich bringt, und folglich der Anzahl der Detektoren 12, die eine Zeile bilden (4 Detektoren pro Zeile bei der vorhergehenden Technik). Die Verbesserung des Rauschabstands, abhängig von der Detektorenzahl, ist daher ihrerseits auch beschränkt.
Die vorliegende Erfindung hat eine Bildaufnahmevorrichtung mit integrierten Ablenkschaltungen zum Gegenstand, die eine sehr große Anzahl Detektorenspalten enthalten kann und somit ermöglicht, eine sehr große Anzahl repräsentativer Signale desselben Bildelements zu summieren, um ein repräsentatives Gesamtsignal des Bildes mit einem vorzüglichen Rauschabstand zu erhalten, unter Berücksichtigung der topographischen Kriterien, um eine optimale Auflösung zu wahren.
Ein weiteres Ziel der Erfindung ist es, eine Vorrichtung zu liefern, die nur einen geringen Energiebedarf hat.
Die Erfindung schlägt außerdem vor, zwei Durchlaufrichtungen des Bildes über den Detektoren zu nutzen, was ermöglicht, die Totzeit zu eliminieren, die bei den Vorrichtungen der vorhergehenden Technik verursacht wird durch die Rückkehr des Spiegels in seine Ausgangsstellung.
Genauer betrifft die vorliegende Erfindung eine Bildaufnahmevorrichtung mit integrierten Ablenkschaltungen, umfassend:
mehrere Detektoren, zu Zeilen und Spalten angeordnet, wobei diese Detektoren ein elektrisches Signal proportional zu ihrer Beleuchtungsstärke liefern,
ein optisches System, um ein Bild parallel über die Detektorenspalten zu verschieben, senkrecht zu diesen, mehrere Leseschaltungen mit einer Struktur des Typs "Ladungstransfervorrichtung", integriert unter den Detektoren, jede verbunden mit einem Detektor, wobei jede Leseschaltung ein Lesen des elektrischen Signals durchführen kann, das in Verbindung mit dem Vorbeilaufen des Bildes geliefert wird durch den Detektor, mit dem sie verbunden ist, und ein Lesesignal liefern kann,
für jede Zeile eine Spaltenablenkschaltung mit einer CCD- Struktur, die die Lesesignale addieren kann, die der Detektion von ein und demselben Bildelement entsprechen, das nacheinander über die Detektoren derselben Zeile läuft und die repräsentativen Signale der Bildelemente liefert, die über alle Detektoren einer Zeile gelaufen sind,
eine Zeilenablenkschaltung, gebildet durch einen Zeilenmultiplexer mit einer Struktur des CCD-Typs, der ebensoviele Stufen besitzt als es Detektorenzeilen gibt, wobei jede Stufe verbunden ist mit einer Spaltenablenkschaltung und dieser Multiplexer ein für eine Bildspalte repräsentatives Signal liefert, gebildet durch die verschiedenen von den Spaltenablenkschaltungen gelieferten Signale,
dadurch gekennzeichnet, daß das optische System das Bild in einer oder zwei aufeinanderfolgenden, entgegengesetzten Richtungen vorbeilaufen lassen kann, wobei die Spaltenablenkschaltungen die Lesesignale addieren können, die der Detektion von ein und demselben Bildelement entsprechen, das sukzessive über die Detektoren derselben Zeile läuft, und Signale liefern können, die repräsentativ sind für die Bildelemente, die in der einen und/oder der anderen Richtung über alle Detektoren derselben Zeile gelaufen sind, und ein Teil von jeder Ablenkschaltung integriert ist unter den Detektoren der entsprechenden Zeile und der andere Teil integriert ist neben der Zeile, entsprechend einer Teilung, die kleiner oder gleich der Teilung der Detektorenzeilen ist.
Die topographische Verteilung der verschiedenen Funktionen der Spaltenablenkschaltung ermöglicht es, Detektionsschaltungen zu bekommen (im Falle der Erfindung gebildet durch die Leseschaltungen und durch den unter den Detektoren integrierten Teil der Ablenkschaltungen) von gleicher Größe untereinander und kleiner oder gleich der Abmessungsgrenze (z.B. 35µm). Auf diese Weise ist die Anzahl Detektoren pro Zeile nicht begrenzt, wobei die Detektoren derselben Zeile praktisch aneinanderstoßen, um inaktive Detektionszonen zu vermeiden. Außerdem, da der Rest von jeder Spaltenablenkschaltung neben den Detektoren integriert ist, mit einer Teilung kleiner oder gleich der Teilung einer Detektorenzeile, können die Detektorenzeilen tatsächlich aneinanderstoßend positioniert werden, ohne blinde Zonen. Außerdem können mehrere Detektionsmatrizen (z.B. mit 512 Zeilen und 32 Spalten) aneinanderstoßend zusammengesetzt werden, um eine Matrix von großer Komplexität zu erhalten (z.B. mit 4096 Zeilen und 32 Spalten) ohne tote Detektionszone.
Unter integrierter Schaltung neben den Detektoren versteht man eine integrierte Schaltung in der Nähe der Detektoren aber nicht unbedingt in derselben Ebene. In Wirklichkeit sind die Spaltenablenkschaltungen nämlich integriert in der Ebene der Leseschaltungen.
Nach der vorliegenden Erfindung ist N die Anzahl der eine Zeile bildenden Detektoren, wobei jede Spaltenablenkschaltung umfaßt:
einen Spaltenmultiplexer mit N Stufen, integriert unter den Detektoren der entsprechenden Zeile, wobei jede Stufe verbunden ist mit einer Leseschaltung und dieser Multiplexer die nach einer Bildaufnahme gebildeten Lesesignale in seine verschiedenen Stufen kopieren und an einem Ausgang (SM) ein Multiplexing dieser Lesesignale liefern kann,
wenigstens einen neben den Detektoren der entsprechenden Zeile integrierten Prozessor, um die durch den Spaltenmultiplexer gelieferten Signale zu verarbeiten und eine Verzögerungs- und Summierfunktion auszuführen, wobei dieser Prozessor an wenigstens einem Ausgang Signale liefert, die repräsentativ sind für Elemente, die eine Zeile des Bildes bilden, und jedes dieser Signale gebildet wird durch die Summe der Signale, die demselben Bildelement entsprechen, das über alle Detektoren einer Zeile gelaufen ist,
für jeden Prozessor eine Steuerschaltung, verbunden mit einem Ausgang des Spaltenmultiplexers und mit einem Eingang des Prozessors, wobei diese Schaltung fähig ist, einen Transfer von Signalen zwischen dem Multiplexer und dem Prozessor zuzulassen oder zu sperren.
Die Steuerschaltung ist unter den Detektoren integriert und/oder in gleicher Weise neben diesen.
Nach einer speziellen Ausführungsart umfaßt der Prozessor 2N Stufen, aufgegliedert in eine zentralen Stufe, in der die Summierungen durchgeführt werden, verbunden mit einer ersten Folge, umfassend wenigstens N-1 Stufen, und mit einer zweiten Folge, umfassend wenigstens N Stufen, wobei die Steuerschaltung mit der zentralen Stufe verbunden ist.
Nach einer Ausführungsvariante weisen die Stufen jedes Prozessors die Form eines länglichen Streifens auf, entsprechend der Ausrichtung einer Detektorenzeile, wobei die Stufenfolgen beiderseits der zentralen Stufe angeordnet sind, senkrecht zur Ausrichtung der Detektorenzeile aber mit der Teilung der Detektorenzeilen.
Nach einer speziellen Ausführungsart dieser Variante verbindet für jeden Prozessor ein Schalter mit einer Struktur des CCD-Typs die zentrale Stufe mit einer Stufe des Zeilenmultiplexers.
Nach einer anderen Ausführungsvariante umfaßt die zweite Folge N+1 Stufen, und die Signale, die repräsentativ sind für die eine Bildzeile bildenden aufeinanderfolgenden Elemente, werden am Ausgang der einen oder anderen der Endstufen der Folgen geliefert in Verbindung mit der Durchlaufrichtung des Bildes, wobei besagte Endstufen verbunden sind mit einer Stufe des Zeilenmultiplexers.
Bei einer Ausführung dieser anderen Variante umfaßt die Steuerschaltung einen Wandler bzw. Umsetzer von Ladungen in Spannung, verbunden mit dem Ausgang (SM) des Spaltenmultiplexers, und einen Umsetzer von Spannung in Ladungen, verbunden mit der zentralen Stufe des Prozessors.
Nach einer Ausführungsvariante weist jeder Prozessor U- Form auf, wobei die beiden Stufenfolgen, die die Schenkel des U bilden, parallel zueinander sind und neben (vorzugsweise fluchtend bzw. gerade) einer Detektorenzeile, wobei die zentrale Stufe die Basis des U bildet.
Bei dieser Art umfaßt jede der Folgen vorzugsweise N+1 Stufen.
Bei dieser Ausführungsart sind für jeden Prozessor die Endstufen der Folgen vorzugsweise verbunden mit Schaltern mit einer Struktur des CCD-Typs, wobei jeder dieser Schalter mit derselben Stufe des Zeilenmultiplexers verbunden ist.
Nach einer Ausführungsvariante weist die Steuerschaltung eine Struktur des CCD-Typs mit einer Stufe auf und bildet einen Schalter.
Bei dieser Variante ist jede Stufe des Prozessors wenigstens N-mal größer als eine Stufe des Spaltenmultiplexers.
Bei einer weiteren Ausführungsvariante weist die Steuerschaltung eine Struktrur des CCD-Typs auf, mit drei Stufen, wovon eine Stufe einen Kondensator der Kapazität Cs darstellt und verbunden ist mit dem Ausgang des Spaltenmultiplexers, eine andere Stufe einen Kondensator der Kapazität Cp darstellt und verbunden ist mit der zentralen Stufe des Prozessors, und eine weitere Stufe einen Schalter bildet wobei diese Steuerschaltung einen Schalter bildet, der die Funktionen der Ebasierung (ebasage) und Einteilung (partion) der von dem Spaltenmultiplexer stammenden Ladungen ausführt.
Bei dieser Variante ist jede Stufe des Prozessors vorteilhafterweise wenigstens N(Cs/(Cs+Cp))-mal größer als eine Stufe des Multiplexers.
Die Merkmale und Vorteile der Erfindung werden besser verständlich durch die Lektüre der nachfolgenden, erläuternden und keinesfalls einschränkenden Beschreibung, bezogen auf die beigefügten Zeichnungen:
- die Figur 1, schon beschrieben, stellt schematisch eine Schnittansicht einer Struktur des CCD-Typs dar,
- die Figur 2, schon beschrieben, stellt schematisch eine Gesamtansicht einer Bildaufnahmevorrichtung entsprechend der vorhergehenden Technik dar,
- die Figur 3, schon beschrieben, stellt schematisch eine Teilschnittansicht der vorhergehenden Vorrichtung dar,
- die Figur 4, schon beschrieben, stellt schematisch eine Zeile von Detektoren dar, verbunden mit ihren Ablenksystemen entsprechend der vorhergehenden Technik,
- die Figur 5 stellt schematisch eine Teilansicht einer ersten Ausführungsvariante einer erfindungsgemäßen Bildaufnahmevorrichtung dar,
- die Figur 6 zeigt schematisch einen Aufbau zur Ausführung einer Doppelumwandlung Ladungen/Spannung dann Spannung/Ladungen, verwendet bei der ersten Variante,
- die Figuren 7A und 7B zeigen schematisch die Funktionsweise einer Spaltenablenkschaltung für eine mit der ersten Variante konforme Vorrichtung, entsprechend beiden Durchlaufrichtungen,
- die Figur 8 zeigt schematisch eine Teilansicht einer zweiten Ausführungsvariante einer erfindungskonformen Bildaufnahmevorrichtung,
- die Figur 9 zeigt schematisch eine erste Ausführungsart einer Steuerschaltung,
- die Figur 10 zeigt schematisch eine zweite Ausführungsart einer Steuerschaltung,
- die Figur 11 zeigt schematisch die Steuerpotentiale, die die verschiedenen Transfers der Signale zwischen den Stufen des Multiplexers und des Prozessors ermöglichen,
- die Figur 12 zeigt schematisch eine Teilansicht einer dritten Ausführungsvariante einer erfindungskonformen Bildaufnahmevorrichtung.
Die Figur 5 zeigt schematisch und partiell eine erfindungsgemäße Bildaufnahmevorrichtung mit integrierten Ablenkschaltungen.
Die Detektoren sind in Zeilen und Spalten angeordnet. Sie werden getragen durch ein erstes Substrat (nicht dargestellt) und sind verbunden mit Lese- und Ablenkschaltungen, integriert auf einem zweiten Substrat (nicht dargestellt). In dem dargestellten Beispiel besteht eine Detektorenzeile aus vier Detektoren 12a, 12b, 12c, 12d, jedoch ist diese Anzahl nicht einschränkend. Beispielsweise kann eine solche erfindungsgemäße Vorrichtung 512 Zeilen mit 32 Detektoren aufweisen.
Ein optisches System 27, hauptsächlich gebildet durch einen Spiegel 26, wechselweise in beiden Richtungen in Drehung versetzt durch einen Motor 28, ermöglicht das Vorbeilaufen des Bildes 30 durch Parallelverschiebung an den Detektorenspalten, senkrecht zu diesen und sukzessive in den beiden entgegengesetzten Vorbeilaufrichtungen.
Eventuell ermöglicht eine Fokussierungsoptik (nicht dargestellt), die Abmessungen des Bildes 30 anzupassen an die der Detektorenmatrix.
Ein Doppelpfeil 31 symbolisiert die beiden Vorbeilaufrichtungen des Bildes 30.
Die Detektoren 12a, 12b, 12c, 12d einer Zeile sind jeweils verbunden mit Leseschaltungen 22a, 22b, 22c, 22d.
Die Leseschaltungen einer Zeile sind verbunden mit Spaltenablenkschaltungen. Erfindungskonform addiert diese letztere für jede Zeile die Lesesignale, die der Detektion von ein und demselben Bildelement entsprechen, das in der einen oder der anderen Richtung nacheinander über die Detektoren der Zeile gelaufen ist, und liefert summierte Signale, repräsentativ für die aufeinanderfolgenden Elemente, die eine Zeile des Bildes bilden.
Die Gesamtheit der Schaltungen, d.h. die verschiedenen auf dem zweiten Substrat integrierten Elemente, wird vorteilhafterweise realisiert aus Strukturen des CCD-Typs. Eine Hauptsteuerschaltung 29, verbunden mit den Gittern der verschiedenen Elemente, ermöglicht das Anlegen der entsprechenden Potentiale für den Betrieb der Vorrichtung.
Jede Spaltenablenkschaltung umfaßt einen Multiplexer 44, einen TDI-Prozessor 60 für die Ausführung einer Verzögerungs- und Summierfunktion und eine Steuerschaltung 47, verbunden mit einem Ausgang des Multiplexers 44 und mit einem Eingang des Prozessors 60.
Für jede Zeile sind die Leseschaltungen 22a, 22b, 22c, 22d jeweils verbunden mit den Stufen 42a, 42b, 42c, 42d des Multiplexers 44. Dieser letztere umfaßt wenigstens ebensoviele Stufen als Detektoren vorhanden sind.
Eine Leseschaltung und eine Multiplexerstufe bilden eine Detektionsschaltung 46 mit reduziertem Flächenbedarf in bezug auf die Detektionsschaltungen der vorhergehenden Technik. Jede Detektionsschaltung ist integriert in eine Detektionszone 46a unter dem ihr zugeordneten Detektor 12.
Die Stufen der Multiplexer, die nur die Ladungen erhalten dürfen, die zugleich von ein und demselben Detektor kommen, weisen alle eine identische Fläche auf, die das Implantieren einer großen Anzahl Detektoren auf einer Zeile nicht begrenzen, dabei die Kriterien einer optimalen Auflösung berücksichtigend.
Unabhängig von der Durchlaufrichtung des Bildes 30 werden bei jeder Bildaufnahme die durch die Detektoren 12a, 12b, 12c, 12d gelieferten Signale durch die entsprechenden Stufen 42a, 42b, 42c, 42d des Multiplexers 44 gespeichert. Diese Signale werden anschließend am Ausgang 5M des Multiplexers 44 gemultiplext. Sie werden zum Prozessor 60 transferiert, der eine Verzögerungs- und Summieroperation ausführt, mittels einer Steuerschaltung 47, die einen Signaltransfer zwischen dem Multiplexer 44 und dem Prozessor 60 zulassen oder sperren kann.
Bei dieser Ausführungsvariante umfaßt die Steuerschaltung 47 einen Umsetzer von Ladungen in Spannung 48, verbunden über eine Verbindung 54 mit einem Umsetzer von Spannung in Ladungen 50.
Die Figur 6 stellt schematisch ein Ausführungsbeispiel dieser Umsetzer bzw. Wandler dar. Die in den entleerten Zonen 52 der letzten Stufe 42d des Multiplexers enthaltenen Ladungen werden in eine Diffusion DS transferiert, unter der Wirkung eines entsprechenden Steuerpotentials, an das Gitter bzw. Gate dieser Stufe gelegt. Diese (DS) wird hergestellt durch lokale Diffusion oder Implantation von Verunreinigungen in die Schicht 15, um eine Diode zu erhalten.
Am Punkt A sind über Verbindungsleitungen verbunden: die Diffusion DS, ein Kondensator CS, der außerdem an Masse liegt, und eine Schaltung aus zwei TMOS-Transistoren TR und TS für eine Impedanzanpassung zwischen der Diffusion DS und einer Diffusion DE. Ts wird permanent versorgt mit einem Potential Vdd, während TR versorgt wird durch ein Potential VR und gesteuert durch ein Potential GR, das an seinem Gate liegt. Eine zur der Veränderung von Ladungen in CS proportionale Spannung VS wird durch die Source von TS geliefert.
Ein dritter TMOS-Transistor TC spielt die Rolle der Ohmschen Last. Er ist verbunden mit der Source von TS.
Die Transistoren TR, TS und TC sowie CS bilden eine klassische Endstufe einer Ladungstranfervorrichtung, von der die Figur 6 eine elektrische Darstellung gibt. Die Schaltung TS und TC bildet eine Verstärkernachführstufe nahe 1.
Über eine Verbindung 54 wird die Spannung VS an die in der Schicht 15 hergestellte Diffusion DE gelegt. Das in der Schicht 16 realisierte Gitter 56 begrenzt eine Stufe, die als Schalter funktioniert, gesteuert durch Anlegen eines entsprechenden Potentials.
Die Diffusion DE und die durch das Gitter 56 begrenzte Stufe, der Eingangsstufe 58a des Prozessors zugeordnet, bilden den Umsetzer von Spannung in Ladungen 50. Die Diffusion DS und die Ausgangsstufe (TR, TS, TC, CS) bilden den Ladungen/Spannung- Umsetzer 48.
Wie man weiter unten sehen wird, werden die durch den Umsetzer 50 erzeugten Ladungen gespeichert in der Stufe 58a eines Prozessors 60, der die Verzögerungs- und Summierfunktionen ausführt.
Wenn das Gitter der Stufe 58a richtig polarisiert ist, schließt der dem Gitter 56 zugeordnete Schalter. Die Oberflächen- bzw. Flächenspannung unter dem Gitter der Stufe 58a wird aufgezwungen durch die Spannung VS der Diffusion DE und wenn der Schalter wieder geöffnet wird, ist die Quantität der in der Stufe 58a gespeicherter Ladungen proportional zu VS.
In dieser Schaltung funktioniert TR wie ein Schalter und ermöglicht unter der Wirkung der Steuerung GR die Repolarisierung (oder Reinitialisierung) von CS mit dem Potential VR, nachdem die Spannungsänderung, verbunden mit dem Zustrom von den vom Multiplexer kommenden Ladungen berücksichtig wurde durch den dem Gitter 56 zugeordneten Schalter.
Die Umsetzer 43 und 50 werden mittels Techniken hergestellt, die ihre Integrierung auf dem Halbleitersubstrat 15 ermöglichen.
Die doppelte Umsetzung ermöglicht den Transfer von Signalen des Multiplexers zum Prozessor unter optimalen Bedingungen. Eine einfache Übertragung der Ladung von DS nach DE durch eine Verbindung der "metallischen" Art würde nämlich durch Einführung von parasitärem Rauschen die ubertragenen Signale zu sehr stören.
Wieder mit Bezug auf die Figur 5 wird nun die Funktionsweise der Ablenkung der durch die Detektoren 12a, 12b, 12c, 12d erzeugten Ladungen beschrieben.
Wenn einmal durch die Leseschaltungen 22a bis 22d an die jeweiligen Stufen 42a bis 42d des Multiplexers 44 geliefert, werden die Signale gemultiplext am Ausgang SM des Multiplexers. Die als geschlossener Schalter funktionierende und eine doppelte Umsetzung Ladungen/Spannung und Spannung/Ladungen aus führende Steuerschaltung 47 ermöglicht ihren Transfer in die Stufe 58a des Prozessors 60.
Der Prozessor 60 hat eine Struktur des CCD-Typs und umfaßt in dem dargestellten Beispiel 9 Stufen. Für eine Zeile mit N Detektoren würde der Prozessor 60 2N+1 Stufen umfassen.
Die Stufen des Prozessors sind aufgeteilt in eine erste Folge von drei Stufen (N-1 für eine Zeile mit N Detektoren) 58b, 58c, 58d und in eine zweite Folge von fünf Stufen 58e, 58f, 58g, 58h, 58i (N+1 für eine Zeile von N Detektoren), verbunden mit einer zentralen Stufe 58a. Wie man weiter unten sehen wird, werden die Summieroperationen in der zentralen Stufe 58a ausgeführt.
Der Flächenbedarf jeder Stufe des Prozessors 60 ist derselbe: die Fläche seiner Gitter ist viermal (N-mal für eine Zeile mit N Detektoren) die eines Gitters des Multiplexers 44.
Der Prozessor 60 wird gesteuert durch entsprechende Steuerpotentiale, angelegt an die Gitter der verschiedenen Stufen 58a bis 58i.
Die durch den Prozessor 60 ausgeführten Operationen hängen ab von der Vorbeilaufrichtung des Bildes 30 an den Detektorenspalten.
Mit Bezug auf die Figuren 7A und 7B, die schematisch das Auffüllen des Multiplexers 44 und der Stufen des Prozessors 60 im Laufe der Zeit zeigen, wird die Funktionsweise der Vorrichtung der Figur 5 besser verständlich.
Die Figur 7A zeigt die aufeinanderfolgenden Zustände des Multiplexers 44 und des Prozessors 60, wenn das Bild vom Detektor 12a zum Detektor 12b läuft. Die Laufrichtung ist angezeigt durch einen Pfeil; sie wird als Vorwärtsrichtung bezeichnet.
In der Folge einer Bildaufnahme, mit pdvt bezeichnet, werden die Stufen des Multiplexers 44 aufgefüllt mit den für die Bildelemente repräsentativen Signalen e1, e2, e3, e4, wobei diese letzteren jeweils detektiert wurden von den Detektoren 12d, 12e, 12b, 12a.
Man stellt fest, daß während der Bildaufnahme die Steuerschaltung 47 als offener Schalter funktioniert.
Die Stufe 58g des Prozessors 60 enthält auch ein mit e3 bezeichnetes Signal, denn es ist repräsentativ für dasselbe Bildelement wie das, das durch den Detektor 12b zum Zeitpunkt pdvt detektiert wurde. Dieses Signal ist im Verlauf der vorhergehenden Bildaufnahme gespeichert worden und und stammt von der durch den Detektor 12a ausgeführten Detektion.
Die Stufe 58f enthält das mit 2e2 bezeichnete Signal, Summe der Signale e2, die repräsentativ sind für Bildelemente, die gespeichert wurden im Verlauf der beiden vorhergehenden Bildaufnahmen und von den Detektoren 12a und 12b stammen.
Entsprechend derselben Bezeichnung enthalten die Stufen 58e und 58a die Signale 3e1 und 4e0.
Bei der Multiplexingoperation funktioniert die Schaltung 47 als geschlossener Schalter; die Signale e1 bis e4 werden durch 4 aufeinanderfolgende Verschiebungen in die Stufen 58a bis 58d des Prozessors 60 transferiert (N Verschiebungen für N Detektoren). Die in dem Prozessor 60 enthaltenen Signale werden synchron verschoben, so daß bei jedem Durchlauf von einem der Signale e3, 2e2, 3e1 durch die Stufe 58a, dieses addiert wird zu dem vom Multiplexer kommenden Signal (jeweils e3, e2, e1), das repräsentativ ist für dasselbe Bildelement.
Das Signal 4e0, Summe der vier repräsentativen Signale des über alle Detektoren der betreffenden Zeile gelaufenen Bildelements, wird durch den Detektor 60 am Ausgang der Stufe 58d geliefert.
Die Steuerschaltung 47 funktioniert dann als offener Schalter und die folgende Bildaufnahme pdvt+1 wird ausgeführt, ebenso wie das Auffüllen des Multiplexers mit den für die detektierten Bildelementen repräsentativen Signalen.
Während der Dauer der Bildaufnahme erfahren die Signale e4, 2e3, 3e2, 4e1 drei Verschiebungen (N-1 Verschiebungen im Falle von N Detektoren), so daß sie jeweils die Stufen 58g, 58f, 58e und 58a des Prozessors 60 belegen.
Diese aufeinanderfolgenden Schritte wiederholen sich während des gesamten Durchlaufs des Bildes in Vorwärtsrichtung.
Die Figur 7B zeigt den Zustand des Multiplexers 44 und des Prozessors 60, wenn das Bild vom Detektor 12d zum Detektor 12a läuft. Die Laufrichtung ist angezeigt durch einen Pfeil; sie wird als Rückwärtsrichtung bezeichnet.
Zwei aufeinanderfolgende Bildaufnahmen sind dargestellt, wie vorhergehend mit pdvt und pdvt+1 bezeichnet.
Während der Bildaufnahme pdvt und des Auffüllens der Stufen des Multiplexers 44 mit den Signalen e1, e2, e3, e4, repräsentativ für Bildelemente, die detektiert wurden durch die jeweiligen Detektoren 12a bis 12d, werden die Signale 4e0, 3e1, 2e2, e3 jeweils in den Stufen 58i, 58h, 58g und 58f des Prozessors 60 positioniert.
Beim Multiplexing, im Laufe der vier aufeinanderfolgenden Verschiebungen (N Verschiebungen für eine Zeile mit N Detektoren) der in dem Multiplexer und der in dem Prozessor enthaltenen Signale, erfolgt die Addition der für dieselben Bildelemente repräsentativen Signale in der Stufe 58a. Am Ende des Multiplexing befinden sich die Signale in den Stufen 58e, 58a, 58b, 58c, 58d.
Im Laufe der Bildaufnahme pdvt+1 und des Auffüllens der Stufen des Multiplexers 44 mit den für die Elemente e5, e4, e3, e2 des Bildes repräsentativen Signale, erfahren die in dem Prozessor 60 enthaltenen Signale fünf Verschiebungen (N+1 Verschiebungen für eine Zeile mit N Detektoren), um die Stufen 58i bis 58f zu füllen. Bei dieser Operation wird am Ausgang der Stufe 58i das Signal 4e&sub0; geliefert.
Diese Operationen wiederholen sich während des gesamten Durchlaufs des Bildes in Rückwärtsrichtung.
Wieder mit Bezug auf die Figur 5 sieht man, daß die Stufen 58i und 58d des Prozessors 60 verbunden sind mit einer Stufe 62 eines Zeilenmultiplexers 64. Jede dieser Verbindungen ist entweder gewährleistet mittels einer doppelten Umsetzung Ladungen/Spannung desselben Typs wie der Umsetzer 47 im Falle einer langen Verbindung (vor allem für die Stufe 58i im Falle der Figur 5), oder mittels eines Schalters desselben Typs wie die Schalter 78 und 80, beschrieben mit Bezug auf die Figur 8 für die dem Multiplexer 64 benachbarten Endstufen (vor allem die Stufe 58d im Falle der Figur 5).
Entsprechend der Vor- oder Rückwärtsrichtung des Bildes liefert jede Stufe 58d oder 58i der den verschiedenen Zeilen zugeordneten Prozessoren 60 ein Signal, das gebildet wird aus der Summe der Signale, die repräsentativ sind für ein Bildelement, das über alle Detektoren einer Zeile gelaufen ist. Dieses Signal wird in einer Stufe des Zeilenmultiplexers 64 gespeichert.
Anschließend werden die verschiedenen Signale gemultiplext als Ausgang SV des Zeilenmultiplexers 64, der somit bei jeder Bildaufnahme ein Signal liefert, das repräsentativ ist für eine über die Detektoren gelaufene Bildspalte.
Die Figur 8 stellt schematisch eine Teilansicht einer weiteren Ausführungsvariante einer erfindungsgemäßen Vorrichtung dar. Die Ausführung umfaßt auf nicht begrenzende Weise nur vier Detektorenspalten, um die Beschreibung zu vereinfachen. Die Detektionsschaltungen sind identisch mit denen der ersten Variante.
Der Prozessor 60 weist hier U-Form auf. Er hat elf Stufen (2N+3 Stufen für eine Zeile mit N Detektoren), aufgeteilt in eine zentrale Stufe 58a, in der die Additionen ausgeführt werden, und zwei Folgen von fünf Stufen (N+1 Stufen für eine Zeile mit N Detektoren), jeweils 58b, 58c, 58d, 58j, 58k und 58e, 58f, 58g, 58h, 58i. Generell steuert die Schaltung 29 die Gitter der Vorrichtungen des Typs CCD mittels nicht dargestellten Steuerleitungen, wobei jede Steuerleitung verbunden ist mit mehreren CCD-Gittern. Zum Beispiel sind für einen CCD mit 4 Phasen 4 Steuerzeilen erforderlich, wobei jede Zeile verbunden ist mit einem der 4 Gitter des CCD. Somit werden in Figur 8 die Stufen 58a, 58h und 58j über dieselbe Leitung gesteuert.
Die zentrale Stufe 58a bildet die Basis des U, an die die beiden Folgen angeschlossen sind. Diese bilden die Schenkel des U, die parallel nebeneinander angeordent sind und vorzugsweise in der Verlängerung der Detektorenzeile.
Auf diese Weise steht der Prozessor 60 nicht über die vertikale Teilung der Detektionszone vor.
Bei dieser Ausführung sind die Ausgangsstufen 58i und 58k verbunden durch Schalter 80 bzw. 78 mit einer Stufe 62 des Zeilenmultiplexers 64.
Das Hinzufügen der Stufen 58j, 58k in bezug auf die vorhergehende Ausführung ermöglicht, die Stufenzahl jedes Schenkels des U aus topographischen Gründen symetrisch zu machen.
Keine eine zusätzliche Rauschquelle bildende Verbindung des "metallischen" Typs ist erforderlich.
Das Öffnen und Schließen der Schalter 78, 80 ist abhängig von der Vorbeilaufrichtung des Bildes 30 an den Detektorenspalten.
Wie man in der Folge der Beschreibung sehen wird, hängt die Fläche der Stufen ab von der Ausführungsart der Steuerschaltung 47.
Die Figur 9 stellt schematisch eine erste Ausführungsart der bei dieser Variante verwendeten Steuerschaltung 47 dar.
Bei dieser Version hat die Steuerschaltung 47, die eine Struktur des CCD-Typs aufweist, nur eine Stufe.
In dieser Ansicht sind nur dargestellt die Gitter 42a, 42b, 42c, 42d des Multiplexers 44, das der Stufe der Steuerschaltung entsprechende Gitter 66, die Gitter 58a, 58b, 58c, 58d, 58e, 58f, 58g des Prozessors 60 und die Verbindungen 68, die die verschiedenen Gitter mit der Hauptsteuerschaltung 29 verbinden. Diese letzteren sind z.B. aus Aluminium.
Bei dieser Ausführung übt die Steuerschaltung 47 nur die Funktion eines Schalters aus, der offen oder geschlossen ist entsprechend dem an das Gitter 66 gelegten Steuerpotential. Sie ist imstande, die durch die Stufe 42d des Multiplexers 44 gelieferten elektrischen Ladungen in die Stufe 58a des Prozessors 60 einzuspeichern und zu transferieren.
Das Schema der Figur 9 ist nicht maßstabsgetreu dargestellt; in Wirklichkeit weisen bei dieser Konfiguration die Gitter der Prozessoren eine Fläche auf, die wenigstens viermal größer ist (N-mal größer für eine Zeile mit N Detektoren) als die Fläche eines Gitters des Multiplexers.
Die Figur 10 stellt schematisch eine zweite Ausführungsart der Steuerschaltung 47 dar, die die Funktionen der Ebasierung (ébasage) und Einteilung (partition) ausführt, verwendet bei der Variante der Figur 8.
Bei dieser Version besitzt die Steuerschaltung, die eine Struktur des CCD-Typs aufweist, drei durch die Gitter 70, 72, 74 begrenzte Stufen.
Die erste Stufe (Gitter 70) bildet einen ersten Kondensator der Kapazität Cp; die zweite Stufe (Gitter 72) bildet einen Schalter; die dritte Stufe (Gitter 74) bildet einen zweiten Kondensator der Kapazität CS. Diese Aufbau ermöglicht, der Stufe 58a nur einen Bruchteil Cs/(Cp+Cs) der von der Stufe 42d kommenden Ladungsquantitäten zu liefern. Auf diese Weise kann die Fläche der Gitter des Prozessors 60 reduziert werden auf N(Cs/(Cp+Cs)-mal die Fläche eines Gitters des Multiplexers 44, wenn eine Zeile N Detektoren umfaßt.
Die Steuerschaltung umfaßt auch ein Gitter (grille) 76, einen Transistor bildend, dessen Source (nicht dargestellt) permanent eine Vorspannung des Potentials VR aufweist und dessen Gate (grille) 76 einem eine Reinitialisierung ermöglichenden Potential GR ausgesetzt wird, d.h. das Anlegen des Potentials VR an den ersten Kondensator nach dem Transfer der Ladungen in die Stufe 58a.
Diese Ausführung umfaßt keine Verbindung des "metallischen" Typs und erfordert außerdem keine doppelte Umsetzung Ladungen/Spannung, Spannung/Ladungen. Zwei große Rauschquellen sind somit beseitigt. Außerdem ermöglicht sie, den elektrischen Verbrauch in bezug auf die Ausführungen mit der doppelten Umsetzung zu reduzieren.
Wenn das Bild in Vorwärtsrichtung vorbeiläuft, ist der Schalter 78 geschlossen, während der Schalter 80 offen ist. Nach einer Bildaufnahme erfahren die in den Stufen des Multiplexers 44 und des Prozessors 60 enthaltenen Signale vier Verschiebungen (N Verschiebungen für eine Zeile mit N Detektoren), die das Leeren des Multiplexers 4 ermöglichen und die Additionsoperationen beim Durchlaufen der Stufe 58a des Prozessors.
Nach diesen vier Verschiebungen erfahren die in dem Prozessor 60 enthaltenen Signale zwei zusätzliche Verschiebungen: dies bewirkt die Lieferung, an die Stufe 62 des Multiplexers 64 (s. Figur 8) durch die Stufe 58k, des Signals, das gebildet wird durch die Summe der Signale, die repräsentativ sind für ein Bildelement, das über alle Detektorenspalten gelaufen ist.
Die in dem Prozessor 60 enthaltenen Signale erfahren dann fünf Verschiebungen in umgekehrter Richtung (N+1 für eine Zeile mit N Detektoren), um die Stufen 58a, 58e, 58f, 58g zu füllen. Diese fünf Verschiebungen werden ausgeführt während der nachfolgenden Bildaufnahme, um jegliche Totzeit zu eliminieren.
Wenn das Bild in Rückwärtsrichtung läuft, ist der Schalter 80 geschlossen und der Schalter 78 geöffnet.
Nach einer Bildaufnahme erfahren die in den Stufen des Multiplexers 44 und des Prozessors 60 enthaltenen Signale vier Verschiebungen (N für eine Zeile mit N Detektoren).
Nach diesen vier Verschiebungen erfahren die in dem Prozessor 60 enthaltenen Signale fünf Verschiebungen in umgekehrter Richtung (N+1 für eine Zeile mit N Detektoren), um die Stufen 58f, 58g, 58h, 58i zu füllen. Das zu liefernde Signal kommt aus Stufe 58i. Diese zweite Serie Verschiebungen erfolgt während der nachfolgenden Bildaufnahme.
Die Funktionsweise der Vorrichtung, die eine Steuerschaltung 47 mit drei Stufen umfaßt, wird besser verständlich mit Bezug auf die Figur 11, die schematisch eine Sequenz der Potentiale zeigt, die nach einer Bildaufnahme an die verschiedenen Gitter gelegt werden, um den Transfer und die Addition eines Signals in Stufe 58a zu erhalten.
Ma, Mb, Mc, Md sind die an die Gitter 70, 72, 74 und 76 der Steuerschaltung 47 gelegten Signale.
Pa, Pb, Pc, Pd sind die an die Gitter 58a, 58b, 58c, 58d des Prozessors 60 gelegten Potentiale (wobei die Gitter 58i und 58k gemeinsam mit 58a und 58b gesteuert werden, wie man vorhergehend gesehen hat).
In diesem Beispiel werden die Gitter für die positiven Werte der Signale aktiviert.
Zum Zeitpunkt T0 werden die von den Leseschaltungen 22 kommenden Ladungen in die Stufen des Multiplexers 44 geleitet.
Zum Zeitpunkt t0 werden die in den Stufen 42d enthaltenen Ladungen in die Steuerschaltungen 47 geleitet.
Zum Zeitpunkt t1 werden die in dem letzten Gitter 58k enthaltenen Ladungen in eine Stufe 62 des Multiplexers 64 geleitet, durch die Stufe 78 (s. Figur 8)
Simultan, zum Zeitpunkt t2=t1, wird die Partitionsoperation ausgeführt durch Isolieren des Gitters 74 vom Rest der Steuerschaltung 47.
Zum Zeitpunkt t3 wird der erste Kondensator der Schaltung 47 (Gitter 70) reinitialisiert; die in dem zweiten Kondensator (Gitter 74) enthaltenen Ladungen werden in die Stufe 58a transferiert.
Zum Zeitpunkt t4 haben die Ladungen sich um eine Stufe weiterbewegt in dem Multiplexer 44 und in dem Prozessor 60. t4 entspricht dem Zeitpunkt t0 einer neuen Sequenz, die die Weiterbewegung der Ladungen um eine Stufe bewirkt.
Zum Zeitpunkt T1 sind alle Summierungen ausgeführt; die Fortpflanzungsrichtung der Ladungen in dem Prozessor 60 wird umgekehrt durch Modifizierung der Wellenformen der Befehle des Prozessors 60. Zwischen T1 und T0 werden die Verschiebungen in umgekehrter Richtung in dem Prozessor 60 ausgeführt.
Ab T1 und bis zum folgenden Zeitpunkt T0 friert die Schaltung 29 die Steuersignale des Multiplexers 44 und der Steuerschaltung 47 ein: diese Schaltungen bleiben in ihrem vorhergehenden Zustand.
Der Zyklus wird beendet, wenn der folgende Zeitpunkt T0 erscheint.
Die Figur 12 zeigt schematisch eine Teilansicht einer dritten Ausführungsvariante einer erfindungsgemäßen Vorrichtung.
Die Stufen des Prozessors 60 weisen eine längliche Streifenform entsprechend der Ausrichtung einer Zeile auf. Die die beiden Folgen bildenden Stufen sind parallel zueinander und senkrecht zur Ausrichtung der Zeile angeordnet, beiderseits der zentralen Stufe 58a.
Um die Darstellung zu vereinfachen, ragen diese Stufen über die Teilung der Detektionsstufe 46a hinaus, aber wie man vorhergehend gesehen hat, ist der Prozessor 60 enthalten in der Teilung der Detektorzeilen, um Blindzonen zu vermeiden.
Die erste Folge umfaßt drei Stufen 58b, 58c, 58d (N-1 Stufen für eine Zeile mit N Detektoren); die zweite Folge umfaßt vier Stufen 58e, 58f, 58g, 58h (N Stufen für eine Zeile mit N Detektoren).
Die Transfers der Signale erfolgen auf gleiche Weise wie im Falle der Ausführung nach der ersten Variante; aber die Lieferung des Signals erfolgt durch die zentrale Stufe 58a nach den drei Verschiebungen nach "hinten" in dem Prozessor 60 für einen Vorbeilauf des Bildes in Vorwärtsrichtung, und nach den vier synchronen Verschiebungen mit den vom Multiplexer 44 kommenden Transfers für einen Vorbeilauf in Rückwärtsrichtung.
Ein mittels einer Struktur des Typs CCD hergestellter Schalter 82 mit einer Stufe ermöglicht den Transfer des Ausgangssignals zu einere Stufe 62 des Multiplexers 64.
Die Gitter von jeder der Stufen des Prozessors 60 haben bei dieser Ausführung eine Fläche gleich N-mal der Fläche eines Gitters einer Stufe des Multiplexer (für eine Zeile mit N Detektoren) im Falle einer Steuerschaltung 47 mit einer Stufe. Diese Gitter weisen eine Fläche gleich N(Cs/Cs+Cp))-mal der Fläche eines Gitters einer Stufe des Multiplexers für eine Steuerschaltung mit drei Stufen auf.
Die Verweisung der TDI-Prozessoren aus den Detektionszonen ermöglicht, den Flächenbedarf der Detektionsschaltungen zu reduzieren und folglich eine große Anzahl Detektoren in einer Zeile anzuordnen. Die Signale, Summe der Signale, die repräsentativ sind für ein Bildelement, das über alle Detektoren einer Zeile gelaufen ist, weisen folglich einen verbesserten Rauschabstand auf.
Außerdem ermöglichen die beim Vorbeilaufen des Bildes in jeder der beiden Richtungen erfolgten Bildaufnahmen, Bildaufnahmen ohne Totzeit zu erhalten. Zudem ermöglicht die Verwendung von Prozessoren, die die Zeilenteilung der Detektoren berücksichtigen, sich freizumachen von der Begrenzung der Detektorenzahl pro Spalte und ermöglichen insbesondere die Vereinigung von mehreren Detektorenmatrizen.

Claims

1. Bildaufnahmeeinrichtung mit integrierter Ablenkschaltung, umfassend:

mehrere Detektoren (12), zu Zeilen und Spalten angeordnet, wobei diese Detektoren (12) ein ihrer Beleuchtungstärke proportionales elektrisches Signal liefern und N die eine Zeile bildende Anzahl Detektoren (12) ist,

ein optisches System (27), geeignet ein Bild (30) geradlinig an den Detektorenspalten vorbeilaufen zu lassen, senkrecht zu diesen,

mehrere Leseschaltungen (22) mit einer Struktur des Typs "Ladungstransfervorrichtung" (DTC), integriert unter den Detektoren, jede mit einem Detektor (12) verbunden, wobei jede Leseschaltung (22) imstande ist, das Signal, geliefert durch den Detektor (12) mit dem sie verbunden ist, in Verbindung mit dem Vorbeilaufen des Bildes zu lesen und ein Lesesignal zu liefern, für jede Zeile eine Spaltenablenkschaltung mit einer DTC-Struktur, die fähig ist, die Lesesignale zu addieren, die der Detektion von ein und demselben Bildelements entsprechen, das nacheinander über die Detektoren (12) von ein und derselben Zeile läuft, und repräsentative Signale der Elemente des Bilds (30) zu liefern, die über alle Detektoren (12) von ein und derselben Zeile gelaufen sind,

eine Zeilenablenkschaltung, gebildet durch einen Zeilenmultiplexer (64) mit einer DTC-Struktur, der ebensoviele Stufen (62) aufweist wie es Zeilen von Detektoren (l2) gibt, wobei jede Stufe (62) verbunden ist mit einer Spaltenablenkschaltung, wobei dieser Multiplexer (64) ein Signal liefert, das repräsentativ ist für eine Spalte des Bilds, gebildet durch die verschiedenen, durch die Spaltenablenkschaltungen gelieferten Signale,

dadurch gekennzeichnet,

daß das optische System imstande ist, das Bild (30) in einer oder zwei sukzessive entgegengesetzten Durchlaufrichtungen vorbeilaufen zu lassen,

dabei sind die Spaltenablenkschaltungen fähig, die Lesesignale zu addieren, die der Detektion desselben Bildelements entsprechen, das sukzessive über den Detektoren (12) derselben Zeile durchläuft, und liefern Signale, die repräsentativ sind für die Elemente des Bilds (30), die über allen Detektoren (12) derselben Zeile durchgelaufen sind in der einen und/oder der anderen Richtung, wobei ein Teil jeder Ablenkschaltung unter den Detektoren der entsprechenden Zeile integriert ist und der andere Teil neben der genannten Zeile integriert ist, entsprechend einer Teilung, die kleiner oder gleich der Teilung der Detektorenzeilen ist,

dabei umfassen die Ablenkschaltungen der Zeilen:

einen Spaltenmultiplexer, der N Stufen (42) umfaßt, die integriert sind unter den Detektoren der entsprechenden Zeile, wobei jede Stufe (42) verbunden ist mit einer Leseschaltung (22), wobei dieser Multiplexer (44) fähig ist, die nach einer Bildaufnahme gebildeten Lesesignale in seine -bzw. in seinenverschiedenen Stufen (42) zu kopieren und diese Signale im Multiplexing an einem Ausgang (SM) zu liefern,

wenigstens einen Prozessor (60), integriert neben den Detektoren der entsprechenden Zeile, um die durch den Spaltenmultiplexer (44) gelieferten Signale zu verarbeiten und, indem er eine Verzögerungs- und Summierfunktion ausübt, liefert dieser Prozessor (60) auf wenigstens einem Ausgang Signale, die repräsentativ sind für die Elemente, die eine Zeile des Bilds bilden, wobei jedes dieser Signale gebildet wird durch die Summe der Signale, die demselben Element des Bilds entsprechen, das über alle Detektoren (12) einer Zeile gelaufen ist,

für jeden Prozessor (60) eine Steuerschaltung (47), verbunden mit einem Ausgang des Spaltenmultiplexers (44) und mit einem Eingang des Prozessors (60), wobei diese Schaltung (47) imstande ist, einen Transfer von Signalen zwischen dem Multiplexer (44) und dem Prozessor (60) zuzulassen oder nicht zuzulassen.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jeder Prozessor (60) wenigstens 2N Stufen umfaßt, gegliedert in eine Zentralstufe (58a), in der die Summierungen durchgeführt werden, verbunden mit einer ersten Folge, umfassend wenigstens N-1 Stufen (58b, 58c, 58d) und mit einer zweiten Folge, umfassend wenigstens N Stufen (58e, 58f, 58g, 58h), wobei die Steuerschaltung (47) verbunden ist mit der Zentralstufe (58a).

3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Stufen jedes Prozessors (60) die Form eines länglichen Bandes aufweisen entsprechend der Ausrichtung einer Zeile der Detektoren (12), wobei die Stufenfolgen beiderseits der Zentralstufe (58a) angeordnet sind, senkrecht zur Ausrichtung der Detektorenzeile (12), aber in der Teilung der Detektorenzeilen.

4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß für jeden Prozessor (60) ein Schalter (82) mit einer Struktur des Typs DTC die Zentralstufe (58a) verbindet mit einer Stufe (62) des Zeilenmultiplexers (64).

5. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Folge N+1 Stufen umfaßt (58e, 58f, 58g, 58h, 58i) und daß die für aufeinanderfolgende Elemente repräsentativen Signale, die eine Zeile des Bildes bilden, geliefert werden am Ausgang der einen oder der anderen der äußersten Stufen (58d, 58i) der Folgen in Verbindung mit der Durchlaufrichtung des Bilds (30), wobei die besagten äußersten Stufen verbunden sind mit einer Stufe des Zeilenmultiplexers.

6. Einrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Steuerschaltung (47) einen Wandler bzw. Umsetzer von Ladungen in Spannung (48) umfaßt, verbunden mit dem Ausgang (5M) des Spaltenmultiplexers (44) und verbunden über eine Verbindung (54) mit einem Umsetzer von Spannung in Ladungen (50), verbunden mit der Zentralstufe (58a) des Prozessors (60).

7. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß jeder Prozessor eine U-Form aufweist, wobei die beiden Stufenfolgen, die die Schenkel des U bilden, zueinander parallel und neben einer Detektorenzeile (12) sind, wobei die Zentralstufe (58a) die Basis des U bildet.

8. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, daß jede der Folgen N+1 Stufen umfaßt.

9. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß für jeden Prozessor (60) die äußersten Stufen (58k, 58i) der Folgen verbunden sind mit Schaltern (78, 80) mit einer DTC-Struktur, wobei jeder dieser Schalter verbunden ist mit derselben Stufe (62) des Zeilenmultiplexers (64).

10. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltung (47) eine Struktur des Typs DTC mit einer Stufe aufweist und einen Schalter bildet.

11. Einrichtung nach Anspruch 10, dadurch gekennzeichnet, daß jede Stufe des Prozessors (60) wenigstens N mal größer ist als eine Stufe des Spaltenmultiplexers (44).

12. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltung (47) eine Struktur des Typs DTC mit drei Stufen aufweist, wovon eine Stufe (70) einen Kondensator der Kapazität Cs realisiert und verbunden ist mit dem Ausgang des Spaltenmultiplexers (44), eine andere Stufe einen Kondensator der Kapazität Cp realisiert und verbunden ist mit der Zentralstufe (58a) des Prozessors (60), und eine weitere Stufe (72) einen Schalter realisiert, wobei diese Steuerschaltung einen Schalter bildet, der die Funktionen der Ebasage (ébasage) und der Einteilung (partition) der von dem Spaltenmultiplexer stammenden Ladungen realisiert.

13. Einrichtung nach Anspruch 12, dadurch gekennzeichnet, daß jede Stufe des Prozessors (60) wenigstens N(Cs/(Cs+Cp) mal größer ist als eine Stufe des Multiplexers (44).