DE69533033T2

DE69533033T2 - Optische Verzögerungseinheit, optischer Leitungssimulator mit einer solchen Einheit und mit einer solchen optischen Verzögerungseinheit und einem solchen optischen Leitungssimulator realisierte Verfahren

Info

Publication number: DE69533033T2
Application number: DE69533033T
Authority: DE
Inventors: Chris Frans Philippe Deloddere; Stefan Mathieu Alfons Vaes
Original assignee: Alcatel SA
Current assignee: Alcatel Lucent SAS
Priority date: 1995-09-20
Filing date: 1995-09-20
Publication date: 2005-04-28
Anticipated expiration: 2015-09-21
Also published as: JPH09172406A; US5777765A; EP0764860A1; EP0764860B1; DE69533033D1; CA2186041A1

Description

Die Erfindung betrifft einen optischen Leitungssimulator wie beschrieben in Anspruch 1 und ein Verfahren zur Simulation einer optischen Leitung wie beschrieben in Anspruch 5.
Eine derartige optische Verzögerungseinheit ist in der Technik bereits bekannt, beispielsweise von der offengelegten europäischen Patentanmeldung EP-A1-0 645 652, bei der ein optisches Signal mittels einer Wellenlängenwandlervorrichtung und einer Wellenlängen-selektiven Verzögerungsleitung verzögert wird. Die Wellenlänge eines von der Wellenlängenwandlervorrichtung abgegebenen optischen Signals ist variabel und die Verzögerungszeit des optischen Signals wird schrittweise als Funktion der jeweiligen Wellenlänge gesteuert.
Die Verzögerungszeit derartiger bekannter Verzögerungseinheiten ist in ihrem Bereich eingeschränkt. Tatsächlich werden diese Einheiten beispielsweise in einer Anordnung zur Änderung der Abfolge seriell übertragener Datenblöcke verwendet, oder sie werden verwendet, um eine Mehrzahl von optischen Signalen an den Eingängen eines Vermittlungsgerätes zu synchronisieren, und daraus resultiert, dass dort kein Bedarf nach breiten Verzögerungsbereichen besteht. Außerdem kann die von derartigen Verzögerungseinheiten auf das optische Signal aufgebrachte Verzögerung lediglich in diskreter Weise gesteuert werden, da die verwendeten Wellenlängen lediglich diskrete Werte haben. Daher sind derartige optische Verzögerungseinheiten nicht geeignet, die Gesamttransportverzögerung eines optischen Signals zu simulieren, welche durch die Leitungslänge des optischen Signalweges verursacht wird, auf dem die Übertragung dieses optischen Signals erfolgt.
Ein Ziel der Erfindung besteht darin, eine Vorrichtung in der Art dieser bekannten Vorrichtung bereitzustellen, die jedoch eine Verzögerung auf das optische Signal aufbringt, die kontinuierlich und über einen ausgedehnten Bereich gesteuert werden kann.
Gemäß der Erfindung wird dieses Ziel mittels einer Vorrichtung wie beschrieben in Anspruch 1 realisiert, wobei diese das Verfahren von Anspruch 5 durchführt. Tatsächlich ist, da die Verzögerung des optischen Signals durch eine unter Verwendung elektronischer Bauteile auf ein elektrisches Signal aufgebrachte Verzögerung erzielt wird, die auf das optische Signal aufgebrachte Verzögerung kontinuierlich und kann einen viel breiteren Bereich erreichen.
Demzufolge kann der normale Betrieb und/oder die Leistung eines optischen Netzes umfassender und viel schneller für unterschiedliche Leitungslängen getestet werden, dadurch, dass man eine steuerbare optische Verzögerung als Simulation für die optische Leitungslänge aufbringt.
Eine mögliche Implementierung/Durchführung der Vorrichtung bzw. des Verfahrens zur Verzögerung eines optischen Signals ist in den Ansprüchen 2 und 3, bzw. 6 und 7 beschrieben.
Noch ein weiteres charakteristisches Merkmal der Vorrichtung/des Verfahrens dieser Erfindung ist in den Ansprüchen 4 bzw. 8 beschrieben, und demzufolge ist die Gesamtverzögerung eine Kombination der Verzögerung im Bit-Schieberegister und der Verzögerung im Byte-Schieberegister, die sich beide über die Steuerschnittstelle steuern lassen.
Eine Verwendung der Vorrichtung/des Verfahrens zur Verzögerung eines optischen Signals gemäß der Erfindung ist in Anspruch 5 beschrieben. Dieser Anspruch betrifft einen optischen Leitungssimulator, der eine optische Leitung simuliert, indem er die Verzögerung und die Dämpfung eines optischen Signals simuliert, die durch die Leitungslänge eines optischen Signalweges verursacht sind, für den die Simulation der Übertragung des optischen Signals erfolgt.
Zur weiteren Klärung der zuvor erwähnten und weiteren Aufgaben und Merkmalen der Erfindung sowie zum besseren Verständnis die Erfindung selbst sei verwiesen auf die folgende Beschreibung und eine in Verbindung mit der anliegenden Zeichnung verwendete Ausführungsform, welche ein Gesamtfunktions-Blockschema einer Ausführungsform eines optischen Leitungslängen-Simulators darstellt, die eine optische Verzögerungseinheit gemäß der Erfindung beinhaltet.
Die Funktionsweise des in der Figur dargestellten optischen Leitungssimulators OLE wird mittels einer Funktionsbeschreibung der dort dargestellten unterschiedlichen Blöcke erläutert. Auf Grundlage dieser Beschreibung ist die praktische Implementierung der Blöcke für einen Fachmann offensichtlich.
Der optische Leitungssimulator OLE beinhaltet eine optische Verzögerungseinheit ODL, ein optisches Dämpfungsglied ATT, das an einen in der optischen Verzögerungseinheit ODL enthaltenen elektrisch-optischen Wandler E/O angeschlossen ist, und eine optische Leistungssteuereinheit PCU, die angeschlossen ist an das Dämpfungsglied ATT sowie auch an einen optisch/elektrischen Wandler O/E und eine Steuerschnittstelle CI, die beide in der optischen Verzögerungseinheit ODL enthalten sind. Das optische Dämpfungsglied ATT ist ein handelsübliches Bauteil, und daher wird die Funktionsweise der optischen Dämpfungseinrichtung nicht detailliert beschrieben. Eine Funktionsbeschreibung der Leistungssteuereinheit PCU wird in den folgenden Absätzen geliefert. Auf Grundlage dieser Beschreibung ist die praktische Implementierung der Leistungssteuereinheit PCU für einen Fachmann offensichtlich.
Die optische Verzögerungseinheit ODL beinhaltet die folgenden Basisteile:

den zuvor erwähnten optisch/elektrischen Wandler O/E, der mit dem handelsüblichen Bauteil "Optical Receiver RX" von Hewlett-Packard realisiert ist;
eine elektrische Verzögerungseinheit ELDL, die an den optisch elektrischen Wandler O/E angeschlossen ist;
den zuvor erwähnten elektrisch/optischen Wandler E/O, der an die elektrische Verzögerungseinheit ELDL angeschlossen ist und mit dem handelsüblichen Bauteil "Optical Transmitter MF-622DF-T12-06" von Mitsubishi realisiert ist; und
die zuvor erwähnte Steuerschnittstelle CI, die an die elektrische Verzögerungseinheit ELDL angeschlossen ist und aus einem "RS232 Driver/Receiver MAX232" für eine Verbindung über ein Direktkabel mit einer "Standard-RS232 PC-Workstation" und aus einem 9600-Baud-Receiver und Datendecoder besteht, die beide in einem "Xilinx XC3090-125"-Bauelement realisiert sind.

Die elektrische Verzögerungseinheit ELDL beinhaltet drei Basisteile:

– eine Abtastvorrichtung SAM, die mit dem optisch/elektrischen Wandler O/E verbunden ist;
– einen Taktgenerator CLK, der mit der Abtastvorrichtung SAM verbunden ist; und
– ein Schieberegister mit programmierbarem Abgriff SR, das an die Abtastvorrichtung SAM und den elektrisch/optischen Wandler E/O angeschlossen ist und durch die Steuerschnittstelle CI gesteuert wird.

Es sei angemerkt, dass der Taktgenerator CLK auch an den optisch/elektrischen Wandler O/E angeschlossen sein kann, um das Taktsignal aus dem vom optisch elektrischen Wandler O/E kommenden elektrischen Signal zu entnehmen. Diese mögliche Verbindung ist in der Zeichnung mittels einer gestrichelten Linie dargestellt und ist auch in dieser beschriebenen Ausführungsform durch Integrieren der Abtastvorrichtung SAM und des Taktgenerators CLK in ein einziges handelsübliches Bauelement von Cypress, und zwar CY7B951, realisiert.
Das Schieberegister mit programmierbarem Abgriff SR beinhaltet folgende Basisteile:

– ein Bit-Schieberegister BISR, das an die Abtastvorrichtung SAM, den Taktgenerator CLK und die Steuerschnittstelle CI angeschlossen ist und mittels eines handelsüblichen 1-Bit-auf-4-Bit-Seriell/Parallel-Wandlers und eines Barrel-Schieberegisters realisiert ist, die ebenfalls im "Xilinx XC3090-125"-Bauelement realisiert sind;
– ein Byte-Schieberegister BYSR, das an das Bit-Schieberegister BISR und die Steuerschnittstelle CI angeschlossen ist und mit einem handelsüblichen Bauteil "FIFO 4 kx9", bezogen von "Integrated Device Technology", und zwar IDT72241, realisiert ist,
– einen Parallel/Seriell-Wandler P/S, der zwischen das Byte-Schieberegister BYSR und den elektrisch/optischen Wandler E/O geschaltet ist und mit einem 8-Bit-auf-4-Bit-Wandler realisiert ist, der ebenfalls im "Xilinx XC3090-125"-Bauelement enthalten ist, und einem handelsüblichen 4-Bit-auf-1-Bit-Parallel/Seriell-Wandler realisiert ist;

Um die Verzögerung der optischen Verzögerungseinheit ODL zu vergrößern, wird eine (nicht dargestellte) analoge programmierbare Verzögerungsleitung zwischen den Parallel/Seriell-Wandler P/S und den elektrisch/optischen Wandler E/O eingefügt.
Es sei angemerkt, dass, auch wenn die Verwendung einer derartigen analogen programmierbaren Verzögerungsleitung APDL in dieser bevorzugten Ausführungsform erwähnt wird, es für einen Fachmann offensichtlich ist, dass die optische Verzögerungseinheit ODL nicht auf Vorrichtungen eingeschränkt ist, bei denen eine analoge programmierbare Verzögerungsleitung APDL verwendet wird.
In folgendem Absatz wird der Signalfluss des ankommenden optischen Signals IN durch den optischen Leitungssimulator OLE beschrieben.
Es erfolgt eine Umwandlung des ankommenden optischen Signals IN durch die optische Verzögerungseinheit ODL in ein abgehendes verzögertes optisches Signal, gesteuert durch Steuerdaten A. Diese Steuerdaten A werden durch die Steuerschnittstelle CI reagierend auf Steuerdaten CTRL IN erzeugt, die von einer (nicht dargestellten) Bedienperson stammen.
Das abgehende verzögerte optische Signal wird durch das Dämpfungsglied ATT gedämpft, das über die Leistungssteuereinheit PCU von Steuerdaten B gesteuert wird, die ebenfalls von der Steuerschnittstelle CI, als Ergebnis eines Empfangs von Steuerdaten CTRL IN, erzeugt wird.
Unter Verwendung des optischen Leitungssimulators OLE wird eine optische Leitung durch Simulation der Verzögerung und der Dämpfung des optischen Signals simuliert, die durch die Leitungslänge des optischen Signalweges bedingt sind, auf dem die Übertragung des optischen Signals erfolgt. Die Steuerung dieser Simulation erfolgt durch eine Bedienperson, welche die zuvor erwähnten Steuerdaten CTRL IN an die Steuerschnittstelle CI sendet.
Die optische Verzögerungseinheit ODL verzögert das ankommende optische Signal IN wie folgt: Das ankommende optische Signal IN wird durch den optisch/elektrischen Wandler O/E in ein elektrisches Signal umgewandelt. Die elektrische Verzögerungseinheit ELDL verzögert das elektrische Signal, wodurch ein verzögertes elektrisches Signal erzeugt wird. Die Steuerdaten A, welche durch die Bedienperson über die Steuerschnittstelle CI an die elektrische Verzögerungseinheit ELDL geliefert werden, steuern die Verzögerung des elektrischen Signals. Der elektrisch/optische Wandler E/O wandelt das verzögerte elektrische Signal in das abgehende verzögerte optische Signal um.
Bei der elektrischen Verzögerungseinheit ELDL wird das elektrische Signal als erstes durch die Abtasteinrichtung SAM in regelmäßigen Zeitabständen abgetastet, die durch den Taktzyklus des Taktsignals des Taktgenerators CLK festgelegt sind, wodurch serielle elektrische Daten erzeugt werden. Die seriellen elektrischen Daten werden dann im Schieberegister mit programmierbarem Abgriff SR verzögert, wodurch das verzögerte elektrische Signal geliefert wird.
Die Verzögerung der seriellen elektrischen Daten im Schieberegister SR wird wie folgt realisiert. Das Bit-Schieberegister BISR verzögert die elektrischen Daten in Schritten eines Vielfachen des Taktzyklus des Taktsignals und das Byte-Schieberegister verzögert weiter die elektrischen Daten in Schritten eines Vielfachen des Achtfachen des Taktzyklus des Taktsignals, wodurch verzögerte parallele elektrische Daten erzeugt werden. Die verzögerten parallelen elektrischen Daten werden im Parallel/Seriell-Wandler P/S in verzögerte serielle elektrische Daten umgewandelt. Diese verzögerten seriellen elektrischen Daten bilden das verzögerte elektrische Signal.
Wie bereits zuvor erwähnt, wird das verzögerte elektrische Signal durch die programmierbare analoge Verzögerungsleitung APDL weiter verzögert.
Die Steuerdaten A, bei denen es sich um 4-Byte-Signal handelt, steuern das Bit-Schieberegister BISR, das Byte-Schieberegister BYSR und die analoge programmierbare Verzögerungsleitung APDL, um die gewünschte Verzögerung der elektrischen Daten zu realisieren. Kleine Verzögerungen, bis zu einem einzigen Taktzyklus, werden durch die vier niedrigwertigeren Steuerbits von A unter Verwendung der programmierbaren analogen Verzögerungsleitung APDL gesteuert. Verzögerungen bis zu sieben Taktzyklen werden durch die Bits Nummern 4 bis 6 von A unter Verwendung des Bit-Schieberegisters BISR gesteuert. Und schließlich werden die Verzögerungen bis zu einem Vielfachen des Achtfachen des Taktzyklus durch die verbleibenden Steuerbits von A unter Verwendung des Byte-Schieberegisters BYSR gesteuert.
Zum Erhalten der Gesamtverzögerung des optischen Signals wird eine Aufsummierung der drei zuvor beschriebenen Verzögerungen und der vom optischen Signal zum Durchlaufen der optischen Verzögerungseinheit ODL benötigten Minimalverzögerung durchgeführt.
Die simulierte optische Leitungslänge wird aus der Gesamtverzögerung des optischen Signals durch Multiplizieren dieser Verzögerung mit der Lichtgeschwindigkeit und durch Dividieren des Ergebnisses durch den Brechungsindex des optischen Signalweges berechnet.
Es sei angemerkt, dass die Steuerdaten CTRL IN durch ein automatisiertes Testprogramm erzeugt werden können, das auf einem Computer läuft und somit kein manuelles Intervenieren erfordert. Auf diese Weise ist ein Einsatz menschlicher Arbeitsleistung nicht erforderlich.
Es sei weiter angemerkt, dass die optische Verzögerungseinheit ODL in einem asynchronen Übertragungsmodus oder einem (nicht dargestellten) passiven optischen Netzwerk oder APON verwendet werden kann, um die Haupteigenschaften des APON für unterschiedliche optische Leitungslängen zu testen. In dieser möglichen Implementierung würde das Dämpfungsglied ATT und die Leistungssteuereinheit PCU nicht verwendet, und die optische Verzögerungseinheit ODL wäre zwischen den optischen Leitungsabschluss des APON und einen (ebenfalls nicht dargestellten) optischen Netzwerkabschluss des APON geschaltet.
Auch wenn die Prinzipien der Erfindung im Vorhergehenden in Verbindung mit einer spezifischen Vorrichtung beschrieben wurde, versteht es sich, dass diese Beschreibung lediglich beispielhaft ist und keine Einschränkung des Schutzumfangs der Erfindung bedeutet.

Claims

Variabler optischer Leitungssimulator (OLE) zur Simulation der Verzögerung und Dämpfung eines eintreffenden optischen Signals (IN), die durch die simulierte optische Leitung verursacht werden, dadurch gekennzeichnet, dass der optische Leitungssimulator (OLE) folgendes umfasst: a) Eine Vorrichtung (ODL) zur Verzögerung des eintreffenden optischen Signals (IN) um einen vorher festgelegten Wert der optischen Verzögerung, wobei die Vorrichtung folgendes umfasst: – Einen optisch/elektrischen Wandler (O/E) zur Umwandlung des eintreffenden optischen Signals (IN) in ein elektrisches Signal; – Eine elektrische Verzögerungseinheit (ELDL), die an den optisch/elektrischen Wandler (O/E) angeschlossen ist, um das elektrische Signal zu verzögern und dadurch ein verzögertes elektrisches Signal zu erzeugen; – Mindestens einen elektrisch/optischen Wandler (E/O), der an die elektrische Verzögerungseinheit (ELDL) angeschlossen ist, um das verzögerte elektrische Signal in ein abgehendes verzögertes elektrisches Signal umzuwandeln; und – Eine Steuerschnittstelle (CI), die angeschlossen ist, um ein Eingangssignal für die elektrische Verzögerungseinheit mit Verzögerungs-Steuerdaten (A) zu liefern, um die Verzögerung des elektrischen Signals zu steuern, wobei die Verzögerungs-Steuerdaten (A) durch den wert der optischen Verzögerung bestimmt werden: b) Ein optisches Dämpfungsglied (ATT), das an den Ausgang des elektrisch/optischen Wandler (E/O) angeschlossen ist, um ein abgehendes optisches Signal, das von der Vorrichtung (ODL) erzeugt wurde, um einen vordefinierten Wert der optischen Dämpfung zu dämpfen; und c) Eine Einheit zur Steuerung der optischen Leistung (PCU) die an den optisch/elektrischen Wandler (O/E) und an die Steuerschnittstelle CI angeschlossen ist, um Dämpfungs-Steuerdaten (B) zu empfangen, die dem vordefinierten Wert der optischen Dämpfung von der Steuerschnittstelle (CI) entsprechen; und die an einen Steuereingang des optischen Dämpfungsgliedes (ATT) angeschlossen ist, um die Dämpfung des abgehenden verzögerten optischen Signals gemäß dem gewünschten Wert der Dämpfung zu steuern.
Der optische Leitungssimulator (OLE) gemäß Anspruch 1, dadurch gekennzeichnet, dass die elektrische Verzögerungseinheit (ELDL) folgendes enthält: – Eine Abtastvorrichtung (SAM), die an den optisch/elektrischen Wandler (O/E) angeschlossen ist, um das elektrische Signal in regelmäßigen Zeitabständen abzutasten und dadurch serielle elektrische Daten zu erzeugen; – Ein Schieberegister (SR) mit programmierbarer Abzweigung, das an die Abtastvorrichtung (SAM) angeschlossen ist, um die seriellen elektrischen Daten gesteuert durch die Steuerdaten (A) zu verzögern und dadurch das verzögerte elektrische Signal zu erzeugen; und - Einen Taktgenerator (CLK), der an die Abtastvorrichtung (SAM) und an das Schieberegister (SR) angeschlossen ist, um beide Bauelemente mit einem Taktsignal zu versorgen.
Der optische Leitungssimulator (OLE) gemäß Anspruch 2, dadurch gekennzeichnet, dass der Taktgenerator (CLK) auch an den optisch/elektrischen Wandler (O/E) angeschlossen ist, um das Taktsignal aus dem elektrischen Signal zu entnehmen.
Der optische Leitungssimulator (OLE) gemäß einem beliebigen der Ansprüche 2 und 3, dadurch gekennzeichnet, dass das Schieberegister (SR) folgendes enthält: – Ein Bit-Schieberegister (BISR) mit programmierbarem Abzweig, das an die Abtastvorrichtung (SAM) und den Taktgenerator (CLK) angeschlossen ist, um die seriellen elektrischen Daten gesteuert durch die Steuerdaten (A) zu verzögern und dadurch elektrische Daten zu erzeugen; – Ein Byte-Schieberegister (BYSR) mit programmierbarem Abzweig, das an das Bit-Schieberegister (BISR) angeschlossen ist, um die seriellen elektrischen Daten gesteuert durch die Steuerdaten (A) zu verzögern und dadurch verzögerte parallele elektrische Daten zu erzeugen; und – Einen Parallel-Serien-Wandler (P/S), der an das Byte-Schieberegister (BYSR) angeschlossen ist, um die verzögerten parallelen elektrischen Daten, die das verzögerte elektrische Signal bilden, zu verzögern.
Ein Verfahren zur variablen Simulation der Verzögerung und der Dämpfung eines eintreffenden optischen Signals (IN), die durch die Leitungslänge eines simulierten optischen Signalpfades verursacht werden, dadurch gekennzeichnet, dass das Verfahren folgendes umfasst: – Bereitstellung einer Steuerschnittstelle mit Steuerdaten (CTRL-IN); – In der Steuerschnittstelle Erzeugung von Verzögerungs-Steuerdaten (A) und Dämpfungs-Steuerdaten (B) aus den Steuerdaten (CTRL-IN); – Umwandlung des optischen Signals (IN) in ein elektrisches Signal; und – Verzögerung des elektrischen Signals, um ein verzögertes elektrisches Signal gemäß der Verzögerungs-Steuerdaten (A) zu erhalten; und – Umwandlung des verzögerten elektrischen Signals in ein abgehendes verzögertes optisches Signal; und – Dämpfung des abgehenden verzögerten optischen Signals gemäß der Dämpfungs-Steuerdaten (B).
Ein Verfahren zur Simulation der Verzögerung und der Dämpfung eines eintreffenden optischen Signals (IN) gemäß Anspruch 5, dadurch gekennzeichnet, dass der Schritt der Verzögerung des elektrischen Signals folgende Schritte umfasst: – Erzeugung eines Taktsignals; – Abtastung des elektrischen Signals in regelmäßigen Zeitintervallen durch das Taktsignal und dadurch Erzeugung von seriellen elektrischen Daten; und – Verschieben der seriellen elektrischen Daten mit einer programmierbaren Abzweigung und dadurch Erzeugen eines verzögerten elektrischen Signals.
Ein Verfahren zur Simulation der Verzögerung und der Dämpfung eines eintreffenden optischen Signals (IN) gemäß Anspruch 6, dadurch gekennzeichnet, dass der Schritt der Verzögerung des elektrischen Signals weiterhin den Schritt der Entnahme des Taktsignals aus dem elektrischen Signal umfasst.
Ein Verfahren zur Simulation der Verzögerung und der Dämpfung eines eintreffenden optischen Signals (IN) gemäß einem beliebigen der Ansprüche 6 und 7, dadurch gekennzeichnet, dass der Schritt des Verschiebens der seriellen elektrischen Daten mit einer programmierbaren Abzweigung folgende Schritte umfasst: – Schieben der seriellen elektrischen Daten, Bit für Bit, mit einer programmierbaren Abzweigung und dadurch Erzeugen von elektrischen Daten; – Schieben der elektrischen Daten, Byte für Byte, mit einer programmierbaren Abzweigung und dadurch Erzeugen von verzögerten parallelen elektrischen Daten; und – Umwandeln der verzögerten parallelen elektrischen Daten 5 in verzögerte serielle elektrische Daten, die das verzögerte elektrische Signal bilden.