DE69523307T2

DE69523307T2 - Differenzverstärker mit gleichtaktunterdrückung für niedrige speisespannungen

Info

Publication number: DE69523307T2
Application number: DE69523307T
Authority: DE
Inventors: Nuno Vila Lobos Ramalho; Otto Voorman
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1994-06-15
Filing date: 1995-06-13
Publication date: 2002-07-11
Anticipated expiration: 2015-06-14
Also published as: WO1995035595A3; EP0765543B1; HK1013740A1; US5568091A; DE69523307D1; JPH10501665A; EP0765543A1; WO1995035595A2

Description

Differenzverstärker mit Gleichtaktunterdrückung für niedrige Speisespannungen Die Erfindung, wie durch die beiliegenden Patentansprüche definiert, bezieht sich auf einen Differenzverstärker mit Gleichtaktunterdrückung, mit einem ersten bis vierten Transistor, die je eine erste Hauptelektrode, eine zweite Hauptelektrode und eine Steuerelektrode aufweisen, wobei der Differenzverstärker weiterhin einen Stromspiegel aufweist mit einem Eingangsanschluss, einem ersten Ausgangsanschluss und einem zweiten Ausgangsanschluss, wobei:
- von dem ersten und dem dritten Transistor die Steuerelektroden mit je einem ersten Eingangsanschluss des Differenzverstärkers gekoppelt sind,
- von dem zweiten und vierten Transistor die Steuerelektroden mit je einem zweiten Eingangsanschluss des Differenzverstärkers gekoppelt sind,
- von dem ersten bis zum vierten Transistor die zweiten Hauptelektroden mit einem ersten Speiseanschluss gekoppelt sind,
- von dem ersten und dem zweiten Transistor die ersten Hauptelektroden mit dem ersten bzw. zweiten Ausgangsanschluss des Stromspiegels gekoppelt sind,
- von dem dritten und dem vierten Transistor die ersten Hauptelektroden mit dem Eingangsanschluss des Stromspiegels gekoppelt sind.
Ein derartiger Differenzverstärker ist u. a. aus dem US Patent US 5.032.797 bekannt. Bei diesem bekannten Differenzverstärker bilden der erste und zweite Transistor und der dritte und vierte Transistor ein erstes Differenzpaar bzw. ein zweites Differenzpaar bilden, wobei von dem ersten Differenzpaar die Ausgangsanschlüsse mit den Ausgangsanschlüssen eines Stromspiegels gekoppelt sind und wobei von dem zweiten Differenzpaar die Ausgangsanschlüsse mit einem Eingangsanschluss des Stromspiegels gekoppelt sind. Das zweite Differenzpaar schafft zusammen mit dem Stromspiegel eine Gleichtaktunterdrückung an den Ausgangsanschlüssen des ersten Differenzpaares, wobei diese Ausgangsanschlüsse die Ausgangsanschlüsse des Differenzverstärkers bilden. Beidem bekannten Differenzverstärker aber umfassen die Schwänze der Differenzpaare einen Transistor zur Transkonduktanzsteuerung der Differenzpaare.
Ein Nachteil einer derartigen Transkonduktanzsteuerung ist, dass an dem genannten Transistor ein Spannungsabfall erzeugt wird. Dies ist ungünstig für den Gebrauch bei niedrigen Speisespannungen. Wenn aber auf die Transistoren in den Schwänzen der Differenzpaare verzichtet wird, wird der Gleichstrompegel an den Ausgangsanschlüssen des Differenzverstärkers von dem Gleichtaktstrom abhängig werden, weil dieser Strom nicht länger nahezu konstant gehalten wird durch den Transistor in dem Schwanz des zweiten Differenzpaares.
Es ist deswegen u. a. eine Aufgabe der vorliegenden Erfindung einen Differenzverstärker mit Gleichtaktunterdrückung zu schaffen, geeignet zum Gebrauch bei niedrigen Speisespannungen.
Dazu weist nach der vorliegenden Erfindung der Differenzverstärker mit Gleichtaktunterdrückung der eingangs beschriebenen Art das Kennzeichen auf, dass der Stromspiegel einen fünften bis zehnten Transistor aufweist, die je eine erste Hauptelektrode, eine zweite Hauptelektrode und eine Steuerelektrode haben, wobei
- von dem fünften, dem sechsten und dem siebenten Transistor die ersten Hauptelektroden mit dem ersten Ausgangsanschluss, dem zweiten Ausgangsanschluss bzw. dem Eingangsanschluss des Stromspiegels gekoppelt ist, wobei die zweiten Hauptelektroden mit den ersten Hauptelektroden des achten, des neunten bzw. des zehnten Transistors gekoppelt ist und wobei die Steuerelektroden mit der ersten Hauptelektrode des siebenten Transistors gekoppelt sind, wobei
- von dem achten, dem neunten und dem zehnten Transistor die zweiten Hauptelektroden mit einem zweiten Speiseanschluss gekoppelt sind, wobei
- von dem achten und dem neunten Transistor die Steuerelektroden mit dem ersten bzw. zweiten Ausgangsanschluss des Stromspiegels gekoppelt sind, wobei
- von dem zehnten Transistor die Steuerelektrode mit einer ersten Bezugsspannungsquelle gekoppelt ist zum Erzeugen einer ersten Bezugsspannung, wobei
- von dem achten Transistor die erste Hauptelektrode mit der ersten Hauptelektrode des neunten Transistors gekoppelt ist.
Ein derartiger Stromspiegel ist an sich bekannt, und zwar aus "IEEE Journal of Solid-State Circuits" Heft 23, Nr. 3, Juni 1988, Fig. 2, wobei aber dem Eingang des Stromspiegels statt eines Gleichtaktstromes des dritten und vierten Transistors ein konstanter Strom zugeführt wird.
Nach der vorliegenden Erfindung kann der Differenzverstärker mit Gleichtaktunterdrückung von dem Typ der eingangs beschriebenen Art ebenfalls dadurch gekennzeichnet sein, dass der Stromspiegel einen fünften bis zwölften Transistor aufweist, die je eine erste Hauptelektrode, eine zweite Hauptelektrode und eine Steuerelektrode haben, wobei
- von dem fünften, dem sechsten und dem siebenten Transistor die ersten Hauptelektroden mit dem ersten Ausgangsanschluss, dem zweiten Ausgangsanschluss bzw. dem Eingangsanschluss des Stromspiegels gekoppelt sind, wobei die zweiten Hauptelektroden mit den ersten Hauptelektroden des achten, des neunten bzw. des zehnten Transistors gekoppelt sind und wobei die Steuerelektroden mit der ersten Hauptelektrode des siebenten Transistors gekoppelt ist, wobei
- von dem achten, dem neunten, dem zehnten, dem elften und dem zwölften Transistor die zweiten Elektroden mit einem zweiten Speiseanschluss gekoppelt sind, wobei
- von dem achten und dem neunten Transistor die Steuerelektroden mit dem ersten bzw. zweiten Ausgangsanschluss des Stromspiegels gekoppelt sind, wobei
- von dem zehnten Transistor die Steuerelektrode mit einer ersten Bezugsspannungsquelle gekoppelt ist zum Erzeugen einer ersten Bezugsspannung, wobei
- von dem elften und dem zwölften Transistor die Steuerelektroden mit den Steuerelektroden des achten bzw. neunten Transistors gekoppelt sind, wobei
- von dem elften und zwölften Transistor die ersten Hauptelektroden mit den zweiten Hauptelektroden des sechsten bzw. fünften Transistors gekoppelt sind.
Der Erfindung liegt die Erkenntnis zugrunde, dass als Ergebnis der Verwendung eines Stromspiegels, der es ermöglicht, dass die Steuerelektrode des zehnten Transistors mit einer Bezugsspannung vorgespannt wird, die Spannung an den Ausgangsanschlüssen des Differenzverstärkers der genannten Bezugsspannung folgen wird, wenn die Differenzspannung zwischen den Eingangsanschlüssen des Differenzverstärkers Null ist. Da die Transkonduktanz des ersten bis zum vierten Transistor von der Spannungsdifferenz zwischen der ersten und der zweiten Hauptelektrode abhängig ist, kann der Wert der Transkonduktanz mit Hilfe der Bezugsspannung gesetzt werden. Durch diese Maßnahmen ist es möglich, auf die Transistoren in den Schwänzen der Differenzpaare zu verzichten und folglich einen Differenzverstärker zu schaffen, der zum Gebrauch bei niedrigen Speisespannungen geeignet ist.
Eine Ausführungsform des Differenzverstärkers nach der vorliegenden Erfindung weist das Kennzeichen auf, dass die erste Hauptelektrode des ersten Transistors über eine Hauptstromstrecke eines ersten Kaskodentransistors mit dem ersten Ausgangsanschluss gekoppelt ist, wobei die erste Hauptelektrode des zweiten Transistors über eine Hauptstromstrecke eines zweiten Kaskodentransistors mit dem zweiten Ausgangsanschluss gekoppelt ist, wobei die ersten Hauptelektroden des dritten und des vierten Transistors über eine Hauptstromstrecke eines dritten Kaskodentransistors mit den Eingangsanschlüssen des Stromspiegels gekoppelt sind, und dass der Differenzverstärker Mittel aufweist zum Liefern von Vorspannungen zu den Steuerelektroden des ersten, des zweiten und des dritten Kaskodentransistors.
Dadurch, dass der erste, der zweite und der dritte sowie der vierte Transistor mit dem ersten, dem zweiten und dem dritten Kaskodentransistor in Kaskode geschaltet werden, kann die Spannungsdifferenz zwischen der ersten und der zweiten Hauptelektrode des ersten bis zum vierten Transistors konstant gehalten werden. Dadurch, dass der erste bis vierte Transistor in ihren Triodenbereichen betrieben werden, wird die Transkonduktanz dieser Transistoren direkt proportional zu der Spannungsdifferenz zwischen der ersten und der zweiten Hauptelektrode, wobei diese Spannungsdifferenz durch die Mittel zum Liefern der betreffenden Vorspannungen zu den Steuerelektroden der Kaskodentransistoren gebildet wird. Dies ergibt einen einfachen linearisierten Transconductor, der für niedrige Speisespannungen geeignet ist.
Eine einfache Ausführungsform eines derartigen Differenzverstärkers nach der vorliegenden Erfindung weist das Kennzeichen auf, dass die Mittel zum Liefern der betreffenden Vorspannungen zu den Steuerelektroden des ersten, des zweiten und des dritten Kaskodentransistors eine zweite Bezugsspannungsquelle aufweisen, die mit den Steuerelektroden des ersten, des zweiten und des dritten Kaskodentransistors gekoppelt sind.
Eine Ausführungsform eines Differenzverstärkers nach der vorliegenden Erfindung, wobei die genannten Mittel Rückkopplung aufweisen, weist das Kennzeichen auf, dass die Mittel zum Liefern der betreffenden Vorspannungen zu den Steuerelektroden des ersten, des zweiten und des dritten Kaskodentransistors einen dreizehnten, einen vierzehnten und einen fünfzehnten Transistor aufweisen, die je eine erste Hauptelektrode, eine zweite Hauptelektrode und eine Steuerelektrode haben, wobei die Mittel weiterhin eine erste, eine zweite und eine dritte Stromquelle aufweisen, wobei
- die erste, die zweite und die dritte Stromquelle zwischen dem zweiten Speiseanschluss und den Steuerelektroden des ersten, des zweiten bzw. des dritten Kaskodentransistors gekoppelt ist, dass
- von dem dreizehnten, dem vierzehnten und dem fünfzehnten Transistor die Steuerelektroden mit den zweiten Hauptelektroden des ersten, des zweiten bzw. des dritten Kaskodentransistors gekoppelt sind, dass
- von dem dreizehnten, dem vierzehnten und dem fünfzehnten Transistor die ersten Hauptelektroden mit den Steuerelektroden des ersten, des zweiten bzw. des dritten Kaskodentransistors gekoppelt sind, dass
- von dem dreizehnten, dem vierzehnten und dem fünfzehnten Transistor die zweiten Hauptelektroden mit dem ersten Speiseanschluss gekoppelt sind.
Die Rückkopplung behält die Spannung zwischen der ersten und der zweiten Hauptelektrode des ersten bis zum vierten Transistors genau konstant, was zu einer verbesserten Linearität des Differenzverstärkers führt.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
Fig. 1 einen bekannten Differenzverstärker mit Gleichtaktunterdrückung,
Fig. 2 einen ersten Differenzverstärker nach der vorliegenden Erfindung mit MOS-Transistoren,
Fig. 3 einen zweiten Differenzverstärker nach der vorliegenden Erfindung mit MOS-Transistoren,
Fig. 4 einen ersten linearisierten Differenzverstärker nach der vorliegenden Erfindung mit MOS-Transistoren,
Fig. 5 einen zweiten linearisierten Differenzverstärker nach der vorliegenden Erfindung mit MOS-Transistoren.
Fig. 1 zeigt einen bekannten Differenzverstärker mit Gleichtaktunterdrückung. Der Differenzverstärker umfasst ein erstes differenzielles Paar mit Transistoren T1 und T2, deren zweite Hauptelektroden oder Quellen beide mit der ersten Hauptelektrode oder der Drain-Elektrode eines Transistors T23 gekoppelt sind, wobei von diesem Transistor T23 die Source-Elektrode mit einem Speiseanschluss 6 und die Steuerelektrode oder Gate-Elektrode mit einer Spannung Vbias2 gekoppelt ist. Die Drain-Elektroden der Transistoren T1 und T2 sind mit den Ausgangsanschlüssen 3 bzw. 4 verbunden. Die Gate-Elektroden der Transistoren T1 und T2 sind mit den Eingangsanschlüssen 1 bzw. 2 verbunden. Der Differenzverstärker umfasst weiterhin ein zweites differenzielles Paar, das durch Source-gekoppelte Transistoren T3 und T4 gebildet wird. Die Gate-Elektroden der Transistoren T3 und T4 sind mit den Gate-Elektroden der Transistoren T1 bzw. T2 verbunden. Die gemeinsame Source-Elektrode ist mit der Drain-Elektrode eines Transistors T24 gekoppelt, von dem die Source- Elektrode mit dem Speiseanschluss 6 verbunden ist und wobei die Gate-Elektrode mit der Gate-Elektrode des Transistors T23 verbunden ist. Die Drain-Elektroden der Transistoren T3 und T4 sind beide mit einem Eingangsanschluss 5 eines Stromspiegels gekoppelt. Der Stromspiegel umfasst die Transistoren T20, T21, T22, wobei von diesen Transistoren die Source-Elektroden mit einem Speiseanschluss 7 gekoppelt sind. Von all diesen Transistoren sind die Gate-Elektroden mit der Drain-Elektrode und der Gate-Elektrode eines Transistors 22 verbunden, wobei diese Drain-Elektrode und diese Gate-Elektrode mit dem Eingangsanschluss 5 des Stromspiegels verbunden sind. Die Ausgänge des Stromspiegels sind gebildet durch die Drain-Elektroden der Transistoren T20 und T21, die mit den Ausgangsanschlüssen 3 und 4 gekoppelt sind. Eine gesteigerte Gleichtaktspannung an den Eingangsanschlüssen 1 und 2 wird zu einem gesteigerten Strom durch den Transistor 23 führen. Dieser gesteigerte Strom wird verursacht durch den endlichen Drain-Source-Widerstand des Transistors T23. Weiterhin wird, da die Gleichtaktspannung an den Eingangsanschlüssen 1 und 2 ebenfalls an den Gate-Elektroden des dritten und des vierten Transistors T3 und T4 des zweiten differenziellen Paares erscheint, der Strom durch den Transistor T24 in dem gleichen Ausmaß zunehmen wie der Strom durch den Transistor T23. Der Strom durch die Strecke, die durch den Transistor T24 und die Parallelschaltung der Transistoren T3 und T4 gebildet wird, wird nun den Ausgangsanschlüssen 3 und 4 des Differenzverstärkers mit Hilfe des Stromspiegels zugeführt, der die Transistoren T20, T21 und T22 enthält, wodurch die Ausgangsanschlüsse des Differenzverstärkers ausgeglichen sind. Dies schafft eine effektive Gleichtaktunterdrückung. Die Transkonduktanz des ersten und des zweiten differenziellen Paares wird mit Hilfe der Spannung Vbias2 eingestellt. Ein Nachteil dabei ist, dass die Transistoren T23 und T24 mit dem ersten differenziellen Paar bzw. dem zweiten differenziellen Paar in Reihe geschaltet sind. Der Spannungsabfall an den Transistoren T23 und T24 reduziert den Spannungshub an den Ausgangsanschlüssen 3 und 4.
Fig. 2 zeigt einen ersten Differenzverstärker nach der vorliegenden Erfindung mit MOS-Transistoren. Die Transistoren T23 und T24 nach Fig. 1 sind nun durch eine Kurzschlussschaltung ersetzt worden. Der Stromspiegel nach Fig. 1 ist durch einen Stromspiegel mit den Transistoren T5 bis T10 ersetzt worden. Die Source- Elektroden der Transistoren T5 und T6 sind miteinander verbunden, wobei der Knotenpunkt über eine Parallelschaltung zweier MOS-Transistoren T8 und T9 mit dem Speiseanschluss 7 verbunden ist, wobei die Source-Elektroden dieser Transistoren mit dem Speiseanschluss 7 verbunden ist, wobei die Drain-Elektroden mit dem genannten Knotenpunkt verbunden sind und die Gate-Elektroden mit dem Ausgangsanschluss 3 bzw. 4 verbunden sind. Die Gate-Elektroden der Transistoren T5 und T6 sind mit der Source-Elektrode und der Gate-Elektrode des Transistors T7 verbunden. Von dem Transistor T10 ist die Drain-Elektrode mit der Source-Elektrode des Transistors T7 verbunden, wobei die Source-Elektrode mit dem Speiseanschluss 7 verbunden ist und die Gate-Elektrode mit einer Bezugsspannungsquelle 10 verbunden ist. Die Transistoren T5 und T6 sind je als Stromquelle geschaltet, wobei diese Stromquelle einen Ausgangsstrom liefert, der zu dem Eingangsstrom, der durch den Transistor T7 fließt, proportional ist. Die Transistoren T5 und T6 bilden eine hochohmige Belastung für die Transistoren T1 und T2 des ersten differenziellen Paares. Die Transistoren T8 und T9 funktionieren als veränderliche Widerstände und werden in dem linearen Bereich der Charakteristik betrieben, die das Verhältnis zwischen dem Drain-Strom und der Gate- Source-Spannung darstellt, wobei dieser Bereich ebenfalls als Trioden-Bereich angedeutet wird. Ein gleichzeitiger Anstieg der Spannung an den Ausgangsanschlüssen 3 und 4 gegenüber dem Speiseanschluss 7 wird zu einer gleichzeitigen Abnahme des Widerstandes der Transistoren T8 und T9 führen. Dadurch wird die Spannung an dem genannten Knotenpunkt abnehmen und die effektive Gate-Source-Spannung der Transistoren T5 und T6 wird zunehmen, was verursacht, dass die Ströme durch die Transistoren T5 und T6 zunehmen. Diese Stromzunahme führt zu einer Abnahme der Spannung an den Ausgangsanschlüssen 3 und 4. Eine Änderung in der Gleichtaktspannung an den Ausgangsanschlüssen 3 und 4 wird auf diese Art und Weise unterdrückt. Eine Differenzspannung an den Ausgangsanschlüssen 3 und 4 wird nicht unterdrückt, weil eine Zunahme der Spannung an beispielsweise dem Ausgangsanschluss 3 und eine Abnahme der Spannung an dem Ausgangsanschluss 4 zu einer Abnahme des Widerstandes des Transistors T8 und zu einer Zunahme des Widerstandes des Transistors T9 führt, wobei der parallele Widerstand der Transistoren kaum oder nicht ändert. Der Effekt des Stromspiegels ist, dass die Ausgangsströme an den Ausgangsanschlüssen 3 und 4 dem Eingangsstrom an dem Eingangsanschluss 5 entsprechen. Der Stromspiegel arbeitet derart, dass die Drain-Source-Spannungen der Transistoren T8, T9 und T10 einander entsprechen, wenn diese Transistoren die gleichen Gebiete haben. Dadurch entspricht die Gate-Spannung der Transistoren T8 und T9 der Gate-Spannung des Transistors T10. Daraus folgt, dass der Gleichstrompegel an den Ausgangsanschlüssen 3 und 4 der Gate-Spannung des Transistors T10 entspricht und dass er folglich unabhängig ist von der Gleichtaktspannung an den Eingangsanschlüssen 1 und 2. Da die Transkonduktanz der Transistoren T1 und T2 als Funktion der Drain-Source- Spannung variiert, ist es ebenfalls möglich, die Transkonduktanz der Transistoren T1 und T2 durch Regelung der Gate-Spannung des Transistors T10 einzustellen ohne dass ein Vorstrom dazu erforderlich ist. Dies ist insbesondere möglich, wenn die Transistoren T1, T2, T3 und T4 nicht in den linearen Bereichen betrieben werden, wird eine Steuerung der Transkonduktanz des Transconductors dennoch erhalten, indem die Eingangsanschlüsse des Transconductors mit den Ausgangsanschlüssen eines vorhergehenden Transconductors verbunden werden, dessen Gleichstrom-Ausgangsspannung eingestellt werden kann zum Steuern der Transkonduktanz der Transistoren T1, T2, T3 und T4.
Fig. 3 zeigt einen zweiten Differenzverstärker nach der vorliegenden Erfindung mit MOS-Transistoren und mit einem verbesserten Stromspiegel. Im Vergleich zu Fig. 2 umfasst dieser Stromspiegel zusätzliche Transistoren T8B und T9B, deren Source-Elektroden mit dem Speiseanschluss 7 verbunden sind. Die Gate- Elektroden der Transistoren T8B und T9b sind mit den Gate-Elektroden der Transistoren T8A bzw. T9A verbunden. Die Drain-Elektroden der Transistoren T8B und T9B sind mit den Drain-Elektroden der Transistoren T9A bzw. T8A verbunden. Die Kopplung zwischen den Drain-Elektroden der Transistoren T8A und T9A ist nun strenger. Die Transistoren T5 und T6 erzeugen Rauschströme In5 und In6, die durch Rauschquellen parallel zu den Drain-Source-Stromstrecken der betreffenden Transistoren T5 und T6 erzeugt werden. Die Größe des Rauschstromes In5 ist u. a. abhängig von der von der Source-Elektrode des Transistors T5 gesehenen Impedanz. Diese Impedanz entspricht dem Wert Ro5 + Rp, wobei (siehe Fig. 2):
- Ro5 der Ausgangswiderstand des Transistors T5 ist und
- Rp der Parallelwiderstand von Ro6 und R89 ist,
wobei:
- Ro6 der Ausgangswiderstand des Transistors T6 ist und
- R89 der Parallelwiderstand der Transistoren T8 und T9 ist.
Die Ausgangswiderstände Ro5 und Ro6 entsprechen dem Wert 1/gm der Transistoren T5 bzw. T6, wobei gm die Transkonduktanz der Transistoren T5 bzw. T6 ist. Der Rauschstrom In5 wird teilweise zu dem Speiseanschluss 7 angeführt und für den restlichen Teil fließt er durch den Transistor T6, wodurch auf diese Art und Weise ein Differenz-Rauschstrom an den Ausgangsanschlüssen 3 und 4 erzeugt wird. Ein ähnlicher Effekt entsteht durch den Rauschwert des Transistors T6, wobei der gesamte Differenz-Rauschstrom die Summe der Beiträge der Transistoren T5 und T6 ist. Jeder beliebige Rauschwert, der von den Transistoren T8 und T9 in Fig. 2 erzeugt werden kann, wird zu gleichen Teilen unter den Transistoren T5 und T6 verteilt, wodurch an den Ausgangsanschlüssen 3 und 4 ein Gleichtaktrauschstrom erzeugt wird, der unterdrückt wird.
Zum Reduzieren der störenden Spannungdifferenz-Rauschströme der Transistoren T5 und T6 wird der Transistor T8 nach Fig. 2 in einen Transistor TBA, in Reihe mit dem Transistor T5, und einen Transistor TBB, in Reihe mit dem Transistor T6 aufgeteilt und der Transistor T9 nach Fig. 2 wird in einen Transistor T9A, in Reihe mit dem Transistor T6 und einen Transistor T9B, in Reihe mit dem Transistor T5 aufgeteilt. Die Gate-Elektroden der beiden Transistoren T8A und T8B sind mit dem Ausgangsanschluss 3 verbunden. Die Gate-Elektroden der beiden Transistoren T9A und T9B sind mit dem Ausgangsanschluss 4 verbunden. Die Transistoren T8A und T8B können durch Halbierung des ursprünglichen Transistors T8 erhalten werden, wodurch die resultierenden Transistoren je ein Hälfte des ursprünglichen Transistorgebietes haben, dies ist aber nicht notwendig. Dasselbe gilt für die Transistoren T9A und T9B. Das Ergebnis dieser Maßnahme ist, dass die durch die Source-Elektroden der Transistoren T5 und T6 gesehene Impedanz wesentlich zugenommen hat, während der Effekt der Gleichtaktunterdrückung der Transistoren T8 und T9 in Fig. 2 beibehalten wird. Wenn die Transistoren T8 und T9 halbiert werden, werden die einzelnen Transistoren TBA, TBB, T9A und T9B je einen Widerstandswert haben, der ebenso groß ist als der Widerstand der ursprünglichen Transistoren T8 und T9. Der Widerstand der parallel geschalteten Transistoren TBA und T9A wird verdoppelt, aber der Strom durch diese Transistoren wird halbiert, so dass die Source-Spannung des Transistors T5 sich nicht geändert hat. Die Source-Elektrode des Transistors T5 sieht nun Ro5 plus dem parallelen Widerstand der Transistoren T8A und T9A, die, wie bereits erwähnt, der doppelte Wert des ursprünglichen parallele Widerstandes der Transistoren T8 und T9 sein kann. Weiterhin fließt durch das Fehlen der Verbindung zwischen den Source-Elektroden der Transistoren T5 und T6 der Rauschstrom In5 nicht länger zu dem Transistor T6 über den Ausgangswiderstand Ro6. Die effektive Transkonduktanz der Transistoren T5 und T6 hat wesentlich abgenommen, was zu einer wesentlichen Reduktion der Differenzrauschströmen in den Ausgangsanschlüssen 3 und 4 führt.
Fig. 4 zeigt einen linearisierten Differenzverstärker nach der vorliegenden Erfindung mit MOS-Transistoren. Im Vergleich zu Fig. 3 sind Kaskodentransistoren CT1, CT2 und CT3 hinzugefügt, wobei die Drain-Elektroden der Transistoren T1, T2, T3 und T4 gekoppelt sind, und zwar mit dem ersten Ausgangsanschluss 3, dem zweiten Ausgangsanschluss 4, dem Eingangsanschluss 5 bzw. dem Eingangsanschluss 5 des Stromspiegels über eine Stromstrecke zwischen einer ersten und einer zweiten Hauptelektrode eines ersten (CT1), eines zweiten (CT2), eines dritten (CT3) bzw. wieder des dritten (CT3) Kaskodentransistors, wobei die einzelnen Gate- Elektroden dieser Kaskodentransistoren mit einer zweiten Bezugsspannungsquelle 11 gekoppelt sind. Mit Hilfe der Kaskodentransistoren CT1, CT2 und CT3 werden die Drain-Source-Spannungen der Transistoren T1, T2, T3 und T4 konstant gehalten. Wenn die Transistoren T1, T2, T3 und T4 in ihren linearen Bereichen betrieben werden, wird es zwischen der zugeführten Gate-Source-Spannung und dem Drain-Strom des betreffenden Transistors ein lineares Verhältnis geben. Dieses Verhältnis wird gegeben durch:
Ids = Kn (Vgs - Vtn - Vds/2) * Vds
wobei: Ids = Drain-Source-Strom
Kn = Konstante des Transistors
Vtn = Schwellenspannung
Vds = Drain-Source-Spannung
Die differenzielle Transkonduktanz Sdiff wird nun gegeben durch:
Sdiff = [(Ids1 - Ids2)/2]/[V1 - V2] = Kn*Vds/2
wobei: Ids1 = Drain-Source-Strom des Transistors T1
Ids2 = Drain-Source-Strom des Transistors T2
V1 = Gate-Source-Spannung des Transistors T1
V2 = Gate-Source-Spannung des Transistors T2
Vds = Drain-Source-Spannung der Transistoren T1 und T2.
Nun wird die Bezugsspannungsquelle 10 nicht länger benutzt zum Einstellen der Drain-Source-Spannungen der Transistoren T1 und T2, sondern zum Setzen des Gleichstrompegels an den Ausgangsanschlüssen 3 und 4.
Fig. 5 zeigt einen zweiten linearisierten Differenzverstärker nach der vorliegenden Erfindung mit MOS-Transistoren. Im Vergleich zu Fig. 4 sind die Gate- Elektroden der Kaskodentransistoren CT1, CT2 und CT3 nicht länger miteinander verbunden und auf die zweite Bezugsspannungsquelle 11 kann verzichtet werden. Im Vergleich zu Fig. 4 sind hinzugefügt worden eine erste, eine zweite und eine dritte Stromquelle J1, J2, J3, wobei diese Stromquellen zwischen dem zweiten Speiseanschluss 7 und den Gate-Elektroden des ersten, des zweiten und des dritten Kaskodentransistors CT1, CT2 bzw. Ct gekoppelt sind. Weiterhin sind die Transistoren T11, T12 und T13 hinzugefügt, wobei von diesen Transistoren die Drain-Elektroden mit den Gate-Elektroden des ersten, des zweiten und des dritten Kaskodentransistors CT1, CT2 bzw. CT3 gekoppelt sind und wobei von diesen Transistoren die Source-Elektrode mit dem ersten Speiseanschluss 6 gekoppelt ist. Die Gate-Elektroden der Transistoren T11, T12 und T13 sind mit den Source-Elektroden des ersten, des zweiten und des dritten Kaskodentransistors CT1, CT2 bzw. CT3 gekoppelt. Die Rückkopplung funktioniert nun wie folgt, wobei die Transistoren T1, T11 und CT11 als Beispiel genommen werden. Wenn die Drain-Source-Spannung des Transistors T1 abnimmt für einen bestimmten Strom durch den Transistor T1 (und dadurch auch durch den Transistor CT1), wird auch die Gate-Spannung des Transistors T11 abnehmen. Dadurch nimmt der Widerstand des Transistors T11 zu, was verursacht, dass die Spannung an der Gate-Elektrode des Transistors CT1 zunimmt. Da der Strom durch den Transistor CT1 sich nicht ändert, wird auch die Source-Spannung des Transistors zunehmen, wodurch die Drain-Source-Spannung des Transistors T1 zunimmt. Dies bedeutet, dass die Rückkopplung der Gate-Spannung des Transistors T11 zu der Gate-Spannung des Transistors CT1 zu einer effektiven Steuerung der Drain-Source-Spannung des Transistors T1 führt, wobei diese Spannung auf diese Weise konstant gehalten wird. Dadurch, dass die Drain-Source-Spannung des Transistors R1 konstant gehalten wird, wird eine lineare Übertragung von der Gate-Source-Spannung zu dem Drain-Strom erhalten.
Das Verhältnis zwischen dem Eingangsstrom und dem Ausgangsstrom des Stromspiegels braucht nicht eins zu sein. Dies wird aber die Folge haben, dass das Verhältnis zwischen den Strömen durch die Transistoren T1 und T2 und die Transistoren T3 und T4 dem Verhältnis in dem Stromspiegel entsprechen soll. Die Schaltungsanordnung nach Fig. 4 kann weiterhin dadurch verbessert werden, dass die Kaskodentransistoren CT1, CT2 und CT3 und/oder die Transistoren T5, T6 und T7 als Bipolartransistoren ausgebildet werden, wobei in dem Fall die Basis, der Emitter und der Kollektor die Stelle der Gate-Elektrode, der Source-Elektrode und der Drain-Elektrode der MOS-Transistoren einnehmen. Dies bietet den Vorteil, dass an den Ausgangsanschlüssen 3 und 4 eine höhere Ausgangsimpedanz erhalten wird und dass die Speisespannung niedriger sein kann, weil die Kollektor-Emi8tter-Spannung eines gesättigten Bipolartransistors im Allgemeinen niedriger ist als die Drain-Source-Spannung eines gesättigten MOS-Transistors. Außerdem ist im Allgemeinen der Spannungsabfall an dem Basis-Emitter-Übergang eines Bipolartransistors niedriger als die Gate-Source- Spannung eines MOS-Transistors, was wichtig ist für den Transistor T10. Weiterhin ist es möglich, Bipolartransistoren für die Transistoren T1, T2, T3 und T4 zu verwenden.

Claims

1. Differenzverstärker mit Gleichtaktunterdrückung, mit einem ersten bis vierten Transistor (T1, T2, T3, T4), die je eine erste Hauptelektrode, eine zweite Hauptelektrode und eine Steuerelektrode aufweisen, wobei der Differenzverstärker weiterhin einen Stromspiegel aufweist mit einem Eingangsanschluss (5), einem ersten Ausgangsanschluss (3) und einem zweiten Ausgangsanschluss (4), wobei:

- von dem ersten (T1) und dem dritten (T3) Transistor die Steuerelektroden mit je einem ersten Eingangsanschluss (1) des Differenzverstärkers gekoppelt sind,

- von dem zweiten (T2) und vierten (T4) Transistor die Steuerelektroden mit je einem zweiten Eingangsanschluss (2) des Differenzverstärkers gekoppelt sind, dadurch gekennzeichnet, dass

- von dem ersten bis zum vierten Transistor (T1, T2, T3, T4) die zweiten Hauptelektroden mit einem ersten Speiseanschluss (6) gekoppelt sind,

- von dem ersten und dem zweiten Transistor (T1, T2) die ersten Hauptelektroden mit dem ersten (3) bzw. zweiten (4) Ausgangsanschluss des Stromspiegels gekoppelt sind,

- von dem dritten (T3) und dem vierten (T4) Transistor die ersten Hauptelektroden mit dem Eingangsanschluss (5) des Stromspiegels gekoppelt sind, dadurch gekennzeichnet, dass der Stromspiegel einen fünften bis zehnten Transistor (T5, T6, T7, T8, T9, T10) aufweist, die je eine erste Hauptelektrode, eine zweite Hauptelektrode und eine Steuerelektrode haben, wobei

- von dem fünften (T5), dem sechsten (T6) und dem siebenten (T7) Transistor die ersten Hauptelektroden mit dem ersten Ausgangsanschluss (3), dem zweiten Ausgangsanschluss (4) bzw. dem Eingangsanschluss (5) des Stromspiegels gekoppelt ist, wobei die zweiten Hauptelektroden mit den ersten Hauptelektroden des achten (T8), des neunten (T9) bzw. des zehnten (T10) Transistors gekoppelt ist und wobei die Steuerelektroden mit der ersten Hauptelektrode des siebenten Transistors (T7) gekoppelt sind, wobei

- von dem achten (T8), dem neunten (T9) und dem zehnten (T10) Transistor die zweiten Hauptelektroden mit einem zweiten Speiseanschluss (7) gekoppelt sind, wobei

- von dem achten (T8) und dem neunten (T9) Transistor die Steuerelektroden mit dem ersten (3) bzw. zweiten (4) Ausgangsanschluss des Stromspiegels gekoppelt sind, wobei

- von dem zehnten Transistor (T10) die Steuerelektrode mit einer ersten Bezugsspannungsquelle (10) gekoppelt ist zum Erzeugen einer ersten Bezugsspannung, wobei

- von dem achten Transistor (T8) die erste Hauptelektrode mit der ersten Hauptelektrode des neunten Transistors (T9) gekoppelt ist.

2. Differenzverstärker mit Gleichtaktunterdrückung für niedrige Speisespannungen, mit einem ersten bis vierten Transistor (T1, T2, T3, T4), die je eine erste Hauptelektrode, eine zweite Hauptelektrode und eine Steuerelektrode aufweisen, wobei der Differenzverstärker weiterhin einen Stromspiegel aufweist mit einem Eingangsanschluss (5), einem ersten Ausgangsanschluss (3) und einem zweiten Ausgangsanschluss (4), wobei:

- von dem zweiten (T2) und dem vierten (T4) Transistor die Steuerelektroden mit je einem zweiten Eingangsanschluss (2) des Differenzverstärkers gekoppelt sind,

dadurch gekennzeichnet, dass

- von dem ersten und dem zweiten Transistor (T1, T2) die ersten Hauptelektroden mit dem ersten (3) bzw. zweiten (4) Ausgangsanschluss des Stromspiegels gekoppelt sind, wobei diese Ausgangsanschlüsse (3, 4) ebenfalls die Ausgangsanschlüsse des Differenzverstärkers bilden,

- von dem dritten (T3) und dem vierten (T4) Transistor die ersten Hauptelektroden mit dem Eingangsanschluss (5) des Stromspiegels gekoppelt sind, dadurch gekennzeichnet, dass der Stromspiegel einen fünften bis zwölften Transistor (T5, T6, T7, TBA, T9A, T10, TBB. T9B) aufweist, die je eine erste Hauptelektrode, eine zweite Hauptelektrode und eine Steuerelektrode haben, wobei

- von dem fünften (T5), dem sechsten (T6) und dem siebenten (T7) Transistor die ersten Hauptelektroden mit dem ersten Ausgangsanschluss (3), dem zweiten Ausgangsanschluss (4) bzw. dem Eingangsanschluss (5) des Stromspiegels gekoppelt ist, wobei die zweiten Hauptelektroden mit den ersten Hauptelektroden des achten (T8A), des neunten (T9A) bzw. des zehnten (T10) Transistors gekoppelt ist und wobei die Steuerelektroden mit der ersten Hauptelektrode des siebenten Transistors (T7) gekoppelt sind, wobei

-von dem achten (T8A), dem neunten (T9A) und dem zehnten (T10), dem elften (T8B) und dem zwölften (T9B) Transistor die zweiten Hauptelektroden mit einem zweiten Speiseanschluss (7) gekoppelt sind, wobei

-von dem achten (T8A) und dem neunten (T9A) Transistor die Steuerelektroden mit dem ersten (3) bzw. zweiten (4) Ausgangsanschluss des Stromspiegels gekoppelt sind, wobei

- von dem elften (T8B) und dem zwölften Transistor (T9B) die Steuerelektroden mit den Steuerelektroden des achten (T8A) bzw. des neunten (T9A) Transistors gekoppelt sind, wobei

- von dem elften (T8B) und dem zwölften Transistor (T9B) die ersten Hauptelektroden mit den zweiten Hauptelektroden des sechsten (T6) bzw. des fünften (T5) Transistors gekoppelt sind.

3. Differenzverstärker nach Anspruch 2, dadurch gekennzeichnet, dass der achte (T8A), der neunte (T9A), der elfte (T8B) und der zwölfte Transistor (T9B) je ein Gebiet haben, das im Wesentlichen der Hälfte des Gebietes des zehnten Transistors (T10) entspricht.

4. Differenzverstärker nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet dass der dritte (T3) und der vierte (T4) Transistor je ein Gebiet haben, das im Wesentlichen der Hälfte des Gebietes jedes des ersten (T1) und des zweiten (T2) Transistors entspricht.

5. Differenzverstärker nach Anspruch 1, 2, 3 oder 4, dadurch gekennzeichnet, dass die erste Hauptelektrode des ersten Transistors (T1) mit dem ersten Ausgangsanschluss (3) über eine Hauptstromstrecke eines ersten Kaskodentransistors (CT1) gekoppelt ist, wobei die erste Hauptelektrode des zweiten Transistors (T2) über eine Hauptstromstrecke des zweiten Kaskodentransistors (CT2) mit dem zweiten Ausgangsanschluss (4) gekoppelt ist, wobei die erste Hauptelektrode des dritten und des vierten Transistors (T3, T4) über eine Hauptstromstrecke eines dritten Kaskodentransistors (CT3) mit dem Eingangsanschluss (5) des Stromspiegels gekoppelt ist und dass der Differenzverstärker Mittel aufweist zum Liefern von Vorspannungen zu den Steuerelektroden des ersten, des zweiten und des dritten Kaskodentransistors (CT1, CT2, CT3).

6. Differenzverstärker nach Anspruch 5, dadurch gekennzeichnet, dass Mittel zum Liefern der betreffenden Vorspannungen zu den Steuerelektroden des ersten, des zweiten und des dritten Kaskodentransistors (CT1, CT2, CT3) eine zweite Bezugsspannungsquelle (11) aufweisen, die mit den Steuerelektroden des ersten, des zweiten und des dritten Kaskodentransistors (CT1, CT2, CT3) gekoppelt sind.

7. Differenzverstärker nach Anspruch 5, dadurch gekennzeichnet, dass die Mittel zum Liefern der betreffenden Vorspannungen zu den Steuerelektroden des ersten, des zweiten und des dritten Kaskodentransistors (CT1, CT2, CT3) einen dreizehnten, einen vierzehnten und einen fünfzehnten Transistor (T11, T12, T13) aufweisen, die je eine erste Hauptelektrode, eine zweite Hauptelektrode und eine Steuerelektrode haben, wobei die Mittel weiterhin eine erste, eine zweite und eine dritte Stromquelle (J1, J2, J3) aufweisen, wobei

- die erste, die zweite und die dritte Stromquelle (J1, J2, J3) zwischen dem zweiten Speiseanschluss (7) und den Steuerelektroden des ersten, des zweiten bzw. des dritten Kaskodentransistors (CT1, CT2, CT3) gekoppelt ist, dass

- von dem dreizehnten, dem vierzehnten und dem fünfzehnten Transistor (T11, T12, T13) die Steuerelektroden mit den zweiten Hauptelektroden des ersten, des zweiten bzw. des dritten Kaskodentransistors (CT1, CT2, CT3) gekoppelt sind, dass

- von dem dreizehnten, dem vierzehnten und dem fünfzehnten Transistor (T11, T12, T13) die ersten Hauptelektroden mit den Steuerelektroden des ersten, des zweiten bzw. des dritten Kaskodentransistors (CT1, CT2, CT3) gekoppelt sind, dass

- von dem dreizehnten, dem vierzehnten und dem fünfzehnten Transistor (T11, T12, T13) die zweiten Hauptelektroden mit dem ersten Speiseanschluss (6) gekoppelt sind.