DE69509965D1 - Redundante Schmelzsicherungsmatrixanordnung für integrierten Speicher sowie Verfahren zu ihrem Betrieb - Google Patents

Redundante Schmelzsicherungsmatrixanordnung für integrierten Speicher sowie Verfahren zu ihrem Betrieb

Info

Publication number
DE69509965D1
DE69509965D1 DE69509965T DE69509965T DE69509965D1 DE 69509965 D1 DE69509965 D1 DE 69509965D1 DE 69509965 T DE69509965 T DE 69509965T DE 69509965 T DE69509965 T DE 69509965T DE 69509965 D1 DE69509965 D1 DE 69509965D1
Authority
DE
Germany
Prior art keywords
integrated memory
matrix arrangement
redundant fuse
fuse matrix
redundant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69509965T
Other languages
English (en)
Other versions
DE69509965T2 (de
Inventor
Olivier Rouy
Jean-Marie Gaultier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Application granted granted Critical
Publication of DE69509965D1 publication Critical patent/DE69509965D1/de
Publication of DE69509965T2 publication Critical patent/DE69509965T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
DE69509965T 1994-03-31 1995-03-20 Redundante Schmelzsicherungsmatrixanordnung für integrierten Speicher sowie Verfahren zu ihrem Betrieb Expired - Fee Related DE69509965T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9403845A FR2718274B1 (fr) 1994-03-31 1994-03-31 Dispositif matriciel de fusibles de redondance pour mémoire intégrée.

Publications (2)

Publication Number Publication Date
DE69509965D1 true DE69509965D1 (de) 1999-07-08
DE69509965T2 DE69509965T2 (de) 1999-10-07

Family

ID=9461646

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69509965T Expired - Fee Related DE69509965T2 (de) 1994-03-31 1995-03-20 Redundante Schmelzsicherungsmatrixanordnung für integrierten Speicher sowie Verfahren zu ihrem Betrieb

Country Status (5)

Country Link
US (1) US5594693A (de)
EP (1) EP0675441B1 (de)
JP (2) JPH07287996A (de)
DE (1) DE69509965T2 (de)
FR (1) FR2718274B1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6199177B1 (en) 1998-08-28 2001-03-06 Micron Technology, Inc. Device and method for repairing a semiconductor memory
US6910152B2 (en) * 1998-08-28 2005-06-21 Micron Technology, Inc. Device and method for repairing a semiconductor memory
JP2001167595A (ja) * 1999-12-08 2001-06-22 Mitsubishi Electric Corp 半導体記憶装置
KR100506978B1 (ko) * 2003-02-25 2005-08-09 삼성전자주식회사 휘발성 반도체 메모리의 제조공정에서 제조된 불휘발성메모리 셀 트랜지스터를 퓨즈소자로서 갖는 반도체 집적회로장치
JP4142685B2 (ja) * 2003-06-05 2008-09-03 スパンション エルエルシー 冗長メモリのブースタ回路を有する半導体メモリ
KR100763122B1 (ko) * 2005-03-31 2007-10-04 주식회사 하이닉스반도체 면적이 감소된 반도체 메모리 장치의 리페어 제어 회로
TW201029012A (en) * 2009-01-23 2010-08-01 Nanya Technology Corp Operation method of suppressing current leakage in a memory and access method for the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57130298A (en) * 1981-02-06 1982-08-12 Hitachi Ltd Semiconductor integrated circuit memory and relieving method for its fault
US4546454A (en) * 1982-11-05 1985-10-08 Seeq Technology, Inc. Non-volatile memory cell fuse element
JP2585227B2 (ja) * 1986-07-25 1997-02-26 株式会社日立製作所 半導体メモリ装置
JPH03162798A (ja) * 1989-11-20 1991-07-12 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US5204836A (en) * 1990-10-30 1993-04-20 Sun Microsystems, Inc. Method and apparatus for implementing redundancy in parallel memory structures
JPH07192493A (ja) * 1993-12-28 1995-07-28 Matsushita Electron Corp 冗長救済用不揮発性メモリ

Also Published As

Publication number Publication date
FR2718274A1 (fr) 1995-10-06
US5594693A (en) 1997-01-14
JPH10334692A (ja) 1998-12-18
EP0675441B1 (de) 1999-06-02
EP0675441A1 (de) 1995-10-04
DE69509965T2 (de) 1999-10-07
JPH07287996A (ja) 1995-10-31
FR2718274B1 (fr) 1996-05-24

Similar Documents

Publication Publication Date Title
DE69404674D1 (de) Speicherkarte und verfahren zum betrieb
DE69419749D1 (de) Speicherverwalter für ein rechnersystem und verfahren hierfür
FR2718560B1 (fr) Procédé et circuit pour réparer un défaut dans un dispositif de mémoire à semi-conducteur.
DE69528399D1 (de) Verbesserungen an Schmelz- und Antischmelzsicherungen für integrierte Schaltungen
DE69527563D1 (de) Automationssystem und -verfahren zum LSI-Entwurf
DE69427381D1 (de) Backupsystem und -verfahren für eine Datenbank
DE69312044D1 (de) Programmierbare logische Vorrichtung und Verfahren zu ihrer Verwendung
DE69529310D1 (de) Stromverwaltungsmethode und -system für ein Datenverarbeitungssystem
DE69518793D1 (de) Herstellungsverfahren für eine Halbleitervorrichtung
DE69729399D1 (de) Datenverwaltungssystem und Verfahren für replizierte Daten
DE69737709D1 (de) Verfahren und Vorrichtung für Informationsverarbeitung und Speicherzuordnungsanordnung
DE69506163D1 (de) Verfahren und Flüssigkeiten die in ein Bohrloch verwendet sind - Verwendung für Bohrung
DE59510210D1 (de) Stereotaktischer Adapter sowie Verfahren zu dessen Betrieb
DE59405943D1 (de) Verdichter sowie Verfahren zu dessen Betrieb
DE69524225D1 (de) Erinnerungsvorrichtung und verfahren zu deren betrieb
EP0590982A3 (de) Stressprüfung für Speichernetzwerke in integrierten Schaltungen.
DE59711981D1 (de) Drahterosionsmaschine und Verfahren zu deren Betrieb
DE69822368D1 (de) Halbleiterspeicherschaltung mit einem Selektor für mehrere Wortleitungen, und Prüfverfahren dafür
DE19782030T1 (de) Biegeverfahren und Biegevorrichtung für eine Biegemaschine
DE69529967D1 (de) Kontaktlose Chipkarte und Verfahren und Vorrichtung zu ihrer Herstellung
DE69509979D1 (de) BGA Gehäuse für integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE69712005D1 (de) Datenleseschaltungsanordnung und Verfahren für eine Mehrbitszelle
DE59914043D1 (de) Verfahren für eine Frankier- und Adressiermachine
DE69506285D1 (de) Speicherkarte und verfahren zu ihrer herstellung
DE69701142D1 (de) Speicherkarte und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee