DE69506427T2 - Buszuweisungssystem für digitalsignalprozessoren - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf eine elektronische Schaltung mit Prozessoren, insbesondere mit Digitalsignalprozessoren, welche über Kommunikationsbusse mit anderen Schaltungkomponenten verbunden sind.
• Bekannte Prozessoren für eine digitale Signalverarbeitung (DSP) steuern ihre zugeordnete Kommunikation mit anderen Anordnungen (beispielsweise Speicher-, Kommunikationsanordnungen, usw.) über einen Bus, welcher typischerweise aus mehreren Leitungen, welche eine Adresse übertragen, mehreren Leitungen, welche Daten übertragen, und weiteren Leitungen besteht, welche Steuerdaten (beispielsweise zum Lesen, Schreiben) übertragen.
• Obwohl bei vielen Systemen der Prozessor sich in vollständiger Steuerung des Busses befindet, sind bekannte DSP- Prozessoren mit Busbewilligungseinrichtungen ausgestattet, wodurch die Steuerung des Busses anderen Anordnungen auf dem Bus bewilligt werden können, so dass die anderen Anordnungen eine spezifische Funktion ausführen können, was normalerweise die Form eines Zugriffs auf eine Systemkomponente erfordert, auf welche ebenfalls durch den Prozessor zugegriffen wird (diese Systemkomponente ist somit ein gemeinsam benutztes Betriebsmittel). Ein typisches Beispiel dafür liegt vor, wenn eine Kommunikationsanordnung auf einen Speicher zugreift, auf welchen ebenfalls durch den Prozessor zugegriffen wird. Ein derartiger Mechanismus ist als Direktspeicherzugriff (Direct Memory Access, DMA) bekannt und führt zu einem schnelleren Betrieb als wenn der Prozessor Daten zwischen der Kommunikationsanordnung und dem Speicher durchlassen müsste.
• Um eine Beschädigung und/oder einen fehlerhaften Betrieb zu vermeiden, wenn mehr als eine Anordnung gemeinsam einen Bus benutzt, kann jede Leitung des Busses lediglich von einer Anordnung zur Zeit angesteuert werden. Andere Anordnungen, die zum Ansteuern einer Leitung geeignet sind, denen es jedoch verboten ist, müssen ihre Ausgänge in einen "Dreizustand" ("tristate") versetzen, d.h. sie müssen ihre Ausgänge zu dem Bus in einen Zustand einer hohen Impedanz versetzen.
• Der DSP-Prozessor arbeitet als "Master", wobei der Bus voreingestellt ihm selbst zugewiesen wird und der Bus lediglich zur Verwendung durch eine andere Anordnung überlassen wird, wenn eine Anforderung von der anderen Anordnung empfangen wird. Der DSP-Prozessor akzeptiert diese Anforderung, wenn es für ihn passend ist (üblicherweise auf eine Instruktionsabgrenzung), jedoch ohne unnötige Verzögerung durch Versetzen seiner eigenen Bustreiber in den Dreizustand und durch Zurückgeben eines Bewilligungssignals der anfordernden Anordnung, welche danach legitim den Bus ansteuert, typischerweise für eine relativ kurze Zeitdauer bevor eine Rückgabe erfolgt (durch Entfernen des Anforderungssignals).
• Diese bekannte Lösung verlangt, dass ein DSP-Prozessor mit einem Steuerkode versehen wird, um eine Synchronisation zwischen dem Prozessor und anderen Steuerungsanordnungen sicherzustellen. Es wird ein kontinuierliches Überwachen (Abrufen) des Zustands der anderen Anordnung erfordert, oder es muss andernfalls sichergestellt werden, dass der Prozessor und die andere Anordnung synchron arbeiten. Dieses Erfordernis führt üblicherweise zu einem Ansteigen der Komplexität der Hardware oder Software.
• Die WO-A-9409437 offenbart eine Anordnung einer Mehrzahl von Prozessoren, eines gemeinsamen Busses zu einem Betriebsmittel zur gemeinsamen Benutzung durch die Prozesso ren und einer Steuereinheit zur Steuerung der Zuweisung des Busses jedem Prozessor, wobei der Bus voreingestellt der Steuereinheit zugewiesen wird.
• Die vorliegende Erfindung ist in den Ansprüchen definiert, auf welche Bezug genommen wird.
• Die vorliegende Erfindung stellt vorzugsweise eine elektrische Schaltung bereit, welche eine Mehrzahl von Prozessoren, einen gemeinsamen Bus zu einem Betriebsmittel zur gemeinsamen Benutzung durch die Prozessoren und eine Steuereinheit aufweist, wobei die Steuereinheit die Zuweisung des Busses an jeden Prozessor steuert, der Bus voreingestellt der Steuereinheit zugewiesen wird, wobei die Steuereinheit ein Busanforderungssignal voreingestellt jedem Prozessor sendet, wodurch jeder Prozessor dazu veranlasst wird, voreingestellt ein entsprechendes Busbewilligungssignal der Steuereinheit zu senden. Die Prozessoren sind vorzugsweise DSP-Prozessoren.
• Vorzugsweise steuert die Steuereinheit den Zeitablauf und die Sequenz von Zuweisungen des Busses an die Prozessoren.
• Jeder Prozessor enthält vorzugsweise einen internen Programmspeicher und einen Datenspeicher oder Register. Ein derartiger Prozessor kann damit fortfahren Instruktionen auszugeben, ohne dass der Buss ihm zugewiesen wird, solange wie diese Instruktionen lediglich auf dem internen Speicher oder den Registern arbeiten und eine Buszuweisung nicht erfordern. Intere Operationen dieses Typs bilden einen wesentlichen Bruchteil des auszuführenden Kodes, wobei der Bus lediglich benötigt wird, wenn Daten zu einer anderen Anordnung oder davon übertragen werden. Wenn eine Instruktion erreicht wird, welche den Bus benötigt, wird die Ausführung angehalten, bis der Bus dem Prozessor zugewiesen wird. Der Mechanismus stellt eine effiziente Operation und Synchronisation zwischen dem Prozessorkode und der Steuereinheit ohne Verwendung von Synchronisationssteuersignalen bereit.
• Die bevorzugte elektronische Schaltung kann in einer Basisstation vorgesehen sein, welche zum Empfang von Mehrfachzugriffssignalen im Zeitmultiplex (TDMA-Signalen) von einer Anzahl von Teilnehmereinheiten wirksam ist. Signale werden vorzugsweise über Luft durch Funk empfangen. Teilnehmereinheiten sind vorzugsweise an stationären Orten befindlich. Wenn Signale auf mehr als einer Funkträgerfrequenz empfangen werden, arbeitet vorzugsweise jeder Prozessor auf einem unterschiedlichen Funkträgerfrequenzsignal.
• Im folgenden wird eine bevorzugte Ausführungsform der Erfindung mittels eines Beispiels und unter Bezugnahme auf die Figuren beschrieben.
• Fig. 1 (a) zeigt ein Blockdiagramm, welches eine Buszuweisung eines DSP-Prozessors in einer Schaltung (Stand der Technik) veranschaulicht;
• Fig. 1 (b) zeigt ein Diagramm, welches Busanforderungs- und Busbewilligungssignale bei der Schaltung von Fig. 1(a) (Stand der Technik) darstellt;
• Fig. 1(c) zeigt ein Diagramm, welches eine Buszuweisung über die Zeit bei der Schaltung von Fig. 1(a) (Stand der Technik) anzeigt;
• Fig. 2(a) zeigt ein Blockdiagramm, welches eine Buszuweisung in einer Schaltung der vorliegenden Erfindung darstellt;
• Fig. 2(b) zeigt ein Diagramm, welches eine Buszuweisung und Busbewilligungssignale über die Zeit bei der Schaltung von Fig. 2(a) darstellt; und
• Fig. 2(c) zeigt ein Diagramm, welches eine Buszuweisung über die Zeit bei der Schaltung von Fig. 2(a) darstellt.
• Wie in Fig. 1(a) dargestellt wird bei einer bekannten DSP-Prozessorschaltung ein DSP-Prozessor 2 einem Datenbus 4 die meiste Zeit zugewiesen, beispielsweise zu 99%. Der Bus 4 wird dem Prozessor 2 voreingestellt zugewiesen. Möglicherweise fordert eine periphere Anordnung 6 einen Zugriff über den Bus 4 auf ein gemeinsam benutzes Betriebsmittel 8 an. Im Ansprechen darauf bewilligt der Prozessor 2 der peripheren Anordnung 6 einen Zugriff auf das gemeinsam benutzte Betriebsmittel 8 durch Zuweisung des Buses 4 der peripheren Anordnung 6.
• Die Buszuweisung wird durch ein Busanforderungs- /Busbewilligungsprotokoll übernommen. Wie in Fig. 1(b) dargestellt sendet das periphere Modul 6 dem Prozessor 2 ein Busanforderungssignal 10. Der Prozessor 2 antwortet durch Senden eines Busbewilligungssignals 12 der peripheren Anordnung 6. Der Bus 4 wird dadurch wie in Fig. 1 (c) dargestellt der peripheren Anordnung 6 zugewiesen, wodurch es der peripheren Anordnung 6 ermöglicht wird, mit dem gemeinsam benutzten Betriebsmittel 8 zu kommunizieren. Wenn die Kommunikation beendet ist und der Bus von der peripheren Anordnung 6 nicht länger benötigt wird, hört die periphere Anordnung 6 damit auf ein Busbewilligungssignal 12 zu senden. Danach kehrt der Bus 4 in einen Zustand zurück, bei welchem er dem Prozessor 2 zugewiesen wird.
• Entsprechend Fig. 2(a) enthält eine Ausführungsform der vorliegenden Erfindung drei DSP-Prozessoren 14, 16, 18, welche einen gemeinsamen Datenbus 20 benutzen, über welchen ein Zugriff auf ein gemeinsam benutzes Betriebsmittel 22 erfolgt, insbesondere auf eine geschützte ausschließlich zugeordnete Hochleistungsverarbeitungsschaltung, welche zur Unterstützung der kombinierten Verarbeitungserfordernisse der drei DSP-Prozessoren 14, 16, 18 geeignet ist. Eine Steuereinheit 23, insbesondere eine DSP-Befehlsschnittstelle, benutzt ebenfalls gemeinsam den Bus 20.
• Die Steuereinheit 23 hält voreingestellt die Busanforderungssignale 24, 26, 28 aufrecht, wodurch die Prozessoren 14, 16, 18 veranlasst werden, entsprechende Busbewilligungssignale 30, 32, 34 aufrechtzuerhalten.
• Die Prozessoren 14, 16, 18 arbeiten jeweils unabhängig und führen interne Berechnungen durch. Vor irgendeinem Punkt in ihrem Programm, wo ein Lesen oder Schreiben des Busses erfordert wird, veranlasst bzw. verursacht eine Programminstruktion ein derartiges Erfordernis der Übertragung zu der Steuereinheit 23 über (nicht dargestellte) getrennte Steuerleitungen, welche nicht Teil des Busses 20 sind und nicht von den DSP-Prozessoren 14, 16, 18 gemeinsam benutzt werden. Die Steuereinheit 23 arbeitet derart, dass der Bus jedem der Prozessoren 14, 16, 18 durch selektives Entfernen von Busanforderungssignalen 24, 26, 28 wie in Fig. 2(b) dargestellt wiederum zugewiesen wird, wobei jedem Prozessor ein relativ kleines Zeitfenster gegeben wird, in welchem in das gemeinsam benutze Betriebsmittel 22 geschrieben oder daraus gelesen wird. Die Architektur des gemeinsam benutzten Betriebsmittels und die Programmstruktur sind entworfen worden, um beim Minimieren dieser Lese- und Schreibfensteranforderungen zusammen zu arbeiten. Bei dieser Ausführungsform der Steuereinheit 23 können die Buszuweisungen intelligent auf der Basis eines individuellen DSP-Prozessorstatus modifiziert werden, um die Leistungsfähigkeit des Gesamtsystems zu maximieren.
• Aus der bevorzugten Ausführungsform der vorliegenden Erfindung wie in Fig. 2(c) dargestellt ist es ersichtlich, dass die Steuereinheit 23 der "Master" ist, welchem der Bus voreingestellt zugewiesen wird.
• Bei der bevorzugten Ausführungsform der Steuereinheit 23 wird sichergestellt, dass lediglich einem der DSP-Prozessoren 14, 16, 18 der Bus 20 zu irgendeinem Augenblick zugewiesen werden kann.
• Zusätzlich zu dem oben beschriebenen und in Fig. 2 dargestellten normalen Betrieb weist die Steuereinheit 23 ebenfalls anfänglich den Bus 20 den DSP-Prozessoren 14, 16, 18 wiederum zum Zwecke eines Kodeladens zu und versucht danach die Wirkung auf den Bus 20 einer Fehlfunktion irgendeines DSP-Prozessors 14, 16, 18 durch Überwachen der Aktivität des Busses 20 und erzwungenes Entfernen und darauffolgendes Zurückweisen zu minimieren, um den Bus 20 irgendeinem DSP-Prozessor 14, 16, 18 anzubieten, welcher bezüglich der Fehlfunktion überwacht worden ist.
• Die Tatsache, dass es nicht nötig ist, dass sich die DSP-Prozessoren 14, 16, 18 kennen oder irgendwelche Abruf- oder Synchronisierungsfunktionen durchführen, führt zu einer einfachen und effizienten Software und Hardware, welche jeweils dazu beitragen, dass es ermöglicht wird, die Programme mit einer Geschwindigkeit auszuführen, welche an das gemeinsam benutzte Betriebsmittel 22 angepasst ist.

Claims (16)

1. Elektronische Schaltung mit einer Mehrzahl von Prozessoren (14, 16, 18), einem gemeinsamen Bus (20) zu einem Betriebsmittel (22) zur gemeinsamen Benutzung durch die Prozessoren und einer Steuereinheit (23), wobei die Steuereinheit die Zuweisung des Busses an jeden Prozessor steuert, der Bus voreingestellt der Steuereinheit zugewiesen wird, wobei die Steuereinheit ein Busanforderungssignal (24, 26, 28) voreingestellt jedem Prozessor sendet, wodurch jeder Prozessor dazu veranlaßt wird, voreingestellt ein entsprechendes Busbewilligungssignal (30, 32, 34) der Steuereinheit zu senden.

2. Elektronische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuereinheit (23) derart arbeitet, daß der Bus (20) jedem der Prozessoren (14, 16, 18) durch selektives Entfernen der Busanforderungssignale (24, 26, 28) zugewiesen wird.

3. Elektronische Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Steuereinheit (23) derart arbeitet, daß der Bus (20) jedem der Prozessoren (14, 16, 18) der Reihe nach zugewiesen wird.

4. Elektronische Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Prozessoren (14, 16, 18) digitalsignalverarbeitende DSP-Prozessoren sind.

5. Elektronische Steuerschaltung nach Anspruch 4, gekennzeichnet durch drei DSP-Prozessoren.

6. Elektronische Schaltung nach einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, daß die Steuereinheit (23) den Zeitablauf und die Sequenz von Zuweisungen des Busses (20) an die Prozessoren (14, 16, 18) steuert.

7. Elektronische Schaltung nach einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, daß die Steuereinheit (23) derart arbeitet, daß der Bus (20) entsprechend einer vorbestimmten Regel im Ansprechen auf Buszuweisungsanforderungen von den Prozessoren (14, 16, 18) zugewiesen wird.

8. Elektronische Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Steuereinheit (23) den Bus (20) entsprechend einer Regel in Abhängigkeit von den Prozessoren (14, 16, 18) zugewiesenen Prioritäten zuweist.

9. Elektronische Schaltung nach einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, daß der Bus (20) nicht mehr als einem Prozessor (14, 16, 18) auf einmal zugewiesen wird.

10. Elektronische Schaltung nach einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, daß jeder Prozessor (14, 16, 18) einen internen Speicher enthält, um operativ zu sein, mit dem Ausführen von Befehlen fortzufahren, ohne daß der Bus (20) entsprechend zugewiesen wird.

11. Elektronische Schaltung nach einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, daß jeder Prozessor (14, 16, 18) Register enthält, um operativ zu sein, mit der Ausführung von Befehlen fortzufahren, ohne daß der Bus (20) entsprechend zugewiesen wird.

12. Elektronische Schaltung nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß jeder Prozessor (14, 16, 18) ohne Buszuweisung operativ ist, mit der Ausführung von Befehlen fortzufahren, welche sowohl den internen Speicher oder die Register verwenden als auch eine Buszuweisung nicht erfor dern, um Daten zu oder von dem gemeinsam benutzten Betriebsmittel (22) zu übertragen.

13. Elektronische Schaltung nach Anspruch 12, dadurch gekennzeichnet, daß die Ausführung Halt macht, bis der Bus dem Prozessor (14, 16, 18) zugewiesen ist, wenn ein Befehl ankommt, welcher den Bus (20) erfordert.

14. Elektronische Schaltung nach einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, daß die Steuereinheit (23) auf ein Einschalten anfänglich den Bus (20) jedem Prozessor (14, 16, 18) der Reihe nach zuweist, um ein Laden von Verarbeitungsbefehlen zu ermöglichen, und danach der Bus voreingestellt der Steuereinheit zugewiesen wird.

15. Elektronische Schaltung nach einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, daß die Steuereinheit (23) den Bus (20) nicht einem Prozessor (14, 16, 18) trotz einer Busanforderung von demjenigen Prozessor zuweist, bezüglich dem eine Fehlfunktion erfaßt worden ist.

16. Verfahren zum Zuweisen eines gemeinsamen Busses (20) einem Betriebsmittel (22), welches von einer Mehrzahl von Prozessoren (14, 16, 18) in einer elektronischen Schaltung gemeinsam benutzt wird, mit den Schritten: Bereitstellen einer Steuereinheit (23), voreingestelltes Zuweisen des Busses der Steuereinheit, wobei die Steuereinheit ein Busanforderungssignal (24, 26, 28) voreingestellt jedem Prozessor sendet, wodurch veranlaßt wird, daß jeder Prozessor voreingestellt ein entsprechendes Busbewilligungssignal (30, 32, 34) der Steuereinheit sendet, und die Steuereinheit selektiv auf die Busanforderungen von jedem der Prozessoren anspricht, um selektiv den Bus dem anfordernden Prozessor bzw. den anfordernden Prozessoren zuzuweisen.