DE69504072T2

DE69504072T2 - Speicherprüfsystem

Info

Publication number: DE69504072T2
Application number: DE69504072T
Authority: DE
Inventors: Alexander Roger Dalkeith Edinburgh Deas
Original assignee: Individual
Current assignee: Individual
Priority date: 1994-06-15
Filing date: 1995-06-15
Publication date: 1999-02-11
Anticipated expiration: 2015-06-16
Also published as: EP0765522A1; GB9411950D0; DE69504072D1; WO1995034897A1; ATE169768T1; EP0765522B1; US5721741A

Description

Die Erfindung betrifft ein Chipidentifizierungsverfahren zur Verwendung bei der Herstellung von Modulen, die mit Halbleiterbauelementen bestückt sind. Die Erfindung ist ein Verfahren zum Aufzeichnen aller Defekte in einem partiell arbeitenden Speicherchip und zum Programmieren der Adressen der Defekte in einen nichtflüchtigen Speicher, der in Verbindung mit einem Teilspeichersystem zum Ersetzen fehlerhafter Zellen in einer Speicheranordnung verwendet wird.
Die Erfindung ist insbesondere, jedoch nicht ausschließlich, auf Halbleiterspeicherbauelemente in Teilspeichersystemen anwendbar.
In der Halbleiterindustrie werden Halbleiterspeicherbauelemente in großen Stückzahlen als Halbleiterplättchen in Siliziumwafern gefertigt, wobei jedes Halbleiterplättchen eine Speicheranordnung aufweist. Diese Halbleiterplättchen werden geprüft, parametrisch eingestuft und die perfekten Halbleiterplättchen oder diejenigen, die perfektioniert werden können, zum Gebrauch verkapselt. Fehlerhafte Halbleiterplättchen können funktionell eingestuft werden, wobei die Halbleiterplättchen mit vergleichsweise wenigen defekten Zellen als partiell arbeitende Bauelemente verkauft werden können. Diese partiell arbeitenden Bauelemente haben einen erheblich niedrigeren Wert als perfekt arbeitende Bauelemente, wobei sie jedoch in vielen Fällen nur einige wenige defekte Speicherstellen enthalten. Aus diesem Grund wurde eine Reihe von Methoden entwickelt, um die partiell arbeitenden Bauelemente in Speichersystemen zu verwenden. Ein derartiges Speichersystem ist in der internationalen Patentanmeldung PCT/GB94/00577 (WO 9422085) beschrieben.
Bei der Prüfung von Speicherchips ist es erforderlich, alle fehlerhaften Stellen in jedem Speicherchip aufzuzeichnen, da der Chip sonst nicht in einem Speichersystem verwendet werden könnte, das dafür ausgelegt ist perfekt zu arbeiten. Es gibt viele unterschiedliche Fehler, die in einer Speicherzellenanordnung auftreten können, umfassend parametrische Fehler und funktionelle Fehler. Die funktionellen Fehler können in Einzelfehler (Fehler, die nur eine einzelne Zelle betreffen, z. B. Stuck-at-, Stuck-open-, Übergangs- und Datenspeicherungsfehler) und Kopplungsfehler (Fehler, wobei eine Zelle das Verhalten einer anderen Zelle beeinflußt, z. B. Umkehr-, Idempotent-, Zustandskopplungsfehler und verknüpfte Fehler) eingeteilt werden. Ein Stuck-at-Fehler ist, wenn sich der Aussagenwert einer Zelle konstant bei einem bestimmten Wert befindet, und zwar entweder bei Null oder Eins. Ein Stuck-open-Fehler ist, wenn auf eine Zelle nicht zugegriffen werden kann. Ein Übergangsfehler ist, wenn eine Zelle keinen Null-auf-Eins-Übergang oder Eins-auf- Null-Übergang durchmacht. Ein Datenspeicherungsfehler ist, wenn eine Zelle ihr Aussageniveau nach einer gewissen Zeitdauer nicht mehr aufrechterhält. Ein Umkehrkopplungsfehler betrifft zwei Zellen, wobei der Zustand einer Zelle durch einen Übergang in der anderen Zelle umgekehrt wurde. Ein Idempotentfehler betrifft ebenfalls zwei Zellen, wobei eine der Zellen zu einem bestimmten Aussageniveau durch einen Übergangsschreibbefehl der ersten Zelle gezwungen wird. Ein Zustandskopplungsfehler ist den Umkehr- und Idempotentfehlern ähnlich, unterscheidet sich von ihnen jedoch darin, daß die Veränderung in einer Zelle von einer Verbindung zwischen zwei Leitungen und nicht von einem Schreibübergang herrührt. Ein verknüpfter Fehler ist, wenn zwei oder mehr Kopplungsfehler dieselbe Zelle beeinträchtigen.
Jedes Speichersystem, das Teilspeicherbauelemente verwendet (Speicherbauelemente, die fehlerhafte Stellen enthalten, die jedoch immer noch verwendet werden können, allerdings mit einigen Redundanzmethoden), ist nur so gut wie seine Fähigkeit, die fehlerhaften Stellen zu ermitteln und auszutauschen. Sobald jedoch die partiell arbeitenden Siliziumhalbleiterplättchen verkapselt und in Module integriert sind (z. B. in SIMMs [Single In-Line Memory Moduls]), ist eine sorgfältige Prüfung des Halbleiterplättchens schwieriger als wenn die Halbleiterplättchen noch nicht verkapselt oder noch Teil des Wafers sind, auf dem die Plättchen hergestellt wurden. Dafür gibt es eine Reihe von Gründen. Wenn ein Halbleiterplättchen verkapselt ist, hat ein Prüfingenieur keinen Zugang zum Substrat des Halbleiterplättchens mehr, um eine Vorspannung anzulegen. Darüber hinaus kann, wenn eine Anzahl von Halbleiterplättchen auf einem SIMM montiert ist, das Modul nur als Einheit geprüft werden, wobei einzelne integrierte Schaltungen nicht über die Steckerleiste geprüft werden können.
Aufgrund von praktischen Beschränkungen ist es normalerweise nicht möglich, alle Stellen einer Zelle in einem auf einem Modul befindlichen Chip zu lokalisieren, die unter bestimmten Bedingungen Schaden nehmen könnten. Als Folge davon, kann es vorkommen, daß einige fehlerhafte Speicherstellen durch Speicherprüfroutinen nicht ermittelt werden, welche auf das Modul angewandt werden. Wenn jedoch sorgfältige Tests an dem Halbleiterplättchen durchgeführt werden, dann können die meisten der Zellen, die fehleranfällig sind, ermittelt werden. Wenn einige der Zellen, die fehlerhaft oder fehleranfällig sind, nicht ermittelt werden, stellt dies einen erheblichen Nachteil bei Speicheraustauschverfahren mit Redundanz dar, da viele Anwendungen keine defekten Speicherstellen tolerieren.
Die Erfindung betrifft eine Verfahren zum Überwinden dieser Schwierigkeiten.
Ein Vorteil der Erfindung besteht darin, daß sie die Identifizierung von Chips in Modulen ermöglicht, sobald eine grundlegende Prüfung durchgeführt wurde. Wenn ein Chip identifiziert wurde, dann kann auf vollständige Prüfdaten, die aufgezeichnet wurden als der Chip vor der Montage geprüft wurde, von einer Datenbank zugegriffen werden. Somit stellt die Erfindung eine Verbindung zwischen einer geprüften integrierten Schaltung und derselben auf einem Modul, wie etwa einem SIMM, montierten Schaltung her.
Eine Aufgabe der Erfindung besteht darin, ein Verfahren bereitzustellen, das die Prüfungsanforderungen an Halbleiterplättchen oder -chips verringert, sobald diese zu Modulen verkapselt wurden.
Eine weitere Aufgabe der Erfindung besteht darin, ein automatisiertes System zu Identifizierung von Chips bereitzustellen.
Der Erfindung liegt ferner die Aufgabe zugrunde, ein Chipidentifizierungssystem bereitzustellen, das die Chipbaufläche nicht nachteilig beeinflußt.
Der Erfindung liegt weiterhin die Aufgabe zugrunde, ein Chipidentifizierungssystem bereitzustellen, das keine zusätzlichen Schritte in das Herstellungsverfahren von Speichermodulen einführt, z. B. Beschreiben oder Einbrennen durch Laser.
Eine weitere Aufgabe der Erfindung besteht darin, ein Chipidentifizierungssystem bereitzustellen, bei dem Identifizierungsinformationen entweder vor oder nach dem Zerschneiden des Wafers in einzelne Chips aufgezeichnet werden können.
Eine weitere Aufgabe der Erfindung besteht darin, ein Verfahren zum Verfolgen einer integrierten Schaltung vom anfänglichen Prüfen des Halbleiterplättchens bis zur Verkapselung der integrierten Schaltung auf Modulen bereitzustellen. Eine Reihe von Identifizierungstechniken wurde für integrierte Schaltungen vorgeschlagen. Die europäische Patentanmeldung EP 0 132 520 beschreibt ein Verfahren zum Schreiben einzigartiger Identifizierungsdaten auf jeden Chip (integrierte Schaltung), die sowohl von Menschen als auch von Maschinen gelesen werden können. Bei der EP 0 132 520 müssen die Daten vor dem Zerschneiden des Wafers auf die Rückseite jedes Chips geschrieben werden. Das US- Patent 4 150 331 offenbart eine Einzelchipidentifizierung, die programmierbare Schaltungsaufbauten auf der Chipoberfläche verwendet, in die eine Signatur für diesen Chip einkodiert werden kann. Die Erfindung unterscheidet sich vom Stand der Technik darin, daß sie eine Signatur bereitstellt, die auf den elektrischen Eigenschaften der Schaltung basiert. Daher wird auf die integrierte Schaltung oder einen Teil ihres Gehäuses keine physische Kennung oder Markierung aufgebracht.
Der Kern der Erfindung, wie in Anspruch 1 definiert, ist ein Verfahren zur Verwendung der Adressen fehlerhafter Stellen in einem Speicherchip als einzigartige Kennung für den Speicherchip, so daß der Speicherchip zu jedem späteren Zeitpunkt einfach wiedererkannt werden kann, indem ein Speichertest durchgeführt wird, wobei Informationen bezüglich der< Fehler auf dem Speicherchip von einer Datenbank abgerufen werden können. Die Erfindung betrifft somit ein Verfahren, umfassend das Prüfen eines Speicherbauelements, das Vermerken der Adresse und wahlweise der Art jedes in dem Speicherbauelement ermittelten Fehlers, das Speichern der Adresse und wahlweise der Art jedes ermittelten Fehlers in einem Verzeichnis für das Speicherbauelement, das Montieren einer Mehrzahl dieser Bauelemente auf ein Modul, das Prüfen des Moduls mit einer weniger sorgfältigen Prüfung als der Prüfung, die auf die einzelnen Bauelemente angewandt wurde, das Zugreifen auf die Verzeichnisse, welche sich auf die Bauelemente in dem Modul beziehen, unter Verwendung der Stelle und wahlweise der Art der Fehler auf den Speicherbauelementen in dem Modul zur Indexierung der vollständigen Fehlerverzeichnisses für jedes Speicherbauelement, sowie das Programmieren der Adressen fehlerhafter Speicherstellen von dem vollständigen Verzeichnis in einen nichtflüchtigen Speicher zur Verwendung in Verbindung mit einem Teilspeichersystem zum Austauschen fehlerhafter Zellen in einer Speicheranordnung.
Zum besseren Verständnis der Erfindung und zur Veranschaulichung wie diese in die Praxis umgesetzt werden kann, wird nun beispielhaft auf die begleitenden Zeichnungen Bezug genommen. Es zeigt:
Fig. 1 einen Programmablaufplan mit verschiedenen Verarbeitungsschritten zur Umsetzung eines grundlegenden Ausführungsbeispiels der Erfindung;
Fig. 2 einen Programmablaufplan mit verschiedenen Verarbeitungsschritten zur Umsetzung der Erfindung.
Die erste Phase des in Fig. 1 dargestellten Verfahrens besteht darin, die Speicherchips (integrierte Schaltungen) sorgfältig durch Prüfen derselben zu charakterisieren. Typischerweise wird die Prüfung der Halbleiterplättchen oder angeschlossenen Chips in zwei Abschnitte aufgeteilt: parametrische Prüfung und funktionelle Prüfung. Eine der wichtigsten Überlegungen dabei besteht darin, daß die funktionelle Prüfung oder Prüfungen ausführlich genug sein sollte(n), daß so viele der fehlerhaften Zellstellen wie möglich offenbart werden, wobei Einzelfehler und Kopplungsfehler eingeschlossen sind. Geeignete Prüfroutinen können an dem Chip bei unterschiedlichen Temperaturen durchgeführt werden, wobei Betriebsspannungen unter- und oberhalb der nominellen Betriebsspannung zusätzlich zur Prüfung bei der nominellen Betriebsspannung verwendet werden können. Es können außerdem Prüfungen bezüglich unterschiedlicher niedriger Eingangsspannungen (VIL) und unterschiedlicher hoher Eingangsspannungen (VIH) durchgeführt werden. Typischerweise kann die Durchführung dieser Prüfungen dreißig Sekunden oder länger dauern. Die Prüfungen sind dafür ausgelegt, eine bestimmte Art oder bestimmte Arten von Fehlern zu lokalisieren, so daß die zur Untersuchung des Speicherchips ausgewählte Prüfroutine sehr wichtig ist.
Ein Beispiel für eine typische Prüfroutine ist der March-Test. Dieser Test kann das Einspeichern einer logischen Null in alle Stellen auf dem Speicherchip, das Lesen jeder Stelle zum Verifizieren, daß eine logische Null gespeichert ist, das anschließende Einspeichern einer logischen Eins in jede Stelle und das Lesen jeder Stelle zum Verifizieren, daß eine logische Eins gespeichert ist, umfassen. Dieses Verfahren wird mehrere Male wiederholt. Der March-Test in Kombination mit einem Zeilen/Spalten-Störtest lokalisiert eine Anzahl von unterschiedlichen Fehlerarten, umfassend: Adressenfehler, Stuck-at-Fehler, Übergangsfehler, unverknüpfte Indempotent-Kopplungsfehler, unverknüpfte Umkehr-Kopplungsfehler und Zustandskopplungsfehler.
Weitere Prüfungen, die zusätzlich zum March-Test verwendet werden können, umfassen Zeilen- und Spalten-Störtests, fortschreitende Zellumgebungstests und Leseverstärkerwiederherstellungstests.
Sobald die Prüfung oder Prüfungen an einem Speicherchip durchgeführt wurden, werden anschließend alle Fehleradressen, die entdeckt worden sind, sowie die Art des Fehlers, der aufgezeigt wurde, in einem Verzeichnis für diesen Chip gespeichert. Das Verzeichnis für jeden Chip kann auch andere den Chip betreffende Daten speichern, z. B. Herstellungscodes betreffend den Wafertyp, die Teilenummer, Fertigungskontrollen und das Herstellungsdatum des Wafers. Das Verzeichnis jedes Chips kann eine Signatur für diesen Chip enthalten, wobei die Signatur eine mathematische oder arithmetische Funktion eines der Defekte auf dem Chip ist. Das Verzeichnis für jeden Chip kann außerdem Daten bezüglich anderer Chips speichern, die sich auf demselben Modul befinden. Beispielsweise die Position jedes der anderen Chips auf dem Modul, die Defekte auf jedem der anderen Chips auf dem Modul oder die Signaturen von jedem anderen Chips auf dem Modul. Das Verzeichnis jedes Chips kann Informationen bezüglich des Moduls enthalten, auf dem der Chip montiert ist, z. B. die Signatur des Moduls. Die Signatur eines Moduls kann basierend auf der Kombination der Defekte auf jedem Chip im Modul erzeugt werden. Bei einigen Ausführungsbeispielen dieser Erfindung werden nur die Adressen, nicht die Arten der Fehler, in einem Verzeichnis für den Chip gespeichert.
Geeignete Speicherverzeichnisse sind Computerdatenbanken, die eine Sequenz von Zahlstellen für jede fehlerhafte Stelle speichern. Die meisten Zahlstellen in jedem bestimmten Verzeichnis entsprechen der Adresse der fehlerhaften Stelle, wobei jedoch eine oder zwei Zahlstellen auch enthalten sein können, um die Art des Fehlers anzuzeigen. Ein Stuck-at-Zero-Fehler kann beispielsweise den Code 00 haben, ein Stuck-at-One-Fehler den Code 01 und ein Datenspeicherungsfehler 02. Folglich kann ein Stuck- at-One-Fehler auf der Adresse 11133322 einen Eintrag in dem Verzeichnis 1113332201 haben. Demzufolge könnten die zweistelligen Codes am Anfang, Ende oder sogar innerhalb der Adresse angeordnet werden. Die in diesem Beispiel genannte Adresse ist eine 8-Bit-Adresse, wobei sich jedoch dasselbe Prinzip auf Chips anwenden läßt, die mehr oder weniger Adressenbits benötigen, um jede Speicherstelle eindeutig zu adressieren. Das Verzeichnis für jeden Chip enthält einen Eintrag für jede fehlerhafte Stelle. Folglich kann das Verzeichnis jedes Chips einen unterschiedlichen Umfang haben. Unter gewissen Umständen können die Adressen fehlerhafter Zeilen oder Spalten anstelle der Adressen jeder fehlerhaften Zelle gespeichert werden. Dies würde den Gesamtumfang des Verzeichnisses verringern, jedoch nicht zu einem Informationsverlust führen. Wenn eine Anzahl von Chips geprüft worden ist, können die Ergebnisse in einer Datenbank gespeichert werden, die alle Verzeichnisse enthält. Die Datenbank kann eine Baumstruktur haben, oder es kann eine Form der Indexierung dazu verwendet werden, die Suchgeschwindigkeit der Datenbank zu erhöhen.
Eine verwendbare Form der Indexierung besteht darin, jeden Chip mit einer Signatur zu versehen, die auf einer Funktion der fehlerhaften Stellen auf dem Chip basiert. Die Signatur könnte auf defekten Stellen basieren, die durch eine bestimmte Prüfung, z. B. einen March-Test, offenbart wurden. Immer wenn ein Chip identifiziert werden soll, würde ein March-Test durchgeführt werden und eine Standardfunktion würde auf die sich ergebenden fehlerhaften Stellen angewandt, um die Signatur des Chips zu bestimmen. Diese Signatur könnte als Index für den Zugriff auf die vollständige Liste der defekten Stellen verwendet werden. Zu jedem späteren Zeitpunkt könnte der Chip unter Verwendung eines March-Tests in Verbindung mit einem Zeilen/Spalten- und Umgebungsstörtest geprüft und die erhaltenen defekten Stellen durch die Standardfunktion angesprochen werden, wodurch die Signatur des Chips reproduziert würde.
Die dritte Phase des Verfahrens ist die Verkapselung der Chips zu Modulen. Bei diesem Ausführungsbeispiel werden dynamische RAM-Chips verwendet, wobei diese dynamischen RAM-Chips zu SIMMs montiert werden.
Sobald ein SIMM montiert ist, wird es unter Verwendung eines Prüfmusters geprüft, das einen bestimmten Fehlertyp lokalisiert, z. B. Stuck-at-Zero-Fehler und Stuck-at-One Fehler. Diese Prüfung ist im allgemeinen kürzer als die anfänglichen Prüfungen der Chips. Es ist möglich, diese Prüfungsart in wenigen Sekunden durchzuführen. Die Adressen der Zellstellen, die bei Null (stuck-at-zero) oder Eins (stuck-at-one) hängengeblieben sind, werden aufgezeichnet. Dies ist die vierte Phase des in Fig. 1 gezeigten Verfahrens.
Die fünfte Phase des Verfahrens verwendet die Ergebnisse der Modulprüfung als Index zum Durchsuchen der Datenbank, die alle Defekte enthält, die während der anfänglichen Prüfung entdeckt wurden. Die Datenbank wird durchsucht, um einen Eintrag zu finden, der mit diesen Fehlertypen und -stellen übereinstimmt. Die Wahrscheinlichkeit, daß zwei Chips identische fehlerhafte Stellen aufweisen, die durch den Modultest (dem zweiten Test) entdeckt wurden, ist vernachlässigbar gering, da jeder Chip (typischerweise) Millionen von Zellen hat. Je größer die Speicherkapazität der Chips (d. h. je größer die Anzahl der Zellen), desto geringer ist die Wahrscheinlichkeit, daß zwei Chips identische Fehlermuster aufweisen. Die meisten SIMMs verwenden dynamische RAMs, die zumindest ein 1Mb Speicherkapazität haben, daher ist die Wahrscheinlichkeit, daß zwei Chips aus einer Fertigungsserie von 1000 Stück identische fehlerhafte Stellen aufweisen, äußerst gering. Nur die Eintragscodes in der Datenbank, die den bestimmten Fehlertypen entsprechen (in diesem Fall Stuck-at- Zero und Stuck-at-One), müssen durchsucht werden. Dies verringert die Zeit, die zum Durchsuchen der Datenbank erforderlich ist, erheblich. Es gibt noch andere Methoden zum Durchsuchen der Datenbank, wobei die hier beschriebene nur beispielhaft anführt ist. Bei Ausführungsbeispielen, die nicht den Fehlertyp in der Datenbank speichern, werden die Adressen der fehlerhaften Stellen mit den Adressen in der Datenbank verglichen.
Sollte es vorkommen, daß zwei Chips identische Fehlermuster aufweisen, dann könnte eine separate Datenbank für jede Fertigungsserie von Chips verwendet werden. Die Stückzahl der Fertigungsserie würde so gewählt werden, daß die Wahrscheinlichkeit, daß Chips mit identischen Fehlern auftreten, sehr gering ist, eine Fertigungsserie Chips könnte beispielsweise 100, 1.000 oder 10.000 Chips umfassen.
Die sechste Phase des Verfahrens findet statt, sobald der Vergleich durchgeführt und eine Übereinstimmung zwischen den Fehlern, die bei der Prüfung des Moduls entdeckt wurden, und den Fehlern, die in der Datenbank aufgezeichnet sind, festgestellt wurde. Wenn eine Übereinstimmung festgestellt wird, dann wird das geeignete Verzeichnis aus der Datenbank ausgelesen. Das gesamte Verzeichnis wird gelesen und die Bits, die dem Fehlertyp entsprechen, sowie alle anderen vorhandenen Bits, die keine Adresse wiedergeben, werden entfernt, wodurch nur die Adressen der fehlerhaften Stellen zurückbleiben.
Die letzte Phase des Verfahrens besteht darin, die Adressen der fehlerhaften Stellen, die in der Datenbank enthalten sind, an ein Programmiergerät in einem geeigneten Format auszugeben. Das Programmiergerät programmiert dann diese Adressen in einen nichtflüchtigen Speicher, der in Verbindung mit einem Teilspeichersystem zum Austauschen der fehlerhaften Zellen in einer Speicheranordnung verwendet wird. Das Format der Ausgabe hängt von dem Format ab, das von dem nichtflüchtigen Speicher benötigt wird. Geeignete nichtflüchtige Speicher umfassen: EEPROMs, Flash-EPROMs und einmal programmierbare ROMs.
Bei anderen Ausführungsbeispielen der Erfindung wird jedes Modul mittels eines Standardtests, wie etwa einem March-Test in Verbindung mit einem Zeilen-/Spalten-Störtest, geprüft und eine Standardfunktion auf die Liste der defekten Stellen auf dem Modul angewandt. Dies erzeugt eine Signatur für das Modul, die dazu verwendet wird, auf eine Datenbank zuzugreifen, die alle defekten Stellen auf dem Modul enthält (d. h. alle defekten Stellen in den Chips auf dem Modul). Wenn die Modulsignatur nicht mit einer der Signaturen, die in der Datenbank als Module betreffend gespeichert sind, übereinstimmt, dann kann einer der Chips geprüft werden, um eine Signatur für diesen Chip zu erzeugen. Die Chipsignatur wird dann dazu verwendet, auf die Datenbank zuzugreifen, die das Verzeichnis der fehlerhaften Stellen dieses Chips enthält. Es können zwei Datenbanken vorhanden sein, eine für Chips und eine andere für Module, oder die zwei Datensätze können in der einen Datenbank enthalten sein.
Es versteht sich, daß zahlreiche Abwandlungen der vorstehend beschriebenen Ausführungsbeispiele innerhalb des Schutzbereiches der vorliegenden Erfindung durchgeführt werden können. Das Verfahren kann beispielsweise dazu verwendet werden, die Arten der Chips zu bestimmen, die auf ein Modul montiert sind, das zurückgesandt wurde, weil es nicht richtig funktionierte. Dies könnte entweder unter Verwendung des Modulsignaturverfahrens oder durch Verwendung des Chipsignaturverfahrens durchgeführt werden.

Claims

1. Verfahren zur Identifizierung integrierter Schaltungen zur Verwendung bei der Herstellung eines Halbleiterbauelementmoduls, umfassend die folgenden Schritte:

- Testen einer Mehrzahl von Speicherbauelementen zum Feststellen der Adreßstellen fehlerhafter Zellen in dem Speicherbauelement;

- Speichern der Adreßstellen der fehlerhaften Zellen in einem Verzeichnis fehlerhafter Zellen für das Speicherbauelement;

- Montieren einer Mehrzahl der Speicherbauelemente auf ein Modul;

- Testen des Moduls mit einem weniger genauen Test als dem Test, der auf das Speicherbauelement angewandt wurde, um einen Satz fehlerhafter Zellstellen zu erhalten;

- Zugreifen auf das Verzeichnis für das Speicherbauelement durch Verwenden eines Abschnitts des Satzes fehlerhafter Zellstellen zum Indexieren des Verzeichnisses fehlerhafter Zellen;

- Übertragen des Verzeichnisses fehlerhafter Zellen an einen nichtflüchtigen Speicher auf dem Modul.

2. Verfahren nach Anspruch 1, das ferner den Schritt des Anwendens eines Modulidentifizierungsverfahrens zum Bestimmen der Chips, die auf ein Modul montiert sind, das vom tatsächlichen Gebrauch zurückkommt, umfaßt.

3. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Verzeichnis fehlerhafter Zellen Herstellungsinformationen umfaßt.

4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Verzeichnis fehlerhafter Zellen Informationen bezüglich der Art des Defekts an jeder Zellstelle umfaßt.

5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Verzeichnis fehlerhafter Zellen die Adressen der Zeilen und/oder Spalten umfaßt, die zusätzlich oder anstelle der Adressen fehlerhafter Zellen defekt sind.

6. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Modul ein SIMM ist.

7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Verzeichnis fehlerhafter Zellen eine Computerdatenbank ist.